JPH01129457A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01129457A JPH01129457A JP28728987A JP28728987A JPH01129457A JP H01129457 A JPH01129457 A JP H01129457A JP 28728987 A JP28728987 A JP 28728987A JP 28728987 A JP28728987 A JP 28728987A JP H01129457 A JPH01129457 A JP H01129457A
- Authority
- JP
- Japan
- Prior art keywords
- type
- collector
- layer
- emitter
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 230000003321 amplification Effects 0.000 abstract description 15
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- -1 silane compound Chemical class 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004816 latex Substances 0.000 description 1
- 229920000126 latex Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置に関し、特にコレクターエミッタ間
の耐圧の低下を招くことがなく高い電流増幅率が得られ
るラテラルトランソスタの構造に関するものである。
の耐圧の低下を招くことがなく高い電流増幅率が得られ
るラテラルトランソスタの構造に関するものである。
(従来の技術)
従来、ラテラルPNP トラン7スタはNPN トラン
7スタと略同じ工程で形成できるために集積回路に多用
されているが、このラテラルPNP )ランソスタの構
造を断面で第5図に示す。第5図において、P型の半導
体基板1上にN型エピタキシャルNlI2が形成され、
このN型エピタキシャル層2はP+型のアイソレーショ
ン層3によす島に分離されている。又、半導体基板1と
N型エピタキシャル層2との間にN++埋込み層4が埋
設されている。N型エピタキシャル層2の表面にはラテ
ラルPNPトランジスタのエミッタE及びコレクタCと
なるべき一対のP+型拡散層5が離隔して形成され、又
、これらP+型拡散層5とは別個にベー・スコンタクト
となるべきN+型型数散層6形成さnている。又、基板
の主表面側全面に酸化膜7が形成され、この教化膜7は
P+型拡散層5及びN+型型数散層6上開孔されている
。この間孔部にラテラルPNP トランジスタのエミッ
タE、コレクタC及びペースBの各電極8が形成されて
いる。
7スタと略同じ工程で形成できるために集積回路に多用
されているが、このラテラルPNP )ランソスタの構
造を断面で第5図に示す。第5図において、P型の半導
体基板1上にN型エピタキシャルNlI2が形成され、
このN型エピタキシャル層2はP+型のアイソレーショ
ン層3によす島に分離されている。又、半導体基板1と
N型エピタキシャル層2との間にN++埋込み層4が埋
設されている。N型エピタキシャル層2の表面にはラテ
ラルPNPトランジスタのエミッタE及びコレクタCと
なるべき一対のP+型拡散層5が離隔して形成され、又
、これらP+型拡散層5とは別個にベー・スコンタクト
となるべきN+型型数散層6形成さnている。又、基板
の主表面側全面に酸化膜7が形成され、この教化膜7は
P+型拡散層5及びN+型型数散層6上開孔されている
。この間孔部にラテラルPNP トランジスタのエミッ
タE、コレクタC及びペースBの各電極8が形成されて
いる。
か\る構成のラテラルPNP )ランソスタに工ミッタ
E、ペースB、コレクタCの順に高い電圧を印加すると
エミッタE−ペースB間及びエミッタE−コレクタC間
に電流が流れる。通常ラテツルPNPトランソスタの電
流増幅率hFEはエミッタE−コレクタC間印加電圧の
増加に対してわずかな増加となる。
E、ペースB、コレクタCの順に高い電圧を印加すると
エミッタE−ペースB間及びエミッタE−コレクタC間
に電流が流れる。通常ラテツルPNPトランソスタの電
流増幅率hFEはエミッタE−コレクタC間印加電圧の
増加に対してわずかな増加となる。
第2図の破線は従来のラテラルPNP トランゾスタの
エミッターコレクタ間電圧とコレクタ電流との関係全示
し、ノラメータをペース電流とし、同じエミッターコレ
クタ間電圧でもペース電流が増加する程フンクタ電流が
増大する。又、第3図の破線は従来のラテラルPNP
)ランソスタのコレクタ電流と電流増幅率hFEとの関
係を示している。
エミッターコレクタ間電圧とコレクタ電流との関係全示
し、ノラメータをペース電流とし、同じエミッターコレ
クタ間電圧でもペース電流が増加する程フンクタ電流が
増大する。又、第3図の破線は従来のラテラルPNP
)ランソスタのコレクタ電流と電流増幅率hFEとの関
係を示している。
(発明が解決しようとする問題点)
しかしながら、上記構成の装置ではP+型拡散層5間の
ベース幅を狭くして電流増幅率hFKを増加させようと
するとエミッターコレクタ間の耐圧が著るしく低下し、
逆にエミッターコレクタ間の耐圧を増加させるためにベ
ース幅を広くすると電流増幅率hFEが著るしく低下す
る。エミッターコレクタ間印加′1圧が30V程度の高
電圧で大電流動作させる場合、ベース幅を広<L7にけ
ればならず第2図の破線に示す出力特性になり、埋込層
4によるコレクタ抵抗の低下にか\わらずペース電流を
増大させてもコレクタ電流が大幅に増加しないので1つ
のラテラルPNP )ランソスタの、駆動では無理であ
る。このため、複数の2チラルPNPトランヅスタを並
列に用いてコレクタ電流を増加させることはできるが、
しかし、この場合は、ラテラルPNPトランジスタを多
数チップに並べるためにチップ面積が大きくなり、しか
も、ラテラルPNP トランゾスタに供給するペース電
流も増加すると云う問題点があった。
ベース幅を狭くして電流増幅率hFKを増加させようと
するとエミッターコレクタ間の耐圧が著るしく低下し、
逆にエミッターコレクタ間の耐圧を増加させるためにベ
ース幅を広くすると電流増幅率hFEが著るしく低下す
る。エミッターコレクタ間印加′1圧が30V程度の高
電圧で大電流動作させる場合、ベース幅を広<L7にけ
ればならず第2図の破線に示す出力特性になり、埋込層
4によるコレクタ抵抗の低下にか\わらずペース電流を
増大させてもコレクタ電流が大幅に増加しないので1つ
のラテラルPNP )ランソスタの、駆動では無理であ
る。このため、複数の2チラルPNPトランヅスタを並
列に用いてコレクタ電流を増加させることはできるが、
しかし、この場合は、ラテラルPNPトランジスタを多
数チップに並べるためにチップ面積が大きくなり、しか
も、ラテラルPNP トランゾスタに供給するペース電
流も増加すると云う問題点があった。
本発明は以上述べた耐圧と電流増幅率との2律背反の問
題点を除去し、エミッターコレクタ間耐圧の低下を招く
ことなく高い電流増幅率が得られる半導体装置を提供す
ることを目的とする。
題点を除去し、エミッターコレクタ間耐圧の低下を招く
ことなく高い電流増幅率が得られる半導体装置を提供す
ることを目的とする。
(問題点を解決するための手段)
本発明に係る半導体装置は、第1導電型の半導体基板と
第2導電型の成長層間に第2導電型の埋込層を有する半
導体装置において、第2導電型の埋込層に第1導′イ型
の埋込層t−積層した構成にした。
第2導電型の成長層間に第2導電型の埋込層を有する半
導体装置において、第2導電型の埋込層に第1導′イ型
の埋込層t−積層した構成にした。
(作用)
本発明における半導体装置は、第1導電型の埋込層を新
たに設けることで耐圧を低下させることなく電流増幅率
を増大させることができる。
たに設けることで耐圧を低下させることなく電流増幅率
を増大させることができる。
(実施例)
以下、本発明の一実施例を図について説明する。
第1図は本発明の一実施例に係る半導体装tをラテラル
PNP )ランヅスタで示した断面図である。
PNP )ランヅスタで示した断面図である。
第1図において、第5図と同じ部分には同符号を付しそ
の説明を省略する。本実施例が従来例と異なる点は、P
型半導体基板1とN型エピタキシャル層2間に埋設され
た埋込層をN+型埋込層9上KP型埋込層10を積層し
た構成にある。このP型埋込層10を設けることにより
成る閾値電圧vth以上の電圧がエミッタE−コレクタ
C間に印加されると゛4流増幅率hFBが従来よりかな
り飛躍的に増大する現象が起こる。又、この間値電圧v
thは、P型埋込層10の接合深さ■rpを所定の値に
調整することによQ設定できる。
の説明を省略する。本実施例が従来例と異なる点は、P
型半導体基板1とN型エピタキシャル層2間に埋設され
た埋込層をN+型埋込層9上KP型埋込層10を積層し
た構成にある。このP型埋込層10を設けることにより
成る閾値電圧vth以上の電圧がエミッタE−コレクタ
C間に印加されると゛4流増幅率hFBが従来よりかな
り飛躍的に増大する現象が起こる。又、この間値電圧v
thは、P型埋込層10の接合深さ■rpを所定の値に
調整することによQ設定できる。
本実施例におけるラテラルPNPトランジスタの各オー
ダーは以下の通りである。
ダーは以下の通りである。
N型エピタキシャル層2の比抵抗:3Ω−N型エピタキ
シヤルN2の厚さ883mコレクタ、エミッタ拡散層(
P+型拡散層5)の接合深さ=1.5μm ペース@ (WB ) : 10 ttmP型埋込層1
0の接合深さ(Wp):2μm第2図は上記実施例にお
けるエミッターコレクタ間電圧とコレクタ電流との関係
を実線で示している。第2図において、エミッターコレ
クタI’B’l を圧が例えば閾値電圧2OV付近でコ
レクタ電流の増加が始まり、エミッターコレクタ間電圧
が3゜V付近では従来例【比べてコレクタ電流が約7倍
に増加する。但し、実線の曲線はペース電流をノセラメ
ータとしている。
シヤルN2の厚さ883mコレクタ、エミッタ拡散層(
P+型拡散層5)の接合深さ=1.5μm ペース@ (WB ) : 10 ttmP型埋込層1
0の接合深さ(Wp):2μm第2図は上記実施例にお
けるエミッターコレクタ間電圧とコレクタ電流との関係
を実線で示している。第2図において、エミッターコレ
クタI’B’l を圧が例えば閾値電圧2OV付近でコ
レクタ電流の増加が始まり、エミッターコレクタ間電圧
が3゜V付近では従来例【比べてコレクタ電流が約7倍
に増加する。但し、実線の曲線はペース電流をノセラメ
ータとしている。
第3図は上記実施例におけるエミッターコレク夕闇電圧
が32Vの時のコレクタ電流と電流増幅率hFEとの関
係全示した線図である。第3図を見ても理解されるよう
に、本実施例の方が従来例に比較して電流増幅率hFE
が増大し、ピーク点でその増大率は約2.5倍である。
が32Vの時のコレクタ電流と電流増幅率hFEとの関
係全示した線図である。第3図を見ても理解されるよう
に、本実施例の方が従来例に比較して電流増幅率hFE
が増大し、ピーク点でその増大率は約2.5倍である。
又、第3図の実線で示したような゛電流増幅率hFEを
得るためには従来例ではベース幅を10μmより狭くせ
ざるを得す、その時の耐圧は5〜12Vとなる。従って
、本実施例においてエミッターコレクタ間耐圧が55〜
60Vになるのに比べて従来例では著るしく耐圧が低下
する。
得るためには従来例ではベース幅を10μmより狭くせ
ざるを得す、その時の耐圧は5〜12Vとなる。従って
、本実施例においてエミッターコレクタ間耐圧が55〜
60Vになるのに比べて従来例では著るしく耐圧が低下
する。
次にか\る構成のラテラルPNP)ランソスタの製造方
法について第4図を参照して説明する。
法について第4図を参照して説明する。
先ず、第4図(a)に示すように、P型半導体基板11
の主表面に熱酸化で酸化膜12を形成し、次にフォトリ
ンエツチングにより酸化膜12を選択的に除去し、次に
この除去部分下に熱拡散によpN+型埋込層13を形成
する。
の主表面に熱酸化で酸化膜12を形成し、次にフォトリ
ンエツチングにより酸化膜12を選択的に除去し、次に
この除去部分下に熱拡散によpN+型埋込層13を形成
する。
次に第4図(b)に示すように、酸化膜12t−除去し
之後に新たに酸化膜14を形成し、N++埋込層13上
の酸化膜14部分をフォトリンエツチングにより選択的
に除去し、次にN++埋込層13の表面からP型不純物
を選択的に拡散してN十型埋込層13の下部を残してそ
の上部にP型埋込層15を形成する。
之後に新たに酸化膜14を形成し、N++埋込層13上
の酸化膜14部分をフォトリンエツチングにより選択的
に除去し、次にN++埋込層13の表面からP型不純物
を選択的に拡散してN十型埋込層13の下部を残してそ
の上部にP型埋込層15を形成する。
次に第4図(c)に示すように、酸化膜14を除去し、
次にシラン化合物とリン化合物を萬温で分解反応させ、
P型半導体基板11上にN型エピタキシャル層16e成
長させる。これにょI)N++埋込層13及びP型埋込
層15がP型半導体基板11とNuエピタキシャル成長
層16間に埋設される。
次にシラン化合物とリン化合物を萬温で分解反応させ、
P型半導体基板11上にN型エピタキシャル層16e成
長させる。これにょI)N++埋込層13及びP型埋込
層15がP型半導体基板11とNuエピタキシャル成長
層16間に埋設される。
次に基板全面に酸化膜17を形成し、パターニングした
後にP型不純物を拡散させてP+型のアイソレーション
層18を形成してN層の島を形成する。
後にP型不純物を拡散させてP+型のアイソレーション
層18を形成してN層の島を形成する。
次に第4図(d)に示すように、酸化膜17の除去後、
一対のP+型拡散層19全形成し、次にN+型型数散層
20形成した後に酸化膜21を形成し、P+型拡散層1
9及びN十型拡散層2o上の酸化膜21部分を除去して
フンタクトホールを形成シ、コノ後に金属を蒸着して7
9ターニングすることにょ9エミツタ、ペース、フレフ
タ用の各電極22を形成する。
一対のP+型拡散層19全形成し、次にN+型型数散層
20形成した後に酸化膜21を形成し、P+型拡散層1
9及びN十型拡散層2o上の酸化膜21部分を除去して
フンタクトホールを形成シ、コノ後に金属を蒸着して7
9ターニングすることにょ9エミツタ、ペース、フレフ
タ用の各電極22を形成する。
(発明の効果)
以上、詳細に説明したように本発明によればN中型埋込
層上にP型埋込層を設けるようにしたので、エミッター
コレクタ間の耐圧の低下を招くことなく高い電流増幅率
が得られ、高耐圧で大電流駆動を1つの素子で実現でき
チップ面積を小さくできると共にペース電流の供給菫も
少なくてすむものが期待できる。
層上にP型埋込層を設けるようにしたので、エミッター
コレクタ間の耐圧の低下を招くことなく高い電流増幅率
が得られ、高耐圧で大電流駆動を1つの素子で実現でき
チップ面積を小さくできると共にペース電流の供給菫も
少なくてすむものが期待できる。
第1図は本発明の一実施例によるラテラルPNPトラン
ジスタの断面図、第2図は本発明例と従来例とを比較し
た出力特性図、第3図は本発明例と従来例とを比較した
コレクタ電流とhFEとの関係を示す線図、第4図は第
1図に示したラテラルPNPトランジスタの工程図、第
5図は従来のラテラルPNP )ランソスタの断面図で
ある。 図中、1・・・P型半導体基板、2・・・N型エピタキ
シャル層、3・・・アイソレーション層、5・・・p”
a拡散層、6・・・N+型型数散層7・・・酸化膜、8
・・・電極、9・・・N++込層、1o・・・P型埋込
層。 ば ロムペ込IW昶 −4 \13 不発用のフナフルPNPトフンシスタハエ十酊コ第4図
ジスタの断面図、第2図は本発明例と従来例とを比較し
た出力特性図、第3図は本発明例と従来例とを比較した
コレクタ電流とhFEとの関係を示す線図、第4図は第
1図に示したラテラルPNPトランジスタの工程図、第
5図は従来のラテラルPNP )ランソスタの断面図で
ある。 図中、1・・・P型半導体基板、2・・・N型エピタキ
シャル層、3・・・アイソレーション層、5・・・p”
a拡散層、6・・・N+型型数散層7・・・酸化膜、8
・・・電極、9・・・N++込層、1o・・・P型埋込
層。 ば ロムペ込IW昶 −4 \13 不発用のフナフルPNPトフンシスタハエ十酊コ第4図
Claims (1)
- 【特許請求の範囲】 第1導電型の半導体基板と、該半導体基板上に形成さ
れた第2導電型の成長層と、上記半導体基板と成長層間
に埋設された第2導電型の埋込層と、上記成長層の表面
に形成された第1導電型の一対の第1半導体領域及び第
2導電型の第2半導体領域とを有する半導体装置におい
て、 上記第2導電型の埋込層上に第1導電型の埋込層を積層
して構成したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28728987A JPH01129457A (ja) | 1987-11-16 | 1987-11-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28728987A JPH01129457A (ja) | 1987-11-16 | 1987-11-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01129457A true JPH01129457A (ja) | 1989-05-22 |
Family
ID=17715461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28728987A Pending JPH01129457A (ja) | 1987-11-16 | 1987-11-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01129457A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017487A (ja) * | 2012-07-10 | 2014-01-30 | Freescale Semiconductor Inc | 高降伏電圧を有するバイポーラトランジスタ |
-
1987
- 1987-11-16 JP JP28728987A patent/JPH01129457A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017487A (ja) * | 2012-07-10 | 2014-01-30 | Freescale Semiconductor Inc | 高降伏電圧を有するバイポーラトランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0365025B2 (ja) | ||
EP0476815B1 (en) | Thyristor and method of manufacturing the same | |
JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP3216743B2 (ja) | トランジスタ用保護ダイオード | |
JPH07130963A (ja) | モノリシック集積回路と保護装置 | |
JPS60194558A (ja) | 半導体装置の製造方法 | |
JP3302275B2 (ja) | 半導体デバイス | |
KR100684676B1 (ko) | 반도체 집적 회로 장치 | |
JPH01129457A (ja) | 半導体装置 | |
WO1984001053A1 (en) | Semiconductor device | |
US3972061A (en) | Monolithic lateral S.C.R. having reduced "on" resistance | |
JPH0342866A (ja) | 半導体装置及びその製造方法 | |
JP3028803B2 (ja) | 半導体装置 | |
JP3932665B2 (ja) | 半導体装置 | |
JPH0416443Y2 (ja) | ||
JPH1065112A (ja) | 誘導ドライバ回路とその方法 | |
JPH01189955A (ja) | 半導体装置 | |
JPS61133642A (ja) | 半導体装置及びその製造方法 | |
JPH02276271A (ja) | バイポーラ・cmos半導体装置及びその製造方法 | |
JPS6148970A (ja) | 半導体集積回路装置 | |
JPS5882562A (ja) | 半導体装置 | |
JPS58212171A (ja) | 半導体装置 | |
JPS6128224B2 (ja) | ||
JPH02273932A (ja) | 半導体装置 | |
JPS6329585A (ja) | 半導体集積回路装置 |