JPH05292454A - Non-linear emphasis circuit - Google Patents
Non-linear emphasis circuitInfo
- Publication number
- JPH05292454A JPH05292454A JP4095459A JP9545992A JPH05292454A JP H05292454 A JPH05292454 A JP H05292454A JP 4095459 A JP4095459 A JP 4095459A JP 9545992 A JP9545992 A JP 9545992A JP H05292454 A JPH05292454 A JP H05292454A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emphasis
- input signal
- amplifiers
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、デジタル処理に好適に
適用できるノンリニアエンファシス回路に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-linear emphasis circuit applicable to digital processing.
【０００２】[0002]
【従来の技術】従来より、ビデオ装置では、ビデオ再生
信号のＳＮ比を改善するため、記録系の変調器に入力さ
れる信号の高域を強調するプリエンファシス（pre-emph
asis、以下、エンファシスという）回路が設けられ、再
生時の復調器出力信号にエンファシスとは逆特性のデエ
ンファシスをかけ高域の信号レベルを圧縮して、高周波
領域のノイズを抑制している。2. Description of the Related Art Conventionally, in a video device, in order to improve the SN ratio of a video reproduction signal, pre-emphasis (pre-emphasis) for emphasizing a high frequency band of a signal input to a modulator of a recording system.
asis (hereinafter referred to as "emphasis") circuit is provided to denoise the output signal of the demodulator at the time of reproduction to de-emphasize the characteristics opposite to the emphasis to compress the signal level in the high frequency range and suppress the noise in the high frequency range.
【０００３】また、２倍速モードのビデオ装置では、磁
気テープにおけるトラック幅が 1/2となるため、ＳＮ比
も３dB低下し、この画質劣化防止策として、ノンリニア
エンファシス（non-liner emphasis）回路が開発されて
いる。Further, in the video device of the double speed mode, since the track width on the magnetic tape becomes 1/2, the SN ratio is also reduced by 3 dB, and as a measure for preventing the image quality deterioration, a non-liner emphasis circuit is used. Being developed.
【０００４】このようなノンリニアエンファシス回路で
は、入力ビデオ信号のレベルに応じてエンファシス量を
自動的に変化させ、視覚的にノイズの目立ち易い小レベ
ル部分のエンファシス量を大きく、ノイズの目立たない
大レベル部分は小さくするようにしている。In such a non-linear emphasis circuit, the emphasis amount is automatically changed according to the level of the input video signal, and the emphasis amount of the small level portion where the noise is visually conspicuous is large, and the large level where the noise is inconspicuous. The part is made small.
【０００５】このようなノンリニアエンファシス回路と
しては、例えば図３に示すように、アナログ式のエンフ
ァシス回路が知られている。このようなエンファシス回
路は、入力端子２０にコンデンサＣ1 と抵抗Ｒ1 とが並
列に接続され、これらコンデンサＣ1 と抵抗Ｒ1 の出力
側が、抵抗Ｒ2 を介して接地されると共に出力端子２１
に接続されている。As such a non-linear emphasis circuit, for example, as shown in FIG. 3, an analog emphasis circuit is known. In such an emphasis circuit, the capacitor C 1 and the resistor R 1 are connected in parallel to the input terminal 20, and the output sides of the capacitor C 1 and the resistor R 1 are grounded via the resistor R 2 and the output terminal 21 is connected.
It is connected to the.
【０００６】そして、その出力端子２１に、２個のダイ
オードＤ1 ・Ｄ2 が極性を相互に逆にして並列に接続さ
れ、さらに、上記の各ダイオードＤ1 ・Ｄ2 がコンデン
サＣ2 を介して接地されている。At its output terminal 21, two diodes D 1 and D 2 are connected in parallel with their polarities being opposite to each other, and the above diodes D 1 and D 2 are connected via a capacitor C 2 . Grounded.
【０００７】したがって、上記の回路は、コンデンサＣ
1 、抵抗Ｒ1 、抵抗Ｒ2 の３素子により、所定の周波数
特性で入力信号が、その高域を強調、つまりエンファシ
スされ、また、各ダイオードＤ1 ・Ｄ2 、コンデンサＣ
2 の３素子によって、入力信号が、そのレベルの小さく
なるに伴ってエンファシス量の大きくなるように、所定
のエンファシス量に可変される。Therefore, the above circuit is based on the capacitor C
The input signal is emphasized, that is, emphasized in the high frequency band with a predetermined frequency characteristic by the three elements of the resistor 1 , the resistor R 1 , and the resistor R 2 , and the diodes D 1 and D 2 and the capacitor C are provided.
The three elements of 2 change the input signal to a predetermined emphasis amount so that the emphasis amount increases as the level decreases.
【０００８】このようなエンファシス回路におけるエン
ファシス特性は、例えば図４のグラフに示すように、パ
ラメータは入力信号レベルであり、正規入力（０dB）に
対してエンファシス量が小さく、入力信号レベルが小さ
くなるに従って（０→−20dB）、エンファシス量が大き
くなる。The emphasis characteristic in such an emphasis circuit is, for example, as shown in the graph of FIG. 4, the parameter is the input signal level, the emphasis amount is small with respect to the normal input (0 dB), and the input signal level becomes small. In accordance with (0 → -20 dB), the amount of emphasis increases.
【０００９】このようなエンファシス回路では、入力信
号レベルの最小値（−20dB）のエンファシス特性は、図
３に示すコンデンサＣ1 、抵抗Ｒ1 、抵抗Ｒ2 の３素子
によって決まるエンファシスの周波数特性にほぼ近い。In such an emphasis circuit, the emphasis characteristic of the minimum value (-20 dB) of the input signal level is the frequency characteristic of the emphasis determined by the three elements of the capacitor C 1 , the resistor R 1 and the resistor R 2 shown in FIG. Almost close.
【００１０】このとき、図３に示す各ダイオードＤ1 ・
Ｄ2 の順方向電圧ＶF は微小であり、各ダイオードＤ1
・Ｄ2 、コンデンサＣ2 の３素子からなる回路のインピ
ーダンスが高いため、上記の３素子の作用の影響が小さ
なものとなっている。At this time, each diode D 1
The forward voltage V F of D 2 is very small, and each diode D 1
Since the impedance of the circuit consisting of the three elements of D 2 and capacitor C 2 is high, the effect of the action of the above three elements is small.
【００１１】一方、入力信号レベルが大きいと、図３に
示す各ダイオードＤ1 ・Ｄ2 のインピーダンスが下が
り、各ダイオードＤ1 ・Ｄ2 、コンデンサＣ2 の３素子
が抵抗Ｒ2 に並列に作用するため、高域強調（エンファ
シス）が抑制される。On the other hand, when the input signal level is high, the impedance of each of the diodes D 1 and D 2 shown in FIG. 3 decreases, and the three elements of each of the diodes D 1 and D 2 and the capacitor C 2 act in parallel with the resistor R 2. Therefore, high frequency emphasis (emphasis) is suppressed.
【００１２】[0012]
【発明が解決しようとする課題】ところが、上記従来の
回路では、コンデンサＣ1 、抵抗Ｒ1 、抵抗Ｒ2 、各ダ
イオードＤ1 ・Ｄ2 、コンデンサＣ2 等の素子を必要と
しており、その回路特性が、それらの素子特性に依存す
るため、規格化されたノンリニアエンファシス特性から
のずれ、つまりノンリニアエンファシス特性の劣化を、
素子のバラツキや温度変化により生じ易く、また、コン
デンサ等の素子の小型化には限界があり高集積化による
小型化に不利であるという問題を生じている。However, the above-mentioned conventional circuit requires elements such as the capacitor C 1 , the resistor R 1 , the resistor R 2 , the diodes D 1 and D 2 , the capacitor C 2, and the like circuit. Since the characteristics depend on those element characteristics, the deviation from the standardized non-linear emphasis characteristics, that is, the deterioration of the non-linear emphasis characteristics,
This is apt to occur due to element variations and temperature changes, and there is a problem in that miniaturization of elements such as capacitors is limited, which is disadvantageous in miniaturization due to high integration.
【００１３】そこで、ノンリニアエンファシス回路をデ
ジタル化することにより、ノンリニアエンファシス特性
の劣化も回避でき、また小型化も容易となるが、入力信
号のレベルと周波数とに応じて増幅率を変化させる回路
は、デジタル化の困難な回路であった。Therefore, by digitizing the non-linear emphasis circuit, deterioration of the non-linear emphasis characteristic can be avoided and miniaturization is facilitated. However, a circuit that changes the amplification factor according to the level and frequency of the input signal is used. The circuit was difficult to digitize.
【００１４】[0014]
【課題を解決するための手段】本発明のノンリニアエン
ファシス回路は、以上の課題を解決するために、ビデオ
信号等の入力信号を所定の周波数帯域毎に分割する分割
手段としてのフィルターが設けられ、そのフィルターに
より分割された各分割入力信号を、その信号強度に応じ
て、すなわちその信号強度が小さいほど大きく増幅する
増幅器がそれぞれ設けられ、上記の各増幅器からの出力
信号を加算する加算器が設けられていることを特徴とし
ている。In order to solve the above problems, the nonlinear emphasis circuit of the present invention is provided with a filter as a dividing means for dividing an input signal such as a video signal into predetermined frequency bands, An amplifier that amplifies each divided input signal divided by the filter according to its signal strength, that is, the smaller the signal strength is, is provided respectively, and an adder that adds the output signals from each of the above amplifiers is provided. It is characterized by being.
【００１５】[0015]
【作用】上記の構成によれば、入力信号をフィルターに
より所定の周波数帯域毎にいくつかに分割し、それぞれ
の周波数帯域の分割信号を、その分割信号の強度に応じ
て増幅率を変える各増幅器で増幅して、分割信号が小さ
いほど大きく増幅した後、加算器にて上記各増幅器から
の出力信号を加算して出力することで、高域ほど、か
つ、信号レベルが小さいほど大きく増幅した従来のアナ
ログ式回路のエンファシス処理とほぼ等価な応答、つま
りノンリニアエンファシス特性を備えることができる。According to the above structure, the input signal is divided into a plurality of predetermined frequency bands by the filter, and the divided signals of the respective frequency bands are changed in amplification factor according to the intensity of the divided signals. In the conventional method, the higher the frequency and the lower the signal level, the more amplified the signal is. It is possible to provide a response that is almost equivalent to the emphasis processing of the analog circuit, that is, a non-linear emphasis characteristic.
【００１６】また、上記構成は、フィルター、および増
幅器に、デジタル処理する集積回路等の回路を用いるこ
とが可能であることから、従来のようなコンデンサ等の
回路素子を省くことができて小型化でき、温度変化など
によるノンリニアエンファシス特性の劣化も抑制でき
る。Further, in the above configuration, since a circuit such as an integrated circuit for digital processing can be used for the filter and the amplifier, the circuit element such as the conventional capacitor can be omitted and the size can be reduced. It is also possible to suppress deterioration of the non-linear emphasis characteristic due to temperature change.
【００１７】[0017]
【実施例】本発明の一実施例について図１および図２に
基づいて説明すれば、以下の通りである。ノンリニアエ
ンファシス回路では、図１に示すように、ビデオ信号等
の広帯域の入力信号を、例えば４分割するために、ＬＰ
Ｆ（Low Pass Filter ）（分割手段）１、３個のＢＰＦ
（Band Pass Filter）（分割手段）２・３・４に入力
し、ＬＰＦ１および各ＢＰＦ２・３・４の通過周波数帯
域（Hz）はそれぞれ隣接するように設定されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The following will describe one embodiment of the present invention with reference to FIGS. 1 and 2. In the non-linear emphasis circuit, as shown in FIG. 1, in order to divide a wide band input signal such as a video signal into, for example, four, an LP is used.
F (Low Pass Filter) (dividing means) 1, 3 BPFs
(Band Pass Filter) (dividing means) is input to 2, 3, and 4, and the pass frequency bands (Hz) of the LPF 1 and the respective BPFs 2, 3, and 4 are set to be adjacent to each other.
【００１８】上記のようなＬＰＦ（Low Pass Filter ）
１、３個のＢＰＦ（Band Pass Filter）２・３・４に
は、例えば非巡回型デジタルフィルター回路を用いる。LPF (Low Pass Filter) as described above
A non-recursive digital filter circuit, for example, is used for the one and three BPFs (Band Pass Filters) 2, 3, and 4.
【００１９】上記のＬＰＦ１および各ＢＰＦ２・３・４
からの分割された各分割信号が、入力信号のレベルに応
じて増幅率を可変できる各増幅器５・６・７・８にそれ
ぞれ入力される。各増幅器５・６・７・８は、前記の入
力信号における周波数帯域の信号を増幅できる、例えば
デジタル信号処理する乗算器であり、その上、その入力
される信号の強度に応じて、つまりその信号の強度が、
標準である０dBから小さくなるに伴って増幅率が高くな
るように設定されている。The above LPF 1 and each BPF 2 ・ 3 ・ 4
The respective divided signals from are input to the respective amplifiers 5, 6, 7 and 8 whose amplification factors can be changed according to the level of the input signal. Each amplifier 5, 6, 7, 8 is, for example, a digital signal processing multiplier capable of amplifying a signal in the frequency band of the input signal, and moreover, depending on the strength of the input signal, that is, its multiplier. The signal strength is
The amplification factor is set to increase as the standard value decreases from 0 dB.
【００２０】このような各増幅器５・６・７・８の動作
は、例えば、入力された信号レベルと増幅率の関係を示
す図中に示すような参照テーブルがメモリ等の記憶手段
に予め設定され、その参照テーブルを参照して各増幅率
を可変する。In the operation of each of the amplifiers 5, 6, 7, and 8 as described above, for example, a reference table as shown in the figure showing the relationship between the input signal level and the amplification factor is preset in the storage means such as a memory. Then, each amplification factor is changed by referring to the reference table.
【００２１】このように低レベルの信号ほど増幅されて
強調された各分割信号が、加算器９に入力され、加算さ
れて出力されることにより、図２（ａ）に示すノンリニ
アエンファシス規格カーブとほぼ等価な、高域、および
低レベル信号が強調されたエンファシスが可能である。The divided signals thus amplified and emphasized as the signal at the lower level is input to the adder 9 and added and output to produce the non-linear emphasis standard curve shown in FIG. 2 (a). Emphasis in which high and low level signals are emphasized, which are almost equivalent, is possible.
【００２２】このような各増幅器５・６・７・８の設定
は、図２に示すように、図２（ａ）に示すノンリニアエ
ンファシス規格カーブに基づいて、図２（ｂ）に示すＬ
ＰＦ１および各ＢＰＦ２・３・４の各帯域における代表
値を図２（ａ）から選択して行われる。As shown in FIG. 2, the setting of each of the amplifiers 5, 6, 7, and 8 is based on the non-linear emphasis standard curve shown in FIG. 2 (a) and L shown in FIG. 2 (b).
The representative value in each band of PF1 and each BPF2, 3, 4, is selected from FIG. 2 (a).
【００２３】これらの代表値により、図２（ｃ）に示す
各周波数帯域においては、入力された信号のレベルと増
幅率との関係を、一様なエンファシス量とする。続い
て、図２（ｃ）に示す関係から、各周波数帯域におけ
る、図２（ｄ）に示す入力された信号レベルに応じた強
調量（増幅率）の関係が設定される。Based on these representative values, in each frequency band shown in FIG. 2C, the relationship between the level of the input signal and the amplification factor is a uniform emphasis amount. Then, from the relationship shown in FIG. 2C, the relationship of the emphasis amount (amplification factor) according to the input signal level shown in FIG. 2D is set in each frequency band.
【００２４】このように図２（ｄ）に示した関係が、前
記の参照テーブルであり、このような各参照テーブルと
しての各ゲインデータを予め各増幅器５・６・７・８に
設定しておき、各増幅器５・６・７・８に入力される分
割信号の信号レベルに応じて、各ゲインデータを参照し
て必要な強調を施すことが可能となる。As described above, the relationship shown in FIG. 2D is the above-mentioned reference table, and each gain data as such each reference table is set in advance in each amplifier 5, 6, 7 and 8. Then, depending on the signal levels of the divided signals input to the amplifiers 5, 6, 7, and 8, it is possible to refer to the gain data and perform necessary enhancement.
【００２５】このように上記実施例の構成は、入力信号
をＬＰＦ１および各ＢＰＦ２・３・４により所定の周波
数帯域毎に分割し、それぞれの周波数帯域の分割信号
を、その分割信号の強度に応じて増幅率を変える各増幅
器５・６・７・８でそれぞれ増幅して、分割信号の信号
レベルが小さいほど大きく増幅した後、上記各増幅器か
らの出力信号を加算器９により加算して出力すること
で、高域ほど、かつ、信号レベルが小さいほど増幅した
従来のアナログ式回路のノンリニアエンファシス処理と
ほぼ等価な応答を備えることができる。As described above, in the configuration of the above embodiment, the input signal is divided into predetermined frequency bands by the LPF 1 and the BPFs 2, 3 and 4, and the divided signals in the respective frequency bands are divided according to the intensity of the divided signals. Amplification is performed by each of the amplifiers 5, 6, 7, and 8 that change the amplification factor, and the greater the signal level of the divided signal is, the larger the output signal from each amplifier is added by the adder 9 to be output. As a result, it is possible to provide a response that is substantially equivalent to the non-linear emphasis processing of the conventional analog circuit in which the higher the frequency band and the smaller the signal level, the higher the amplification.
【００２６】このように上記構成は、ＬＰＦ１、各ＢＰ
Ｆ２・３・４、および各増幅器５・６・７・８に、デジ
タル信号処理する集積回路等の回路を用いることが可能
であることから、小型化できる。As described above, the above-mentioned configuration is applied to the LPF 1 and each BP.
Since a circuit such as an integrated circuit for digital signal processing can be used for the F2, 3, 4, and each of the amplifiers 5, 6, 7, 8, it is possible to reduce the size.
【００２７】その上、上記構成は、従来のように温度変
化により特性が変化し、また、バラツキも大きいコンデ
ンサ、抵抗およびダイオードを省くことが可能であり、
また、デジタル化できるため、温度変化などによるノン
リニアエンファシス特性の劣化や、規格化されたノンリ
ニアエンファシス特性からのずれも回避できる。Moreover, in the above-mentioned structure, it is possible to omit a capacitor, a resistor, and a diode, which have characteristics which change due to temperature change as in the conventional case and which have large variations.
Further, since it can be digitized, it is possible to avoid the deterioration of the non-linear emphasis characteristic due to the temperature change and the deviation from the standardized non-linear emphasis characteristic.
【００２８】なお、上記実施例の構成では、ＬＰＦ１お
よび各ＢＰＦ２・３・４の周波数帯域の設定を相互に隣
接するように設定したが、周波数帯域が隣合うＬＰＦ１
および各ＢＰＦ２・３・４の各通過周波数帯域を相互に
クロスオーバーさせてもよい。これにより、上記構成
は、得られるノンリニアエンファシスのカーブを規格カ
ーブにより近づけることが可能であり、より伝達特性の
優れたノンリニアエンファシス回路とすることができ
る。In the configuration of the above embodiment, the frequency bands of the LPF 1 and the BPFs 2, 3 and 4 are set to be adjacent to each other.
The pass frequency bands of the BPFs 2, 3, and 4 may be crossed with each other. As a result, with the above-described configuration, the obtained non-linear emphasis curve can be brought closer to the standard curve, and a non-linear emphasis circuit having more excellent transfer characteristics can be obtained.
【００２９】また、上記実施例の構成では、入力信号を
４分割した例を挙げたが、この分割数は特に限定される
ものではなく、５分割以上とするように構成してもよ
い。このように分割数を増加させることにより、上記構
成は、得られるノンリニアエンファシスのカーブを規格
カーブにより近づけることが可能であり、より伝達特性
の優れたノンリニアエンファシス回路とすることができ
る。Further, in the configuration of the above embodiment, an example in which the input signal is divided into four has been described, but the number of divisions is not particularly limited, and it may be configured to be five or more. By increasing the number of divisions in this manner, the above-mentioned configuration can bring the obtained non-linear emphasis curve closer to the standard curve, and can be a non-linear emphasis circuit having more excellent transfer characteristics.
【００３０】なお、上記実施例の構成では、各増幅器５
・６・７・８に、デジタル信号処理する乗算器を用いた
例を挙げたが、他の演算処理回路、例えばルックアップ
テーブルメモリを用いてデジタル信号処理することも可
能である。In the configuration of the above embodiment, each amplifier 5
Although an example using a multiplier for digital signal processing is given in 6/7/8, it is also possible to perform digital signal processing using another arithmetic processing circuit, for example, a look-up table memory.
【００３１】[0031]
【発明の効果】本発明のノンリニアエンファシス回路
は、以上のように、入力信号を所定の周波数帯域毎に分
割する分割手段としてのフィルターが設けられ、そのフ
ィルターにより分割された各分割入力信号を、その信号
強度に応じて増幅する増幅器がそれぞれ設けられ、上記
の各増幅器からの出力信号を加算する加算器が設けられ
ている構成である。As described above, the non-linear emphasis circuit of the present invention is provided with a filter as a dividing means for dividing an input signal for each predetermined frequency band, and divides each divided input signal by the filter, An amplifier for amplifying according to the signal strength is provided respectively, and an adder for adding the output signals from the above amplifiers is provided.
【００３２】それゆえ、上記構成は、従来のアナログ式
のノンリニアエンファシス回路とほぼ等価な応答特性を
備えると共に、フィルター、および増幅器を、デジタル
処理する集積回路等の回路を用いることが可能であるこ
とから、従来のような小型化の困難なコンデンサ等の回
路素子を省くことができて小型化できるという効果を奏
する。Therefore, the above-described structure has a response characteristic almost equivalent to that of the conventional analog non-linear emphasis circuit, and it is possible to use a circuit such as an integrated circuit for digitally processing the filter and the amplifier. Therefore, it is possible to omit the circuit element such as a capacitor, which is difficult to miniaturize as in the related art, and to miniaturize.
【００３３】その上、上記構成は、従来のようなバラツ
キや温度変化により特性が変化し易いコンデンサや抵抗
などの回路素子を省くことができデジタル化が可能なこ
とから、温度変化などによるノンリニアエンファシス特
性の劣化も低減できるという効果も奏する。In addition, the above-described configuration can eliminate the circuit elements such as capacitors and resistors whose characteristics are apt to change due to variations and temperature changes as in the prior art and can be digitized, so that non-linear emphasis due to temperature changes and the like is possible. There is also an effect that deterioration of characteristics can be reduced.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明のノンリニアエンファシス回路のブロッ
ク図である。FIG. 1 is a block diagram of a nonlinear emphasis circuit of the present invention.
【図２】上記のノンリニアエンファシス回路における各
増幅器でのエンファシス量の設定例を示す説明図であ
る。FIG. 2 is an explanatory diagram showing an example of setting an emphasis amount in each amplifier in the above non-linear emphasis circuit.
【図３】従来のノンリニアエンファシス回路の回路図で
ある。FIG. 3 is a circuit diagram of a conventional non-linear emphasis circuit.
【図４】上記のノンリニアエンファシス回路における入
力信号の信号レベルに応じたエンファシスカーブを示す
グラフである。FIG. 4 is a graph showing an emphasis curve according to a signal level of an input signal in the above non-linear emphasis circuit.
１ ＬＰＦ（分割手段） ２ ＢＰＦ（分割手段） ３ ＢＰＦ（分割手段） ４ ＢＰＦ（分割手段） ５ 増幅器 ６ 増幅器 ７ 増幅器 ８ 増幅器 ９ 加算器 1 LPF (dividing means) 2 BPF (dividing means) 3 BPF (dividing means) 4 BPF (dividing means) 5 amplifier 6 amplifier 7 amplifier 8 amplifier 9 adder
Claims (1)
分割手段が設けられ、その分割手段により分割された各
分割入力信号を、その信号強度に応じて増幅する増幅器
がそれぞれ設けられ、上記の各増幅器からの出力信号を
加算する加算器が設けられていることを特徴とするノン
リニアエンファシス回路。1. A dividing means for dividing an input signal into predetermined frequency bands is provided, and an amplifier for amplifying each divided input signal divided by the dividing means according to its signal strength is provided. A non-linear emphasis circuit, which is provided with an adder for adding output signals from the respective amplifiers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095459A JPH05292454A (en) | 1992-04-15 | 1992-04-15 | Non-linear emphasis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095459A JPH05292454A (en) | 1992-04-15 | 1992-04-15 | Non-linear emphasis circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05292454A true JPH05292454A (en) | 1993-11-05 |
Family
ID=14138264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4095459A Pending JPH05292454A (en) | 1992-04-15 | 1992-04-15 | Non-linear emphasis circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05292454A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002084997A1 (en) * | 2001-04-11 | 2002-10-24 | Sony Corporation | Contour-emphasizing circuit |
| JP2006279563A (en) * | 2005-03-29 | 2006-10-12 | Pioneer Electronic Corp | Image quality adjusting device, its method, and display unit |
| JP2006287636A (en) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | Image quality adjustment apparatus, image quality adjustment method, and display apparatus |
| JP2008219677A (en) * | 2007-03-07 | 2008-09-18 | Nec Corp | Waveform shaping circuit and its method |
| WO2010033120A1 (en) * | 2008-09-19 | 2010-03-25 | Agere Systems Inc. | Systems and methods for reducing low frequency loss in a magnetic storage device |
-
1992
- 1992-04-15 JP JP4095459A patent/JPH05292454A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002084997A1 (en) * | 2001-04-11 | 2002-10-24 | Sony Corporation | Contour-emphasizing circuit |
| US7302112B2 (en) | 2001-04-11 | 2007-11-27 | Sony Corporation | Contour-emphasizing circuit |
| KR100871025B1 (en) * | 2001-04-11 | 2008-11-27 | 소니 가부시끼 가이샤 | Contour-emphasizing circuit |
| JP2006279563A (en) * | 2005-03-29 | 2006-10-12 | Pioneer Electronic Corp | Image quality adjusting device, its method, and display unit |
| JP2006287636A (en) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | Image quality adjustment apparatus, image quality adjustment method, and display apparatus |
| JP2008219677A (en) * | 2007-03-07 | 2008-09-18 | Nec Corp | Waveform shaping circuit and its method |
| WO2010033120A1 (en) * | 2008-09-19 | 2010-03-25 | Agere Systems Inc. | Systems and methods for reducing low frequency loss in a magnetic storage device |
| US8441753B2 (en) | 2008-09-19 | 2013-05-14 | Agere Systems Inc. | Systems and methods for reducing low frequency loss in a magnetic storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128162B2 (en) | ||
| US4646153A (en) | Noise reduction circuit for a video signal | |
| EP0292324B1 (en) | Noise reduction circuit of a video signal | |
| JPH0241951B2 (en) | ||
| JPH05292454A (en) | Non-linear emphasis circuit | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| KR950007310B1 (en) | Digital non-linear pre-emphasis/de-emphasis | |
| US5182520A (en) | Non-linear de-emphasis circuit | |
| JP3311958B2 (en) | Frequency response compensator for playback audio signal | |
| JPS5897114A (en) | Nonlinear emphasis circuit | |
| JP2548448B2 (en) | Multidimensional nonlinear signal processor | |
| KR0157493B1 (en) | Digital main emphasis circuit | |
| JPS63266983A (en) | Video signal processor | |
| JPS60169213A (en) | All pass filter | |
| JPH0575313B2 (en) | ||
| JPH0142559B2 (en) | ||
| JP3393240B2 (en) | Active bandpass filter and recorded information reproducing apparatus using the same | |
| JPH0773357B2 (en) | Video signal processor | |
| JPH05136710A (en) | Digital signal processing circuit | |
| JPH066759A (en) | Non-linear emphasis circuit | |
| JPS6116068A (en) | Video signal processor | |
| JPS6142890B2 (en) | ||
| JPH08322015A (en) | Equalizer circuit for vtr | |
| JPH0346161A (en) | Non-linear de-emphasis circuit | |
| JPH0349122B2 (en) |