JPH01122170A - 保護機能を備えた縦型mosfet - Google Patents
保護機能を備えた縦型mosfetInfo
- Publication number
- JPH01122170A JPH01122170A JP62279099A JP27909987A JPH01122170A JP H01122170 A JPH01122170 A JP H01122170A JP 62279099 A JP62279099 A JP 62279099A JP 27909987 A JP27909987 A JP 27909987A JP H01122170 A JPH01122170 A JP H01122170A
- Authority
- JP
- Japan
- Prior art keywords
- vertical type
- type mosfet
- diode
- polycrystalline silicon
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009993 protective function Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000003292 diminished effect Effects 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は、保護機能を備えた縦型MO5FETに関し
、主として素子温度の上昇による素子破壊を防止する保
護機能に関する。
、主として素子温度の上昇による素子破壊を防止する保
護機能に関する。
従来の縦型MOSFETとしては、例えば第5図に示す
ようなものがある(例えば、特開昭60−258967
号に記載)。
ようなものがある(例えば、特開昭60−258967
号に記載)。
第5図において、低抵抗基板11(図ではn型の場合を
例示)の上に高抵抗エピタキシャル層12(図ではn型
)が形成されている。また、高抵抗エピタキシャル層1
2の上部の所定の場所に高抵抗エピタキシャル層12と
異なる導電型のベース領域13(図ではp型)が形成さ
れ、そのベース領域13内に高抵抗エピタキシャル層1
2と同じ導電型を有するソース領域14(図ではn型)
が形成されている。また、前記ソース領域14の表面上
の所定の場所にはゲート絶縁膜16が形成され、そのゲ
ート絶縁膜16の上にゲート電極17がソース領域14
と自己整合的に形成されている。更に、ベース・コンタ
クト領域15が形成され、ソース領域14とベース・コ
ンタクト領域15に跨ってソース電+@18が形成され
ている。
例示)の上に高抵抗エピタキシャル層12(図ではn型
)が形成されている。また、高抵抗エピタキシャル層1
2の上部の所定の場所に高抵抗エピタキシャル層12と
異なる導電型のベース領域13(図ではp型)が形成さ
れ、そのベース領域13内に高抵抗エピタキシャル層1
2と同じ導電型を有するソース領域14(図ではn型)
が形成されている。また、前記ソース領域14の表面上
の所定の場所にはゲート絶縁膜16が形成され、そのゲ
ート絶縁膜16の上にゲート電極17がソース領域14
と自己整合的に形成されている。更に、ベース・コンタ
クト領域15が形成され、ソース領域14とベース・コ
ンタクト領域15に跨ってソース電+@18が形成され
ている。
次に、第6図は前記第5図に示した従来の縦型MOSF
ETの安全動作領域(A S O=Area ofSa
fety 0peration)を示す図である。
ETの安全動作領域(A S O=Area ofSa
fety 0peration)を示す図である。
第6図において、21は最大電流による制限、22は最
大消費電力による制限、23は最大電圧による制限を示
す特性線である。
大消費電力による制限、23は最大電圧による制限を示
す特性線である。
前記のごとき従来の縦型MO3FETにおいては、短絡
負荷等のような過負荷の場合に、過大電流が縦型MOS
FETを流れ、消費電力が安全動作領域を越えてしまう
、そのために素子の温度が上昇し、縦型MOSFETが
破壊されることになる。
負荷等のような過負荷の場合に、過大電流が縦型MOS
FETを流れ、消費電力が安全動作領域を越えてしまう
、そのために素子の温度が上昇し、縦型MOSFETが
破壊されることになる。
上記のごとき過負荷による素子の破壊を防止するため、
従来は外部保護回路等を付加する必要があり、コスト高
になると共に素子の取り扱いが困難になるという問題が
あった。
従来は外部保護回路等を付加する必要があり、コスト高
になると共に素子の取り扱いが困難になるという問題が
あった。
本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、簡単な構成で素子の破壊を防止
する保護機能を備えた縦型MO5FETを提供すること
を目的とする。
になされたものであり、簡単な構成で素子の破壊を防止
する保護機能を備えた縦型MO5FETを提供すること
を目的とする。
上記の目的を達成するため1本発明においては。
第1導電型の半導体層の表層部分に設けられた第2導電
型のベース領域と、該ベース領域中に設けられた第1導
電型のソース領域と、該ソース領域と上記ベース領域と
上記半導体層との上に、該ソース領域と上記半導体層と
の間にチャネルを形成するようにゲート絶縁膜を介して
形成されたゲート電極とを有する、いわゆる縦型MO5
FETにおいて、上記ゲート電極と上記ソース領域間で
、かつ上記縦型MOSFETと熱接触するように形成さ
れたpn接合またはショットキ接合を備えるように構成
している。
型のベース領域と、該ベース領域中に設けられた第1導
電型のソース領域と、該ソース領域と上記ベース領域と
上記半導体層との上に、該ソース領域と上記半導体層と
の間にチャネルを形成するようにゲート絶縁膜を介して
形成されたゲート電極とを有する、いわゆる縦型MO5
FETにおいて、上記ゲート電極と上記ソース領域間で
、かつ上記縦型MOSFETと熱接触するように形成さ
れたpn接合またはショットキ接合を備えるように構成
している。
すなわち、本発明においては、上記のpn接合またはシ
ョットキ接合により、過負荷等によって素子温度が上昇
、した際に、縦型MOSFETのゲート電極とソース電
極間のリーク電流を増大させ。
ョットキ接合により、過負荷等によって素子温度が上昇
、した際に、縦型MOSFETのゲート電極とソース電
極間のリーク電流を増大させ。
それによってゲート電圧を下げることにより、素子に流
れる電流を減少させて、自動的に素子の消費電力を減少
させるように構成したものである。
れる電流を減少させて、自動的に素子の消費電力を減少
させるように構成したものである。
なお、ゲート電極とソース領域間に挿入されたpn接合
またはショットキ接合のアバランシェ耐圧を制御するこ
とにより、縦型MOSFETを過温度による破壊から保
護するのと同時に、縦型MOSFETのゲート絶縁膜を
静電破壊から保護することも出来る。
またはショットキ接合のアバランシェ耐圧を制御するこ
とにより、縦型MOSFETを過温度による破壊から保
護するのと同時に、縦型MOSFETのゲート絶縁膜を
静電破壊から保護することも出来る。
第1図は、本発明の第1の実施例の断面図である。
第1図において、低抵抗基板31(図ではn型を例示)
の上に高抵抗エピタキシャル層32(図ではn型)が形
成され、高抵抗エピタキシャル層32の上部の所定の場
所に高抵抗エピタキシャル層32と異なる導電型のベー
ス領域33(図ではp型)が形成され、更に、そのベー
ス領域33内に高抵抗エピタキシャル層32と同じ導電
型を有するソース領域34(図ではn型)が形成されて
いる。また、ソース領域34の表面上の所定の場所にゲ
ート絶縁膜36が形成され、そのゲート絶縁膜36の上
にソース領域34と同じ導電型の多結晶シリコン膜37
(ゲート電極)が自己整合的に形成されている。さらに
、多結晶シリコン膜37(図ではn型)の上に、それと
異なる導電型の多結晶シリコン膜39(図ではp型)が
形成されている。
の上に高抵抗エピタキシャル層32(図ではn型)が形
成され、高抵抗エピタキシャル層32の上部の所定の場
所に高抵抗エピタキシャル層32と異なる導電型のベー
ス領域33(図ではp型)が形成され、更に、そのベー
ス領域33内に高抵抗エピタキシャル層32と同じ導電
型を有するソース領域34(図ではn型)が形成されて
いる。また、ソース領域34の表面上の所定の場所にゲ
ート絶縁膜36が形成され、そのゲート絶縁膜36の上
にソース領域34と同じ導電型の多結晶シリコン膜37
(ゲート電極)が自己整合的に形成されている。さらに
、多結晶シリコン膜37(図ではn型)の上に、それと
異なる導電型の多結晶シリコン膜39(図ではp型)が
形成されている。
ベース領域33の表面部分の所定の場所には、ソース領
域34と接してベース・コンタクト領域35が形成され
ている。そしてソース領域34とベース・コンタクト領
域35に跨ってソース電極38が形成され、このソース
電極38は多結晶シリコン膜39と電気的に接続されて
いる。その他、Gはゲート端子、Sはソース端子、Dは
ドレイン端子である。
域34と接してベース・コンタクト領域35が形成され
ている。そしてソース領域34とベース・コンタクト領
域35に跨ってソース電極38が形成され、このソース
電極38は多結晶シリコン膜39と電気的に接続されて
いる。その他、Gはゲート端子、Sはソース端子、Dは
ドレイン端子である。
次に作用を説明する。
第2図は、上記第1図に示した縦型MOSFETの等価
回路図である。
回路図である。
第2図において、41は前記第1図の31〜38で構成
された縦型MOSFET、42は前記第1図の多結晶シ
リコン膜37と多結晶シリコン膜39とによって構成さ
れた保護用ダイオード、43はゲート電圧制限用の入力
抵抗(第1図では図示を省略)である。
された縦型MOSFET、42は前記第1図の多結晶シ
リコン膜37と多結晶シリコン膜39とによって構成さ
れた保護用ダイオード、43はゲート電圧制限用の入力
抵抗(第1図では図示を省略)である。
第1図の構成から判るように、多結晶シリコン膜37と
多結晶シリコン膜39とによって構成された保護用ダイ
オード42は縦型MOSFETの素子と熱接触している
ので、過負荷等によって縦型MOSFETの素子温度が
上昇した場合、保護用ダイオード42の接合温度が上昇
する。そして保護用ダイオード42の接合温度が上昇す
ると、第2図の等価回路における保護用ダイオード42
を流れるリーク電流Iが指数関数的に増大するため、縦
型MO5F E T41のゲート電圧が減少し、それに
よって縦型MOSFET41を流れる電流及びその消費
電力が減少するので、素子温度の上昇が防止される。
多結晶シリコン膜39とによって構成された保護用ダイ
オード42は縦型MOSFETの素子と熱接触している
ので、過負荷等によって縦型MOSFETの素子温度が
上昇した場合、保護用ダイオード42の接合温度が上昇
する。そして保護用ダイオード42の接合温度が上昇す
ると、第2図の等価回路における保護用ダイオード42
を流れるリーク電流Iが指数関数的に増大するため、縦
型MO5F E T41のゲート電圧が減少し、それに
よって縦型MOSFET41を流れる電流及びその消費
電力が減少するので、素子温度の上昇が防止される。
その結果、縦型MOSFET41は素子温度上昇による
破壊から保護されることになる。
破壊から保護されることになる。
この実施例における保護用ダイオード42は、ゲート電
極領域上に形成されているため、縦型MOSFET構造
の外部に保護回路を設ける構造に比べて面積を小さくす
ることが出来、また、素子温度の上昇に対する感度も良
くすることが出来る。
極領域上に形成されているため、縦型MOSFET構造
の外部に保護回路を設ける構造に比べて面積を小さくす
ることが出来、また、素子温度の上昇に対する感度も良
くすることが出来る。
なお、第1図においては、ゲート電極として多結晶シリ
コン膜37を用いているが、ゲート電極として第5図の
ごとき金属電極(例えば態電極)を用いることも出来る
。その場合は、その金属電極と多結晶シリコン膜39と
はショットキ接合を形成することになるが、作用は前記
と同様である。
コン膜37を用いているが、ゲート電極として第5図の
ごとき金属電極(例えば態電極)を用いることも出来る
。その場合は、その金属電極と多結晶シリコン膜39と
はショットキ接合を形成することになるが、作用は前記
と同様である。
次に、第3図は本発明の第2の実施例の断面図であり、
前記第1図と同符号は同一物を示す。
前記第1図と同符号は同一物を示す。
この実施例は、保護用pnダイオードをベース・コンタ
クト領域上に形成した構造である。
クト領域上に形成した構造である。
第3図において、ベース・コンタクト領域35(図では
p型)の上の所定の場所には、そのベース・コンタクト
領域35と異なる導電型の多結晶シリコン膜40(図で
はn型)が形成されている。そして、この多結晶シリコ
ン膜40はゲート電極37′と電気的に接続されている
。
p型)の上の所定の場所には、そのベース・コンタクト
領域35と異なる導電型の多結晶シリコン膜40(図で
はn型)が形成されている。そして、この多結晶シリコ
ン膜40はゲート電極37′と電気的に接続されている
。
この実施例においては、ベース・コンタクト領域35と
多結晶シリコン膜40とによって構成されたダイオード
が前記第2図の保護用ダイオード42に相当し、素子温
度の上昇に伴って、それを流れるリーク電流工が指数関
数的に増大し、ゲート電圧が減少する。従って、素子の
消費電力が減少し、素子温度の上昇による素子破壊から
縦型MO5FETを保護することができる。
多結晶シリコン膜40とによって構成されたダイオード
が前記第2図の保護用ダイオード42に相当し、素子温
度の上昇に伴って、それを流れるリーク電流工が指数関
数的に増大し、ゲート電圧が減少する。従って、素子の
消費電力が減少し、素子温度の上昇による素子破壊から
縦型MO5FETを保護することができる。
次に、第4図は本発明の第3の実施例の断面図であり、
第3図と同符号は同一物を示す。
第3図と同符号は同一物を示す。
第4図においては、前記第3図と同様に、ベース・コン
タクト領域35上に保護用pnダイオードが形成されて
いる。ただし、この実施例においては、第3図の多結晶
シリコン膜40の代わりに、ベース・コンタクト領域3
5内にそれと異なる導電型の保護ダイオード形成用領域
41(図ではn型)が形成され、ベース・コンタクト領
域35と保護ダイオード形成用領域41とでpn接合が
形成されている。
タクト領域35上に保護用pnダイオードが形成されて
いる。ただし、この実施例においては、第3図の多結晶
シリコン膜40の代わりに、ベース・コンタクト領域3
5内にそれと異なる導電型の保護ダイオード形成用領域
41(図ではn型)が形成され、ベース・コンタクト領
域35と保護ダイオード形成用領域41とでpn接合が
形成されている。
第4図に示す実施例の作用は、前記第3図の実施例の作
用と同様であり、縦型MOSFETを過温度から保護す
ることができる。
用と同様であり、縦型MOSFETを過温度から保護す
ることができる。
なお、この構成においては、保護ダイオード形成領域4
1をソース領域34と同一工程で形成できるため、プロ
セスやマスクを増やすことなく、容易に実現できるとい
う利点もある。
1をソース領域34と同一工程で形成できるため、プロ
セスやマスクを増やすことなく、容易に実現できるとい
う利点もある。
また、前記第1〜3の実施例において、各実施例のゲー
ト電極とソース領域間に挿入された保護用ダイオード(
第2図に示す等価回路の保護用ダイオード42に相当す
るもの)のアバランシェ耐圧を制御することにより、縦
型MOSFETを過温度による破壊から保護するのと同
時に、縦型MO5FETのゲート絶縁膜を静電破壊から
保護することも出来る。この場合、保護用ダイオード4
2はゲート電圧を制限するためのツェナ・ダイオードと
しても働き、静電荷はこのツェナ・ダイオードを通して
ソースへ流れ出す、従って、ゲート絶縁膜の静電気によ
る破壊を減少させることができる。
ト電極とソース領域間に挿入された保護用ダイオード(
第2図に示す等価回路の保護用ダイオード42に相当す
るもの)のアバランシェ耐圧を制御することにより、縦
型MOSFETを過温度による破壊から保護するのと同
時に、縦型MO5FETのゲート絶縁膜を静電破壊から
保護することも出来る。この場合、保護用ダイオード4
2はゲート電圧を制限するためのツェナ・ダイオードと
しても働き、静電荷はこのツェナ・ダイオードを通して
ソースへ流れ出す、従って、ゲート絶縁膜の静電気によ
る破壊を減少させることができる。
〔発明の効果〕 。
以上説明してきたように、この発明によれば、縦型MO
SFETと熱結合し、そのゲートとソースとの間におけ
るpn接合またはショットキ接合により、過負荷等によ
って素子温度が上昇した際に、縦型MOSFETのゲー
ト電極とソース電極間のリーク電流を増大させ、それに
よってゲート電圧を下げることにより、素子に流れる電
流を減少させて、自動的に素子の消費電力を減少させる
ように構成しているので、簡単な構成で縦型MOSFE
Tを過温度による破壊から保護することが出来る。また
、保護部が素子と一体として形成されているため、縦型
MOSFET構造の外部に保護回路を設ける構造に比べ
て面積を小さくすることが出来、また、174子温度の
上昇に対する感度も良くすることが出来ると共に取扱が
容易になる。
SFETと熱結合し、そのゲートとソースとの間におけ
るpn接合またはショットキ接合により、過負荷等によ
って素子温度が上昇した際に、縦型MOSFETのゲー
ト電極とソース電極間のリーク電流を増大させ、それに
よってゲート電圧を下げることにより、素子に流れる電
流を減少させて、自動的に素子の消費電力を減少させる
ように構成しているので、簡単な構成で縦型MOSFE
Tを過温度による破壊から保護することが出来る。また
、保護部が素子と一体として形成されているため、縦型
MOSFET構造の外部に保護回路を設ける構造に比べ
て面積を小さくすることが出来、また、174子温度の
上昇に対する感度も良くすることが出来ると共に取扱が
容易になる。
という効果が得られる。
また、保護用ダイオードのアバランシェ耐圧を制御する
ことによって、縦型MOSFETを過温度による破壊か
ら保護するのと同時に縦型MOSFETのゲート絶縁膜
を静電破壊から保護することが出来る。という効果も得
られる。
ことによって、縦型MOSFETを過温度による破壊か
ら保護するのと同時に縦型MOSFETのゲート絶縁膜
を静電破壊から保護することが出来る。という効果も得
られる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は第1図の
装置の等価回路図、第3図及び第4図はそれぞれ本発明
の他の実施例の断面図、第5図は従来装置の一例の断面
図、第6図は縦型MOSFETの安全動作領域を示す特
性図である。 〈符号の説明〉 31・・・低抵抗基板 32・・・高抵抗エピタキシャル層 33・・・ベース領域33 34・・・ソース領域 35・・・ベース・コンタクト領域 36・・・ゲート絶縁膜 37・・・多結晶シリコン膜(ゲート電極)38・・・
ソース電極 39・・・多結晶シリコン膜 G・・・ゲート端子 S・・・ソース端子 D・・・ドレイン端子
装置の等価回路図、第3図及び第4図はそれぞれ本発明
の他の実施例の断面図、第5図は従来装置の一例の断面
図、第6図は縦型MOSFETの安全動作領域を示す特
性図である。 〈符号の説明〉 31・・・低抵抗基板 32・・・高抵抗エピタキシャル層 33・・・ベース領域33 34・・・ソース領域 35・・・ベース・コンタクト領域 36・・・ゲート絶縁膜 37・・・多結晶シリコン膜(ゲート電極)38・・・
ソース電極 39・・・多結晶シリコン膜 G・・・ゲート端子 S・・・ソース端子 D・・・ドレイン端子
Claims (1)
- 第1導電型の半導体層の表層部分に設けられた第2導
電型のベース領域と、該ベース領域中に設けられた第1
導電型のソース領域と、該ソース領域と上記ベース領域
と上記半導体層との上に、該ソース領域と上記半導体層
との間にチャネルを形成するようにゲート絶縁膜を介し
て形成されたゲート電極とを有する、いわゆる縦型MO
SFETにおいて、上記ゲート電極と上記ソース領域間
で、かつ上記縦型MOSFETと熱接触するように形成
されたpn接合またはショットキ接合を備えたことを特
徴とする保護機能を備えた縦型MOSFET。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62279099A JPH081956B2 (ja) | 1987-11-06 | 1987-11-06 | 保護機能を備えた縦型mosfet |
EP88118526A EP0315213B1 (en) | 1987-11-06 | 1988-11-07 | Vertical mosfet device having protector |
DE3852986T DE3852986T2 (de) | 1987-11-06 | 1988-11-07 | Vertikale MOSFET-Vorrichtung mit Schutz. |
US07/267,886 US4963970A (en) | 1987-11-06 | 1989-01-04 | Vertical MOSFET device having protector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62279099A JPH081956B2 (ja) | 1987-11-06 | 1987-11-06 | 保護機能を備えた縦型mosfet |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01122170A true JPH01122170A (ja) | 1989-05-15 |
JPH081956B2 JPH081956B2 (ja) | 1996-01-10 |
Family
ID=17606401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62279099A Expired - Fee Related JPH081956B2 (ja) | 1987-11-06 | 1987-11-06 | 保護機能を備えた縦型mosfet |
Country Status (4)
Country | Link |
---|---|
US (1) | US4963970A (ja) |
EP (1) | EP0315213B1 (ja) |
JP (1) | JPH081956B2 (ja) |
DE (1) | DE3852986T2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218307A (ja) * | 2008-03-10 | 2009-09-24 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置 |
JP2012109590A (ja) * | 2000-03-06 | 2012-06-07 | Rohm Co Ltd | 半導体装置 |
JP2013214608A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 半導体装置 |
JP2018049912A (ja) * | 2016-09-21 | 2018-03-29 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291050A (en) * | 1990-10-31 | 1994-03-01 | Fuji Electric Co., Ltd. | MOS device having reduced gate-to-drain capacitance |
JP3218642B2 (ja) * | 1991-09-27 | 2001-10-15 | 富士電機株式会社 | 大電流集積回路の配線構造 |
JPH06151737A (ja) * | 1992-10-30 | 1994-05-31 | Toshiba Corp | 半導体装置及びその製造方法 |
DE69329543T2 (de) * | 1992-12-09 | 2001-05-31 | Compaq Computer Corp | Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode |
JP3405364B2 (ja) * | 1993-03-08 | 2003-05-12 | セイコーインスツルメンツ株式会社 | 半導体装置 |
DE4308624A1 (de) * | 1993-03-18 | 1994-09-22 | Abb Management Ag | MOS-gesteuertes Leistungshalbleiterbauelement |
EP0621636B1 (en) * | 1993-04-21 | 1999-07-14 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Integrated structure protection device for the protection of logic-level power MOS devices against electro static discharges |
EP0646964B1 (en) * | 1993-09-30 | 1999-12-15 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof |
DE19502117C2 (de) * | 1995-01-24 | 2003-03-20 | Infineon Technologies Ag | Schutzanordnung gegen elektrostatische Entladungen in mit Feldeffekt steuerbaren Halbleiterbauelementen |
US6420762B1 (en) * | 1996-04-11 | 2002-07-16 | Vilmos Bankuti | Integrated electrostatic protective resistor for metal oxide semiconductor field effect transistors (MOSFETs) |
US6236088B1 (en) * | 1997-06-30 | 2001-05-22 | Intersil Corporation | Semiconductor device gate structure for thermal overload protection |
US6285059B1 (en) * | 1999-03-18 | 2001-09-04 | United Microelectronics Corp. | Structure for laterally diffused metal-oxide semiconductor |
JP4917709B2 (ja) * | 2000-03-06 | 2012-04-18 | ローム株式会社 | 半導体装置 |
GB0028031D0 (en) * | 2000-11-17 | 2001-01-03 | Koninkl Philips Electronics Nv | Trench-gate field-effect transistors and their manufacture |
US8669640B2 (en) * | 2009-07-14 | 2014-03-11 | Freescale Semiconductor, Inc. | Bipolar transistor |
DE102011050122A1 (de) * | 2010-12-17 | 2012-06-21 | Zf Lenksysteme Gmbh | DIREKTE SPERRSCHICHTTEMPERATURMESSUNG EINES LEISTUNGS-MOSFETs (N-TYP) |
DE102012102788A1 (de) * | 2012-03-30 | 2013-10-02 | Zf Lenksysteme Gmbh | SPERRSCHICHTTEMPERATURMESSUNG EINES LEISTUNGS-MOSFETs |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
JPS59198762A (ja) * | 1983-04-25 | 1984-11-10 | Seiko Epson Corp | 保護回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57141962A (en) * | 1981-02-27 | 1982-09-02 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS5884461A (ja) * | 1981-11-13 | 1983-05-20 | Hitachi Ltd | 絶縁ゲ−ト型半導体装置 |
JPS58223369A (ja) * | 1982-06-21 | 1983-12-24 | Nec Corp | 電界効果トランジスタ |
JPS60258967A (ja) * | 1984-06-05 | 1985-12-20 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁ゲ−ト型電界効果トランジスタ |
JPS61174672A (ja) * | 1985-01-29 | 1986-08-06 | Nissan Motor Co Ltd | 縦型mosトランジスタ |
JPS6271275A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 半導体集積回路 |
JP2667392B2 (ja) * | 1986-09-26 | 1997-10-27 | 株式会社デンソー | 多結晶半導体ダイオードの製造方法 |
JPH01114077A (ja) * | 1987-10-27 | 1989-05-02 | Nec Corp | 半導体装置 |
-
1987
- 1987-11-06 JP JP62279099A patent/JPH081956B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-07 DE DE3852986T patent/DE3852986T2/de not_active Expired - Fee Related
- 1988-11-07 EP EP88118526A patent/EP0315213B1/en not_active Expired - Lifetime
-
1989
- 1989-01-04 US US07/267,886 patent/US4963970A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
JPS59198762A (ja) * | 1983-04-25 | 1984-11-10 | Seiko Epson Corp | 保護回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109590A (ja) * | 2000-03-06 | 2012-06-07 | Rohm Co Ltd | 半導体装置 |
JP2009218307A (ja) * | 2008-03-10 | 2009-09-24 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置 |
JP2013214608A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 半導体装置 |
JP2018049912A (ja) * | 2016-09-21 | 2018-03-29 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
DE3852986T2 (de) | 1995-06-01 |
EP0315213A2 (en) | 1989-05-10 |
EP0315213B1 (en) | 1995-02-08 |
DE3852986D1 (de) | 1995-03-23 |
EP0315213A3 (en) | 1990-11-07 |
JPH081956B2 (ja) | 1996-01-10 |
US4963970A (en) | 1990-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01122170A (ja) | 保護機能を備えた縦型mosfet | |
US7009256B2 (en) | Semiconductor over-voltage protection structure for integrated circuit and for diode | |
US5079608A (en) | Power MOSFET transistor circuit with active clamp | |
US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
JP3288115B2 (ja) | 半導体部品 | |
US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
US4562454A (en) | Electronic fuse for semiconductor devices | |
JPH06196634A (ja) | 空乏制御型分離ステージ | |
US4142115A (en) | Semiconductor device with a thermal protective device | |
JPS59155964A (ja) | 過電流保護装置 | |
JPH11274495A (ja) | Vdmosトランジスタ | |
US6222236B1 (en) | Protection circuit and method for protecting a semiconductor device | |
US4509089A (en) | Two-pole overcurrent protection device | |
US4323942A (en) | Solid-state protector circuitry using gated diode switch | |
US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
US4260910A (en) | Integrated circuits with built-in power supply protection | |
JPH05267675A (ja) | 半導体装置 | |
JP4795613B2 (ja) | 半導体装置 | |
JPH06117942A (ja) | 半導体装置 | |
JP2003282865A (ja) | サイリスタ | |
JPH05218311A (ja) | 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス | |
JPH06232410A (ja) | Mos型半導体素子 | |
JP2960108B2 (ja) | 過電圧保護機能付半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |