JPH01120637A - Virtual computer system - Google Patents
Virtual computer systemInfo
- Publication number
- JPH01120637A JPH01120637A JP62279743A JP27974387A JPH01120637A JP H01120637 A JPH01120637 A JP H01120637A JP 62279743 A JP62279743 A JP 62279743A JP 27974387 A JP27974387 A JP 27974387A JP H01120637 A JPH01120637 A JP H01120637A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- memory address
- lower limit
- upper limit
- operating system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置と主記憶とを持つ計算機シス
テム上で複数のオペレーティングシステムの実行を制御
する制御プログラムを持つ仮想計算機システムに関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a virtual computer system having a control program for controlling execution of a plurality of operating systems on a computer system having a data processing device and a main memory.
計算機システムにおいて、最近実用化されてきた技術と
して仮想計算機システムがある。In computer systems, a virtual computer system is a technology that has recently been put into practical use.
仮想計算機システムとは、１つの計算機システム上で複
数のオペレーティングシステムを同時に実行す゛るもの
である。この特徴により仮想計算機システムは、複数の
オペレーティングシステムの評価を同時に行ったり、オ
ペレーティングシステムの移行を容易に行うことができ
る。A virtual computer system is one in which multiple operating systems are executed simultaneously on one computer system. This feature allows the virtual computer system to simultaneously evaluate multiple operating systems and to easily migrate operating systems.
１つの計算機システム上で複数のオペレーティングシス
テムを実行させるには、主記憶を分割して、複数のオペ
レーティングシステムに割り当て、さらに、あるオペレ
ーティングシスタムが他のオペレーティングシステムに
割り当てられた主記憶の領域を参照できないようにする
工夫が必要である。To run multiple operating systems on one computer system, the main memory is divided and allocated to multiple operating systems, and one operating system can use the main memory area allocated to another operating system. It is necessary to devise a way to prevent it from being referenced.
上記各オペレーティングシステムの主記憶の領域を保護
する方法として、制御プログラムが、オペレーティング
シスタム上の仮想アドレスと、主記憶上の対応を行った
シャドウテーブルと呼ばれる特別のテーブルを作成し、
それを使用してアドレス変換を行う方法がある。この方
法によると、オペレーティングシステムが仮想アドレス
と絶対アドレスの対応を変更した場合、シャドウテーブ
ルの再作成が必要となるため、制御プログラムの処理の
オーバヘッドが増加する欠点がある。As a method to protect the main memory area of each of the operating systems mentioned above, the control program creates a special table called a shadow table that corresponds to the virtual address on the operating system and the main memory.
There is a way to use it to perform address translation. According to this method, when the operating system changes the correspondence between virtual addresses and absolute addresses, it is necessary to recreate the shadow table, which has the disadvantage of increasing the processing overhead of the control program.
本発明の目的は、制御プログラムの処理のオーバヘッド
を増加させることなく、主記憶を複数のオペレーティン
グシステムに割り当て、各オペレーティングシステムの
主記憶の領域を保護する仮想計算機システムを提供する
ことである。An object of the present invention is to provide a virtual computer system that allocates main memory to a plurality of operating systems and protects the main memory area of each operating system without increasing the processing overhead of a control program.
本発明の仮想計算機システムは、
複数組の下限主記憶アドレスレジスタと上限主記憶アド
レスレジスタと、前記複数組の下限／上限主記憶アドレ
スレジスタの１組を選択するポインタレジスタとを備え
、
制御プログラムは、オペレーティングシスタムの実行を
開始するとき、下限／上限主記憶アドレスレジスタに主
記憶アドレスを設定すると共に、どの下限／上限主記憶
アドレスレジスタを選択するかの情報をポインタレジス
タに設定し、オペレーティングシステムが実行中に参照
する主記憶デドレスをポインタレジスタの内容により選
択された下限主記憶アドレスレジスタおよび上限主記憶
アドレスレジスタの内容と比較し、前記オペレーティン
グシステムが参照する主記憶アドレスが前記選択された
下限主記憶アドレスレジスタの下限主記憶アドレスと上
限主記憶アドレスレジスタの上限主記憶アドレスの範囲
外であれば、例外を発生する手段を有している。The virtual computer system of the present invention includes a plurality of sets of lower limit main memory address registers and upper limit main memory address registers, and a pointer register for selecting one set of the plurality of sets of lower limit/upper limit main memory address registers, and a control program includes: , when starting execution of the operating system, the main memory address is set in the lower limit/upper limit main memory address register, information on which lower limit/upper limit main memory address register to select is set in the pointer register, and the operating system The main memory address referenced by the operating system during execution is compared with the contents of the lower limit main memory address register and upper limit main memory address register selected by the contents of the pointer register, and the main memory address referenced by the operating system is determined to be the selected lower limit. It has means for generating an exception if it is outside the range of the lower limit main memory address of the main memory address register and the upper limit main memory address of the upper limit main memory address register.
このように、ハードウェア的に例外を発生する手段を設
けることにより、オペレーティングシステムが与えられ
た主記憶領域を動作することを制御プログラムによりチ
エツクする必要がなくなり、制御プログラムの処理のオ
ーバヘッドを増加させることなく、各オペレーティング
システムの主記憶の領域を保護することができる。In this way, by providing a means for generating exceptions in hardware, there is no need for the control program to check that the operating system is operating on a given main memory area, which increases the processing overhead of the control program. It is possible to protect the main memory area of each operating system.
（実施例）
次に、本発明の実施例について図面を参照して詳細に説
明する。(Example) Next, an example of the present invention will be described in detail with reference to the drawings.
なお、仮想計算機システムでない通常のシステムにおい
ては、オペレーティングシステムが使用可能な主記憶の
領域のアドレスは、オペレーティングシステム以外の特
別なプログラムによって作成されたページテーブルによ
って指定され、オペレーティングシステムはそのページ
テーブルを参照して自分が使用するページテーブルを作
成する構成となっている。Note that in normal systems that are not virtual machine systems, the address of the main memory area that can be used by the operating system is specified by a page table created by a special program other than the operating system, and the operating system uses that page table. The configuration is such that you can refer to it and create a page table for your own use.
第２図は、本発明の仮想計算機システムの一実施例で、
主記憶および主記憶アドレスを指定するページテーブル
の関係および分割された主記憶領域を保護する方法を示
したものである。FIG. 2 shows an embodiment of the virtual computer system of the present invention.
This figure shows the relationship between main memory and page tables that specify main memory addresses, and a method for protecting divided main memory areas.
主記憶ｌＯは各々が１０２４ワードの複数のページに分
割されている。ページテーブル２０はソフトウェアによ
つて使用可能な主記憶内の全ページを指定する連続した
複数のページテーブルワード（第１図ではＰＴＷと記述
している）２１〜２８を含み、システム構成を制御する
特別なプログラムによフて主記憶１０内に作成され、仮
想計算機システムを制御する制御プログラムに与えられ
る。制御プログラムは、第１のオペレーティングシステ
ムを起動す′るとき、ページテーブル２０内の複数のべ
一ジテーブルワード２１〜２８から、第１のオペレーテ
ィングシステムに与える主記憶１０内の領域であるペー
ジＩ＋−１２を選択し、その領域を指定する連続した複
数のページテーブルワード３１〜３２を含むページテー
ブル３０を主記憶１０内に作成し、第１のオペレーティ
ングシステムに与える。同時に制御プログラムは、第１
のオペレーティングシステムに与えた主記憶１０内の領
域の下限を示す下限主記憶アドレス６０と、上限を示す
上限主記憶アドレス６１を設定し、第１のオペレーティ
ングシステムが主記憶ＩＯをアクセスするとき、下限主
記憶アドレス６０と上限主記憶アドレス６１を使用する
ように、ポインタ７０を設定する。同様に、制御プログ
ラムは、第２のオペレーイングシステムを起動す゛ると
き、ページテーブル２０から第２のオペレーティングシ
ステムに与える主記憶ｌＯ内の領域であるページ１３〜
１４を選択し、その領域を指定するページテーブル４０
を作成すると共に、その領域の下限主記憶アドレス６２
と上限主記憶アドレス６３を設定し、下限主記憶アドレ
ス６１と上限主記憶アドレス６２を使用するようにポイ
ンタ７ｏを設定する。Main memory IO is divided into multiple pages of 1024 words each. The page table 20 includes a plurality of consecutive page table words (denoted as PTW in FIG. 1) 21 to 28 that specify all pages in main memory that can be used by the software, and controls the system configuration. A file is created in the main memory 10 by a special program and given to a control program that controls the virtual computer system. When starting the first operating system, the control program selects page I+, which is an area in the main memory 10 to be given to the first operating system, from a plurality of base table words 21 to 28 in the page table 20. -12 is selected, a page table 30 including a plurality of consecutive page table words 31 to 32 specifying the area is created in the main memory 10, and provided to the first operating system. At the same time, the control program
A lower limit main memory address 60 indicating the lower limit of the area in the main memory 10 given to the first operating system and an upper limit main memory address 61 indicating the upper limit are set, and when the first operating system accesses the main memory IO, the lower limit is set. The pointer 70 is set to use the main memory address 60 and the upper limit main memory address 61. Similarly, when starting the second operating system, the control program selects pages 13 to 13, which are areas in the main memory IO, from the page table 20 to be given to the second operating system.
Page table 40 for selecting 14 and specifying the area.
At the same time, the lower limit main memory address 62 of that area is created.
and the upper limit main memory address 63 are set, and the pointer 7o is set so that the lower limit main memory address 61 and the upper limit main memory address 62 are used.
第１のオペレーティングシステムが作成したページテー
ブル５０あるいはページテーブル５１を使用して主記憶
ｌＯを参照するとき、その主記憶アドレスは、制御プロ
グラムによって設定された下限主記憶アドレス６０およ
び上限主記憶アドレス６１と比較され、参照主記憶アド
レスが下限主記憶アドレス６０と上限主記憶アドレス６
１の範囲外であれば、ハードウェアにより例外が検出さ
れ、第１のオペレーティングシステムの実行は中断され
、制御プログラムが起動される。When referring to the main memory IO using the page table 50 or page table 51 created by the first operating system, the main memory addresses are the lower limit main memory address 60 and the upper limit main memory address 61 set by the control program. The reference main memory address is compared with the lower limit main memory address 60 and the upper limit main memory address 6.
1, an exception is detected by the hardware, execution of the first operating system is interrupted, and a control program is started.
第１図は本発明の仮想計算機システムの一実施例の要部
のブロック図である。FIG. 1 is a block diagram of essential parts of an embodiment of a virtual computer system of the present invention.
第１図において、オペレーティングシステム上の仮想ア
ドレスは、仮想アドレスレジスタ１００に格納され、ア
ドレス変換手段１０１により主記憶アドレスに変換され
て、主記憶アドレスレジスタ１０２に格納される。ここ
で、アドレス変換手段１０１はページテーブルを使用し
て、仮想アドレスを主記憶アドレスに変換するものであ
る。主記憶アドレスレジスタ１０２内の主記憶アドレス
は、制御プログラムによって設定された下限主記憶アト
ルスレジスタ群１０３、上限主記憶アドレスレジスタ
群１０４のうち、ポインタレジスタ１０５によって選択
された下限主記憶アドレスレジスタの下限主記憶アドレ
スおよび上限主記憶アドレスレジスタの上限主記憶アド
レスと比較回路１０８，１０９により比較され、主記憶
アドレスが下限主記憶アドレスと上限主記憶アドレスの
範囲外であればハードウェアにより例外が検出され、オ
ペレーティングシステムの実行は中断され、制御プログ
ラムが起動される。In FIG. 1, a virtual address on the operating system is stored in a virtual address register 100, converted into a main memory address by an address conversion means 101, and stored in a main memory address register 102. Here, the address conversion means 101 uses a page table to convert a virtual address into a main memory address. The main memory address in the main memory address register 102 is the lower limit main memory address register selected by the pointer register 105 from the lower limit main memory address register group 103 and the upper limit main memory address register group 104 set by the control program. Comparison circuits 108 and 109 compare the lower limit main memory address and the upper limit main memory address of the upper limit main memory address register, and if the main memory address is outside the range of the lower limit main memory address and the upper limit main memory address, an exception is detected by the hardware. execution of the operating system is suspended and the control program is started.
（発明の効果〕
以上説明したように本発明は、制御プログラムが主記憶
の使用可能な領域をオペレーティングシステムに割り当
て、複数の下限主記憶アドレスレジスタおよび上限主記
憶アドレスレジスタを備えることにより、制御プログラ
ムの処理のオーバヘッドを増加させることなく、主記憶
を分割する仮想計算機システムが実現できるという効果
がある。(Effects of the Invention) As described above, the present invention allows the control program to allocate usable areas of main memory to the operating system, and is provided with a plurality of lower limit main memory address registers and upper limit main memory address registers. This has the effect that a virtual computer system in which the main memory is divided can be realized without increasing processing overhead.
第１図は本発明の仮想計算機システムの一実施例で、主
記憶アドレスの参照チエツクの部分のブロック図、第２
図は本発明の適用可能な主記憶および、主記憶アドレス
を指定するページテーブルの関係の一例を示す図である
。
１０・・・主記憶、
１００−・・仮想アドレスレジスタ、
１０１−−アドレス変換手段、
１０２・−主記憶アドレスレジスタ、
１０３−・・下限主記憶アドレスレジスタ群、１０４−
・上限主記憶アドレスレジスタ群、１０５−・ポインタ
レジスタ、
１０６．１０７−・・選択回路、
１０８．１０９−・・比較回路。FIG. 1 shows an embodiment of the virtual computer system of the present invention.
The figure is a diagram showing an example of the relationship between a main memory to which the present invention can be applied and a page table that specifies a main memory address. 10... Main memory, 100-- Virtual address register, 101-- Address conversion means, 102-- Main memory address register, 103-... Lower limit main memory address register group, 104-
- Upper limit main memory address register group, 105--pointer register, 106.107--selection circuit, 108.109--comparison circuit.
Claims (1)
で、複数のオペレーティングシステムの実行を制御する
制御プログラムを持つ仮想計算機システムにおいて、 複数組の下限主記憶アドレスレジスタと上限主記憶アド
レスレジスタと、前記複数組の下限／上限主記憶アドレ
スレジスタの１組を選択するポインタレジスタとを備え
、 前記制御プログラムは、オペレーティングシステムの実
行を開始するとき前記下限／上限主記憶アドレスレジス
タに主記憶アドレスを設定すると共に、どの下限／上限
主記憶アドレスレジスタを選択するかの情報を前記ポイ
ンタレジスタに設定し、 前記オペレーティングシステムが実行中に参照する主記
憶アドレスを前記ポインタレジスタの内容により選択さ
れた下限主記憶アドレスレジスタおよび上限主記憶アド
レスレジスタの内容と比較し、前記オペレーティングシ
ステムが参照する主記憶アドレスが前記選択された下限
主記憶アドレスレジスタの下限主記憶アドレスと、上限
主記憶アドレスレジスタの上限主記憶アドレスの範囲外
であれば、例外を発生する手段を有することを特徴とす
る仮想計算機システム。[Claims] In a virtual computer system having a control program for controlling execution of multiple operating systems on a computer system having a data processing device and a main memory device, a plurality of sets of lower limit main memory address registers and upper limit main memory address registers are provided. The control program includes a storage address register and a pointer register for selecting one of the plurality of sets of lower limit/upper limit main memory address registers, and the control program selects the lower limit/upper limit main memory address registers when starting execution of the operating system. In addition to setting a main memory address, information on which lower limit/upper limit main memory address register to select is set in the pointer register, and the main memory address to be referenced by the operating system during execution is selected by the contents of the pointer register. The main memory address referenced by the operating system is compared with the contents of the selected lower limit main memory address register and upper limit main memory address register, and the main memory address referenced by the operating system is compared with the lower limit main memory address of the selected lower limit main memory address register and the upper limit main memory address register. 1. A virtual computer system comprising means for generating an exception if the address is outside the upper limit main memory address range of the virtual computer system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279743A JPH01120637A (en) | 1987-11-04 | 1987-11-04 | Virtual computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279743A JPH01120637A (en) | 1987-11-04 | 1987-11-04 | Virtual computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120637A true JPH01120637A (en) | 1989-05-12 |
Family
ID=17615277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62279743A Pending JPH01120637A (en) | 1987-11-04 | 1987-11-04 | Virtual computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120637A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04251340A (en) * | 1991-01-08 | 1992-09-07 | Hitachi Ltd | Maintenance control system for information processor |
-
1987
- 1987-11-04 JP JP62279743A patent/JPH01120637A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04251340A (en) * | 1991-01-08 | 1992-09-07 | Hitachi Ltd | Maintenance control system for information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623359A (en) | Virtual storage system | |
| JPS6027964A (en) | Memory access control circuit | |
| US5077654A (en) | Virtual machine system which translates virtual address from a selected virtual machine into real address of main storage | |
| US3982231A (en) | Prefixing in a multiprocessing system | |
| JPH0195347A (en) | System for converting address | |
| JPH01120637A (en) | Virtual computer system | |
| JPS6126152A (en) | Address check system | |
| JPS6273347A (en) | Address converter | |
| JPH0969072A (en) | Memory mapped i/o control circuit | |
| JPS61183756A (en) | Dividing method of main storage in virtual computer system | |
| JPS62131352A (en) | Address conversion control system | |
| JP2676269B2 (en) | Logical address test control method | |
| JPH03113548A (en) | Extension memory controller | |
| JPH07152653A (en) | Data processor | |
| JPH03225451A (en) | Expanded input and output access control system | |
| JPS6273346A (en) | Address converter | |
| JPS5885987A (en) | Address setting system for vector table of computer | |
| JPH03276357A (en) | I/o address conversion system | |
| JPS6353660A (en) | Control system for virtual storage space | |
| JPH0830466A (en) | Multitask switching control method | |
| JPS61150050A (en) | Memory mapping system | |
| JPS63261446A (en) | Extended virtual memory control system | |
| JPS615359A (en) | Control system for production of page table | |
| JPS63216129A (en) | Register constitution system | |
| JPS63282542A (en) | Virtual space managing device |