JPH01117362A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH01117362A JPH01117362A JP27637287A JP27637287A JPH01117362A JP H01117362 A JPH01117362 A JP H01117362A JP 27637287 A JP27637287 A JP 27637287A JP 27637287 A JP27637287 A JP 27637287A JP H01117362 A JPH01117362 A JP H01117362A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- oxide film
- drain
- silicon film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 4
- -1 boron ions Chemical class 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000000717 retained effect Effects 0.000 abstract 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特にＭ
ＯＳ型半導体集積回路装置の製造方法に関する。
ＯＳ型半導体集積回路装置の製造方法に関する。
従来、ＭＯＳ型半導体集積回路装置は高速と高信頼性の
確保を目的としてホットキャリヤによる特性変動を防止
する手段が講ぜられる。この−船釣手段は、ドレイン空
乏層のピーク電界強度を緩和できる構造にトレイン領域
を形成することである。すなわち、ドレイン−濃度を低
く押さえることで空乏層をドレイン側にも伸ばし得るよ
うにし、基板側が受は持つ電圧を小さくしてドレイン空
乏層のピーク電界強度を弱める手段が通常行われている
。この低濃度ドレイン構造は、従来リン（Ｐ）とヒ素（
Ａｓ）の拡散係数の差を利用する二重拡散によるドレン
イン形成方法によって実現される。
確保を目的としてホットキャリヤによる特性変動を防止
する手段が講ぜられる。この−船釣手段は、ドレイン空
乏層のピーク電界強度を緩和できる構造にトレイン領域
を形成することである。すなわち、ドレイン−濃度を低
く押さえることで空乏層をドレイン側にも伸ばし得るよ
うにし、基板側が受は持つ電圧を小さくしてドレイン空
乏層のピーク電界強度を弱める手段が通常行われている
。この低濃度ドレイン構造は、従来リン（Ｐ）とヒ素（
Ａｓ）の拡散係数の差を利用する二重拡散によるドレン
イン形成方法によって実現される。
しかしながら、上述した従来の二重拡散によるドレイン
構造の形成方法は、リン（Ｐ）とヒ素（Ａｓ）の拡散係
数の差を利用するので、ＰチャネルＭＯＳ）ランリスタ
のようにドレインを形成すべき不純物がボロン（Ｂ）の
みしかない場合には、この二重拡散法は実施することが
できない。
構造の形成方法は、リン（Ｐ）とヒ素（Ａｓ）の拡散係
数の差を利用するので、ＰチャネルＭＯＳ）ランリスタ
のようにドレインを形成すべき不純物がボロン（Ｂ）の
みしかない場合には、この二重拡散法は実施することが
できない。
本発明の目的は、上記の情況に鑑み、一つの不純物の拡
散のみで低濃度トレイン構造を形成することのできる半
導体集積回路装置の製造方法を提供することである。
散のみで低濃度トレイン構造を形成することのできる半
導体集積回路装置の製造方法を提供することである。
本発明によれば、半導体集積回路装置の製造方法は、−
導電型の半導体基板上に厚膜のフィールド酸化膜および
薄膜のゲート酸化膜をそれぞれ形成する工程と、前記フ
ィールド酸化膜およびゲート酸化膜を含む基板全面に多
結晶シリコン膜を形成する工程と、前記多結晶シリコン
膜に逆導電型不純物を高濃度に添加する不純物イオン注
入工程と、前記多結晶シリコン膜から逆導電型不純物を
基板内に熱拡散して傾斜接合を形成するソース。
導電型の半導体基板上に厚膜のフィールド酸化膜および
薄膜のゲート酸化膜をそれぞれ形成する工程と、前記フ
ィールド酸化膜およびゲート酸化膜を含む基板全面に多
結晶シリコン膜を形成する工程と、前記多結晶シリコン
膜に逆導電型不純物を高濃度に添加する不純物イオン注
入工程と、前記多結晶シリコン膜から逆導電型不純物を
基板内に熱拡散して傾斜接合を形成するソース。
ドレイン領域形成工程とを含む。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本発明をＰチャネルＭＯＳトラ
ンジスタの製造に実施した場合の一実施例を示す工程順
序図である。まず、第１図（ａ）に示すように、Ｎ型シ
リコン基板１上にフィールド酸化Ｊｌｉ２、ゲート酸化
膜３をそれぞれ形成し、ついで多結晶シリコン膜４を成
長してボロン・イオン（Ｂ＋）を高ドーズに注入する諸
工程を順次行う。つきに第１図（ｂ）に示すように、熱
処置を行なって多結晶シリコン膜４中のボロン（Ｂ）を
基板１内に熱拡散する。この際、ボロン（Ｂ）の不純物
濃度は基板からの深さに対して少しづつ低くなり、所謂
傾斜接合のソース、ドレイン領域５．６がそれぞれ形成
される。次に、第１図（Ｃ）に示すように、レジスト７
を塗布後、多結晶シリコンのゲート電極８．ソース電極
９およびドレイン電ｉ１０の各領域が残るように、レジ
スト７をパターニングし、ついでこのレジスト・パター
ンをマスクに上記電極の各離間領域上に多結晶シリコン
膜４がそれぞれ１０００人程度０膜厚で残るように下部
の多結晶シリコン膜４をドライエッチする。ついで、レ
ジスト７を剥離し多結晶シリコン膜４の表面を熱酸化し
、ゲート電極８゜ソース電極９およびドレイン電極１０
の間をそれぞれ多結晶シリコン熱酸化膜１１で分離すれ
ば、第１図（ｄ）に示す構造のＰチャネルＭＯＳトラン
ジスタを得る。このトランジスタはドレイン領域６が傾
斜接合に形成されているので空乏層をトレイン側に伸ば
すことが出来、ピーク電界強度を緩和してホットキャリ
ヤによる特性変動を防止することが出来る。この構造の
ＭＯＳトランジスタは、多結晶シリコン膜でゲート、ソ
ースおよびドレインの各□電極が引き出されているので
、半導体゛集積回路装置に対して高い設計自由度があり
、且つ微細化に適するという利点がある。以上は本発明
をＰチャネルＭＯ３）ランリスタの製造に実施した場合
を説明したが、従来の二重拡散法の如く不純物の型にと
られれることがないので、ＮチャネルＭＯＳトランジス
タまたはＣ−ＭＯＳトランジスタの製造に対して実施し
得ることも明らかである。
ンジスタの製造に実施した場合の一実施例を示す工程順
序図である。まず、第１図（ａ）に示すように、Ｎ型シ
リコン基板１上にフィールド酸化Ｊｌｉ２、ゲート酸化
膜３をそれぞれ形成し、ついで多結晶シリコン膜４を成
長してボロン・イオン（Ｂ＋）を高ドーズに注入する諸
工程を順次行う。つきに第１図（ｂ）に示すように、熱
処置を行なって多結晶シリコン膜４中のボロン（Ｂ）を
基板１内に熱拡散する。この際、ボロン（Ｂ）の不純物
濃度は基板からの深さに対して少しづつ低くなり、所謂
傾斜接合のソース、ドレイン領域５．６がそれぞれ形成
される。次に、第１図（Ｃ）に示すように、レジスト７
を塗布後、多結晶シリコンのゲート電極８．ソース電極
９およびドレイン電ｉ１０の各領域が残るように、レジ
スト７をパターニングし、ついでこのレジスト・パター
ンをマスクに上記電極の各離間領域上に多結晶シリコン
膜４がそれぞれ１０００人程度０膜厚で残るように下部
の多結晶シリコン膜４をドライエッチする。ついで、レ
ジスト７を剥離し多結晶シリコン膜４の表面を熱酸化し
、ゲート電極８゜ソース電極９およびドレイン電極１０
の間をそれぞれ多結晶シリコン熱酸化膜１１で分離すれ
ば、第１図（ｄ）に示す構造のＰチャネルＭＯＳトラン
ジスタを得る。このトランジスタはドレイン領域６が傾
斜接合に形成されているので空乏層をトレイン側に伸ば
すことが出来、ピーク電界強度を緩和してホットキャリ
ヤによる特性変動を防止することが出来る。この構造の
ＭＯＳトランジスタは、多結晶シリコン膜でゲート、ソ
ースおよびドレインの各□電極が引き出されているので
、半導体゛集積回路装置に対して高い設計自由度があり
、且つ微細化に適するという利点がある。以上は本発明
をＰチャネルＭＯ３）ランリスタの製造に実施した場合
を説明したが、従来の二重拡散法の如く不純物の型にと
られれることがないので、ＮチャネルＭＯＳトランジス
タまたはＣ−ＭＯＳトランジスタの製造に対して実施し
得ることも明らかである。
以上詳細に説明したように、本発明によれば、ドレイン
領域を単一不純物の傾斜接合で形成することが出来、空
乏層をトレイン側に伸ばし、ピーク電界強度を緩和し、
ホットキャリヤによる特性変動を防止できるので、Ｐチ
ャネル型はもとよりＮチャネル型およびＣ−ＭＯＳ型の
ＭＯ３型半導体集積回路装置を高信頼性高く構造し得る
効果を有する。また、ゲート、ソースおよびドレインの
各電極が多結晶シリコンで引き出されているので回路装
置に対して高い自由度かあり、また微１１Ｉ構造となし
得る効果を併せ有する。
領域を単一不純物の傾斜接合で形成することが出来、空
乏層をトレイン側に伸ばし、ピーク電界強度を緩和し、
ホットキャリヤによる特性変動を防止できるので、Ｐチ
ャネル型はもとよりＮチャネル型およびＣ−ＭＯＳ型の
ＭＯ３型半導体集積回路装置を高信頼性高く構造し得る
効果を有する。また、ゲート、ソースおよびドレインの
各電極が多結晶シリコンで引き出されているので回路装
置に対して高い自由度かあり、また微１１Ｉ構造となし
得る効果を併せ有する。
第１図（ａ）〜（ｄ）は本発明をＰチャネルＭＯＳトラ
ンジスタの製造に実施した場合の一実施例を示す工程順
図である。 １・・・Ｎ型シリコン基板、２・・・フィールド酸化膜
、３・・・ゲート酸化膜、４・・・多結晶シリコン膜、
５・・・ソース領域、６・・・ドレイン領域、７・・・
レジスト、８・・・多結晶シリコンゲート電極、９・・
・多結晶シリコンソース電極、１０・・・多結晶シリコ
ンドレイン電極、１１・・・多結晶シリコン酸化膜。
ンジスタの製造に実施した場合の一実施例を示す工程順
図である。 １・・・Ｎ型シリコン基板、２・・・フィールド酸化膜
、３・・・ゲート酸化膜、４・・・多結晶シリコン膜、
５・・・ソース領域、６・・・ドレイン領域、７・・・
レジスト、８・・・多結晶シリコンゲート電極、９・・
・多結晶シリコンソース電極、１０・・・多結晶シリコ
ンドレイン電極、１１・・・多結晶シリコン酸化膜。
Claims (1)
- 一導電型の半導体基板上に厚膜のフィールド酸化膜お
よび薄膜のゲート酸化膜をそれぞれ形成する工程と、前
記フィールド酸化膜およびゲート酸化膜を含む基板全面
に多結晶シリコン膜を形成する工程と、前記多結晶シリ
コン膜に逆導電型不純物を高濃度に添加する不純物イオ
ン注入工程と、前記多結晶シリコン膜から逆導電型不純
物を基板内に熱拡散して傾斜接合を形成するソース、ド
レイン領域形成工程とを含むことを特徴とする半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637287A JPH01117362A (ja) | 1987-10-30 | 1987-10-30 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637287A JPH01117362A (ja) | 1987-10-30 | 1987-10-30 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117362A true JPH01117362A (ja) | 1989-05-10 |
Family
ID=17568511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27637287A Pending JPH01117362A (ja) | 1987-10-30 | 1987-10-30 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368012A (ja) * | 2001-06-06 | 2002-12-20 | Rohm Co Ltd | 不純物拡散層の形成方法 |
-
1987
- 1987-10-30 JP JP27637287A patent/JPH01117362A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368012A (ja) * | 2001-06-06 | 2002-12-20 | Rohm Co Ltd | 不純物拡散層の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637124A (en) | Process for fabricating semiconductor integrated circuit device | |
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| JPH01117362A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JPS6129554B2 (ja) | ||
| JP2845934B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS61156830A (ja) | 半導体装置およびその製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPH0221648A (ja) | 半導体装置の製造方法 | |
| JPH04346233A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| KR920000634B1 (ko) | 모오스 트랜지스터의 제조방법 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS6254959A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01123416A (ja) | 半導体装置の製造方法 | |
| JPH02174236A (ja) | 半導体装置の製造方法 | |
| JPH04129274A (ja) | 半導体装置 | |
| JPS60120572A (ja) | 半導体装置の製造方法 | |
| JPH04139834A (ja) | 半導体装置の製造方法 | |
| JPS61193452A (ja) | 半導体装置の製造方法 | |
| JPH06296019A (ja) | 半導体装置及びその製造方法 | |
| JPH0629383A (ja) | 半導体装置の製造方法 |