JP7513668B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7513668B2 JP7513668B2 JP2022122100A JP2022122100A JP7513668B2 JP 7513668 B2 JP7513668 B2 JP 7513668B2 JP 2022122100 A JP2022122100 A JP 2022122100A JP 2022122100 A JP2022122100 A JP 2022122100A JP 7513668 B2 JP7513668 B2 JP 7513668B2
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- concentration
- region
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000001257 hydrogen Substances 0.000 claims description 125
- 229910052739 hydrogen Inorganic materials 0.000 claims description 125
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 53
- 239000012535 impurity Substances 0.000 claims description 48
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 41
- -1 hydrogen ions Chemical class 0.000 claims description 27
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 24
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000001678 irradiating effect Effects 0.000 claims description 12
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 111
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000004854 X-ray topography Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005424 photoluminescence Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
次世代のパワー半導体装置に用いる材料として、炭化珪素（ＳｉＣ）が注目されている。例えば、ＳｉＣ基板上にエピタキシャル層が形成され、エピタキシャル層内にトランジスタ構造が形成される。ＳｉＣ半導体装置では、電流印加時にエピタキシャル層中の積層欠陥に注入キャリアがトラップされて積層欠陥エネルギーが低下し、積層欠陥の拡張につながることが知られている。積層欠陥の拡張は、順方向電圧の上昇につながるために課題視されている。
積層欠陥の拡張を抑制するため、エピタキシャル層内にプロトンを照射してライフタイムキラーを生成し、注入キャリアが積層欠陥にトラップされる前にキャリアの再結合を促進する技術が提案されている。
ライフタイムキラーの生成によって積層欠陥の拡張を抑制しようとする場合、キャリアの十分な再結合を促進するために、深さ方向に広範囲にライフタイムキラーを生成する必要がある。エピタキシャル層の膜厚を大きくしたり、深さ方向に広範囲にプロトンを照射したりする必要があり、製造コストの増加につながる。
本発明のある態様の例示的な目的のひとつは、ＳｉＣ半導体装置の電流印加時における積層欠陥の拡張を抑制する技術を提供することにある。
本発明のある態様の半導体装置の製造方法は、炭化珪素からなる基板と、基板の第１面上の第１導電型の半導体層とを備える半導体装置に水素イオンを照射して、１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域を形成することを備える。高濃度水素領域の少なくとも一部は、第１導電型の半導体層内に形成される。
本発明の別の態様は、半導体装置である。この半導体装置は、炭化珪素からなる基板と、基板上に設けられる第１導電型の半導体層と、１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域と、を備える。高濃度水素領域の少なくとも一部は、第１導電型の半導体層内に形成される。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、ＳｉＣ半導体装置の電流印加時における積層欠陥の拡張を抑制できる。
以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下の説明において参照する図面において、各構成部材の大きさや厚みは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。
本実施の形態の概要を説明する。本実施の形態は、炭化珪素（ＳｉＣ）からなる基板と、基板の第１面上に設けられる第１導電型の半導体層と、を備えるＳｉＣ半導体装置に関する。このようなＳｉＣ半導体装置では、基板と半導体層の界面近傍に存在する積層欠陥が電流印加時に拡張し、順方向電圧の上昇につながることが課題視されている。
本実施の形態では、基板と半導体層の界面近傍に水素イオンを照射し、積層欠陥を縁取る部分転位に水素を固着させ、電流印加時における積層欠陥の拡張を抑制する。部分転位に水素を固着させることにより、積層欠陥に注入キャリアがトラップされて積層欠陥エネルギーが低下することを抑制できる。
本発明者らの知見によれば、水素イオンの照射によって、１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域を形成することにより、積層欠陥の拡張を抑制できる。１μｍ以上の厚さにわたって高濃度水素領域を形成することにより、基板と半導体層の界面近傍に存在する積層欠陥を縁取る部分転位に十分な量の水素を固着させることができ、積層欠陥の拡張を好適に抑制できる。
図１は、実施の形態に係る半導体装置１０の構成例を模式的に示す断面図である。半導体装置１０は、ＳｉＣ半導体装置であり、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。半導体装置１０は、基板１２と、バッファ層１４と、ドリフト層１６と、ベース領域１８と、ソース領域２０と、ベースコンタクト領域２２と、ゲート絶縁膜２４と、ゲート電極２６と、層間絶縁膜２８と、ソース電極３０と、ドレイン電極３２とを備える。
基板１２は、第１導電型（例えばｎ型）または第２導電型（例えばｐ型）の炭化珪素（ＳｉＣ）からなるＳｉＣ基板である。基板１２は、例えば、ｎ型ＳｉＣ基板であり、ｎ型不純物として例えば窒素（Ｎ）がドープされている。基板１２の第１導電型または第２導電型の不純物濃度は、１．０×１０１８／ｃｍ３以上であり、例えば２．０×１０１８／ｃｍ３以上５．０×１０１９／ｃｍ３以下である。基板１２は、第１面１２ａと、第１面１２ａとは反対側の第２面１２ｂとを備える。第１面１２ａは、例えば、（０００１）Ｓｉ面である。
バッファ層１４は、基板１２の第１面１２ａ上にエピタキシャル成長される第１導電型のＳｉＣ半導体層である。バッファ層１４は、例えば、ｎ型ＳｉＣ層であり、ｎ型不純物として例えば窒素（Ｎ）がドープされている。バッファ層１４の第１導電型の不純物濃度は、基板１２の第１導電型または第２導電型の不純物濃度よりも低く、ドリフト層１６の第１導電型の不純物濃度よりも高い。バッファ層１４の第１導電型の不純物濃度は、例えば１．０×１０１６／ｃｍ３以上１．０×１０１８／ｃｍ３以下である。バッファ層１４の厚さは、１．０μｍ以上５．０μｍ以下であり、例えば１．５μｍ以上３．０μｍ以下であり、例えば２．０μｍである。
ドリフト層１６は、バッファ層１４上にエピタキシャル成長される第１導電型のＳｉＣ半導体層である。ドリフト層１６は、例えばｎ型ＳｉＣ層であり、ｎ型不純物として例えば窒素（Ｎ）がドープされている。ドリフト層１６の第１導電型の不純物濃度は、バッファ層１４の第１導電型の不純物濃度よりも低い。ドリフト層１６の第１導電型の不純物濃度は、例えば１．０×１０１５／ｃｍ３以上１．０×１０１７／ｃｍ３以下である。ドリフト層１６の厚さは、バッファ層１４の厚さよりも大きい。ドリフト層１６の厚さは、５．０μｍ以上５０μｍ以下であり、例えば７．５μｍ以上１５μｍ以下であり、例えば１０μｍである。
ベース領域１８は、ドリフト層１６の上に設けられる第２導電型のＳｉＣ半導体領域である。ベース領域１８は、例えばｐ型であり、ｐ型不純物として例えばアルミニウム（Ａｌ）がドープされている。ベース領域１８は、例えばドリフト層１６に第２導電型の不純物イオンを照射することにより形成される。ベース領域１８の第２導電型の不純物濃度は、ドリフト層１６の第１導電型の不純物濃度より大きい。ベース領域１８の第２導電型の不純物濃度は、例えば１．０×１０１６／ｃｍ３以上１．０×１０１８／ｃｍ３以下である。
ソース領域２０は、ベース領域１８の上に設けられる第１導電型のＳｉＣ半導体領域である。ソース領域２０は、ゲート絶縁膜２４に隣接して設けられる。ソース領域２０は、例えばｎ型であり、ｎ型不純物として例えば窒素（Ｎ）がドープされている。ソース領域２０は、例えばドリフト層１６に第１導電型の不純物イオンを照射することにより形成される。ソース領域２０の第１導電型の不純物濃度は、ドリフト層１６より大きい。ソース領域２０の第１導電型の不純物濃度は、１．０×１０１８／ｃｍ３以上であり、例えば２．０×１０１８／ｃｍ３以上５．０×１０１９／ｃｍ３以下である。
ベースコンタクト領域２２は、ベース領域１８の上に設けられる第２導電型のＳｉＣ半導体領域である。ベースコンタクト領域２２は、ゲート絶縁膜２４から離れて設けられる。ベースコンタクト領域２２は、例えばｐ型であり、ｐ型不純物として例えばアルミニウム（Ａｌ）がドープされている。ベースコンタクト領域２２は、例えばドリフト層１６に第２導電型の不純物イオンを照射することにより形成される。ベースコンタクト領域２２の第２導電型の不純物濃度は、ベース領域１８の第２導電型の不純物濃度より大きい。ベースコンタクト領域２２の第２導電型の不純物濃度は、例えば１．０×１０１７／ｃｍ３以上１．０×１０１９／ｃｍ３以下である。
ゲート絶縁膜２４は、ゲートトレンチ３４の内壁面に設けられる。ゲート絶縁膜２４は、ドリフト層１６、ベース領域１８およびソース領域２０に隣接するように設けられる。ゲートトレンチ３４は、ソース領域２０の上面２０ａから基板１２に向けて掘り下げられるように形成される。ゲートトレンチ３４は、ソース領域２０およびベース領域１８を貫通してドリフト層１６の上部に到達するように形成される。ゲート絶縁膜２４は、酸化物材料で形成され、例えばＳｉＯ２で形成される。
ゲート電極２６は、ゲート絶縁膜２４（ゲートトレンチ３４）の内側を埋めるように設けられる。ゲート電極２６は、例えば、リン（Ｐ）、窒素（Ｎ）などのｎ型不純物がドープされた多結晶シリコンで形成される。
層間絶縁膜２８は、ゲート絶縁膜２４およびゲート電極２６の上に設けられる。層間絶縁膜２８は、任意の絶縁性材料で形成される。
ソース電極３０は、ソース領域２０、ベースコンタクト領域２２および層間絶縁膜２８の上に設けられる。ソース電極３０は、ソース領域２０の上面２０ａおよびベースコンタクト領域２２の上面２２ａに接触する。ソース電極３０は、例えばクロム（Ｃｒ）やニッケル（Ｎｉ）などの金属材料で形成される。ソース電極３０は、異なる金属材料の複数の金属層を積層させた金属多層膜で形成されてもよい。ソース電極３０は、半導体装置１０の表面に形成される表面金属電極層である。
ドレイン電極３２は、基板１２の第２面１２ｂに設けられる。ドレイン電極３２は、基板１２の第２面１２ｂに接触する。ドレイン電極３２は、例えばクロム（Ｃｒ）やニッケル（Ｎｉ）などの金属材料で形成される。ドレイン電極３２は、異なる金属材料の複数の金属層を積層させた金属多層膜で形成されてもよい。ドレイン電極３２は、半導体装置１０の裏面に形成される裏面金属電極層である。
半導体装置１０の製造工程において、半導体装置１０に水素イオンが照射され、１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域４０が形成される。高濃度水素領域４０の少なくとも一部は、第１導電型の半導体層であるバッファ層１４またはドリフト層１６に形成される。図１の例では、高濃度水素領域４０の全体がバッファ層１４に形成されており、高濃度水素領域４０の上端４２および下端４４がバッファ層１４に位置する。
図２は、水素イオン照射後の半導体装置１０の水素濃度の一例を示すグラフである。図２は、水素イオン照射のエネルギーを９６０ｋｅＶとし、ドーズ量を１．０×１０１３／ｃｍ２とした場合を示す。図２の例において、水素濃度が１０１５／ｃｍ３を超える高濃度水素領域４０の厚さ範囲は、約１．９μｍである。図２の例において、高濃度水素領域４０は、約１．１μｍの厚さ範囲４６において、水素濃度が１０１６／ｃｍ３を超える。図２の例において、高濃度水素領域４０における水素濃度のピーク値は、１．１×１０１７／ｃｍ３程度である。このような高濃度水素領域４０をバッファ層１４に形成することにより、半導体装置１０の電流印加時における積層欠陥の拡張を抑制できる。
積層欠陥の拡張の有無は、Ｘ線トポグラフィ法またはフォトルミネッセンス法により確認することができる。まず、電流印加前の半導体装置１０に存在する積層欠陥の位置をＸ線トポグラフィまたはフォトルミネッセンスによって確認し、電流印加後に積層欠陥が拡張しているか否かをＸ線トポグラフィまたはフォトルミネッセンス法によって観察することができる。なお、電流印加によって注入キャリアを発生させるのではなく、紫外光を照射することによってキャリアを発生させ、積層欠陥の拡張有無を確認することもできる。
図３は、比較例および実施例における高濃度水素領域４０の厚さと積層欠陥の拡張有無を示す表である。図３は、水素イオンを照射するドーズ量を１．０×１０１０／ｃｍ２～１．０×１０１６／ｃｍ２の範囲で変化させたときの積層欠陥の拡張有無をまとめたものである。高濃度水素領域４０の厚さが１μｍ未満となる比較例１、２では、積層欠陥の拡張が確認された。一方、高濃度水素領域４０の厚さが１μｍ以上となる実施例１～５では、積層欠陥の拡張が確認されなかったため、積層欠陥の拡張を抑制できることが分かった。
なお、ドーズ量を１．０×１０１６／ｃｍ２より多くした場合においても積層欠陥の拡張を抑制できると考えられる。しかしながら、ドーズ量を１．０×１０１６／ｃｍ２より多くすることは、生産性の観点から好ましくない。
図４（ａ）～図４（ｄ）は、高濃度水素領域４０ａ～４０ｄの形成位置の別の例を模式的に示す図である。
図４（ａ）に示す高濃度水素領域４０ａは、基板１２およびバッファ層１４にわたって形成されており、基板１２とバッファ層１４の界面である第１面１２ａにまたがって形成される。高濃度水素領域４０ａの上端４２ａは、バッファ層１４に位置し、高濃度水素領域４０ａの下端４４ａは、基板１２に位置する。高濃度水素領域４０ａの少なくとも一部は、基板１２およびバッファ層１４に形成される。
図４（ｂ）に示す高濃度水素領域４０ｂは、基板１２、バッファ層１４およびドリフト層１６にわたって形成される。高濃度水素領域４０ｂは、基板１２とバッファ層１４の界面である第１面１２ａにまたがって形成され、かつ、バッファ層１４とドリフト層１６の界面３６にまたがって形成される。高濃度水素領域４０ｂの上端４２ｂは、ドリフト層１６に位置し、高濃度水素領域４０ｂの下端４４ｂは、基板１２に位置する。高濃度水素領域４０ｂの少なくとも一部は、基板１２、バッファ層１４およびドリフト層１６に形成される。
図４（ｃ）に示す高濃度水素領域４０ｃは、バッファ層１４およびドリフト層１６にわたって形成される。高濃度水素領域４０ｃは、バッファ層１４とドリフト層１６の界面３６にまたがって形成される。高濃度水素領域４０ｃの上端４２ｃは、ドリフト層１６に位置し、高濃度水素領域４０ｃの下端４４ｃは、バッファ層１４に位置する。高濃度水素領域４０ｂの少なくとも一部は、バッファ層１４およびドリフト層１６に形成される。
図４（ｄ）に示す高濃度水素領域４０ｄは、ドリフト層１６のみに形成される。高濃度水素領域４０ｄの上端４２ｄおよび下端４４ｄは、ドリフト層１６に位置する。
高濃度水素領域４０、４０ａ～４０ｄは、基板１２の第１面１２ａに近い位置に形成されることが好ましい。高濃度水素領域４０、４０ａ～４０ｄの少なくとも一部は、基板１２の第１面１２ａから５μｍ以内に形成されることが好ましい。高濃度水素領域４０、４０ａ～４０ｄの上端４２、４２ａ～４２ｄまたは下端４４、４４ａ～４４ｄは、基板１２の第１面１２ａから５μｍ以内に位置することが好ましい。高濃度水素領域４０、４０ａ～４０ｄの上端４２、４２ａ～４２ｄまたは下端４４、４４ａ～４４ｄは、基板１２の第１面１２ａから４μｍ以内、３μｍ以内または２μｍ以内に形成されてもよい。
高濃度水素領域４０、４０ａ～４０ｄの水素濃度は、半導体装置１０の製造工程に含まれるアニール処理によって事後的に低下する可能性がある。例えば、水素イオンの照射後にアニール処理が実行される場合、アニール処理によって水素が拡散して水素濃度が低下しうる。このとき、積層欠陥を縁取る部分転位に固着した水素は、アニール処理後であっても固着した状態を維持する。つまり、アニール処理によって拡散する水素は、積層欠陥を縁取る部分転位に固着しておらず、積層欠陥の拡張抑制に寄与しないと考えられる。本実施の形態によれば、半導体装置１０の完成時におけるバッファ層１４またはドリフト層１６における水素濃度が１．０×１０１５／ｃｍ２以下であっても、水素イオン照射後のバッファ層１４またはドリフト層１６における水素濃度が１μｍ以上の厚さにわたって１．０×１０１５／ｃｍ２を超えていれば、積層欠陥の拡張を抑制できる。
なお、水素イオン照射後にアニール処理を実行しない場合、半導体装置１０のバッファ層１４またはドリフト層１６における水素濃度が１．０×１０１５／ｃｍ２を超えた状態を維持する可能性がある。この場合、水素イオンの照射によって高濃度水素領域４０、４０ａ～４０ｄを形成できているため、積層欠陥の拡張を抑制できる。
つづいて、半導体装置１０の製造方法について説明する。図５～図１１は、半導体装置の製造工程を模式的に示す断面図である。
まず、図５に示すように、基板１２の第１面１２ａ上にバッファ層１４を形成し、バッファ層１４上にドリフト層１６を形成する。バッファ層１４およびドリフト層１６は、化学気相成長（ＣＶＤ；Chemical Vapor Deposition）などの任意のエピタキシャル成長法を用いて形成できる。バッファ層１４およびドリフト層１６の成長温度は、例えば１５００℃以上１７００℃以下である。
次に、図６に示すように、ドリフト層１６の上から水素イオン５０を照射し、バッファ層１４に高濃度水素領域４０を形成する。水素イオン５０の照射は、任意のイオン照射装置を用いて実行できる。例えば、サイクロトロン方式やバンデグラフ方式のイオン照射装置を用いて水素イオン５０を照射できる。水素イオン５０は、基板１２の第２面１２ｂ（裏面）から照射されてもよい。
次に、図７に示すように、ドリフト層１６の上から第２導電型の不純物となる第２不純物イオン５２を照射し、ベース領域１８およびベースコンタクト領域２２を形成する。第２不純物イオン５２は、例えばアルミニウムイオンである。ベース領域１８は、ドリフト層１６の全面に第２不純物イオン５２を照射することによって形成できる。ベースコンタクト領域２２は、ベースコンタクト領域２２となる領域以外をマスクした状態で、第２不純物イオン５２を照射することによって形成できる。
次に、図８に示すように、ドリフト層１６の上から第１導電型の不純物となる第１不純物イオン５４を照射し、ソース領域２０を形成する。第１不純物イオン５４は、例えば窒素イオンである。ソース領域２０は、ソース領域２０となる領域以外（例えばベースコンタクト領域２２）をマスクした状態で、第１不純物イオン５４を照射することによって形成できる。
つづいて、ベース領域１８、ソース領域２０およびベースコンタクト領域２２に注入した第１導電型または第２導電型の不純物を活性化するために第１温度でアニール処理を実行する。第１温度は、１５００℃以上であり、例えば１６００℃以上１８００℃以下である。第１温度でアニール処理をすることにより、水素イオン５０の照射によってバッファ層１４に形成される格子欠陥を回復させることができる。また、第１温度でアニール処理をすることにより、拡張欠陥を縁取る部分転位に固着していない水素が拡散し、高濃度水素領域４０の水素濃度が１×１０１５／ｃｍ３以下に低下しうる。
次に、図９に示すように、ゲートトレンチ３４を形成する。例えば、ゲートトレンチ３４を形成する領域以外にマスクを形成し、マスクの開口領域においてソース領域２０、ベース領域１８およびドリフト層１６をドライエッチングすることにより、ゲートトレンチ３４を形成できる。
つづいて、ゲートトレンチ３４の内壁面にゲート絶縁膜２４を形成する。ゲート絶縁膜２４は、例えば、ゲートトレンチ３４の内壁面を７００℃～１０００℃程度の温度で熱酸化することにより形成できる。つづいて、ゲート絶縁膜２４の内側にゲート電極２６を形成する。ゲート電極２６は、ＣＶＤなどの任意の技術を用いて形成できる。
次に、図１０に示すように、ソース領域２０、ベースコンタクト領域２２、ゲート絶縁膜２４およびゲート電極２６の上に層間絶縁膜２８を形成する。層間絶縁膜２８は、ＣＶＤなどの任意の技術を用いて形成できる。つづいて、基板１２の第２面１２ｂにドレイン電極３２（裏面金属電極層）を形成する。ドレイン電極３２は、スパッタリング法や蒸着法などの任意の成膜技術を用いて形成できる。
ドレイン電極３２の形成後、ドレイン電極３２を第２温度でアニールし、ドレイン電極３２を基板１２の第２面１２ｂにオーミック接触させる。第２温度は、４５０℃以上であり、例えば６００℃以上８００℃以下である。
次に、図１１に示すように、層間絶縁膜２８の一部を除去し、ソース領域２０の上面２０ａおよびベースコンタクト領域２２の上面２２ａを露出させる。つづいて、図１に示されるソース電極３０（表面金属電極層）を形成する。ソース電極３０は、スパッタリング法や蒸着法などの任意の成膜技術を用いて形成できる。
ソース電極３０の形成後、ソース電極３０を第３温度でアニールし、ソース電極３０をソース領域２０およびベースコンタクト領域２２にオーミック接触させる。第３温度は、３００℃以上であり、例えば３５０℃以上５００℃以下である。
以上の工程により、図１の半導体装置１０ができあがる。
図１２は、実施の形態に係る半導体装置１０の製造方法の一例を示すフローチャートである。まず、基板１２の第１面１２ａ上に第１導電型の半導体層（例えば、バッファ層１４およびドリフト層１６）を形成する（Ｓ１０）。次に、水素イオン５０を照射して、１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域４０を形成する（Ｓ１２）。第２導電型の不純物のイオン５２を照射してベース領域１８およびベースコンタクト領域２２を形成し（Ｓ１４）、第１導電型の不純物のイオン５４を照射してソース領域２０を形成する（Ｓ１６）。
つづいて、半導体装置１０を１５００℃以上の第１温度でアニールし（Ｓ１８）、ベース領域１８、ソース領域２０およびベースコンタクト領域２２の不純物を活性化させる。次に、ゲートトレンチ３４を形成し、ゲートトレンチ３４内にゲート絶縁膜２４およびゲート電極２６を形成する（Ｓ２０）。次に、ゲート電極２６上に層間絶縁膜２８を形成する（Ｓ２２）。
つづいて、基板１２の第２面１２ｂに裏面金属電極層（ドレイン電極３２）を形成し、４５０℃以上の第２温度でアニールする（Ｓ２４）。次に、層間絶縁膜２８の一部を除去し（Ｓ２６）、層間絶縁膜２８の上に表面金属電極層（ソース電極３０）を形成し、３００℃以上の第３温度でアニールする（Ｓ２８）。
本実施の形態によれば、１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域４０が形成されるように水素イオン５０を照射することにより、積層欠陥の拡張を抑制できる。特に、バッファ層１４やドリフト層１６に存在する積層欠陥が上方に拡張することを抑制し、積層欠陥がベース領域１８、ソース領域２０およびベースコンタクト領域２２に到達することを抑制できる。これにより、半導体装置１０の通電使用に伴う性能低下を抑制できる。
本実施の形態によれば、水素イオン５０の照射後に１５００℃以上の第１温度でアニール処理を実行することにより、水素イオン５０の照射によってバッファ層１４やドリフト層１６などに形成される格子欠陥を回復させることができる。これにより、格子欠陥に起因するキャリアのライフタイムの減少を抑制することができ、デバイス特性への影響を抑制できる。
図１２のフローにおいて、Ｓ１２～Ｓ１６の工程の順序を入れ替えてもよい。例えば、Ｓ１４の第２不純物イオン５２の照射後に、Ｓ１２の水素イオン５０の照射を実行してもいし、Ｓ１６の第１不純物イオン５４の照射後に、Ｓ１２の水素イオン５０の照射を実行してもよい。また、Ｓ１６の第１不純物イオン５４の照射後に、Ｓ１４の第２不純物イオン５２の照射を実行してもよい。
図１２のフローにおいて、Ｓ１８の第１温度のアニール処理後にＳ１２の水素イオン５０の照射を実行してもよい。この場合、Ｓ２４の第２温度のアニール処理によって、水素イオン５０の照射によって生じた格子欠陥を回復させることができる。Ｓ１２の水素イオン５０の照射工程は、Ｓ１８とＳ２０の間に実行してもよいし、Ｓ２０とＳ２２の間に実行してもよいし、Ｓ２２とＳ２４の間に実行してもよい。
図１２のフローにおいて、Ｓ２４の第２温度のアニール処理後にＳ１２の水素イオン５０の照射を実行してもよい。この場合、Ｓ１２の水素イオン５０の照射工程は、Ｓ２４とＳ２６の間に実行してもよいし、Ｓ２６とＳ２８の間に実行してもよい。この場合、Ｓ２８のアニール処理の第３温度が低いため、高濃度水素領域４０に注入された水素の拡散が抑制される。この場合、半導体装置１０の完成時において、高濃度水素領域４０における水素濃度が１．０×１０１５／ｃｍ２を超えた状態を維持してもよい。
図１２のフローにおいて、Ｓ２２～Ｓ２８の工程の順序を入れ替えてもよい。例えば、Ｓ２４の裏面金属電極層（ドレイン電極３２）の形成後に、Ｓ２２の層間絶縁膜２８の形成を実行してもよい。その他、Ｓ２４の裏面金属電極層（ドレイン電極３２）の形成工程は、Ｓ２６の工程後であってもよいし、Ｓ２８の工程後であってもよい。
上述の実施の形態では、半導体装置１０がＭＯＳＦＥＴである場合について示した。本実施の形態は、基板、バッファ層およびドリフト層の積層構造を備えていれば、ＭＯＳＦＥＴ以外のＳｉＣ半導体装置にも適用可能である。例えば、半導体装置１０は、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラトランジスタ（ＢＪＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのトランジスタであってもよいし、ショットキーバリアダイオード、ＰＩＮダイオードなどのダイオードであってもよい。
以上、本発明を実施例にもとづいて説明した。本発明は上記実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
１０…半導体装置、１２…基板、１２ａ…第１面、１２ｂ…第２面、１４…バッファ層、１６…ドリフト層、４０…高濃度水素領域。
Claims (17)
- 炭化珪素からなる基板と、前記基板の第１面上の第１導電型の半導体層とを備える半導体装置に前記半導体層の上から水素イオンを照射して、１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域を形成することを備え、
前記高濃度水素領域の少なくとも一部は、前記第１導電型の半導体層内に形成されることを特徴とする半導体装置の製造方法。 - 前記高濃度水素領域の少なくとも一部は、前記第１面から５μｍ以内に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１導電型の半導体層は、前記基板上のバッファ層と、前記バッファ層上の前記バッファ層よりも低不純物濃度である前記第１導電型のドリフト層とを備え、
前記高濃度水素領域の少なくとも一部は、前記バッファ層に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記高濃度水素領域の少なくとも一部は、前記基板と前記バッファ層の界面に形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記第１導電型の半導体層は、前記基板上のバッファ層と、前記バッファ層上の前記バッファ層よりも低不純物濃度である前記第１導電型のドリフト層とを備え、
前記高濃度水素領域の少なくとも一部は、前記ドリフト層に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記第１導電型の半導体層は、前記基板上のバッファ層と、前記バッファ層上の前記バッファ層よりも低不純物濃度である前記第１導電型のドリフト層とを備え、
前記高濃度水素領域は、前記バッファ層および前記ドリフト層にわたって形成されることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記高濃度水素領域における水素濃度のピーク値は、１０１６／ｃｍ３以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記高濃度水素領域における水素濃度は、１０２０／ｃｍ３以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記水素イオンのドーズ量は、１０１２／ｃｍ２以上であることを特徴とする請求項１から８のいずれか一項に記載の半導体装置の製造方法。
- 前記水素イオンのドーズ量は、１０１６／ｃｍ２以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記半導体層に前記第１導電型とは異なる第２導電型の不純物のイオンを照射することと、
前記第２導電型の不純物を活性化させるために１５００℃以上の温度でアニールすることと、をさらに備え、
前記水素イオンの照射は、前記１５００℃以上の温度でアニールする前に実行されることを特徴とする請求項１から８のいずれか一項に記載の半導体装置の製造方法。 - 前記基板の第１面とは反対側の第２面に金属電極層を形成することと、
前記金属電極層を４５０℃以上８００℃以下の温度でアニールすることと、をさらに備え、
前記水素イオンの照射は、前記４５０℃以上８００℃以下の温度でアニールする前に実行されることを特徴とする請求項１から８のいずれか一項に記載の半導体装置の製造方法。 - 水素濃度が１０ １５ ／ｃｍ ３ 以下となる前記高濃度水素領域の下端は、前記基板内または前記半導体層内に位置する、請求項１から８のいずれか一項に記載の半導体装置の製造方法。
- 水素濃度が１０ １５ ／ｃｍ ３ 以下となる前記高濃度水素領域の下端は、前記基板内に位置する、請求項１から８のいずれか一項に記載の半導体装置の製造方法。
- 水素濃度が１０ １５ ／ｃｍ ３ 以下となる前記高濃度水素領域の下端は、前記バッファ層内に位置する、請求項３に記載の半導体装置の製造方法。
- 水素濃度が１０ １５ ／ｃｍ ３ 以下となる前記高濃度水素領域の下端は、前記ドリフト層内に位置する、請求項５に記載の半導体装置の製造方法。
- 炭化珪素からなる基板と、
前記基板上に設けられる第１導電型の半導体層と、
１μｍ以上の厚さにわたって水素濃度が１０１５／ｃｍ３を超える高濃度水素領域と、を備え、
前記高濃度水素領域の少なくとも一部は、前記第１導電型の半導体層内に形成され、
水素濃度が１０ １５ ／ｃｍ ３ 以下となる前記高濃度水素領域の下端は、前記基板内または前記半導体層内に位置することを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022122100A JP7513668B2 (ja) | 2022-07-29 | 2022-07-29 | 半導体装置および半導体装置の製造方法 |
| PCT/JP2023/024274 WO2024024386A1 (ja) | 2022-07-29 | 2023-06-29 | 半導体装置および半導体装置の製造方法 |
| TW112127519A TW202405906A (zh) | 2022-07-29 | 2023-07-24 | 半導體裝置及半導體裝置之製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022122100A JP7513668B2 (ja) | 2022-07-29 | 2022-07-29 | 半導体装置および半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2024018648A JP2024018648A (ja) | 2024-02-08 |
| JP2024018648A5 JP2024018648A5 (ja) | 2024-05-28 |
| JP7513668B2 true JP7513668B2 (ja) | 2024-07-09 |
Family
ID=89706025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022122100A Active JP7513668B2 (ja) | 2022-07-29 | 2022-07-29 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7513668B2 (ja) |
| TW (1) | TW202405906A (ja) |
| WO (1) | WO2024024386A1 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
| WO2016114057A1 (ja) | 2015-01-16 | 2016-07-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| WO2016120999A1 (ja) | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
| JP2017168776A (ja) | 2016-03-18 | 2017-09-21 | 三菱電機株式会社 | 半導体素子 |
| US20190165151A1 (en) | 2017-11-29 | 2019-05-30 | Infineon Technologies Ag | Insulated Gate Bipolar Transistor Having First and Second Field Stop Zone Portions and Manufacturing Method |
| US20190165090A1 (en) | 2017-11-29 | 2019-05-30 | Infineon Technologies Ag | Method of Manufacturing a Semiconductor Device Comprising First and Second Field Stop Zone Portions |
| WO2020080295A1 (ja) | 2018-10-18 | 2020-04-23 | 富士電機株式会社 | 半導体装置および製造方法 |
| JP2021145111A (ja) | 2020-03-13 | 2021-09-24 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
-
2022
- 2022-07-29 JP JP2022122100A patent/JP7513668B2/ja active Active
-
2023
- 2023-06-29 WO PCT/JP2023/024274 patent/WO2024024386A1/ja active Search and Examination
- 2023-07-24 TW TW112127519A patent/TW202405906A/zh unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
| WO2016114057A1 (ja) | 2015-01-16 | 2016-07-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| WO2016120999A1 (ja) | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
| JP2017168776A (ja) | 2016-03-18 | 2017-09-21 | 三菱電機株式会社 | 半導体素子 |
| US20190165151A1 (en) | 2017-11-29 | 2019-05-30 | Infineon Technologies Ag | Insulated Gate Bipolar Transistor Having First and Second Field Stop Zone Portions and Manufacturing Method |
| US20190165090A1 (en) | 2017-11-29 | 2019-05-30 | Infineon Technologies Ag | Method of Manufacturing a Semiconductor Device Comprising First and Second Field Stop Zone Portions |
| WO2020080295A1 (ja) | 2018-10-18 | 2020-04-23 | 富士電機株式会社 | 半導体装置および製造方法 |
| JP2021145111A (ja) | 2020-03-13 | 2021-09-24 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024018648A (ja) | 2024-02-08 |
| TW202405906A (zh) | 2024-02-01 |
| WO2024024386A1 (ja) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5781291B2 (ja) | ファストリカバリーダイオード | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5044117B2 (ja) | 炭化珪素バイポーラ型半導体装置 | |
| JP3684962B2 (ja) | 半導体装置の製造方法 | |
| JP6988175B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5046083B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2008103636A (ja) | 縦型トランジスタ、および縦型トランジスタを作製する方法 | |
| JP2018046162A (ja) | 炭化珪素半導体装置 | |
| CN111149213A (zh) | 碳化硅半导体装置及其制造方法 | |
| WO2017138221A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US20110169015A1 (en) | Bipolar semiconductor device and method for manufacturing same | |
| JP5036569B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2008053628A1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur de carbure de silicium | |
| JP2006332199A (ja) | ＳｉＣ半導体装置 | |
| JP4506100B2 (ja) | 炭化珪素ショットキーバリアダイオードの製造方法 | |
| JP2010073857A (ja) | 半導体装置の製造方法 | |
| JP7513668B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2019021689A (ja) | 半導体装置の製造方法 | |
| JP6336554B2 (ja) | 半導体本体上の接触層形成 | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| JP2013077615A (ja) | ダイオードの製造方法 | |
| JP2008103392A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4061413B2 (ja) | 半導体装置の製造方法 | |
| JP2009260057A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240520 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240520 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240627 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7513668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |