JP7493601B2 - 電流崩壊が減少し、電力付加効率が向上した窒化ガリウム高電子移動度トランジスタ - Google Patents

電流崩壊が減少し、電力付加効率が向上した窒化ガリウム高電子移動度トランジスタ Download PDF

Info

Publication number
JP7493601B2
JP7493601B2 JP2022539143A JP2022539143A JP7493601B2 JP 7493601 B2 JP7493601 B2 JP 7493601B2 JP 2022539143 A JP2022539143 A JP 2022539143A JP 2022539143 A JP2022539143 A JP 2022539143A JP 7493601 B2 JP7493601 B2 JP 7493601B2
Authority
JP
Japan
Prior art keywords
gan
layer
doped
beryllium
uid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022539143A
Other languages
English (en)
Other versions
JP2023509117A (ja
Inventor
トラビ,アバース
シュルツ,ブライアン,ディー.
ローガン,ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2023509117A publication Critical patent/JP2023509117A/ja
Application granted granted Critical
Publication of JP7493601B2 publication Critical patent/JP7493601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、概して、高電子移動度トランジスタ(High Electron Mobility Transistors, HEMTs)に関し、特に、電流崩壊を低減し、電力付加効率を向上させる窒化ガリウム(GaN) HEMTsに関する。
当該技術分野で知られているように、パルスIV測定における電流崩壊(又は分散)は、高周波HEMTトランジスタのRF性能及び電力付加効率(power added efficiency (PAE))の先行指標である。窒化ガリウム(GaN)ベースのHEMTは、高レベルの電流崩壊(current collapse, CC)を起こしやすい。HEMTのデバイス構造、表面不動態化及びエピタキシャル構造の幾何形状は、すべてCCに寄与する。エピタキシャル構造に関しては、GaNバッファ層及び/又は障壁に用いられるドーピングスキーム、欠陥(不純物原子又は転位など)の密度及び位置、並びに層界面の品質が、CCに特に影響を及ぼす。そのようなHEMTエピタキシャル構造の1つを図1に示す。ここでは、その構造は、次の構成を含む。
Si、Al2O3、又はSiCなどの基板;
AlN又はグラフェンなどの核形成層は存在しなとも良い;
厚さ200nm~数ミクロンのGaN絶縁性(炭素、マグネシウム、鉄などのドーパント)を付与するように典型的にドープされた、高抵抗(典型的には1×105オーム×cmより大きい) GaNバッファ;
非意図的にドープされた(unintentionally doped, UID) GaNチャネル、意図的なドーパントの無い典型的な厚さ50-500nm、2D電子ガス(2DEG)は、障壁界面へのUID GaNチャネル近傍に存在する;
本明細書、特許請求の範囲及び図面において「UID GaNチャネル層」は、非意図的にドープされたGaNチャネル層を意味するものとする。
AlGaN、InAlN、InAlGaN(従来のIII窒化物)又はScAlN (希土類窒化物)などのバリア層;
GaN、AlN又はSiNxなどのキャップ層は存在しなくとも良い。
最高の性能を得るためにCC低減は重要であるが、トランジスタの「オフ」状態での低レベルのゲート漏れとドレイン漏れを同時に伴う必要があり、これにより低CC構造を設計する作業が難しくなった。
窒化ガリウム及びその関連するIII族窒化物三元及び四元化合物は、材料のエピタキシー及び適切な格子整合基板の欠如のために、高密度の転位及び他の点欠陥を有する。これらの欠陥は、DC漏れとRF性能の両方に有害なバッファを通る電流経路を誘導する。典型的には、GaN HEMT構造において、バッファは、エピタキシャルバッファ中のリーク(漏れ)を緩和するために、炭素及び/又は鉄不純物で高濃度にドープされる。しかしながら、2DEG GaNチャネルに近接しているため、炭素及び鉄不純物ドーパントはまた、長寿命トラップとして作用し、これは、2DEGチャネルにおける電荷キャリア電子に対して、マイクロ秒の寿命、又はより長い寿命を有することがあり、最終HEMTデバイスにおけるCCを著しく増加させ、性能に負の影響を及ぼす。
当該技術分野においても知られているように、GaN中の置換型ベリリウムのイオン化エネルギーの理論的計算が、イオン化エネルギーを60 meV(Bernardini et al., Theoretical evidence for efficient p-type doping of GaN using beryllium, arXiv:cond-mat/9610108v2 (1997)を参照)及び550 meV(J.L. Lyons et al., Impact of Group-II Acceptors on the Electrical and Optical Properties of GaN, Jpn. J. Appl. Phys. 52, 08JJ04 (2013)を参照)の間であると推定した。さらに、格子間ベリリウムは低形成エネルギーであり、二重ドナーとして作用するものと計算されており(C. G. Van de Walle et al., First-principles studies of beryllium doping of GaN, Phys. Rev. B, 63, 245205 (2001)を参照)、これは置換型ベリリウムアクセプタの補償につながる可能性がある。実際には、ベリリウムをドープしたGaN材料は、絶縁挙動を示し(K. Lee et al., Compensation in Be-doped Gallium Nitride Grown Using Molecular Beam Epitaxy, Material Research Society Symposium, Proc. Vol. 892 (2006)を参照)、GaN HEMTs中の導電性バッファ層の影響を緩和するために使用されてきた(D.F. Storm et al., Reduction of buffer layer conduction near plasma-assisted molecular-beam epitaxy grown GaN/ AIN interfaces by beryllium doping, Appl. Phys. Lett., 81, 3819 (2002)を参照)。バッファドーパントとしては適当であるが、1×1019原子/cm3でのベリリウムドーピングが、UID GaN層が200nm未満の厚さの場合、2DEG移動度、2DEGシート密度及びトランジスタ性能に有害な影響を及ぼすことが示されている(D.F. Storm et al., Proximity effects of beryllium-doped GaN buffer layers on the electronic properties of epitaxial AlGaN/GaN heterostructures, Solid-State Electronics., 54, 1470-1473 (2010)を参照)。3×1019原子/cm3までのベリリウムドーピングレベルが、GaN結晶品質の顕著な劣化を引き起こさないことが示されている(D.F. Storm et al., Growth and characterization of plasma-assisted molecular beam epitaxial-grown AlGaN/GaN heterostructures on free-standing hydride vapor phase epitaxy GaN substrates, J. Vac. Sci. Technol. B., 23, 1190 (2005)を参照)。しかしながら、より高いレベルのベリリウムドーピング不純物が、最終的にはGaN結晶品質の劣化を引き起こすと予想される。
本開示に従って提供される高電子移動度トランジスタ構造が、基板上に配置されたGaNバッファ層と;GaNバッファ層上に配置され、GaNバッファ層と直接接触するドープされたGaN層であり、ドーパントの1つがベリリウムである、ドープされたGaN層と;ドープされたGaN層上に、ドープされたGaN層と直接接触する、非意図的にドープされた(UID) GaNチャネル層であり、その中に二次元電子ガス(2DEG)チャネルを有する、UID GaNチャネル層と;を含む。
一実施形態では、バリア層は、UID GaNチャネル層の上に、UID GaNチャネル層と直接接触して配置される。
一実施形態において、ドーパントの1つはベリリウムである。
一実施形態において、ドーパントの1つはベリリウムであり、もう1つのドーパントは炭素である。
一実施形態では、UID GaNチャネル層は、200nm未満の厚さを有する。
一実施形態従って提供される高電子移動度トランジスタ構造が、基板と;前記基板上に配置された高抵抗GaNバッファ層と;前記GaNバッファ層上に配置され、前記GaNバッファ層と直接接触するドープされたGaN層であり、ベリリウム及び炭素でドープされているドープされたGaN層と;前記ドープされたGaN層上に配置され、前記ドープされたGaN層と直接接触する、非意図的にドープされた(UID) GaNチャネル層であり、その中に2DEGチャネルを有する、UID GaNチャネル層と;前記UID GaNチャネル層上に配置され、前記UID GaNチャネル層と直接接触する、AlGaNバリア層と;を備える。
一実施形態では、UID GaN層は、200nm未満の厚さを有する。
一実施形態において、ドープされたGaN層は、10~300nmの厚さを有する。
一実施形態において、ベリリウムドーピングは、5×1016~3×1019原子/cm3であり、炭素ドーピングは、ベリリウムドーピング以下である。
一実施形態では、バッファ層は、2.2×103オーム*cmより大きい抵抗率を有する。
分子線エピタキシー(MBE)法では、炭素は、2DEGチャネルに近接したドーパントとしてそれ自身で使用した場合、DC漏れを劇的に減少させることができる多数の中間ギャップ状態を有する非常に効果的な補償ドーパントであるが、CCを増加させ、RF性能を低下させるさらなるトラップサイトも生成してしまう。本発明者らは、2DEGチャネルに近接した5×1016~3×1019原子/cm3の中程度のレベルのベリリウムドーピングが、窒化ガリウム及びその関連するIII族窒化物三元及び四元化合物のバンド構造をバッファ層中にシフトさせるのに十分であることを認識した。本発明者らはさらに、炭素不純物のレベルを低下させることにより、ベリリウム不純物(炭素不純物<ベリリウム不純物)と共に低レベルのオフ状態の漏れを得ることができ、同時にバッファ層のバンド構造をシフトさせてCCを低減し、RF動作におけるHEMTトランジスタのPAEを向上させることができることを認識した。
本発明者らは、GaN HEMT構造におけるCCの1つのソースの原因となるエピタキシャル素子を認識しており、デバイスのDC漏洩に悪影響を及ぼすことなく、それを克服するための効果的な解決策を有している。すなわち、導電性2DEGチャネルに対するベリリウム及び炭素ドープ層の正確な配置、ドープ層の正確に制御された厚さ、及び2DEG層直下の正確に制御されたドーピングレベルである。本開示は、電気的に活性なキャリアを克服するために、バッファ内のドーパントを高レベルの活性な長寿命トラップとして作用させることなく、UID GaNチャネルの直下のGaNバッファを種々のレベルで炭素及びベリリウムで同時にドープすることによって、CCを減少させ、オフ状態のリークを低くかつ管理可能なレベルに維持することを開示している。
本開示における1又は複数の実施形態の詳細は、付随する図面及び下記の説明において規定される。本開示の他の特徴、目的、及び利点は、明細書及び図面並びに特許請求の範囲から明らかであろう。
従来技術によるIII族-窒化物HEMT構造の概略図である。 本開示に従ったIII族-窒化物HEMT構造の概略図である。 図2のHEMT構造と比較するのに有用な、UID GaNチャネルと高抵抗率GaNバッファとの間に追加のドープ層がないIII族-窒化物HEMT構造の概略図である。 図2のHEMT構造と比較するのに有用な、UID GaNチャネルと高抵抗率GaNバッファとの間のドープ層中のドーパントとして炭素のみを利用するIII族-窒化物HEMT構造の概略図である。 図2のHEMT構造の一実施形態である、UID GaNチャネルと高抵抗率GaNバッファとの間のドープ層中のドーパントとして炭素及びベリリウムの両方を利用するIII族-窒化物HEMT構造の概略図である。 図2の構造の利点を理解するために有用な、追加のドープ層を伴わない図3Aの構造についての、正規化ドレイン漏れ電流及びゲート漏れ電流対(vs)ドレイン-ソース間電圧のプロットである。 図2の構造の利点を理解するために有用な、ドープ層中に炭素ドーピングのみを利用した、図3Bの構造についての、正規化ドレイン漏れ電流及びゲート漏れ電流対ドレイン・ソース間電圧のプロットである。 図2のHEMT構造の一実施形態における、ドープ層中のドーパントとして炭素及びベリリウムの両方を利用した、図3Cの構造についての、正規化ドープ漏れ電流及びゲート漏れ電流対ドープ・ソース間電圧のプロットである。 図2の構造の利点を理解するのに有用な、追加のドープ層を伴わない図3Aの構造について、準静的構成及び電流崩壊の影響を強調する28Vパルス構成についての正規化ドレイン電流対ドレイン・ソース間電圧のプロットである。 図2の構造の利点を理解するのに有用な、ドープ層内に炭素のみを利用した、図3Bの構造について、準静的構成及び電流崩壊の影響を強調する28Vパルス構成についての正規化ドレイン電流対ドレイン・ソース間電圧のプロットである。 図2のHEMT構造の一実施形態において、ドープ層中のドーパントとして炭素及びベリリウムの両方を利用する、図3Cの構造について、準静的構成及び電流崩壊の影響を強調する28Vパルス構成についての正規化ドレイン電流対ドレイン・ソース間電圧のプロットである。 種々の図面における同じ参照記号は、同じ要素を示す。
ここで図2を参照すると、HEMT構造が示されている。HEMT構造は、例えば、シリコン、サファイア、又はシリコン・カーバイドである単結晶基板と;例えば、AlN又はグラフェンが基板上にエピタキシャルに形成された核形成層と;核形成層上にエピタキシャルに形成された、ドープされた高抵抗率GaNバッファ層と;を含む。高抵抗率GaNバッファ層は、例えば、2.2×103オーム*cmの抵抗率(5×1018原子/cm3ドーピング)を有するようにベリリウムをドープしたGaN、3×105オーム*cmの抵抗率(R.P. Vaudo et al., Characteristics of semi-insulating, Fe-doped GaN substrates, Physical Status Solidi 200, 18 (2003)を参照)を有するように鉄をドープしたGaN、1×108オーム*cmの抵抗率を有するようにカーボンがドープされたGaN、又は高い抵抗率のGaNをもたらすドーパントの組み合わせなどのドープされたバッファ層である。HEMT構造は、さらに、10~300nmの厚さを有し、かつ複数のドーパントを有するGaN層を有する。ここでドーパントは、5×1016~3×1019原子/cm3の範囲のドーピング濃度を有するベリリウムドーパントである。HEMT構造は、さらに、そのベリリウムのドーピング濃度より低いが1×1016原子/cm3より高い炭素ドーパントを有する。ドーピング準位は、ドーピングされたGaN層のエピタキシャル成長中のベリリウムと炭素不純物の共蒸着に起因する。ドープされたGaN層上にエピタキシャルに形成される層は、50~200nmの厚さを有し、内部に二次元電子ガス(2DEG)を有する非意図的にドープされた(UID)GaNチャネル層である。UID GaN層上にエピタキシャルに形成される層は、AlGaN、InAlGaN、又はScAlNのようなバリア層である。範囲は先に提供された、最適なドーピング密度は、UID GaNチャネル層の厚さと、バリア材料の組成及び厚さにより制御されるチャネル内の電荷密度とに依存する。
次に、3A、3B及び3Cを参照すると、比較のために3種のHEMT構造が示されている。3つの構造はすべて同一の基板、核形成層を利用し、かつ高抵抗率GaNバッファ層構造、ここではそれぞれSiC、AlN、及び炭素及びベリリウムドープGaN層を利用する。図3Aに示す構造は、UID GaNチャネルと高抵抗率GaNバッファとの間にドープ層を持たず、高抵抗率バッファ層に直接接触する300nmのUIDチャネル厚を介して達成される。図3Bに示される構造は、110nmの厚さのUID GaNチャネルと、高抵抗率GaNバッファとの間に、炭素密度1.2×1017原子/cm3でドープされた165nmの厚さであるドープ層中に炭素ドーピングのみを有する。図3Cに示される構造は、110nmの厚さのUID GaNチャネルと、高抵抗率GaNバッファとの間に、1.4×1017原子/cm3の炭素ドーピング密度及び1.2×1018原子/cm3のベリリウムドーピング密度でドープされた165nmの厚さであるドープ層中に炭素及びベリリウムの両方のドーピングを有する。ここでは、図3A、3B及び3Cの構造は、分子線エピタクシー(MBE)によって成長される。この特定の例におけるドープされたGaN層は、所定のフラックス比のガリウム、窒素及びドーパント、並びに所定の成長温度(ここでは、光高温計によって測定されるように、660~780℃)を有する窒素リッチな条件下で形成され、これは、所望のドーパント濃度をもたらす。本明細書では窒素リッチ条件が使用されるが、ガリウムリッチ条件が使用されてもよいが、異なる所定のフラックス比及び/又は成長温度を伴う。ここで、ベリリウムは固体の元素ベリリウム源からの熱蒸発を介してドープされ、炭素はCBr4ガス源を介してドープされる。
次に、図4A、4B及び4Cを参照すると、それぞれ図3A、3B及び3Cに示すエピタキシャル構造から製造された、オーミックなソース・ドレイン接点及びショットキーゲート接点を有する3つの端子ソース・ゲート・ドレイン横型トランジスタについて、正規化ドレイン及びゲート漏れが示されている。より詳細には、ドレイン・ソース間電圧を変化させるために、ドレイン電流及びゲート電流の3つの端子ソース・ゲート・ドレイン横方向トランジスタのDC測定が、ゲート上で-6Vでピンチオフされた状態で示されている。「理想的」なのは、ドレイン漏れ電流とゲート漏れ電流の両方をできるだけ小さくすることである。データは、図3Cに示される構造について、100Vでのドレイン漏れ電流に対して正規化されている。図3Aに示される構造は、UID GaNと高抵抗バッファとの間にドープ層がない場合であり、高い漏れ電流(図3Cに示される構造の漏れ電流の約3~10倍)を示す。ドープ層中に炭素ドーピングのみを有する図3Bに示された構造は、漏れ電流が低く、図3Cに示された構造の漏れ電流と類似する。図3Cの構造は、ドープ層中に炭素及びベリリウムドーパントの両方を有する。
図5A、5B及び5Cを参照すると、図3A、3B及び3Cにそれぞれ示されるエピタキシャル構造から製造されたトランジスタについて、パルスIV測定が示されている。準静的曲線(quasi-static curve)について、静止バイアス点(quiescent bias point)はVDQ = VGQ = 0Vである。28 VDQ曲線では、静止バイアス点はVDQ = 28V、IDQ = 110mAである。「理想的」は、電流崩壊(又は分散)の尺度である陰影面積をゼロに最小化することである。データは、図3Cに示される構造について、15Vでの準静的ドレイン電流に正規化されているる。図3Aに示す構造は、UID GaNと高抵抗バッファとの間にドープ層がない場合であり、電流崩壊が低いことを示している(しかし、これは、図4Aに示すように高い漏れの結果である)。ドープ層中に炭素ドーピングのみを有する図3Bに示される構造は、図5Cに示される、ドープ層中に炭素及びベリリウムドーピングの両方を有する図3Cに示される構造の電流の崩壊に比較して、比較的高い電流の崩壊を示す。かくして、図3Cに示される構造は、ドープ層中に炭素及びベリリウムの両方がドーピングされており、非常に低い電流崩壊及び低い漏れの両方を有する。
理解されるべきである本開示による高電子移動度トランジスタ構造が、基板上に配置されたGaNバッファ層と;GaNバッファ層上に配置され、GaNバッファ層と直接接触するドープされたGaN層であり、ドーパントの一方がベリリウムである複数の異なるドーパントでドープされたGaN層と;ドープされたGaN層上に、ドープされたGaN層と直接接触する非意図的にドープされた(UID) GaNチャネル層であり、その中に2DEGチャネルを有するUID GaNチャネル層と;を含む。高電子移動度トランジスタ構造は、UID GaNチャネル層上でUID GaNチャネル層と直接接触するバリア層を含むために、個別に又は組み合わせて、以下の特徴のうちの1つ以上を含むことができる。UID GaNチャネル層は、200nm未満の厚さを有し、ドーパントの1つは、炭素である。基板上に配置された核形成層である。
本開示による高電子移動度トランジスタ構造はまた、基板と;基板上に配置されたGaNバッファ層と;GaNバッファ層上に配置され、GaNバッファ層と直接接触するドープされたGaN層と;ドープされたGaN層上でドープされたGaN層と直接接触する非意図的にドープされている(UID) GaNチャンネル層であり、その中に2DEGチャンネルを有するUID GaNチャンネル層と;を含むことを理解すべきである。高電子移動度トランジスタ構造は、以下の特徴のうちの1つ以上を含むことができる。UID GaN層が200nm未満の厚さを有する場合と、ドープされたGaN層が10~300nmの厚さを有する場合と、ベリリウムドーピングが5×1016~3×1019原子/cm3であり、炭素ドーピングがベリリウムドーピングと同等以下である場合と、UID GaNチャネル層上でUID GaNチャネル層と直接接触するバリア層を含む場合とである。
本開示の多くの実施形態が記述されてきた。とはいうものの、本開示の技術思想及び範囲から逸脱せずに、種々の改変がなされてもよいということを理解されたい。例えば、ドープされたGaN層内の段階的又は傾斜ドーピングプロファイルを利用することができる。また、例えば、ドープされたGaNが記載されているが、ドープされたAlGaNのような他のIII族-Nでドープされた材料が使用されてもよいことを理解されたい。同様に、例えば、複数の材料又はバリア材料(AlGaN/InAlN又はInAlGaNなど)の組成を有する複合バリアを含む、GaN及びAlGaNとは異なるIII族Nバリア、チャネル、又はバッファ層材料の使用を採用してもよい。さらに、固体ソース炭素のような別のドーピング源を使用してもよい。さらに、本開示は、特定の基板、核形成層、又は高抵抗バッファドーパントの使用に依存しない。したがって、他の態様は特許請求の範囲の範囲内にある。

Claims (10)

  1. 高電子移動度トランジスタ構造であって:
    基板;
    前記基板上に配置された高抵抗GaNバッファ層であり、ベリリウムでドープされており、2.2×103オーム*cmより大きい抵抗率を有する高抵抗GaNバッファ層;
    前記高抵抗GaNバッファ層上に配置され、前記高抵抗GaNバッファ層と直接接触する、ドープされたGaN層であり、10~300nmの厚さを有し、ベリリウム及び炭素でドープされており、ベリリウムドーピング濃度が5×1016~3×1019原子/cm3であり、炭素ドーピング濃度がベリリウムドーピング濃度より低いが1×1016原子/cm3より高い、ドープされたGaN層;及び
    前記ドープされたGaN層上で、前記ドープされたGaN層と直接接触する、非意図的にドープされた(UID) GaNチャネル層であり、中に2DEGチャネルを有し、50~200nmの厚さを有するUID GaNチャネル層;
    を含む構造。
  2. 前記UID GaNチャネル層の上に、前記UID GaNチャネル層と直接接触するバリア層を含む、請求項1に記載の構造。
  3. 前記基板上に配置された核形成層を含む、請求項1に記載の構造。
  4. 高電子移動度トランジスタ構造であって:
    基板;
    前記基板上に配置された高抵抗GaNバッファ層であり、2.2×103オーム*cmより大きい抵抗率を有する高抵抗GaNバッファ層;
    前記高抵抗GaNバッファ層上に配置され、前記高抵抗GaNバッファ層と直接接触する、ドープされたGaN層であり、ベリリウム及び炭素でドープされており、ベリリウムドーピング濃度が5×1016~3×1019原子/cm3であり、炭素ドーピング濃度がベリリウムドーピング濃度より低いが1×1016原子/cm3より高い、ドープされたGaN層;
    前記ドープされたGaN層上で、前記ドープされたGaN層と直接接触し、非意図的にドープされた(UID) GaNチャネル層であり、中に2DEGチャネルを有し、200nm未満の厚さを有するUID GaNチャネル層;
    を含む構造。
  5. 前記UID GaNチャネル層が50nm以上の厚さを有する、請求項4に記載の構造。
  6. 前記ドープされたGaN層が10~300nmの厚さを有する、請求項4に記載の構造。
  7. 前記UID GaNチャネル層上に、前記UID GaNチャネル層と直接接触する障壁層を含む、請求項4に記載の構造。
  8. 高電子移動度トランジスタ構造であって:
    基板;
    前記基板上に配置された高抵抗GaNバッファ層であり、ベリリウム、鉄及び/又は炭素でドープされている高抵抗GaNバッファ層;
    前記高抵抗GaNバッファ層上に配置され、前記高抵抗GaNバッファ層と直接接触する、ドープされたGaN層であり、ベリリウム及び炭素でドープされており、ベリリウムドーピング濃度が5×1016~3×1019原子/cm3であり、炭素ドーピング濃度がベリリウムドーピング濃度より低いが1×1016原子/cm3より高い、ドープされたGaN層;及び
    前記ドープされたGaN層上で、前記ドープされたGaN層と直接接触する、非意図的にドープされた(UID) GaNチャネル層であり、中に2DEGチャネルを有し、200nm未満の厚さを有するUID GaNチャネル層;
    を含む構造。
  9. 前記UID GaNチャネル層が50nm以上の厚さを有する、請求項8に記載の構造。
  10. 前記ドープされたGaN層が10~300nmの厚さを有する、請求項8に記載の構造。
JP2022539143A 2019-12-26 2020-11-03 電流崩壊が減少し、電力付加効率が向上した窒化ガリウム高電子移動度トランジスタ Active JP7493601B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/727,252 2019-12-26
US16/727,252 US11545566B2 (en) 2019-12-26 2019-12-26 Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
PCT/US2020/058656 WO2021133468A1 (en) 2019-12-26 2020-11-03 GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS (HEMTs) HAVING REDUCED CURRENT COLLAPSE AND POWER ADDED EFFICIENCY ENHANCEMENT

Publications (2)

Publication Number Publication Date
JP2023509117A JP2023509117A (ja) 2023-03-07
JP7493601B2 true JP7493601B2 (ja) 2024-05-31

Family

ID=73554517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022539143A Active JP7493601B2 (ja) 2019-12-26 2020-11-03 電流崩壊が減少し、電力付加効率が向上した窒化ガリウム高電子移動度トランジスタ

Country Status (7)

Country Link
US (1) US11545566B2 (ja)
EP (1) EP4082044A1 (ja)
JP (1) JP7493601B2 (ja)
KR (1) KR20220078672A (ja)
IL (1) IL293444B2 (ja)
TW (1) TWI836158B (ja)
WO (1) WO2021133468A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
CN111106171B (zh) * 2019-12-31 2024-03-19 晶能光电股份有限公司 AlN势垒层、AlN/GaN HEMT外延结构及其生长方法
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
TWI805276B (zh) * 2022-03-14 2023-06-11 環球晶圓股份有限公司 高電子遷移率電晶體結構及其製造方法
TWI838037B (zh) * 2022-12-26 2024-04-01 創世電股份有限公司 半導體元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2005235935A (ja) 2004-02-18 2005-09-02 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2018093239A (ja) 2018-03-12 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2019528571A (ja) 2016-08-18 2019-10-10 レイセオン カンパニー イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 GaN系高移動度トランジスタ
US6583449B2 (en) * 2001-05-07 2003-06-24 Xerox Corporation Semiconductor device and method of forming a semiconductor device
JP2005508077A (ja) * 2001-10-22 2005-03-24 イェール ユニバーシティ 半導体材料のハイパードーピング方法、ハイパードープされた半導体材料、および、ハイパードープされた半導体装置
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US8044432B2 (en) 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7972915B2 (en) 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US10340375B2 (en) 2007-02-16 2019-07-02 Sumitomo Chemical Company, Limited Epitaxial substrate for field effect transistor
TWI512831B (zh) 2007-06-01 2015-12-11 Univ California 氮化鎵p型/氮化鋁鎵/氮化鋁/氮化鎵增強型場效電晶體
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
WO2010118100A1 (en) 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Compensated gate misfet and method for fabricating the same
TWI434414B (zh) 2009-04-08 2014-04-11 Efficient Power Conversion Corp 具改良閘極特性之增強模式氮化鎵電晶體
US8344420B1 (en) 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
US8748244B1 (en) 2010-01-13 2014-06-10 Hrl Laboratories, Llc Enhancement and depletion mode GaN HMETs on the same substrate
US9263439B2 (en) 2010-05-24 2016-02-16 Infineon Technologies Americas Corp. III-nitride switching device with an emulated diode
JP5707767B2 (ja) * 2010-07-29 2015-04-30 住友電気工業株式会社 半導体装置
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
KR20130004707A (ko) 2011-07-04 2013-01-14 삼성전기주식회사 질화물 반도체 소자, 질화물 반도체 소자의 제조방법 및 질화물 반도체 파워소자
JP5902010B2 (ja) 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5991018B2 (ja) * 2012-05-16 2016-09-14 ソニー株式会社 半導体装置
US8933461B2 (en) 2012-08-09 2015-01-13 Texas Instruments Incorporated III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
KR20150011238A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 질화물계 반도체 장치
US9685345B2 (en) 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
WO2015135072A1 (en) 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
JP6283250B2 (ja) * 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
US9620598B2 (en) * 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
JP6220982B2 (ja) * 2014-09-09 2017-10-25 シャープ株式会社 窒化物半導体積層体の製造方法
JP6494361B2 (ja) * 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
US9419125B1 (en) 2015-06-16 2016-08-16 Raytheon Company Doped barrier layers in epitaxial group III nitrides
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
US9941384B2 (en) * 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
FR3043251B1 (fr) * 2015-10-30 2022-11-11 Thales Sa Transistor a effet de champ a rendement et gain optimise
WO2017100141A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
US9960262B2 (en) 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
JP6615075B2 (ja) * 2016-09-15 2019-12-04 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
US10304375B2 (en) 2016-09-23 2019-05-28 Hong Kong Beida Jade Bird Display Limited Micro display panels with integrated micro-reflectors
EP3520144B1 (en) 2016-09-30 2023-09-06 HRL Laboratories, LLC Doped gate dielectric materials
US10644127B2 (en) * 2017-07-28 2020-05-05 Semiconductor Components Industries, Llc Process of forming an electronic device including a transistor structure
US10256332B1 (en) * 2017-10-27 2019-04-09 Vanguard International Semiconductor Corporation High hole mobility transistor
US10998434B2 (en) 2017-12-22 2021-05-04 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
US11031493B2 (en) * 2018-06-05 2021-06-08 Indian Institute Of Science Doping and trap profile engineering in GaN buffer to maximize AlGaN/GaN HEMT EPI stack breakdown voltage
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2005235935A (ja) 2004-02-18 2005-09-02 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2019528571A (ja) 2016-08-18 2019-10-10 レイセオン カンパニー イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP2018093239A (ja) 2018-03-12 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
IL293444B1 (en) 2023-01-01
WO2021133468A1 (en) 2021-07-01
TWI836158B (zh) 2024-03-21
JP2023509117A (ja) 2023-03-07
TW202135326A (zh) 2021-09-16
EP4082044A1 (en) 2022-11-02
US11545566B2 (en) 2023-01-03
IL293444B2 (en) 2023-05-01
IL293444A (en) 2022-07-01
US20210202729A1 (en) 2021-07-01
KR20220078672A (ko) 2022-06-10

Similar Documents

Publication Publication Date Title
JP7493601B2 (ja) 電流崩壊が減少し、電力付加効率が向上した窒化ガリウム高電子移動度トランジスタ
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
EP1821344B1 (en) Method of forming heterojunction tranistors including energy barriers
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
WO2005083793A1 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP2011166067A (ja) 窒化物半導体装置
Choi et al. High breakdown voltage C-doped GaN-on-sapphire HFETs with a low specific on-resistance
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN107706238B (zh) Hemt器件及其制造方法
KR20230007512A (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
KR101041729B1 (ko) AlGaN/GaN 이종접합 구조를 가지는 반도체 기판 및 이를 이용한 이종접합 전계효과 트랜지스터
JP2015156454A (ja) 電界効果トランジスタ
TWI572036B (zh) Nitride crystal structure
Ni et al. Breakdown Mechanism of AlGaN/GaN-based HFET With Carbon-doped GaN Buffer Layer grown on Si substrate
JP5285252B2 (ja) 窒化物半導体装置
CN118039665A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
Kang et al. Impact of Multi-Layer Carbon-Doped/Undoped GaN Buffer on Suppression of Current Collapse in AlGaN/GaN HFETs
Xing et al. Ultrathin all-binary AlN/GaN based high-performance RF HEMT Technology
Niiyama et al. GaN MOSFETs with large current and normally-off operation
Maeda et al. AlGaN/GaN Heterostructure Field-Effect Transistors with Back-Doping Design for High-Power Applications: High Current Density with High Transconductance Characteristics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240521

R150 Certificate of patent or registration of utility model

Ref document number: 7493601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150