JP7492180B1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7492180B1
JP7492180B1 JP2023139468A JP2023139468A JP7492180B1 JP 7492180 B1 JP7492180 B1 JP 7492180B1 JP 2023139468 A JP2023139468 A JP 2023139468A JP 2023139468 A JP2023139468 A JP 2023139468A JP 7492180 B1 JP7492180 B1 JP 7492180B1
Authority
JP
Japan
Prior art keywords
switching element
capacitor
voltage
switching
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023139468A
Other languages
English (en)
Inventor
雅樹 河野
弘宜 土居
智勇 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2023139468A priority Critical patent/JP7492180B1/ja
Application granted granted Critical
Publication of JP7492180B1 publication Critical patent/JP7492180B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】電力変換装置の省スペース化を図る。【解決手段】交流電源（1）から出力される交流を直流に変換するコンバータ回路（20）と、複数の第１スイッチング素子（31a～36a）のスイッチング動作により、コンバータ回路（20）の出力を交流に変換して圧縮機（2）に供給するインバータ回路（30）と、インバータ回路（30）の入力ノード間に接続され、コンバータ回路（20）の出力電圧の脈動を許容するコンデンサ（41）を備えた電力変換装置（10）に、互いに直列に接続された第１抵抗（51）及び第２スイッチング素子（52）を有し、コンデンサ（41）と並列に接続された過電圧保護回路（50）と、第２スイッチング素子（52）を収容するパッケージ（90）とを設け、パッケージ（90）には、ヒートシンクを取り付けない。【選択図】図１

Description

本開示は、交流電源から出力される交流を変換する電力変換装置に関する。
特許文献１には、交流電源から出力される交流を直流に変換するコンバータ回路と、複数の第１スイッチング素子を有し、当該複数の第１スイッチング素子のスイッチング動作により、上記コンバータ回路の出力を交流に変換して負荷に供給するインバータ回路と、上記インバータ回路の入力ノード間に接続され、上記コンバータ回路の出力電圧の脈動を許容する第１のコンデンサとを備えた電力変換装置が開示されている。この電力変換装置では、インバータ回路の入力ノード間に、ダイオード、抵抗、及び第２のコンデンサが直列に接続されている。インバータ回路のスイッチング動作の停止時に、負荷のインダクタンス成分に蓄えられた磁気エネルギーにより、負荷から第１及び第２のコンデンサに電流が流れ込むようになっている。
特開２００５－２０８３６号公報
しかし、特許文献１では、第１のコンデンサのサイズ及び容量を小さくしても、当該第１のコンデンサを過電圧から保護するために、第２のコンデンサのサイズ及び容量を大きくする必要が生じる。したがって、省スペース化を実現できない。
本開示の目的は、電力変換装置の省スペース化を図ることにある。
本開示の第１の態様は、交流電源（1）から出力される交流を直流に変換するコンバータ回路（20）と、複数の第１スイッチング素子（31a～36a）を有し、当該複数の第１スイッチング素子（31a～36a）のスイッチング動作により、上記コンバータ回路（20）の出力を交流に変換して負荷（2）に供給するインバータ回路（30）と、上記インバータ回路（30）の入力ノード（30a,30b）間に接続され、上記コンバータ回路（20）の出力電圧の脈動を許容するコンデンサ（41）とを備えた電力変換装置であって、互いに直列に接続された抵抗（51）及び第２スイッチング素子（52）を有し、上記コンデンサ（41）と並列に接続された過電圧保護回路（50）と、上記第２スイッチング素子（52）を収容するパッケージ（90）とをさらに備え、上記パッケージ（90）には、ヒートシンクが取り付けられていないことを特徴とする。
第１の態様では、インバータ回路（30）のスイッチング動作停止時に、負荷（2）のインダクタンス成分に蓄えられた磁気エネルギーを、第２スイッチング素子（52）の制御によって抵抗（51）に消費させることで、コンデンサ（41）を過電圧から保護できる。したがって、磁気エネルギーを吸収させるためのコンデンサを過電圧保護回路（50）に別途設けなくてもよいので、省スペース化を実現できる。また、第２スイッチング素子（52）の制御によってエネルギーを抵抗（51）に急速に消費させることができるので、インバータ回路（30）のスイッチング動作停止時の第２スイッチング素子（52）の駆動時間を短縮し、第２スイッチング素子（52）の温度上昇を抑制できる。したがって、第２スイッチング素子（52）を収容するパッケージ（90）にヒートシンクを取り付けなくてもよく、省スペース化を実現できる。
本開示の第２の態様は、第１の態様において、上記パッケージ（90）には、端子（91）が接続され、上記端子（91）は、基板（80）に接続されていることを特徴とする。
第２の態様では、パッケージ（90）にヒートシンクを取り付けていないので、取り付けた場合に比べ、パッケージ（90）を基板（80）のより小さいスペースに実装することが可能になる。
本開示の第３の態様は、第１又は第２の態様において、上記パッケージ（90）の第１方向の長さ（L1）が２７ｍｍ以下であり、上記パッケージ（90）の上記第１方向に対して垂直な第２方向の長さ（L2）が２１ｍｍ以下であり、かつ上記パッケージ（90）の上記第１方向及び上記第２方向に対して垂直な第３方向の長さ（L3）が５．５ｍｍ以下であることを特徴とする。
第３の態様では、第２スイッチング素子（52）を含む複数の電子部品を基板（80）に比較的高密度に実装することができる。
本開示の第４の態様は、第１～第３のいずれか１つの態様において、上記第２スイッチング素子（52）の電流容量は、上記第１スイッチング素子（31a～36a）の電流容量よりも大きいことを特徴とする。
第４の態様では、インバータ回路（30）のスイッチング動作の停止時に、抵抗（51）に比較的大きい電流を流し、エネルギーを急速に消費させることができる。したがって、インバータ回路（30）のスイッチング動作停止時の第２スイッチング素子（52）の駆動時間を短縮し、第２スイッチング素子（52）の温度上昇をより確実に抑制できる。
本開示の第５の態様は、第１～第４のいずれか１つの態様において、上記第１スイッチング素子（31a～36a）、及び上記第２スイッチング素子（52）は、絶縁ゲートバイポーラトランジスタ又は絶縁ゲート電界効果トランジスタであり、オン状態での上記第２スイッチング素子（52）のゲートエミッタ間電圧、又はゲートソース間電圧の絶対値は、オン状態での上記第１スイッチング素子（31a～36a）のゲートエミッタ間電圧、又はゲートソース間電圧の絶対値よりも大きいことを特徴とする。
第５の態様では、第２スイッチング素子（52）の導通損失及びスイッチング損失が小さくなるので、インバータ回路（30）のスイッチング動作の停止時に、抵抗（51）に比較的大きい電流を流し、エネルギーを急速に消費させることが容易になる。したがって、インバータ回路（30）のスイッチング動作停止時の第２スイッチング素子（52）の駆動時間を短縮し、第２スイッチング素子（52）の温度上昇をより確実に抑制できる。
本開示の第６の態様は、第１～第５のいずれか１つの態様において、上記負荷（2）から上記インバータ回路（30）の入力側に電流が流れ込む期間において、上記コンデンサ（41）の電圧が所定の第１閾値（TH1）を超える場合に、上記第２スイッチング素子（52）をオンする制御部（70）を備えることを特徴とする。
第６の態様では、負荷（2）からインバータ回路（30）の入力側に電流が流れ込む期間において、コンデンサ（41）の電圧が第１閾値（TH1）を超える場合に、第２スイッチング素子（52）をオンして抵抗（51）にエネルギーを消費させることにより、コンデンサ（41）の電圧の上昇を抑制できる。
本開示の第７の態様は、第６の態様において、上記負荷（2）から上記インバータ回路（30）の入力側に電流が流れ込む状態で上記制御部（70）が上記第２スイッチング素子（52）を最初にオンした直後に、上記第２スイッチング素子（52）を流れる電流が、上記負荷（2）から上記インバータ回路（30）の入力側に流れ込む電流と、上記交流電源（1）から上記コンバータ回路（20）の出力側に流れ込む電流との和よりも小さい状態となることを特徴とする。
第７の態様では、上記負荷（2）から上記インバータ回路（30）の入力側に電流が流れ込む状態で上記制御部（70）が上記第２スイッチング素子（52）を最初にオンした直後に、上記第２スイッチング素子（52）を流れる電流が、上記和よりも小さくなるように、抵抗（51）の抵抗値を大きく設定できる。また、抵抗（51）の抵抗値を大きく設定することにより、第２スイッチング素子（52）を流れる電流を小さくし、導通損失を低減できる。また、第２スイッチング素子（52）を流れる電流を小さくすることにより、第２スイッチング素子（52）のオン時間が長くなるので、コンデンサ（41）の電圧値が第１閾値（TH1）を通過する回数、すなわち第２スイッチング素子（52）のスイッチング回数を減らし、スイッチング損失を低減できる。
本開示の第８の態様は、第６の態様において、上記制御部（70）は、上記コンデンサ（41）の電圧が上記第１閾値（TH1）を超える場合に、上記第２スイッチング素子（52）をオンし、上記コンデンサ（41）の電圧が上記第１閾値（TH1）以下である所定の第２閾値（TH2）以下である場合に、上記第２スイッチング素子（52）をオフし、上記第２スイッチング素子（52）の平均損失をＰｏ、上記第２スイッチング素子（52）及び上記パッケージ（90）の間の熱抵抗をＲｔｈ、上記第２スイッチング素子（52）のジャンクション最大定格温度をＴｊ、上記複数の第１スイッチング素子（31a～36a）のスイッチング動作中における上記パッケージ（90）周辺の最高雰囲気温度をＴａ、上記第２スイッチング素子（52）に継続してオンオフ動作をさせる時間をｔ、上記パッケージ（90）の熱容量をＣｔｈとしたときに、以下の式（１）及び式（２）が成り立つことを特徴とする。
Ｐｏ＊Ｒｔｈ＞Ｔｊ－Ｔａ ・・・（１）
Ｔｊ－Ｔａ＞Ｐｏ＊Ｒｔｈ＊（１－ｅｘｐ[－ｔ／（Ｒｔｈ＊Ｃｔｈ）]） ・・・（２）
第８の態様では、第２スイッチング素子（52）に継続してオンオフ動作をさせる時間を短くできるので、第２スイッチング素子（52）の熱破壊を抑制できる。
本開示の第９の態様は、第１～第８のいずれか１つの態様において、上記交流電源（1）と上記コンデンサ（41）との間には、リアクトル（42）が設けられ、上記コンデンサ（41）の容量をＣ、上記インバータ回路（30）の入力ノード（30a,30b）間に印可可能な電圧の最大値をＶｃ１、上記スイッチング動作中の上記入力ノード（30a,30b）間のピーク電圧をＶｃ２、上記負荷（2）に蓄えられる最大の磁気エネルギーをＥｍ、上記リアクトル（42）に蓄えられる最大の磁気エネルギーをＥｒとした場合に、下式（３）が成り立つことを特徴とする。
Ｃ（Ｖｃ１２－Ｖｃ２２）／２＜Ｅｍ＋Ｅｒ ・・・（３）
第９の態様では、式（３）が成り立つにもかかわらず、第２スイッチング素子（52）の制御によって抵抗（51）にエネルギーを消費させることで、コンデンサ（41）を含むインバータ回路（30）の入力ノード（30a,30b）間の電子部品を過電圧から保護できる。
本開示の第１０の態様は、第１～第８のいずれか１つの態様において、上記交流電源（1）と上記コンデンサ（41）との間には、リアクトル（42）が設けられ、上記コンデンサ（41）の容量をＣ、上記コンデンサ（41）の耐電圧をＶｃ１、上記スイッチング動作中の上記コンデンサ（41）のピーク電圧をＶｃ２、上記負荷（2）に蓄えられる最大の磁気エネルギーをＥｍ、上記リアクトル（42）に蓄えられる最大の磁気エネルギーをＥｒとした場合に、下式（４）が成り立つことを特徴とする。
Ｃ（Ｖｃ１２－Ｖｃ２２）／２＜Ｅｍ＋Ｅｒ ・・・（４）
第１０の態様では、式（４）が成り立つにもかかわらず、第２スイッチング素子（52）の制御によって抵抗（51）にエネルギーを消費させることで、コンデンサ（41）を過電圧から保護できる。
本開示の第１１の態様は、第１～第１０のいずれか１つの態様において、上記抵抗（51）は、基板（80）に実装されていることを特徴とする。
第１１の態様では、パッケージ（90）にヒートシンクを取り付けていないので、取り付けた場合に比べ、パッケージ（90）の実装に必要なスペースが小さくなるので、抵抗（51）をパッケージ（90）と共通の基板（80）に実装しやすい。
本開示の第１２の態様は、第１～第１１のいずれか１つの態様において、上記負荷（2）は、圧縮機であることを特徴とする。
第１２の態様では、負荷（2）が圧縮機である。圧縮機はイナーシャが小さく、圧縮機の回転部の回転による回生エネルギーの影響はほぼなく、圧縮機からコンデンサ（41）に回生されるエネルギーは、圧縮機のモータに蓄えられる磁気エネルギーのみである。よって、インバータ回路（30）のスイッチング動作停止時に、第２スイッチング素子（52）の制御により、負荷（2）から回生されるエネルギーを抵抗（51）により比較的短時間で消費させやすい。したがって、パッケージ（90）にヒートシンクを取り付けなくても、第２スイッチング素子（52）の温度上昇を抑制しやすい。
本開示の第１３の態様は、第１～第１２のいずれか１つの態様において、上記第２スイッチング素子（52）は、ワイドバンドギャップ半導体を主材料とした素子であることを特徴とする。
第１３の態様では、第２スイッチング素子（52）の主材料を、ワイドバンドギャップ半導体以外の半導体とした場合に比べ、第２スイッチング素子（52）を高温で動作させることができる。
図１は、実施形態１に係る電力変換装置の構成を示す回路図である。 図２は、基板に取り付けられたパッケージを示す正面図である。 図３は、基板に取り付けられたパッケージを示す側面図である。 図４は、基板に取り付けられたパッケージを示す平面図である。 図５は、実施形態１における電力変換装置の動作を示すタイミングチャートである。 図６は、パッケージの熱容量を、異なる第１～第３の熱容量に設定したときの式（２）の右辺の値を示すグラフである。 図７は、実施形態２の図１相当図である。 図８は、変形例に係る電力変換装置のパッケージ周りの斜視図である。
以下、本開示の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
（実施形態１）
図１は、本開示の実施形態１に係る電力変換装置（10）を示す。この電力変換装置（10）は、交流電源（1）から出力される交流電源電力を、所望周波数及び所望電圧を有する交流に変換して、負荷としての圧縮機（2）に供給する。本実施形態１において、交流電源（1）は、三相交流電源である。
電力変換装置（10）は、コンバータ回路（20）と、インバータ回路（30）と、コンデンサ（41）と、リアクトル（42）と、電圧検出部（43）と、第２抵抗（44）と、過電圧保護回路（50）と、インバータ制御部（60）と、保護回路制御部（70）と、基板（80）と、パッケージ（90）とを備えている。
コンバータ回路（20）は、交流電源（1）から出力される交流を直流に変換して出力する。コンバータ回路（20）は、ブリッジ状に結線された第１～第６の整流回路用ダイオード（21～26）を有している。これらの整流回路用ダイオード（21～26）は、そのカソードを正電圧側電源線（PL）側に向けるとともに、そのアノードを負電圧側電源線（NL）側に向けている。
インバータ回路（30）は、６つ（複数）の第１スイッチング素子（31a～36a）と、６つ（複数）の還流ダイオード（31b～36b）とを有している。６つの第１スイッチング素子（31a～36a）は、ブリッジ結線されている。詳しく説明すると、インバータ回路（30）は、正電圧側電源線（PL）及び負電圧側電源線（NL）間に接続された３つのスイッチングレグを備えている。スイッチングレグは、２つの第１スイッチング素子（31a～36a）が互いに直列に接続されたものである。３つのスイッチングレグの各々において、上アームの第１スイッチング素子（31a～33a）と下アームの第１スイッチング素子（34a～36a）との中点が、圧縮機（2）の各相のコイル（u相、v相、w相のコイル）にそれぞれ接続されている。各第１スイッチング素子（31a～36a）には、還流ダイオード（31b～36b）が１つずつ逆並列に接続されている。インバータ回路（30）は、６つの第１スイッチング素子（31a～36a）のスイッチング動作により、コンバータ回路（20）の出力を交流に変換して圧縮機（2）に供給する。第１スイッチング素子（31a～36a）は、絶縁ゲートバイポーラトランジスタである。
６つの第１スイッチング素子（31a～36a）は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）を含むワイドバンドギャップ半導体を主材料とした素子である。
コンデンサ（41）は、インバータ回路（30）の入力ノード（30a,30b）間に接続され、上記コンバータ回路（20）の出力電圧の脈動を許容する。コンデンサ（41）の容量は、コンバータ回路（20）の出力電圧をほとんど平滑化できないが、インバータ回路（30）のスイッチング動作に起因するリプル電圧を抑制できるように設定されている。ここで抑制されるリプル電圧は、第１スイッチング素子（31a～36a）におけるスイッチング周波数に応じた電圧変動である。
要するに、コンデンサ（41）の容量は、コンバータ回路（20）の出力電圧の脈動を許容し、スイッチング動作に起因するインバータ回路（30）の入力ノード（30a,30b）間の電圧変動を吸収するように設定されている。詳しくは、コンデンサ（41）の容量は、スイッチング周期間におけるコンデンサ（41）の電圧変動を、コンデンサ（41）の電圧の平均値の１／１０以下に抑えるように設定されている。このように、コンバータ回路（20）の出力電圧の脈動を許容する程度に、コンデンサ（41）の容量を小さくできるので、コンデンサ（41）を小型化できる。
ここで、スイッチング周期は、第１スイッチング素子（31a～36a）がオンオフを繰り返す周期である。本実施形態１では、ＰＷＭ制御により第１スイッチング素子（31a～36a）が制御されるので、スイッチング周期は、搬送波のキャリア周期となる。
コンバータ回路（20）の出力電圧を平滑化するための平滑コンデンサとして、従来、電解コンデンサが用いられることがある。一方、本実施形態のコンデンサ（41）の容量値は、この平滑コンデンサの約０．０１～０．１倍である。一例として、コンデンサ（41）は、フィルムコンデンサで構成される。
コンデンサ（41）の容量をＣ、電源電圧をＶａｃ、インバータ回路（30）の最大出力電力をＰｍａｘとしたとき、Ｃは下式を満たすように設定される。
したがって、コンデンサ（41）の電圧には、交流電源（1）から供給される入力交流の周波数に起因する脈動が発生する。交流電源（1）は三相電源であるため、交流電源（1）の周波数に起因する脈動の周波数は、交流電源（1）の周波数の６倍である。
リアクトル（42）は、正電圧側電源線（PL）におけるコンバータ回路（20）の出力ノードとコンデンサ（41）の一端との間に接続されている。このように、リアクトル（42）は、交流電源（1）とコンデンサ（41）との間に設けられている。したがって、コンデンサ（41）には、交流電源（1）からの電流がリアクトル（42）を介して入力される。
電圧検出部（43）は、コンデンサ（41）の電圧、すなわちＤＣリンク電圧を検出する。
過電圧保護回路（50）は、コンデンサ（41）と並列に接続されている。過電圧保護回路（50）は、正電圧側電源線（PL）側から順に互いに直列に接続された第１抵抗（51）及び第２スイッチング素子（52）と、第１抵抗（51）と並列に接続されたダイオード（53）とを有している。第２スイッチング素子（52）は、絶縁ゲートバイポーラトランジスタである。ダイオード（53）のカソードは、正電圧側電源線（PL）に接続され、ダイオード（53）のアノードは、第２スイッチング素子（52）のコレクタに接続されている。第２スイッチング素子（52）の電流容量は、第１スイッチング素子（31a～36a）の電流容量よりも大きい。オン状態での第２スイッチング素子（52）のゲートエミッタ間電圧の絶対値は、オン状態での第１スイッチング素子（31a～36a）のゲートエミッタ間電圧の絶対値よりも大きい。なお、第２スイッチング素子（52）の電流容量を、第１スイッチング素子（31a～36a）の電流容量よりも大きくする一方で、オン状態での第２スイッチング素子（52）のゲートエミッタ間電圧の絶対値を、オン状態での第１スイッチング素子（31a～36a）のゲートエミッタ間電圧の絶対値以下としてもよい。また、オン状態での第２スイッチング素子（52）のゲートエミッタ間電圧の絶対値を、オン状態での第１スイッチング素子（31a～36a）のゲートエミッタ間電圧の絶対値よりも大きくする一方で、第２スイッチング素子（52）の電流容量を、第１スイッチング素子（31a～36a）の電流容量よりも小さくしてもよい。
第２スイッチング素子（52）は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）を含むワイドバンドギャップ半導体を主材料とした素子である。ワイドバンドギャップ半導体は、約２００度の高温でも動作できる。このように、第２スイッチング素子（52）の主材料をワイドバンドギャップ半導体としたので、過電圧保護回路（50）は、比較的小さいサイズながらも、比較的大きいエネルギーを熱に変換できる。
コンデンサ（41）と過電圧保護回路（50）との間の負電圧側電源線（NL）には、第２抵抗（44）が接続されている。
インバータ制御部（60）及び保護回路制御部（70）は、各種素子、マイクロコンピュータおよびメモリ等で構成される。インバータ制御部（60）の出力端子は、インバータ回路（30）における各第１スイッチング素子（31a～36a）のゲート端子と接続されている。
インバータ制御部（60）は、各第１スイッチング素子（31a～36a）のスイッチング動作を制御する。当該制御には、圧縮機（2）の回転速度を所望の回転速度に近づけさせる制御などが含まれる。インバータ制御部（60）は、各相の変調波と所定の三角波である搬送波との比較結果に応じたスイッチング信号により、複数の第１スイッチング素子（31a～36a）を制御するＰＷＭ制御を行う。詳しくは、変調波が搬送波よりも大きければ上アームスイッチング素子（31a～33a）をオンするとともに下アームスイッチング素子（34a～36a）をオフする一方、変調波が搬送波よりも小さければ上アームスイッチング素子（31a～33a）をオフするとともに下アームスイッチング素子（34a～36a）をオンする。
保護回路制御部（70）は、１つの入力端子を有する。この入力端子には、電圧検出部（32）によって検出されたＤＣリンク電圧が入力される。保護回路制御部（70）は、１つの出力端子を有する。この出力端子は、第２スイッチング素子（52）のゲート端子に接続されている。保護回路制御部（70）は、ＤＣリンク電圧が第１閾値（TH1）（図５参照）を超える場合に、第２スイッチング素子（52）をオンする一方、第２スイッチング素子（52）をオンさせた状態で、ＤＣリンク電圧が第１閾値（TH1）よりも小さい第２閾値（TH2）（図５参照）以下となった場合に、第２スイッチング素子（52）をオフする。なお、本実施形態１では、第２閾値（TH2）を第１閾値（TH1）よりも小さくしたが、第１閾値（TH1）と等しくしてもよい。つまり、第２閾値（TH2）は第１閾値（TH1）以下であればよい。
コンバータ回路（20）と、インバータ回路（30）と、コンデンサ（41）と、過電圧保護回路（50）と、インバータ制御部（60）と、保護回路制御部（70）とは、共通の基板（80）に実装されている。なお、コンバータ回路（20）と、インバータ回路（30）と、コンデンサ（41）と、過電圧保護回路（50）と、インバータ制御部（60）と、保護回路制御部（70）とを、複数の基板に分けて実装してもよい。
過電圧保護回路（50）の第２スイッチング素子（52）は、図２～図４に示すように、樹脂製のパッケージ（90）に収容されている。パッケージ（90）は、略長方形板状に形成されている。パッケージ（90）は、その主面の長手方向を、基板（80）の板面に垂直な方向に向け、かつその主面の短手方向及び厚さ方向を、基板（80）の表面に沿う方向とした状態で、基板（80）に接続されている。パッケージ（90）の第１方向としての長手方向の長さ（L1）は、２７ｍｍ以下である。また、パッケージ（90）の上記第１方向に対して垂直な第２方向としての主面の短手方向の長さ（L2）は、２１ｍｍ以下である。また、パッケージ（90）の上記第１方向及び上記第２方向に対して垂直な第３方向としての厚さ方向の長さ（L3）は、５．５ｍｍ以下である。
パッケージ（90）には、３本の端子（91）が接続されている。これら端子（91）は、基板（80）に接続されている。
パッケージ（90）には、ヒートシンクが取り付けられていない。したがって、第２スイッチング素子（52）から放散される熱の略全部は、基板（80）に放散されるか、又は直接大気に放散される。ここで、略全部としたのは、第２スイッチング素子（52）から放散される熱の一部は、リード線等に放散されるからである。また、パッケージ（90）には、放熱に殆ど寄与しない部材が取り付けられていてもよい。
図５は、第１スイッチング素子（31a～36a）の状態、第２スイッチング素子（52）の状態、ＤＣリンク電圧（コンデンサ（41）の電圧）及び第２スイッチング素子（52）を流れる電流を示す。
時刻ｔ０から時刻ｔ１までの間（期間Ｔ１）、インバータ回路（30）はスイッチング動作をしている。この間、ＤＣリンク電圧は、第１閾値（TH1）を下回る値であり、安定している。
時刻ｔ１において、インバータ制御部（60）は、第１スイッチング素子（31a～36a）のスイッチング動作を停止させる。本実施形態１では、スイッチング動作の停止中、インバータ回路（30）のすべての第１スイッチング素子（31a～36a）をオフさせる。すると、圧縮機（2）に蓄えられた磁気エネルギーの回生によって、圧縮機（2）からインバータ回路（30）の入力側に電流が流れ込むとともに、リアクトル（42）に蓄えられた磁気エネルギー等により、交流電源（1）からコンバータ回路（20）の出力側に電流が流れ込み、ＤＣリンク電圧は上昇を開始する。圧縮機（2）からインバータ回路（30）の入力側に電流が流れ込む期間と、交流電源（1）からコンバータ回路（20）の出力側に電流が流れ込む期間とは、リアクトル（42）のインダクタンスによっては、ずれてもよく、重ならなくてもよい。
時刻ｔ２において、ＤＣリンク電圧は、第１閾値（TH1）を超える。保護回路制御部（70）は、これに応じて、第２スイッチング素子（52）をオンする。これにより、交流電源（1）及び圧縮機（2）から第２スイッチング素子（52）に電流が流れる。これにより、第１抵抗（51）にエネルギーが消費され、コンデンサ（41）の電圧の上昇が抑制される。交流電源（1）から第２スイッチング素子（52）に流れる電流には、リアクトル（42）に蓄えられた磁気エネルギーにより、交流電源（1）から第２スイッチング素子（52）に流れる電流も含まれる。第２スイッチング素子（52）をオンした直後、時刻ｔ２から時刻ｔ３までの間、ＤＣリンク電圧の上昇スピードは徐々に低減するが、引き続き上昇する。この間、第２スイッチング素子（52）を流れる電流が、圧縮機（2）からインバータ回路（30）の入力側に流れ込む電流と、交流電源（1）からコンバータ回路（20）の出力側に流れ込む電流との和よりも小さい状態となっている。時刻ｔ２において第２スイッチング素子（52）を流れる電流（I1）は、第１閾値（TH1）を放電抵抗値（過電圧保護回路（50）の抵抗）で割った値となる。交流電源（1）からコンバータ回路（20）の出力側に流れ込む電流には、リアクトル（42）に蓄えられた磁気エネルギー等により、交流電源（1）から第２スイッチング素子（52）に流れる電流である。
時刻ｔ３において、ＤＣリンク電圧は下降を開始する。時刻ｔ３から時刻ｔ４の間、第２スイッチング素子（52）を流れる電流が、圧縮機（2）からインバータ回路（30）の入力側に流れ込む電流と、交流電源（1）からコンバータ回路（20）の出力側に流れ込む電流との和よりも大きい状態となっている。
時刻ｔ４において、ＤＣリンク電圧が第２閾値（TH2）以下となると、保護回路制御部（70）は、第２スイッチング素子（52）をオフする。これにより、第２スイッチング素子（52）を電流が流れなくなるので、交流電源（1）及び圧縮機（2）からコンデンサ（41）に電流が流れ、ＤＣリンク電圧が上昇する。時刻ｔ４において第２スイッチング素子（52）を流れる電流（I2）は、第２閾値（TH2）を放電抵抗値（過電圧保護回路（50）の抵抗）で割った値となる。
時刻ｔ５において、ＤＣリンク電圧が再び第１閾値（TH1）を超えると、第２スイッチング素子（52）がオンしてＤＣリンク電圧が低下する。
その後、時刻ｔ６において、ＤＣリンク電圧が第２閾値（TH2）以下となると、保護回路制御部（70）は、第２スイッチング素子（52）をオフする。これにより、第２スイッチング素子（52）を電流が流れなくなるので、交流電源（1）及び圧縮機（2）からコンデンサ（41）に電流が流れ、ＤＣリンク電圧が上昇する。圧縮機（2）及びリアクトル（42）に蓄えられた磁気エネルギーがなくなると、時刻ｔ７からＤＣリンク電圧が一定になる。
図５では、圧縮機（2）及び交流電源（1）からコンデンサ（41）に電流が流れ込む期間において、コンデンサ（41）の電圧が第１閾値（TH1）を超える場合にも、保護回路制御部（70）が第２スイッチング素子（52）をオンしている。図５では図示していないが、圧縮機（2）からコンデンサ（41）に電流が流れ込んでいないが、交流電源（1）からコンデンサ（41）に流れ込んでいる期間において、コンデンサ（41）の電圧が第１閾値（TH1）を超える場合にも、保護回路制御部（70）は第２スイッチング素子（52）をオンする。なお、圧縮機（2）からコンデンサ（41）に電流が流れ込んでいないが、交流電源（1）からコンデンサ（41）に流れ込んでいる期間には、コンデンサ（41）の電圧が第１閾値（TH1）を超えても、保護回路制御部（70）が第２スイッチング素子（52）をオンしないようにしてもよい。
また、図５の動作では、圧縮機（2）からインバータ回路（30）の入力側に電流が流れ込み、かつ交流電源（1）からコンバータ回路（20）の出力側に電流が流れ込む状態で保護回路制御部（70）が第２スイッチング素子（52）を最初にオンした直後に、第２スイッチング素子（52）を流れる電流が、圧縮機（2）からインバータ回路（30）の入力側に流れ込む電流と、交流電源（1）からコンバータ回路（20）の出力側に流れ込む電流との和よりも小さい状態となった。しかし、圧縮機（2）に蓄えられた磁気エネルギーが比較的小さい状態で第１スイッチング素子（31a～36a）のスイッチング動作が停止した場合には、保護回路制御部（70）が第２スイッチング素子（52）を最初にオンした直後に、第２スイッチング素子（52）を流れる電流が、圧縮機（2）からインバータ回路（30）の入力側に流れ込む電流と、交流電源（1）からコンバータ回路（20）の出力側に流れ込む電流との和よりも小さくならない。
本実施形態１では、第２スイッチング素子（52）の平均損失をＰｏ、第２スイッチング素子（52）及びパッケージ（90）の間の熱抵抗をＲｔｈ、第２スイッチング素子（52）のジャンクション最大定格温度をＴｊ、複数の第１スイッチング素子（31a～36a）のスイッチング動作中におけるパッケージ（90）周辺の最高雰囲気温度をＴａ、第２スイッチング素子（52）に継続してオンオフ動作をさせる時間をｔ、パッケージ（90）の熱容量をＣｔｈとしたときに、以下の式（１）及び式（２）が成り立つ。ここでオンオフ動作とは、コンデンサ（41）の電圧値と第１閾値（TH1）及び第２閾値（TH2）との比較結果に基づいて、第２スイッチング素子（52）をオンオフする動作である。当該オンオフ動作をさせない期間、第２スイッチング素子（52）はオフする。
Ｐｏ＊Ｒｔｈ＞Ｔｊ－Ｔａ ・・・（１）
Ｔｊ－Ｔａ＞Ｐｏ＊Ｒｔｈ＊（１－ｅｘｐ[－ｔ／（Ｒｔｈ＊Ｃｔｈ）]） ・・・（２）
図６において、Ｇ１は、パッケージ（90）の熱容量を、第１の熱容量に設定したときの上記式（２）の右辺の値を示すグラフであり、Ｇ２は、Ｇ１は、パッケージ（90）の熱容量を、第２の熱容量に設定したときの上記式（２）の右辺の値を示すグラフであり、Ｇ３は、パッケージ（90）の熱容量を、第３の熱容量に設定したときの上記式（２）の右辺の値を示すグラフである。第１の熱容量をＣｔｈ１、第２の熱容量をＣｔｈ２、第３の熱容量をＣｔｈ３としたとき、Ｃｔｈ１＜Ｃｔｈ２＜Ｃｔｈ３である。Ｇ４は、式（２）の左辺の値、すなわちＴｊ－Ｔａである。第２スイッチング素子（52）は、式（２）が成り立つとき、すなわち図６中、太線の四角で囲んだ期間のみにオンオフ動作を行う。したがって、式（２）が成り立たない場合にも第２スイッチング素子（52）をオンする場合に比べ、第２スイッチング素子（52）に継続してオンオフ動作をさせる時間を短くできるので、第２スイッチング素子（52）の熱破壊を抑制できる。
また、本実施形態１において、コンデンサ（41）の容量をＣ、コンデンサ（41）の耐電圧をＶｃ１、第１スイッチング素子（31a～36a）のスイッチング動作中のコンデンサ（41）のピーク電圧をＶｃ２、圧縮機（2）に蓄えられる最大の磁気エネルギーをＥｍ、リアクトル（42）に蓄えられる最大の磁気エネルギーをＥｒとした場合に、下式（３）が成り立つ。
Ｃ（Ｖｃ１２－Ｖｃ２２）／２＜Ｅｍ＋Ｅｒ ・・・（３）
ここで、圧縮機（2）のモータのインダクタンスをＬｍ、モータ停止時における最大のモータ電流（例えば、過電流閾値に相当する電流）をＩｍとしたとき、圧縮機（2）に蓄えられる最大の磁気エネルギーＥｍは、以下の式（４）によって表される。
Ｅｍ ＝ （１／２）＊Ｌｍ＊Ｉｍ２ ・・・（４）
また、リアクトル（42）のインダクタンスをＬｒ、モータ停止時にリアクトル（42）に流れる最大電流（例えば、圧縮機（2）の負荷が最大という条件下で、電源電流の瞬時値が最大になるタイミングの電流）をＩｒとしたとき、リアクトル（42）に蓄えられる最大の磁気エネルギーＥｒは、以下の式（５）によって表される。
Ｅｒ ＝ （１／２）＊Ｌｒ＊Ｉｒ２ ・・・（５）
本実施形態１において、コンデンサ（41）の電圧は、インバータ回路（30）の入力ノード（30a,30b）間の電圧はほぼ等しい。本実施形態１において、コンデンサ（41）の容量をＣ、インバータ回路（30）の入力ノード（30a,30b）間に印可可能な電圧の最大値をＶｃ１、第１スイッチング素子（31a～36a）のスイッチング動作中の上記入力ノード（30a,30b）間のピーク電圧をＶｃ２、圧縮機（2）に蓄えられる最大の磁気エネルギーをＥｍ、リアクトル（42）に蓄えられる最大の磁気エネルギーをＥｒとした場合も、下式（６）が成り立つ。ここで、インバータ回路（30）の入力ノード（30a,30b）間に印可可能な電圧とは、コンバータ回路（20）、インバータ回路（30）、コンデンサ（41）、及び過電圧保護回路（50）のいずれも破壊しない電圧の限界値であり、すなわちコンバータ回路（20）、インバータ回路（30）、コンデンサ（41）、及び過電圧保護回路（50）の耐電圧の最低値である。
Ｃ（Ｖｃ１２－Ｖｃ２２）／２＜Ｅｍ＋Ｅｒ ・・・（６）
本実施形態１では、式（３）及び式（６）が成り立つにもかかわらず、第２スイッチング素子（52）の制御によって第１抵抗（51）にエネルギーを消費させることで、コンデンサ（41）を過電圧から保護できる。
したがって、本実施形態１によれば、インバータ回路（30）のスイッチング動作停止時に、圧縮機（2）のインダクタンス成分に蓄えられた磁気エネルギーとリアクトル（42）に蓄えられた磁気エネルギーを、第２スイッチング素子（52）の制御によって第１抵抗（51）に消費させることで、コンデンサ（41）を過電圧から保護できる。したがって、磁気エネルギーを吸収させるためのコンデンサを過電圧保護回路（50）に別途設けなくてもよいので、省スペース化を実現できる。また、第２スイッチング素子（52）の制御によってエネルギーを第１抵抗（51）に急速に消費させることができるので、インバータ回路（30）のスイッチング動作停止時の第２スイッチング素子（52）の駆動時間を短縮し、第２スイッチング素子（52）の温度上昇を抑制できる。したがって、第２スイッチング素子（52）を収容するパッケージ（90）にヒートシンクを取り付けなくてもよく、省スペース化を実現できる。
また、パッケージ（90）にヒートシンクを取り付けていないので、取り付けた場合に比べ、パッケージ（90）を基板（80）のより小さいスペースに実装することが可能になる。また、パッケージ（90）の実装に必要なスペースが小さくなるので、第１抵抗（51）をパッケージ（90）と共通の基板（80）に実装しやすい。また、第１抵抗（51）の熱を基板（80）に逃すことができる。
また、パッケージ（90）の長手方向の長さ（L1）を、２７ｍｍ以下とし、パッケージ（90）の主面の短手方向の長さ（L2）を、２１ｍｍ以下とし、パッケージ（90）の厚さ方向の長さ（L3）を、５．５ｍｍ以下としたので、第２スイッチング素子（52）を含む複数の電子部品を基板（80）に比較的高密度に実装することができる。
また、第２スイッチング素子（52）の電流容量を、第１スイッチング素子（31a～36a）の電流容量よりも大きくしたので、インバータ回路（30）のスイッチング動作の停止時に、第１抵抗（51）に比較的大きい電流を流し、エネルギーを急速に消費させることができる。したがって、インバータ回路（30）のスイッチング動作停止時の第２スイッチング素子（52）の駆動時間を短縮し、第２スイッチング素子（52）の温度上昇をより確実に抑制できる。
また、オン状態での第２スイッチング素子（52）のゲートエミッタ間電圧の絶対値を、オン状態での第１スイッチング素子（31a～36a）のゲートエミッタ間電圧の絶対値よりも大きくしたので、第２スイッチング素子（52）の導通損失及びスイッチング損失が小さくなり、インバータ回路（30）のスイッチング動作の停止時に、第１抵抗（51）に比較的大きい電流を流し、エネルギーを急速に消費させることが容易になる。したがって、インバータ回路（30）のスイッチング動作停止時の第２スイッチング素子（52）の駆動時間を短縮し、第２スイッチング素子（52）の温度上昇をより確実に抑制できる。
また、圧縮機（2）からインバータ回路（30）の入力側に電流が流れ込み、交流電源（1）からコンバータ回路（20）の出力側に電流が流れ込む状態で保護回路制御部（70）が第２スイッチング素子（52）を最初にオンした直後に、第２スイッチング素子（52）を流れる電流が、圧縮機（2）からインバータ回路（30）の入力側に流れ込む電流と、交流電源（1）からコンバータ回路（20）の出力側に流れ込む電流との和よりも小さくなるように、第１抵抗（51）の抵抗値を大きく設定できる。また、第１抵抗（51）の抵抗値を大きく設定することにより、第２スイッチング素子（52）を流れる電流を小さくし、導通損失を低減できる。また、第２スイッチング素子（52）を流れる電流を小さくすることにより、コンデンサ（41）の電圧値が第１閾値（TH1）を通過する回数、すなわち第２スイッチング素子（52）のスイッチング回数を減らし、スイッチング損失を低減できる。
また、負荷（2）を、回生エネルギーの比較的小さい圧縮機としたので、インバータ回路（30）のスイッチング動作停止時に、第２スイッチング素子（52）の制御により、第１抵抗（51）に回生エネルギーを比較的短時間で消費させやすい。したがって、パッケージ（90）にヒートシンクを取り付けなくても、第２スイッチング素子（52）の温度上昇を抑制しやすい。
また、第２スイッチング素子（52）の主材料を、ワイドバンドギャップ半導体以外の半導体とした場合に比べ、第２スイッチング素子（52）を高温で動作させることができる。
（実施形態２）
図７は、実施形態２の図１相当図である。本実施形態２では、交流電源（1）が、単相交流電源である。また、コンバータ回路（20）が、第１～第４の整流回路用ダイオード（21～24）だけを有している。また、リアクトル（42）が、交流電源（1）と、コンバータ回路（20）の一方の入力端子との間に接続されている。この場合、電源電圧の周波数に応じたＤＣリンク電圧の脈動成分は、電源電圧の周波数に対して約２倍の周波数である。また、ＤＣリンク電圧は、その最大値がその最小値の２倍以上になるように、脈動する。
その他の構成及び動作は、実施形態１と同じであるのでその詳細な説明を省略する。
（その他の実施形態）
上記実施形態１，２では、パッケージ（90）の主面の長手方向を、基板（80）の板面に垂直な方向に向けたが、図８に示すように、パッケージ（90）の主面を基板（80）に対向させるように、パッケージ（90）を基板（80）に接続してもよい。
また、上記実施形態１，２では、第１スイッチング素子（31a～36a）、及び第２スイッチング素子（52）を絶縁ゲートバイポーラトランジスタとしたが、絶縁ゲート電界効果トランジスタとしてもよい。この場合、オン状態での第２スイッチング素子（52）のゲートソース間電圧の絶対値を、オン状態での第１スイッチング素子（31a～36a）のゲートソース間電圧の絶対値よりも大きく設定することにより、インバータ回路（30）のスイッチング動作停止時の第２スイッチング素子（52）の駆動時間を短縮し、第２スイッチング素子（52）の温度上昇をより確実に抑制できる。
上記実施形態１，２では、スイッチング動作の停止中、インバータ回路（30）のすべての第１スイッチング素子（31a～36a）をオフさせたが、６つの第１スイッチング素子（31a～36a）のうち、圧縮機（2）から回生されるエネルギーによって電流が流れる還流ダイオード（31b～36b）と並列に接続された第１スイッチング素子（31a～36a）をオンしてもよい。
以上、実施形態を説明したが、特許請求の範囲の趣旨及び範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。また、以上の実施形態及び変形例は、本開示の対象の機能を損なわない限り、適宜組み合わせたり、置換したりしてもよい。
本開示は、交流電源から出力される交流を変換する電力変換装置として有用である。
１ 交流電源
２ 圧縮機（負荷）
１０ 電力変換装置
２０ コンバータ回路
３０ インバータ回路
３０ａ，３０ｂ 入力ノード
３１ａ～３６ａ 第１スイッチング素子
４１ コンデンサ
４２ リアクトル
５０ 過電圧保護回路
５１ 第１抵抗
５２ 第２スイッチング素子
７０ 保護回路制御部
８０ 基板
９０ パッケージ
９１ 端子
Ｌ１，Ｌ２，Ｌ３ 長さ
ＴＨ１ 第１閾値
ＴＨ２ 第２閾値

Claims (11)

  1. 交流電源（1）から出力される交流を直流に変換するコンバータ回路（20）と、
    複数の第１スイッチング素子（31a～36a）を有し、当該複数の第１スイッチング素子（31a～36a）のスイッチング動作により、上記コンバータ回路（20）の出力を交流に変換して負荷（2）に供給するインバータ回路（30）と、
    上記インバータ回路（30）の入力ノード（30a,30b）間に接続され、上記コンバータ回路（20）の出力電圧の脈動を許容するコンデンサ（41）とを備えた電力変換装置であって、
    互いに直列に接続された抵抗（51）及び第２スイッチング素子（52）を有し、上記コンデンサ（41）と並列に接続された過電圧保護回路（50）と、
    上記第２スイッチング素子（52）を収容するパッケージ（90）と、
    上記負荷（2）から上記インバータ回路（30）の入力側に電流が流れ込む期間において、上記コンデンサ（41）の電圧が所定の第１閾値（TH1）を超える場合に、上記第２スイッチング素子（52）をオンする制御部（70）とをさらに備え、
    上記パッケージ（90）には、ヒートシンクが取り付けられておらず、
    上記負荷（2）から上記インバータ回路（30）の入力側に電流が流れ込む状態で上記制御部（70）が上記第２スイッチング素子（52）を最初にオンした直後に、上記第２スイッチング素子（52）を流れる電流が、上記負荷（2）から上記インバータ回路（30）の入力側に流れ込む電流と、上記交流電源（1）から上記コンバータ回路（20）の出力側に流れ込む電流との和よりも小さい状態となることを特徴とする電力変換装置。
  2. 交流電源（1）から出力される交流を直流に変換するコンバータ回路（20）と、
    複数の第１スイッチング素子（31a～36a）を有し、当該複数の第１スイッチング素子（31a～36a）のスイッチング動作により、上記コンバータ回路（20）の出力を交流に変換して負荷（2）に供給するインバータ回路（30）と、
    上記インバータ回路（30）の入力ノード（30a,30b）間に接続され、上記コンバータ回路（20）の出力電圧の脈動を許容するコンデンサ（41）とを備えた電力変換装置であって、
    互いに直列に接続された抵抗（51）及び第２スイッチング素子（52）を有し、上記コンデンサ（41）と並列に接続された過電圧保護回路（50）と、
    上記第２スイッチング素子（52）を収容するパッケージ（90）と、
    上記負荷（2）から上記インバータ回路（30）の入力側に電流が流れ込む期間において、上記コンデンサ（41）の電圧が所定の第１閾値（TH1）を超える場合に、上記第２スイッチング素子（52）をオンする制御部（70）とをさらに備え、
    上記パッケージ（90）には、ヒートシンクが取り付けられておらず、
    上記制御部（70）は、上記コンデンサ（41）の電圧が上記第１閾値（TH1）を超える場合に、上記第２スイッチング素子（52）をオンし、上記コンデンサ（41）の電圧が上記第１閾値（TH1）以下である所定の第２閾値（TH2）以下である場合に、上記第２スイッチング素子（52）をオフし、
    上記第２スイッチング素子（52）の平均損失をＰｏ、上記第２スイッチング素子（52）及び上記パッケージ（90）の間の熱抵抗をＲｔｈ、上記第２スイッチング素子（52）のジャンクション最大定格温度をＴｊ、上記複数の第１スイッチング素子（31a～36a）のスイッチング動作中における上記パッケージ（90）周辺の最高雰囲気温度をＴａ、上記第２スイッチング素子（52）に継続してオンオフ動作をさせる時間をｔ、上記パッケージ（90）の熱容量をＣｔｈとしたときに、
    以下の式（１）及び式（２）が成り立つことを特徴とする電力変換装置。
    Ｐｏ＊Ｒｔｈ＞Ｔｊ－Ｔａ ・・・（１）
    Ｔｊ－Ｔａ＞Ｐｏ＊Ｒｔｈ＊（１－ｅｘｐ[－ｔ／（Ｒｔｈ＊Ｃｔｈ）]） ・・・（２）
  3. 請求項１又は２に記載の電力変換装置において、
    上記パッケージ（90）には、端子（91）が接続され、
    上記端子（91）は、基板（80）に接続されていることを特徴とする電力変換装置。
  4. 請求項３に記載の電力変換装置において、
    上記パッケージ（90）の第１方向の長さ（L1）が２７ｍｍ以下であり、上記パッケージ（90）の上記第１方向に対して垂直な第２方向の長さ（L2）が２１ｍｍ以下であり、かつ上記パッケージ（90）の上記第１方向及び上記第２方向に対して垂直な第３方向の長さ（L3）が５．５ｍｍ以下であることを特徴とする電力変換装置。
  5. 請求項１又は２に記載の電力変換装置において、
    上記第２スイッチング素子（52）の電流容量は、上記第１スイッチング素子（31a～36a）の電流容量よりも大きいことを特徴とする電力変換装置。
  6. 請求項１又は２に記載の電力変換装置において、
    上記第１スイッチング素子（31a～36a）、及び上記第２スイッチング素子（52）は、絶縁ゲートバイポーラトランジスタ又は絶縁ゲート電界効果トランジスタであり、
    オン状態での上記第２スイッチング素子（52）のゲートエミッタ間電圧、又はゲートソース間電圧の絶対値は、オン状態での上記第１スイッチング素子（31a～36a）のゲートエミッタ間電圧、又はゲートソース間電圧の絶対値よりも大きいことを特徴とする電力変換装置。
  7. 請求項１又は２に記載の電力変換装置において、
    上記交流電源（1）と上記コンデンサ（41）との間には、リアクトル（42）が設けられ、
    上記コンデンサ（41）の容量をＣ、上記インバータ回路（30）の入力ノード（30a,30b）間に印可可能な電圧の最大値をＶｃ１、上記スイッチング動作中の上記入力ノード（30a,30b）間のピーク電圧をＶｃ２、上記負荷（2）に蓄えられる最大の磁気エネルギーをＥｍ、上記リアクトル（42）に蓄えられる最大の磁気エネルギーをＥｒとした場合に、下式（３）が成り立つことを特徴とする電力変換装置。
    Ｃ（Ｖｃ１２－Ｖｃ２２）／２＜Ｅｍ＋Ｅｒ ・・・（３）
  8. 請求項１又は２に記載の電力変換装置において、
    上記交流電源（1）と上記コンデンサ（41）との間には、リアクトル（42）が設けられ、
    上記コンデンサ（41）の容量をＣ、上記コンデンサ（41）の耐電圧をＶｃ１、上記スイッチング動作中の上記コンデンサ（41）のピーク電圧をＶｃ２、上記負荷（2）に蓄えられる最大の磁気エネルギーをＥｍ、上記リアクトル（42）に蓄えられる最大の磁気エネルギーをＥｒとした場合に、下式（４）が成り立つことを特徴とする電力変換装置。
    Ｃ（Ｖｃ１２－Ｖｃ２２）／２＜Ｅｍ＋Ｅｒ ・・・（４）
  9. 請求項１又は２に記載の電力変換装置において、
    上記抵抗（51）は、基板（80）に実装されていることを特徴とする電力変換装置。
  10. 請求項１又は２に記載の電力変換装置において、
    上記負荷（2）は、圧縮機（2）であることを特徴とする電力変換装置。
  11. 請求項１又は２に記載の電力変換装置において、
    上記第２スイッチング素子（52）は、ワイドバンドギャップ半導体を主材料とした素子であることを特徴とする電力変換装置。
JP2023139468A 2023-08-30 2023-08-30 電力変換装置 Active JP7492180B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023139468A JP7492180B1 (ja) 2023-08-30 2023-08-30 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023139468A JP7492180B1 (ja) 2023-08-30 2023-08-30 電力変換装置

Publications (1)

Publication Number Publication Date
JP7492180B1 true JP7492180B1 (ja) 2024-05-29

Family

ID=91194232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023139468A Active JP7492180B1 (ja) 2023-08-30 2023-08-30 電力変換装置

Country Status (1)

Country Link
JP (1) JP7492180B1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229372A (ja) 2010-03-31 2011-11-10 Toshiba Corp 電気車制御装置
JP2014042382A (ja) 2012-08-21 2014-03-06 Denso Corp スイッチングモジュール
WO2014136271A1 (ja) 2013-03-08 2014-09-12 株式会社東芝 車両用電力変換装置
JP2015216717A (ja) 2014-05-08 2015-12-03 トヨタ自動車株式会社 電力変換器
JP2019146374A (ja) 2018-02-21 2019-08-29 株式会社日立産機システム 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229372A (ja) 2010-03-31 2011-11-10 Toshiba Corp 電気車制御装置
JP2014042382A (ja) 2012-08-21 2014-03-06 Denso Corp スイッチングモジュール
WO2014136271A1 (ja) 2013-03-08 2014-09-12 株式会社東芝 車両用電力変換装置
JP2015216717A (ja) 2014-05-08 2015-12-03 トヨタ自動車株式会社 電力変換器
JP2019146374A (ja) 2018-02-21 2019-08-29 株式会社日立産機システム 電力変換装置

Similar Documents

Publication Publication Date Title
US8456218B2 (en) Half-bridge circuits employing normally on switches and methods of preventing unintended current flow therein
US5055990A (en) Snubber circuit for power conversion semiconductor elements and assembly thereof
US11355477B2 (en) Power semiconductor module and power conversion device
JP5741565B2 (ja) 半導体モジュール
JP4594477B2 (ja) 電力半導体モジュール
WO2011111262A1 (ja) パワー半導体モジュール、電力変換装置および鉄道車両
US6657874B2 (en) Semiconductor converter circuit and circuit module
JP2002247862A (ja) 電力変換装置
WO2006003936A1 (ja) スナバ回路及びスナバ回路を有するパワー半導体装置
US6169672B1 (en) Power converter with clamping circuit
JP5863442B2 (ja) 半導体モジュール
JP2021068803A (ja) 半導体モジュール及び電力変換装置
AU2014297873A1 (en) Semiconductor device and power conversion device
JP7492180B1 (ja) 電力変換装置
AU2020214609B2 (en) Power conversion device
JP5733138B2 (ja) インバータ装置
JP6884645B2 (ja) 電力変換装置
JP6998104B2 (ja) 電力変換装置
WO2024040609A1 (zh) 电机驱动器和电机驱动***
WO2024092409A1 (en) Motor driver and motor driving system
US20230261562A1 (en) Power conversion device and control method thereof
WO2022244361A1 (ja) ゲート駆動回路、電力変換装置
JP2018107893A (ja) パワーコントロールユニット
EP0910161A1 (en) Power converter
JP6690777B2 (ja) 主変換回路、電力変換装置及び移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230830

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240429

R150 Certificate of patent or registration of utility model

Ref document number: 7492180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150