JP7485746B2 - 発振回路及びデューティサイクル自動較正方法 - Google Patents

Description

本開示は、電子発振器に関する。より詳細には、本開示は、発振回路及びデューティサイクル自動較正方法に関する。

従来の水晶発振システム（例えば、ピアス発振器）は、増幅器と水晶振動子（quartz crystal）を含み、これらは互いに協働して発振信号を生成する。発振信号のデューティサイクルを５０％に保つために、通常、増幅器の入力ノードは固定電圧にバイアスされている。半導体製造プロセスの進歩に伴い、高速・高周波回路の実現に向け、トランジスタの小型化が進んでいる。しかし、高度な製造プロセスで製造された水晶発振システムでは、そのトランジスタのゲートリークが大きく、増幅器の入力端子が固定電圧からずれ、発振信号のデューティサイクルが５０％から外れてしまうことがある。

発振信号の周波数を上げるために使用される周波数二倍器が、増幅器の出力端子に結合されていてもよい。ある状況では、周波数二倍器は、発振信号のデューティサイクルを較正することができる。それにも関わらず、発振信号のデューティサイクルの偏差が大きくなると、周波数二倍器は、通常、較正の能力を向上させるために、より複雑な構造を必要とし、これは、全体の回路面積の増加をもたらすだけでなく、より多くのノイズを導入してしまう。したがって、このような較正方法は、高度な製造プロセスで作られた水晶発振システムには適用できない。

なお、本発明に関して記載すべき先行技術文献はない。出願人が知っている先行技術が文献公知発明に係るものではないからである。

本開示は、発振回路の増幅器の入力端子の直流バイアス電圧を自動的に較正することを目的とする。

本開示は、増幅器と、帰還抵抗と、第１のスイッチ回路とを含む発振回路を提供する。増幅器は、入力端子と出力端子とを含み、入力端子から受信した発振信号を反転及び増幅して、出力端子に出力発振信号を供給するように構成される。帰還抵抗は、入力端子と出力端子との間に結合される。第１のスイッチ回路は、帰還抵抗と並列に結合され、（１）発振信号の入力電圧が出力発振信号の出力電圧より少なくとも第１の閾値だけ高い状況、及び、（２）出力電圧が入力電圧より少なくとも第２の閾値だけ高い状況、のうちの１つの状況で入力端子と出力端子とを互いに導通するよう構成される。さらに、第１のスイッチ回路は、帰還抵抗の抵抗値よりも小さい第１のオン抵抗値を有する。

本開示は、デューティサイクル自動較正方法を提供する。この方法は、増幅器の入力端子によって発振信号を受信する動作と、増幅器によって発振信号を反転増幅し、増幅器の出力端子に出力発振信号を提供する動作と、（１）発振信号の入力電圧が出力発振信号の出力電圧より少なくとも第１の閾値だけ高い状況、及び（２）出力電圧が入力電圧より少なくとも第２の閾値だけ高い状況、のうちの１つの状況で入力端子と出力端子の間に結合された第１のスイッチ回路を導通する動作とを含んでいる。さらに、入力端子と出力端子との間に帰還抵抗が結合され、第１のスイッチ回路は、帰還抵抗の抵抗値よりも小さい第１のオン抵抗値を有する。

本開示によれば、発振回路の増幅器の入力端子の直流バイアス電圧を自動的に較正できる。また、発振信号と出力発振信号とが同様の電圧レベルのときに較正動作を無効化して追加のノイズの取り込みを回避できる。

前述の一般的な説明と以下の詳細な説明は、いずれも例示によるものであり、請求される開示のさらなる説明の提供を意図するものであることを理解されたい。

図１は、本開示の一実施形態に係る発振システムの簡略化された機能ブロック図である。 図２は、本開示の一実施形態に係るスイッチ回路の模式図である。 図３は、本開示の一実施形態に係るスイッチ回路の模式図である。 図４は、本開示の一実施形態に係るスイッチ回路の概略図である。 図５は、本開示の実施形態に係る入力端子と出力端子との間の総抵抗値を示す模式図である。 図６は、本開示の一実施形態に係るスイッチ回路の模式図である。 図７は、本開示の一実施形態に係るスイッチ回路の模式図である。 図８は、本開示の一実施形態に係るスイッチ回路の概略図である。 図９は、本開示の実施形態に係る入力端子と出力端子との間の総抵抗値を示す模式図である。 図１０は、本開示の一実施形態に係る発振システムの簡略化された機能ブロック図である。 図１１は、本開示の一実施形態に係るスイッチ回路の模式図である。 図１２は、本開示の実施形態に係る入力端子と出力端子との間の総抵抗値を示す模式図である。 図１３は、本開示の一実施形態に係るデューティサイクル自動較正方法のフローチャートである。

これより、本開示の本実施形態を詳細に参照し、その例を添付の図面に示す。可能な限り、図面及び説明において、同一又は同様の部品を参照するために同一の参照番号を使用する。

図１は、本開示の一実施形態に係る発振システム１の簡略化された機能ブロック図である。発振システム１は、発振回路１０と、第１のピンＰ１と、第２のピンＰ２と、水晶振動子Ｑｚと、第１のキャパシタＣ１と、第２のキャパシタＣ２とを備える。発振回路１０は、水晶振動子Ｑｚから受信した水晶発振信号Ｃｒに基づいて出力発振信号Ｏｕを生成するように、水晶振動子Ｑｚを用いたフィードバック系を形成するように構成されている。なお、簡略化のため、発振システム１の他の機能ブロックは図１に示していない。

発振回路１０は、第１のピンＰ１を介して水晶振動子Ｑｚの第１の端子及び第１のキャパシタＣ１と結合されるように構成され、第２のピンＰ２を介して水晶振動子Ｑｚの第２の端子及び第２のキャパシタＣ２と結合されるように構成される。いくつかの実施形態において、発振回路１０はチップに封入されるものであってもよく、第１のピンＰ１及び第２のピンＰ２は、チップの接続パッドであってもよい。発振回路１０は、増幅器１１と、スイッチ回路１２と、帰還抵抗Ｒｆを備える。増幅器１１は、第１のピンＰ１及び第２のピンＰ２とそれぞれ結合されるように構成された入力端子ＸＩ及び出力端子ＸＯを備える。入力端子ＸＩは、第１のピンＰ１を介して水晶振動子Ｑｚから水晶発振信号Ｃｒを受信するように構成される。増幅器１１は、水晶発振信号Ｃｒを増幅及び反転して出力端子ＸＯに出力発振信号Ｏｕを供給するように構成され、この出力発振信号Ｏｕが第２のピンＰ２を介して水晶振動子Ｑｚに伝達される。

本実施形態では、増幅器１１は、トランジスタＴｎとトランジスタＴｐとを備えるインバータによって実現されるが、本開示はこれに限定されない。増幅器１１は、いくつかの実施形態において、様々な反転増幅器によって実現されるものであってもよい。トランジスタＴｎは、接地ノードと出力端子ＸＯとの間に結合され、このとき、接地ノードは、接地電圧を供給するものであってもよい。トランジスタＴｐは、電源ノードと出力端子ＸＯとの間に結合され、電源ノードは、動作電圧ＶＤＤを提供するように構成される。さらに、トランジスタＴｐ及びＴｎの制御端子は、入力端子ＸＩと結合される。

帰還抵抗Ｒｆは、入力端子ＸＩと出力端子ＸＯとの間に結合され、トランジスタＴｐ及びトランジスタＴｎを線形領域でバイアスするように、入力端子ＸＩの直流（ＤＣ）バイアス電圧（破線で表される）を設定する負帰還を提供するように構成される。直流バイアス電圧は、出力端子ＸＯの直流バイアス電圧と同じ動作電圧ＶＤＤの半分（ＶＤＤ／２）であってもよく、したがって、出力発振信号Ｏｕは５０％のデューティサイクルを有するが、本開示はこれに限定されるものではない。発振回路１０は、発振を開始するために、第１のキャパシタＣ１及び第２のキャパシタＣ２によって提供される正帰還を必要とし、したがって、帰還抵抗Ｒｆは、正帰還が相殺されないように負帰還を緩和するために、比較的大きな抵抗を有するものであってもよい。いくつかの実施形態では、帰還抵抗Ｒｆは、１００万Ω～１０００万Ωの抵抗範囲を有するものであってもよい。

図１に示すように、水晶発振信号Ｃｒと出力発振信号Ｏｕは、互いにほぼ逆の位相を持つ。水晶発振信号Ｃｒの正の半周期において、トランジスタＴｎは導通し、リーク電流Ｌｎを有していてもよい。同様に、水晶発振信号Ｃｒの負の半周期において、トランジスタＴｐは、リーク電流Ｌｐを有していてもよい。このようなリーク電流Ｌｎ、Ｌｐにより、入力端子ＸＩの直流バイアス電圧がそれぞれ減少及び増加し、動作電圧ＶＤＤの半分から乖離する場合がある。入力端子ＸＩと出力端子ＸＯとの間に結合され、帰還抵抗Ｒｆと並列に結合されたスイッチ回路１２は、入力端子ＸＩの直流バイアス電圧を動作電圧ＶＤＤの半分で安定させることが可能である。

水晶発振信号Ｃｒの電圧（例えば図１の正弦波、以下「入力電圧Ｖｉｎ」という）は入力端子ＸＩの直流バイアス電圧に基づいて振れ、出力発振信号Ｏｕの電圧（例えば図１の矩形波、以下「出力電圧Ｖｏｕｔ」という）は出力端子ＸＯの直流バイアス電圧に基づいて振れるものであってもよい。スイッチ回路１２は、（１）入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも少なくとも第１の閾値Ｖｔｈａ（図５に図示）だけ高い状況、及び（２）出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも少なくとも第２の閾値Ｖｔｈｂ（図９に図示）だけ高い状況、のいずれかにおいて導通するように、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差を検出するものであってもよい。第１の状況で導通するスイッチ回路１２は、リーク電流Ｌｎに起因する電圧偏差を較正することが可能である。一方、スイッチ回路１２が第２の状況で導通するように設計されている場合、スイッチ回路１２は、リーク電流Ｌｐに起因する電圧偏差を較正することが可能である。

具体的には、スイッチ回路１２を導通させると、導通したスイッチ回路１２は、帰還抵抗Ｒｆと並列に結合された等価抵抗として動作する。スイッチ回路１２は、入力端子ＸＩと出力端子ＸＯとの間の総抵抗値Ｒｔ（図５及び図９に図示）を小さくするために、オン抵抗値が帰還抵抗Ｒｆの抵抗値よりも小さくなっている。その結果、ずれている入力端子ＸＩの直流バイアス電圧は、動作電圧ＶＤＤの実質的に半分を維持する出力端子ＸＯの直流バイアス電圧によって安定化され、これにより自動電圧較正が実現する。いくつかの実施形態では、帰還抵抗Ｒｆの抵抗値は、スイッチ回路１２のオン抵抗値の１０～５００倍である。

図２～図４を参照する。以下の段落では、まず、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高いという第１の状況において、スイッチ回路１２が導通される実施形態を説明する。

図２～図４は、本開示のいくつかの実施形態に係る、スイッチ回路１２の模式図である。まず図２を参照する。この実施形態において、スイッチ回路１２は、トランジスタ２２２を備え、トランジスタ２２２は、第１の端子と、第２の端子と、制御端子とを備える。いくつかの実施形態において、トランジスタ２２２は、Ｎ型トランジスタであってもよい。トランジスタ２２２の第１の端子及び制御端子は入力端子ＸＩと結合され、トランジスタ２２２の第２の端子は、出力端子ＸＯと結合される。トランジスタ２２２はダイオード接続を形成し、これにより、水晶発振信号Ｃｒの正の半周期において本実施形態のスイッチ回路１２が導通する。より具体的には、本実施形態のスイッチ回路１２は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも少なくともトランジスタ２２２の閾値電圧だけ高い場合に導通する。したがって、前述した第１の状況の第１の閾値Ｖｔｈａは、トランジスタ２２２の閾値電圧であってもよい。また、本実施形態のスイッチ回路１２のオン抵抗値は、トランジスタ２２２のオン抵抗値、つまりトランジスタ２２２が導通したときのソース・ドレイン間抵抗であってもよい。

次に、図３を参照する。本実施形態では、スイッチ回路１２は、入力端子ＸＩと出力端子ＸＯとの間に直列に接続されたトランジスタ３２２と補償抵抗３２４とを備え、トランジスタ３２２は、第１の端子と、第２の端子と、制御端子とを備える。いくつかの実施形態において、トランジスタ３２２は、Ｎ型トランジスタであってもよい。補償抵抗３２４は、入力端子ＸＩとトランジスタ３２２の間に結合される。トランジスタ３２２の第１の端子、第２の端子及び制御端子は、それぞれ補償抵抗３２４、出力端子ＸＯ及び入力端子ＸＩと結合される。いくつかの実施形態では、トランジスタ３２２と補償抵抗３２４の位置は互いに入れ替わっていてもよい。図２で説明したものと同様に、本実施形態のスイッチ回路１２は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも少なくともトランジスタ３２２の閾値電圧だけ高い場合に導通するので、前述の第１状況の第１の閾値Ｖｔｈａは、トランジスタ３２２の閾値電圧であってもよい。また、本実施形態におけるスイッチ回路１２のオン抵抗値は、トランジスタ３２２のオン抵抗値と補償抵抗３２４の抵抗との合計であってもよい。

図４を参照する。この実施形態では、スイッチ回路１２は、トランジスタ４２２と、トランジスタ４２４と、補償抵抗４２６とを備え、トランジスタ４２２及び４２４の各々は、第１の端子と、第２の端子と、制御端子とを有する。いくつかの実施形態において、トランジスタ４２２はＮ型トランジスタであってもよく、トランジスタ４２４はＰ型トランジスタであってもよい。補償抵抗４２６は、トランジスタ４２２とトランジスタ４２４との間に結合される。トランジスタ４２２の第１の端子、第２の端子及び制御端子は、それぞれ補償抵抗４２６、出力端子ＸＯ及び入力端子ＸＩと結合される。また、トランジスタ４２４の第１の端子、第２の端子及び制御端子は、それぞれ入力端子ＸＩ、補償抵抗４２６及び出力端子ＸＯと結合される。本実施形態のスイッチ回路１２は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより少なくともトランジスタ４２２の閾値電圧だけ高い場合、又は少なくともトランジスタ４２４の閾値電圧の絶対値だけ高い場合に導通するものであってもよい。すなわち、前述の第１の状況の第１の閾値Ｖｔｈａは、トランジスタ４２２の閾値電圧であってもよいし、トランジスタ４２４の閾値電圧の絶対値であってもよい。また、本実施形態のスイッチ回路１２のオン抵抗値は、トランジスタ４２２のオン抵抗値と、トランジスタ４２４のオン抵抗値と、補償抵抗４２６の抵抗との合計であってよい。

いくつかの実施形態では、図４の補償抵抗４２６は省略されてもよい。トランジスタ４２２の第１の端子は、トランジスタ４２４の第２の端子に直接結合されてもよい。

図５は、本開示の実施形態に係る、スイッチ回路１２及び帰還抵抗Ｒｆにより与えられる入力端子ＸＩと出力端子ＸＯとの間の総抵抗値Ｒｔを示す模式図である。本実施形態において、スイッチ回路１２は、図２～図４の実施形態におけるもののうちいずれか１つによって実現されるものであってもよい。入力電圧Ｖｉｎを出力電圧Ｖｏｕｔで減算した電圧差は、曲線Ｓ１によって表される。曲線Ｓ２は、スイッチ回路１２が導通した状況の総抵抗値Ｒｔを表す。線Ｓ３は、スイッチ回路１２がオフしている状況の総抵抗値Ｒｔを表す。

図５に示すように、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより第１の閾値Ｖｔｈａだけ高くないとき、スイッチ回路１２はオフになるので、総抵抗値Ｒｔは帰還抵抗Ｒｆ（線Ｓ３）の抵抗値となる。

一方、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより少なくとも第１の閾値Ｖｔｈａだけ高いときには、スイッチ回路１２が導通するため、スイッチ回路１２のオン抵抗値と帰還抵抗Ｒｆの抵抗とで総抵抗値Ｒｔ（曲線Ｓ２）が構成される。このような場合、総抵抗値Ｒｔは、式Ｉのように示される。

式Ｉ中の記号「Ｒｏｓｔ」は、スイッチ回路１２のオン抵抗値を表す。

また、トランジスタのオン抵抗値はソース・ドレイン電圧によって変化することがあるため、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高い場合、スイッチ回路１２のオン抵抗値（図２～図４の実施の形態のものによって実現される場合）は入力電圧Ｖｉｎと負の相関がある。例えば、図４の実施形態のスイッチ回路１２に関して、図４のスイッチ回路１２が導通したときの総抵抗値Ｒｔは、式ＩＩのように示される。

記号「Ｒｃ」、「Ｒｏｎ」、「Ｒｏｐ」は、それぞれ補償抵抗４２６の抵抗値、トランジスタ４２２のオン抵抗値、トランジスタ４２４のオン抵抗値を表している。トランジスタ４２２のオン抵抗値及びトランジスタ４２４のオン抵抗値は、入力電圧Ｖｉｎが高くなるにつれて減少し、その結果、図４のスイッチ回路１２のオン抵抗値は、入力電圧Ｖｉｎと負の相関がある。そのため、入力端子ＸＩと出力端子ＸＯとの間の総抵抗値Ｒｔは、入力電圧Ｖｉｎが高くなるにつれて小さくなる。総抵抗値Ｒｔを下げると、入力端子ＸＩの直流バイアス電圧が出力端子ＸＯの直流バイアス電圧によって安定化しやすくなり、高い入力電圧Ｖｉｎによって生じる大きなリーク電流Ｌｎの影響に対処することができるようになる。

図６～図８を参照する。以下の実施形態では、スイッチ回路１２は、リーク電流Ｌｐの影響を緩和するために、前述した第２の状況において導通する。

図６～図８は、本開示のいくつかの実施形態に係るスイッチ回路１２の模式図である。図６を参照する。この実施形態において、スイッチ回路１２は、トランジスタ６２２を備え、トランジスタ６２２は、第１の端子と、第２の端子と、制御端子とを備える。いくつかの実施形態において、トランジスタ６２２は、Ｎ型トランジスタであってもよい。トランジスタ６２２の第１の端子は、入力端子ＸＩと結合され、トランジスタ６２２の第２の端子及び制御端子は、出力端子ＸＯと結合される。トランジスタ６２２は、水晶発振信号Ｃｒの負の半周期において本実施形態のスイッチ回路１２が導通するようにダイオード接続を形成している。すなわち、本実施形態のスイッチ回路１２は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも少なくともトランジスタ６２２の閾値電圧だけ高い場合に導通する。したがって、前述した第２の状況の第２の閾値Ｖｔｈｂは、トランジスタ６２２の閾値電圧であってもよい。また、本実施形態のスイッチ回路１２のオン抵抗値は、トランジスタ６２２のオン抵抗値であってもよい。

図７を参照する。この実施形態では、スイッチ回路１２は、入力端子ＸＩと出力端子ＸＯとの間に直列に結合されたトランジスタ７２２と補償抵抗７２４とを備え、トランジスタ７２２は、第１の端子と、第２の端子と、制御端子とを備える。いくつかの実施形態において、トランジスタ７２２は、Ｎ型トランジスタであってもよい。補償抵抗７２４は、トランジスタ７２２と出力端子ＸＯとの間に結合される。トランジスタ７２２の第１の端子、第２の端子及び制御端子は、それぞれ入力端子ＸＩ、補償抵抗７２４及び出力端子ＸＯと結合される。いくつかの実施形態では、トランジスタ７２２と補償抵抗７２４の位置は互いに入れ替わってもよい。図６を参照して説明したものと同様に、本実施形態のスイッチ回路１２は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも少なくともトランジスタ７２２の閾値電圧だけ高い場合に導通する。したがって、前述した第２の状況の第２の閾値Ｖｔｈｂは、トランジスタ７２２の閾値電圧であってもよい。また、本実施形態のスイッチ回路１２のオン抵抗値は、トランジスタ７２２のオン抵抗値と、補償抵抗７２４の抵抗との合計であってもよい。

図８を参照する。この実施形態では、スイッチ回路１２は、トランジスタ８２２と、トランジスタ８２４と、補償抵抗８２６とを備え、トランジスタ８２２及び８２４の各々は、第１の端子と、第２の端子と、制御端子とを備える。いくつかの実施形態において、トランジスタ８２２はＮ型トランジスタであってもよく、トランジスタ８２４はＰ型トランジスタであってもよい。補償抵抗８２６は、トランジスタ８２２とトランジスタ８２４の間に結合される。トランジスタ８２２の第１の端子と、第２の端子と、制御端子は、それぞれ入力端子ＸＩと、補償抵抗８２６と、出力端子ＸＯに結合される。また、トランジスタ８２４の第１の端子と、第２の端子と、制御端子は、それぞれ補償抵抗８２６と、出力端子ＸＯと、入力端子ＸＩに結合される。本実施形態のスイッチ回路１２は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより少なくともトランジスタ８２２の閾値電圧だけ高い場合、又は少なくともトランジスタ８２４の閾値電圧の絶対値だけ高い場合に導通することができる。すなわち、前述した第２の状況の第２の閾値Ｖｔｈｂは、トランジスタ８２２の閾値電圧であってもよいし、トランジスタ８２４の閾値電圧の絶対値であってもよい。また、本実施形態のスイッチ回路１２のオン抵抗値は、トランジスタ８２２のオン抵抗値と、トランジスタ８２４のオン抵抗値と、補償抵抗８２６の抵抗との合計であってよい。

いくつかの実施形態では、図８の補償抵抗８２６は省略されてもよい。トランジスタ８２２の第２の端子は、トランジスタ８２４の第１の端子に直接結合されていてもよい。

図９は、本開示の実施形態に係る、スイッチ回路１２及び帰還抵抗Ｒｆにより与えられる入力端子ＸＩと出力端子ＸＯとの間の総抵抗値Ｒｔを示す模式図である。本実施形態において、スイッチ回路１２は、図６～図８の実施形態におけるもののうちのいずれか１つによって実現されるものであってもよい。入力電圧Ｖｉｎを出力電圧Ｖｏｕｔで減算した電圧差は、曲線Ｓ４で表される。曲線Ｓ５は、スイッチ回路１２が導通した状況の総抵抗値Ｒｔを表す。線Ｓ６は、スイッチ回路１２がオフしている状況の総抵抗値Ｒｔを表している。

図９に示すように、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより第２の閾値Ｖｔｈｂだけ高くないとき、スイッチ回路１２はオフになるので、総抵抗値Ｒｔは帰還抵抗Ｒｆ（線Ｓ６）の抵抗値となる。

一方、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも少なくとも第２の閾値Ｖｔｈｂだけ高いときには、スイッチ回路１２が導通するので、スイッチ回路１２のオン抵抗値と帰還抵抗Ｒｆの抵抗（曲線Ｓ５）とで総抵抗値Ｒｔが構成される。

また、トランジスタのオン抵抗値はソース・ドレイン電圧によって変化することがあるため、スイッチ回路１２のオン抵抗値（図６～図８の実施形態のものによって実現される場合）は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高いとき、入力電圧Ｖｉｎと正の相関がある。そのため、入力端子ＸＩと出力端子ＸＯとの間の総抵抗値Ｒｔは、入力電圧Ｖｉｎが低下すると低下する。入力電圧Ｖｉｎが低下したときに総抵抗値Ｒｔを小さくすることで、低い入力電圧Ｖｉｎによって生じる大きなリーク電流Ｌｐの影響に対処することができる。

いくつかの実施形態では、図２～図３の実施形態におけるスイッチ回路１２のトランジスタはＰ型トランジスタによって実現してもよく、これによって、図２～図３の実施形態におけるスイッチ回路１２を第２の状況で導通して、リーク電流Ｌｐの影響を緩和してもよい。

他の実施形態では、図６～図７の実施形態におけるスイッチ回路１２のトランジスタをＰ型トランジスタによって実現してもよく、これによって、図６～図７の実施形態におけるスイッチ回路１２を第１の状況で導通して、リーク電流Ｌｎの影響を緩和してもよい。

図１０は、本開示の一実施形態に係る発振システム２の簡略化された機能ブロック図である。発振システム２は、発振回路１００を備え、さらに、図１を参照して上述した、第１のピンＰ１と、第２のピンＰ２と、水晶振動子Ｑｚと、第１のキャパシタＣ１と、第２のキャパシタＣ２とを備える。なお、図１０では、簡略化のため、発振システム２の他の機能ブロックは図示していない。発振回路１００は、水晶振動子Ｑｚから受信した水晶発振信号Ｃｒに基づいて出力発振信号Ｏｕを生成するように、水晶振動子Ｑｚを用いたフィードバック系を形成するように構成されている。発振回路１００は、増幅器１０１と、帰還抵抗Ｒｆと、スイッチ回路１０２、１０３とを備えている。図１０の発振回路１００は、図１の発振回路１０と同様であるので、図１を参照して上述された構成要素に対応する図１０の構成要素に関する説明は、以下において省略される。

スイッチ回路１０２、１０３の各々は、入力端子ＸＩと出力端子ＸＯとの間に結合される（すなわち、帰還抵抗Ｒｆと並列に結合される）。スイッチ回路１０２は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも少なくとも第１の閾値Ｖｔｈａだけ高いとき（すなわち、第１の状況）に導通するように構成され、リーク電流Ｌｎの影響を緩和するようになっている。一方、スイッチ回路１０３は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも少なくとも第２の閾値Ｖｔｈｂだけ高いとき（すなわち、第２の状況）に導通し、リーク電流Ｌｐの影響を緩和するように構成されている。スイッチ回路１０２、１０３の各々は、帰還抵抗Ｒｆの抵抗値よりも小さいオン抵抗値を有する。

いくつかの実施形態において、スイッチ回路１０２は、図２～図４の実施形態のいずれか１つのスイッチ回路１２によって実現されるものであってもよいし、図６～図７の実施形態のいずれか１つのスイッチ回路１２のトランジスタをＰ型トランジスタで実現したものによって実現されるものであってもよい。また、スイッチ回路１０３は、図６～図８の実施形態のいずれか１つのスイッチ回路１２によって実現されるものであってもよいし、図２～図３の実施形態のいずれか１つのスイッチ回路１２のトランジスタをＰ型トランジスタで実現したものによって実現されるものであってもよい。スイッチ回路１０２、１０３がそれぞれ図４のスイッチ回路１２、図８のスイッチ回路１２によって実現した実装を、図１１を参照して説明する。

図１１は、本開示の一実施形態に係るスイッチ回路１０２及びスイッチ回路１０３の模式図である。スイッチ回路１０２は、トランジスタ１１２２と、トランジスタ１１２４と、補償抵抗１１２６とを備え、トランジスタ１１２２及び１１２４の各々は、第１の端子と、第２の端子と、制御端子とを備える。いくつかの実施形態において、トランジスタ１１２２はＮ型トランジスタであってもよく、トランジスタ１１２４はＰ型トランジスタであってもよい。補償抵抗１１２６は、トランジスタ１１２２とトランジスタ１１２４との間に結合される。トランジスタ１１２２の第１の端子、第２の端子及び制御端子は、それぞれ補償抵抗１１２６、出力端子ＸＯ及び入力端子ＸＩと結合される。トランジスタ１１２４の第１の端子、第２の端子、及び制御端子は、それぞれ入力端子ＸＩ、補償抵抗１１２６、及び出力端子ＸＯと結合される。

スイッチ回路１０３は、トランジスタ１１３２と、トランジスタ１１３４と、補償抵抗１１３６とを備え、トランジスタ１１３２及び１１３４の各々は、第１の端子と、第２の端子と、制御端子とを備える。いくつかの実施形態において、トランジスタ１１３２はＮ型トランジスタであってもよく、トランジスタ１１３４はＰ型トランジスタであってもよい。補償抵抗１１３６は、トランジスタ１１３２とトランジスタ１１３４との間に結合される。トランジスタ１１３２の第１の端子、第２の端子及び制御端子は、それぞれ入力端子ＸＩ、補償抵抗８２６及び出力端子ＸＯと結合される。トランジスタ１１３４の第１の端子、第２の端子及び制御端子は、それぞれ補償抵抗１１３６、出力端子ＸＯ及び入力端子ＸＩと結合される。

スイッチ回路１０２は、入力端子ＸＩから出力端子ＸＯへの電流の流れを提供し、スイッチ回路１０３は、これとは別の反対方向の電流の流れを提供するものであってもよい。すなわち、スイッチ回路１０２及び１０３が同時に導通することを回避するために、スイッチ回路１０２はスイッチ回路１０３とは逆並列接続される。

いくつかの実施形態では、補償抵抗１１２６及び／又は１１３６は省略されてもよい。トランジスタ１１２２の第１の端子は、トランジスタ１１２４の第２の端子に直接結合されてもよく、トランジスタ１１３２の第２の端子は、トランジスタ１１３４の第１の端子に直接結合されてもよい。

図１２は、本開示の実施形態に係る、スイッチ回路１０２、スイッチ回路１０３及び帰還抵抗Ｒｆにより与えられる入力端子ＸＩと出力端子ＸＯとの間の総抵抗値Ｒｔを示す模式図である。入力電圧Ｖｉｎを出力電圧Ｖｏｕｔで減算した電圧差は、曲線Ｓ７で表される。曲線Ｓ８は、スイッチ回路１０２が導通し、スイッチ回路１０３がオフの状況の総抵抗値Ｒｔを表す。曲線Ｓ９は、スイッチ回路１０２がオフで、スイッチ回路１０３が導通した状況の総抵抗値Ｒｔを表す。直線Ｓ１０は、スイッチ回路１０２とスイッチ回路１０３とが共にオフの状況での総抵抗値Ｒｔを表す。

図１２に示すように、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより少なくとも第１の閾値Ｖｔｈａだけ高いとき、スイッチ回路１０２は導通し、スイッチ回路１０３はオフとなる。総抵抗値Ｒｔ（曲線Ｓ８）は、スイッチ回路１０２のオン抵抗値と、帰還抵抗Ｒｆの抵抗値とで構成されている。したがって、総抵抗値Ｒｔは、入力電圧Ｖｉｎと負の相関がある。

一方、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより少なくとも第２の閾値Ｖｔｈｂだけ高いとき、スイッチ回路１０３は導通し、スイッチ回路１０２はオフとなる。総抵抗値Ｒｔ（曲線Ｓ９）は、スイッチ回路１０３のオン抵抗値と、帰還抵抗Ｒｆの抵抗値とで構成されている。したがって、総抵抗値Ｒｔは、入力電圧Ｖｉｎと正の相関がある。

さらに、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより高いが、当該２つの電圧の差が第１の閾値Ｖｔｈａより小さい場合、又は出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高いが、当該２つの電圧の差が第２の閾値Ｖｔｈｂ以下の場合、スイッチ回路１０２及びスイッチ回路１０３は共にオフとなる。したがって、総抵抗値Ｒｔは、帰還抵抗Ｒｆの抵抗となる。

発振回路によっては、増幅器の入力電圧と出力電圧が同程度の電圧レベルである場合（すなわち、互いに交差している場合）、ノイズの影響を受けやすい場合がある。図５、図９、図１２から理解できるように、上記実施形態の発振回路１０、１００は、入力端子ＸＩの直流バイアス電圧を自動的に較正できるだけでなく、水晶発振信号Ｃｒと出力発振信号Ｏｕとが同様の電圧レベルのときに較正動作を無効化して（すなわち、すべてのスイッチ回路をオフして）追加のノイズの取り込みを回避することが可能である。

図１３は、本開示の実施形態に係るデューティサイクル自動較正方法１３０のフローチャートである。方法１３０又は本明細書に記載される他の方法の特徴の任意の組み合わせは、非一過性のコンピュータ可読媒体に格納される命令で具現化されるものであってもよい。１つ以上のプロセッサによって実行されると、命令は、そのような方法の一部又は全部を実行させるものであってもよい。本明細書で議論される方法のいずれかが、フローチャートに例示されるよりも多い又は少ない操作を含むものであってもよく、操作は、適宜、任意の順序で実行されるものであってもよいことが理解されるであろう。説明の便宜上、方法１３０は、図１０の発振回路１００を参照して図示されているが、本開示はこれに限定されるものではない。方法１３０は、上記実施形態の発振回路のいずれか１つに適用可能である。

動作Ｓ１３２において、増幅器１０１は、その入力端子ＸＩにより、水晶振動子Ｑｚから水晶発振信号Ｃｒを受信する。

動作Ｓ１３４において、増幅器１０１は、水晶発振信号Ｃｒを反転して、その出力端子ＸＯに出力発振信号Ｏｕを供給する。

動作Ｓ１３６では、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間の電圧差に応じてスイッチ回路１０２を導通させる。具体的には、スイッチ回路１０２は、（１）入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも少なくとも第１の閾値Ｖｔｈａだけ高い場合、及び（２）出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも少なくとも第２の閾値Ｖｔｈｂだけ高い場合、のいずれかにおいて導通するよう構成される。例えば、スイッチ回路１０２は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも少なくとも第１の閾値Ｖｔｈａだけ高い場合に導通するものであってもよい。

動作Ｓ１３８では、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じて、スイッチ回路１０３を導通させる。なお、スイッチ回路１０３は、上記のうち他の１つの状況で導通されるように構成されている。例えば、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも少なくとも第２の閾値Ｖｔｈｂだけ高い場合に、スイッチ回路１０３を導通するものであってもよい。

特定の用語は、本明細書及び特許請求の範囲を通じて、特定の構成要素を指すために使用される。当業者は、構成要素が異なる名称として言及され得ることを理解されたい。本開示は、名称は異なるが機能は異なることのない構成要素を区別することを意図していない。本明細書及び特許請求の範囲において、用語「備える（comprise）」は非限定形式（open-ended fashion）で使用され、したがって「含むが、それに限定しない（include, but not limited to）を意味すると解釈されるべきである。用語「結合（couple）」は、任意の間接的又は直接的な接続を包括することを意図している。したがって、本開示が、第１のデバイスが第２のデバイスと結合されると言及した場合、第１のデバイスが、他の中間デバイス又は接続手段との電気接続、無線通信、光通信、又は他の信号接続を介して、直接的又は間接的に第２のデバイスに接続されるものであってもよいことを意味する。

用語「及び／又は」は、関連する列挙された項目の１つ以上の任意の及び全ての組合せを備えるものであってよい。

本開示の他の実施形態は、本明細書に開示された本開示の明細書及び実施例の実行を考慮することにより、当業者には明らかになるであろう。本明細書及び実施例は、例示的なものとしてのみ考慮されることが意図され、本開示の真の範囲及び精神は、以下の特許請求の範囲によって示される。

１、２…発振システム、１０…発振回路、１１…増幅器、１２、１０２、１０３…スイッチ回路、１００…発振回路、１０１…増幅器、２２２、３２２、４２２、４２４、６２２、７２２、８２２、８２４、１１２２、１１２４、１１３２、１１３４…トランジスタ、３２４、４２６、７２４、８２６、１１２６、１１３６…補償抵抗、Ｃ１…第１のキャパシタ、Ｃ２…第２のキャパシタ、Ｐ１…第１のピン、Ｐ２…第２のピン、Ｑｚ…水晶振動子

Claims (10)

1. 入力端子と出力端子を備え、前記入力端子から受信した発振信号を反転及び増幅し、前記出力端子に出力発振信号を供給するように構成された増幅器と、
   前記入力端子と前記出力端子との間に結合された帰還抵抗と、
   前記帰還抵抗と並列に結合され、（１）前記発振信号の入力電圧が前記出力発振信号の出力電圧より少なくとも第１の閾値だけ高い状況、及び（２）前記出力電圧が前記入力電圧より少なくとも第２の閾値だけ高い状況、からなる複数の状況のうちの一方において、前記入力端子と前記出力端子とを互いに導通させるように構成された、第１のスイッチ回路と、
   を備え、
   前記第１のスイッチ回路は、前記帰還抵抗の抵抗値よりも小さい第１のオン抵抗値を有し、
   前記第１のスイッチ回路は、
   第１の端子と、第２の端子と、制御端子とを備える第１のトランジスタと、
   第１の端子と、第２の端子と、制御端子とを備える第２のトランジスタと、
   を備え、
   前記第１のトランジスタの前記第２の端子及び前記制御端子は、それぞれ前記出力端子及び前記入力端子と結合され、
   前記第２のトランジスタの前記第１の端子、前記第２の端子及び前記制御端子は、それぞれ前記入力端子、前記第１のトランジスタの前記第１の端子及び前記出力端子と結合されている発振回路。
2. 前記第１のスイッチ回路は、前記第１のトランジスタの前記第１の端子と前記第２のトランジスタの前記第２の端子の間に結合された、第１の補償抵抗を備える請求項１記載の発振回路。
3. 前記第１のトランジスタと前記第２のトランジスタは、異なる型のトランジスタである、請求項２記載の発振回路。
4. 前記帰還抵抗と並列に結合され、前記複数の状況のうちの他方において前記入力端子と前記出力端子とを互いに導通させるように構成された第２のスイッチ回路をさらに備え、前記第２のスイッチ回路は、前記帰還抵抗の抵抗よりも小さい第２のオン抵抗値を有する、請求項１記載の発振回路。
5. 前記第２のスイッチ回路は、第１の端子と、第２の端子と、制御端子とを備える第３のトランジスタを備え、前記第３のトランジスタの前記第１の端子は前記入力端子と結合され、前記第３のトランジスタの前記第２の端子及び前記制御端子は前記出力端子と結合されている、請求項４記載の発振回路。
6. 前記第２のスイッチ回路は、
   前記出力端子と結合された制御端子を備える第３のトランジスタと、
   第２の補償抵抗と、
   を備え、
   前記第３のトランジスタと前記第２の補償抵抗とは、前記入力端子と前記出力端子との間に直列に結合される請求項４記載の発振回路。
7. 前記第２のスイッチ回路は、
   第１の端子と、第２の端子と、制御端子とを備える第３のトランジスタと、
   第１の端子と、第２の端子と、制御端子とを備える第４のトランジスタと、
   を備え、
   前記第３のトランジスタの前記第１の端子及び前記制御端子は、それぞれ前記入力端子及び前記出力端子と結合され、
   前記第４のトランジスタの前記第１の端子、前記第２の端子及び前記制御端子は、それぞれ前記第３のトランジスタの前記第２の端子、前記出力端子及び前記入力端子と結合されている、
   請求項４記載の発振回路。
8. 前記第２のスイッチ回路は、
   第１の端子と、第２の端子と、制御端子とを備える第３のトランジスタと、
   第１の端子と、第２の端子と、制御端子とを備える第４のトランジスタと、
   前記第３のトランジスタの前記第２の端子と前記第４のトランジスタの前記第１の端子との間に結合された、第２の補償抵抗と、
   を備え、
   前記第３のトランジスタの前記第１の端子及び前記制御端子は、それぞれ前記入力端子及び前記出力端子と結合され、
   前記第４のトランジスタの前記第２の端子及び前記制御端子は、それぞれ前記出力端子及び前記入力端子と結合されている、
   請求項４記載の発振回路。
9. 前記帰還抵抗の抵抗値は、前記第１のスイッチ回路の第１のオン抵抗値の１０～５００倍である、請求項１記載の発振回路。
10. 増幅器の入力端子から発振信号を受信するステップと
    前記増幅器によって前記発振信号を反転及び増幅し、前記増幅器の出力端子に出力発振信号を供給するステップと
    前記入力端子と前記出力端子との間に結合された第１のスイッチ回路を、（１）前記発振信号の入力電圧が前記出力発振信号の出力電圧より少なくとも第１の閾値だけ高い状況、及び（２）前記出力電圧が前記入力電圧より少なくとも第２の閾値だけ高い状況、からなる複数の状況のうちの一方において導通させるステップと、を備え、
    前記入力端子と前記出力端子との間に帰還抵抗が結合され、前記第１のスイッチ回路は、前記帰還抵抗の抵抗値よりも小さい第１のオン抵抗値を有し、
    前記第１のスイッチ回路は、
    第１の端子と、第２の端子と、制御端子とを備える第１のトランジスタと、
    第１の端子と、第２の端子と、制御端子とを備える第２のトランジスタと、
    を備え、
    前記第１のトランジスタの前記第２の端子及び前記制御端子は、それぞれ前記出力端子及び前記入力端子と結合され、
    前記第２のトランジスタの前記第１の端子、前記第２の端子及び前記制御端子は、それぞれ前記入力端子、前記第１のトランジスタの前記第１の端子及び前記出力端子と結合されているデューティサイクル自動較正方法。

Images