JP7484800B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7484800B2
JP7484800B2 JP2021066044A JP2021066044A JP7484800B2 JP 7484800 B2 JP7484800 B2 JP 7484800B2 JP 2021066044 A JP2021066044 A JP 2021066044A JP 2021066044 A JP2021066044 A JP 2021066044A JP 7484800 B2 JP7484800 B2 JP 7484800B2
Authority
JP
Japan
Prior art keywords
electrode
resin case
semiconductor device
notch
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021066044A
Other languages
English (en)
Other versions
JP2022161323A (ja
Inventor
康貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021066044A priority Critical patent/JP7484800B2/ja
Priority to US17/510,754 priority patent/US20220328383A1/en
Priority to DE102021132966.3A priority patent/DE102021132966A1/de
Priority to CN202210341471.3A priority patent/CN115206890A/zh
Publication of JP2022161323A publication Critical patent/JP2022161323A/ja
Application granted granted Critical
Publication of JP7484800B2 publication Critical patent/JP7484800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本開示は、半導体装置および半導体装置の製造方法に関する。
特許文献１には、外部電極に樹脂バリが付着するのを防ぐことができる半導体装置が開示されている。この半導体装置では、ＩＧＢＴと外部電極が電気的に接続されている。筐体は、外部電極の一部が外部に導出するようにＩＧＢＴを封止している。外部電極には、筐体から導出した部分の根本に貫通穴が設けられている。貫通穴の少なくとも一部には、筐体を構成する熱可塑性樹脂が充填されている。
特開２００９－２７７９５９号公報
特許文献１のような半導体装置では、外部電源に切り欠きがある場合に、樹脂ケースの成型時に切り欠きに樹脂が入り込み、樹脂バリが発生する可能性がある。
本開示は、上述の課題を解決するためになされたもので、樹脂バリを抑制できる半導体装置および半導体装置の製造方法を得ることを目的とする。
本開示に係る半導体装置は、基板と、平面視で前記基板の直上の領域を囲む樹脂ケースと、前記領域に設けられた半導体チップと、前記樹脂ケースの上面から引き出された第１部分と、前記樹脂ケースの前記上面よりも下方に設けられ、前記樹脂ケースに挿入される第２部分と、を有し、前記半導体チップと電気的に接続された電極と、を備え、前記電極には、前記第１部分から前記第２部分にわたって第１切り欠きが形成され、前記樹脂ケースの前記上面には、前記第１切り欠きのうち前記第２部分に形成された部分を露出させるように第１溝が形成される。
本開示に係る半導体装置の製造方法は、切り欠きが形成された電極の一部が金型内の空間に配置され、前記切り欠きは前記空間に配置されないように、前記金型に前記電極を挿入し、前記金型に前記電極が挿入された状態で、前記空間に樹脂を流し込んで、前記電極が挿入された樹脂ケースを形成し、平面視で基板の直上の領域を囲むように、前記樹脂ケースを配置し、前記領域に半導体チップを配置する。
本開示に係る半導体装置では、樹脂ケースの上面に、電極の第１切り欠きのうち第２部分に形成された部分を露出させるように第１溝が形成される。この構成によれば、樹脂ケースの成型時に第１切り欠きの周囲に金型を配置でき、第１切り欠きに樹脂が入り込むことを抑制できる。従って、樹脂バリを抑制できる。
本開示に係る半導体装置の製造方法では、電極の切り欠きは金型の樹脂が流し込まれる空間に配置されない。このため、切り欠きに樹脂が入り込むことを抑制できる。従って、樹脂バリを抑制できる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る電極と樹脂ケースの構造を説明する斜視図である。 実施の形態１に係る電極と樹脂ケースを別の角度から見た斜視図である。 実施の形態１に係る電極と樹脂ケースの構造を説明する平面図である。 実施の形態１に係る樹脂ケースにナットを取り付けた状態を示す図である。 実施の形態１に係る電極を折り曲げた状態を示す斜視図である。 実施の形態１に係る電極を折り曲げた状態を別の角度から見た斜視図である。 実施の形態１に係る電極を折り曲げた状態を示す平面図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 比較例に係る電極と樹脂ケースの構造を説明する斜視図である。 比較例に係る電極を折り曲げた状態を示す斜視図である。 比較例に係る半導体装置で樹脂バリが除去された状態を示す斜視図である。 比較例に係る電極と導電性部品との沿面距離を説明する斜視図である。 比較例に係る電極と導電性部品との沿面距離を説明する平面図である。 実施の形態１に係る電極と導電性部品との沿面距離を説明する斜視図である。 実施の形態１に係る電極と導電性部品との沿面距離を説明する平面図である。 実施の形態１に係る電極の幅を説明する図である。 実施の形態２に係る電極と樹脂ケースの構造を説明する平面図である。 実施の形態２に係る電極と樹脂ケースの構造を説明する断面図である。 実施の形態３に係る電極と樹脂ケースの構造を説明する平面図である。 実施の形態４に係る電極と樹脂ケースの構造を説明する断面図である。
本実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００はベース板１０と、ベース板１０の上面に接合材１２で接合された絶縁基板１４を備える。絶縁基板１４は、導電層１４ａと、導電層１４ａの上に設けられた絶縁層１４ｂと、絶縁層１４ｂの上に設けられた回路パターン１４ｃを備える。回路パターン１４ｃには、接合材１６で半導体チップ１８が接合されている。
半導体装置１００は、平面視でベース板１０または絶縁基板１４の直上の領域を囲む樹脂ケース５０を備える。半導体チップ１８は、ベース板１０または絶縁基板１４の直上の領域に設けられる。ベース板１０または絶縁基板１４の直上の領域は、封止材２２で封止されている。封止材２２の上にはフタ２４が設けられる。
樹脂ケース５０には電極７０、８０が挿入されている。樹脂ケース５０はインサートケースとも呼ばれる。電極７０、８０は、ワイヤ２０または回路パターン１４ｃを介して、半導体チップ１８と電気的に接続されている。
電極７０は、第１部分７１と第２部分７２を有する。第１部分７１は、樹脂ケース５０の上面５２から引き出された部分である。第２部分７２は、樹脂ケース５０の上面５２よりも下方に設けられ、樹脂ケース５０に挿入される部分である。第２部分７２は下方に延びる。本実施の形態では、第２部分７２の下端が、ワイヤ２０を介して半導体チップ１８と接続される。
図２は、実施の形態１に係る電極７０と樹脂ケース５０の構造を説明する斜視図である。図３は、実施の形態１に係る電極７０と樹脂ケース５０を別の角度から見た斜視図である。図４は、実施の形態１に係る電極７０と樹脂ケース５０の構造を説明する平面図である。電極７０は例えば平板状である。電極７０には、第１部分７１から第２部分７２にわたって切り欠き７４が形成される。切り欠き７４は、電極７０の一方の側を切り欠く。
樹脂ケース５０の上面５２には、切り欠き７４のうち第２部分７２に形成された部分を露出させるように、溝５４が形成される。図４に斜線部として示されるように、溝５４は、平面視で電極７０の切り欠き７４が形成された部分を覆うように形成される。溝５４の底部は、切り欠き７４よりも下方に設けられる。溝５４は、切り欠き７４を形成する第２部分７２の上面７２ａを露出させる。つまり、溝５４により、切り欠き７４の全体が樹脂ケース５０から露出する。
図５は、実施の形態１に係る樹脂ケース５０にナット９０を取り付けた状態を示す図である。樹脂ケース５０の上面５２にはナット９０を収納するための凹部が形成される。
図６は、実施の形態１に係る電極７０を折り曲げた状態を示す斜視図である。図７は、実施の形態１に係る電極７０を折り曲げた状態を別の角度から見た斜視図である。図８は、実施の形態１に係る電極７０を折り曲げた状態を示す平面図である。電極７０を折り曲げた状態において、第１部分７１は樹脂ケース５０の上面５２に沿って延びる。このとき、ナット９０の穴と第１部分７１に形成された貫通孔が重なる。また、電極７０は、第１部分７１と第２部分７２とを繋ぐ屈曲部７６を有する。
次に、半導体装置１００の製造方法について説明する。図９～図１３は、実施の形態１に係る半導体装置１００の製造方法を説明する図である。まず、図９に示されるように、金型を準備する（ステップ１）。金型は上部金型９１と下部金型９２から構成される。金型は樹脂成型用の型であり、例えば金属から形成される。金型は金属以外の材質で形成されても良い。
次に、図１０に示されるように、金型に電極７０を挿入する（ステップ２）。次に、図１１に示されるように、金型を閉じる（ステップ３）。これにより、上部金型９１と下部金型９２に覆われた空間９３が形成される。ここで、電極７０の一部が金型内の空間９３に配置され、切り欠き７４は空間９３に配置されない。切り欠き７４は空間９３よりも上方に設けられる。次に、図１２に示されるように、金型に電極７０が挿入された状態で、空間９３に樹脂５１を流し込む（ステップ４）。これにより図１３に示されるように、電極７０が挿入された樹脂ケース５０が形成される（ステップ５）。ここでは、電極７０を例に説明したが、電極８０についてもステップ２で金型に挿入されても良い。
次に、平面視で絶縁基板１４の直上の領域を囲むように、樹脂ケース５０を配置する。また、絶縁基板１４の直上の領域に半導体チップ１８を配置する。次に、ワイヤ２０での接続を行い、樹脂ケース５０の内部を封止材２２で封止する。また、封止材２２の上にフタ２４を設ける。
図１４は、比較例に係る電極７０と樹脂ケース１５０の構造を説明する斜視図である。図１５は、比較例に係る電極７０を折り曲げた状態を示す斜視図である。比較例に係る樹脂ケース１５０には溝５４が形成されない。このような構成では、樹脂ケース１５０の成型時に、電極７０の切り欠き７４に樹脂５１ａが入り込む可能性がある。樹脂５１ａは、電極７０を曲げた後も残り、樹脂バリとなる。このため、樹脂バリの除去が必要となる。図１６は、比較例に係る半導体装置で樹脂バリが除去された状態を示す斜視図である。
これに対し、本実施の形態では、樹脂ケース５０の上面５２には、電極７０の切り欠き７４のうち第２部分７２に形成された部分を露出させるように溝５４が形成される。この構成によれば、樹脂ケース５０の成型時に切り欠き７４の周囲に金型を配置でき、切り欠き７４に樹脂が入り込むことを抑制できる。従って、樹脂バリを抑制できる。また、本実施の形態の半導体装置１００の製造方法では、電極７０の切り欠き７４は金型の樹脂５１が流し込まれる空間９３に配置されない。このため、切り欠き７４に樹脂５１が入り込むことを抑制できる。従って、樹脂バリを抑制できる。これにより、樹脂バリを除去する工程を削減でき、樹脂ケース５０の製造コストを低減することができる。
また本実施の形態では、樹脂ケース５０から電極７０の切り欠き７４が露出するため、正しい位置に電極７０が配置されているかを確認することができる。また、インサートケースの一般的な製造方法により樹脂ケース５０を製造できる。このため、樹脂ケース５０の製造のための新たな設備投資を抑制できる。
図１７は、比較例に係る電極７０と導電性部品９５との沿面距離ｄ１を説明する斜視図である。図１８は、比較例に係る電極７０と導電性部品９５との沿面距離ｄ１を説明する平面図である。導電性部品９５は、例えば半導体装置１００を製品に取り付けるための製品取り付けねじである。電極７０の切り欠き７４は、隣接する導電性部品９５との適切な沿面距離ｄ１を確保するために形成される。つまり電極７０の切り欠き７４は、隣接する導電性部品９５と電極７０との沿面距離ｄ１を延長するように形成されている。
図１９は、実施の形態１に係る電極７０と導電性部品９５との沿面距離ｄ２を説明する斜視図である。図２０は、実施の形態１に係る電極７０と導電性部品９５との沿面距離ｄ２を説明する平面図である。本実施の形態では、樹脂ケース５０に溝５４が形成されるため、電極７０と導電性部品９５との沿面距離ｄ２を、比較例における沿面距離ｄ１よりも長くすることができる。
図２１は、実施の形態１に係る電極７０の幅Ｗ１を説明する図である。本実施の形態では、上述の通り電極７０と導電性部品９５との沿面距離ｄ２を大きく確保できるため、電極７０の幅Ｗ１を増加させることができる。このため、電極７０を放熱し易くでき、製品使用時の電極７０の発熱を低減することができる。
本実施の形態の半導体装置１００は、発電、送電、効率的なエネルギーの利用または再生等のあらゆる場面で利用できる。半導体チップ１８は例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）またはダイオードであっても良い。半導体装置１００が備える半導体チップ１８の数は限定されない。また、半導体装置１００の構造は図１に示されるものに限定されない。例えば、半導体チップ１８と電極７０、８０はワイヤ２０を介さずに直接接続されても良い。
半導体チップ１８は、例えばシリコンまたはワイドバンドギャップ半導体から形成される。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。半導体チップ１８がワイドバンドギャップ半導体から形成される場合、大きな電流密度が想定される。本実施の形態では、電極７０の幅を増加させることで、半導体チップ１８の電流密度が大きい場合にも発熱を軽減できる。
これらの変形は、以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図２２は、実施の形態２に係る電極７０と樹脂ケース２５０の構造を説明する平面図である。図２３は、実施の形態２に係る電極７０と樹脂ケース２５０の構造を説明する断面図である。本実施の形態では樹脂ケース２５０の上面５２に形成された溝の構造が実施の形態１と異なる。他の構造は実施の形態１の構造と同様である。
樹脂ケース２５０の上面５２には、溝５４に加えて溝２５６がさらに形成される。溝２５６は、電極７０のうち、電極７０の幅方向で切り欠き７４が形成された部分と反対側の部分を露出させる。溝２５６は、電極７０のうち、隣接する他の電極７０側の部分を露出させる。つまり、樹脂ケース２５０の上面５２には、溝５４、２５６が電極７０の両側を覆うように形成される。
図２３に示されるように、溝２５６が無い場合の隣り合う電極７０間の沿面距離ｄ３よりも、溝２５６がある場合の隣り合う電極７０間の沿面距離ｄ４は大きい。このため、さらに電極７０の幅Ｗ１を増加させることができ、製品使用時の電極７０の発熱を低減させることができる。
実施の形態３．
図２４は、実施の形態３に係る電極７０と樹脂ケース５０の構造を説明する平面図である。本実施の形態では、電極７０の幅方向で、屈曲部７６のうち樹脂ケース５０に覆われた部分の長さＷ３は、屈曲部７６の長さＷ２の１／２以上である。これにより、樹脂ケース５０の製造時において、電極７０の曲げ加工を容易にすることができる。また、電極７０を曲げる際に樹脂ケース５０にかかる応力を抑制できる。
実施の形態４．
図２５は、実施の形態４に係る電極４７０と樹脂ケース５０の構造を説明する断面図である。本実施の形態では、電極４７０の構造が実施の形態１と異なる。他の構造は実施の形態１の構造と同様である。電極４７０には、切り欠き７４に加えて、屈曲部７６の内側にさらに切り欠き４７８が形成される。切り欠き４７８はコイニングとも呼ばれる。電極４７０に予め切り欠き４７８を形成しておくことにより、電極４７０の曲げ加工を容易に実施できる。また、電極４７０を曲げる際に樹脂ケース５０にかかる応力を抑制できる。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
１０ ベース板、１２ 接合材、１４ 絶縁基板、１４ａ 導電層、１４ｂ 絶縁層、１４ｃ 回路パターン、１６ 接合材、１８ 半導体チップ、２０ ワイヤ、２２ 封止材、２４ フタ、５０ 樹脂ケース、５１ 樹脂、５１ａ 樹脂、５２ 上面、５４ 溝、７０ 電極、７１ 第１部分、７２ 第２部分、７２ａ 上面、７４ 切り欠き、７６ 屈曲部、８０ 電極、９０ ナット、９１ 上部金型、９２ 下部金型、９３ 空間、９５ 導電性部品、１００ 半導体装置、１５０ 樹脂ケース、２５０ 樹脂ケース、２５６ 溝、４７０ 電極、４７８ 切り欠き

Claims (10)

  1. 基板と、
    平面視で前記基板の直上の領域を囲む樹脂ケースと、
    前記領域に設けられた半導体チップと、
    前記樹脂ケースの上面から引き出された第１部分と、前記樹脂ケースの前記上面よりも下方に設けられ、前記樹脂ケースに挿入される第２部分と、を有し、前記半導体チップと電気的に接続された電極と、
    を備え、
    前記電極には、前記第１部分から前記第２部分にわたって第１切り欠きが形成され、
    前記樹脂ケースの前記上面には、前記第１切り欠きのうち前記第２部分に形成された部分を露出させるように第１溝が形成されることを特徴とする半導体装置。
  2. 前記第１溝は、前記第１切り欠きを形成する前記第２部分の上面を露出させることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１部分は前記樹脂ケースの前記上面に沿って延び、
    前記第１切り欠きは隣接する導電性部品と前記電極との沿面距離を延長するように形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記樹脂ケースの前記上面には、前記電極のうち、前記電極の幅方向で前記第１切り欠きが形成された部分と反対側の部分を露出させる第２溝が形成されることを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 前記樹脂ケースの前記上面には、前記電極のうち隣接する他の電極側の部分を露出させるように溝が形成されることを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  6. 前記第１部分は前記樹脂ケースの前記上面に沿って延び、
    前記第２部分は前記樹脂ケースに挿入されて下方に延び、
    前記電極は、前記第１部分と前記第２部分とを繋ぐ屈曲部を有し、
    前記電極の幅方向で、前記屈曲部のうち前記樹脂ケースに覆われた部分の長さは、前記屈曲部の長さの１／２以上であることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 前記第１部分は前記樹脂ケースの前記上面に沿って延び、
    前記第２部分は前記樹脂ケースに挿入されて下方に延び、
    前記電極は、前記第１部分と前記第２部分とを繋ぐ屈曲部を有し、
    前記電極には、前記屈曲部の内側に第２切り欠きが形成されることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 前記半導体チップはワイドバンドギャップ半導体から形成されていることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
  9. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項８に記載の半導体装置。
  10. 切り欠きが形成された電極の一部が金型内の空間に配置され、前記切り欠きは前記空間に配置されないように、前記金型に前記電極を挿入し、
    前記金型に前記電極が挿入された状態で、前記空間に樹脂を流し込んで、前記電極が挿入された樹脂ケースを形成し、
    平面視で基板の直上の領域を囲むように、前記樹脂ケースを配置し、
    前記領域に半導体チップを配置することを特徴とする半導体装置の製造方法。
JP2021066044A 2021-04-08 2021-04-08 半導体装置および半導体装置の製造方法 Active JP7484800B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021066044A JP7484800B2 (ja) 2021-04-08 2021-04-08 半導体装置および半導体装置の製造方法
US17/510,754 US20220328383A1 (en) 2021-04-08 2021-10-26 Semiconductor device and method of manufacturing semiconductor device
DE102021132966.3A DE102021132966A1 (de) 2021-04-08 2021-12-14 Halbleitervorrichtung und Verfahren zur Herstellung derHalbleitervorrichtung
CN202210341471.3A CN115206890A (zh) 2021-04-08 2022-04-02 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021066044A JP7484800B2 (ja) 2021-04-08 2021-04-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022161323A JP2022161323A (ja) 2022-10-21
JP7484800B2 true JP7484800B2 (ja) 2024-05-16

Family

ID=83361670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021066044A Active JP7484800B2 (ja) 2021-04-08 2021-04-08 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20220328383A1 (ja)
JP (1) JP7484800B2 (ja)
CN (1) CN115206890A (ja)
DE (1) DE102021132966A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076255A (ja) 2000-08-29 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2011018933A (ja) 2010-09-16 2011-01-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012119488A (ja) 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2016219778A (ja) 2015-05-15 2016-12-22 三菱電機株式会社 電力用半導体装置
JP2019083283A (ja) 2017-10-31 2019-05-30 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
JP2019197777A (ja) 2018-05-08 2019-11-14 富士電機株式会社 端子構造、半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277959A (ja) * 2008-05-16 2009-11-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP2022125790A (ja) * 2021-02-17 2022-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076255A (ja) 2000-08-29 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2011018933A (ja) 2010-09-16 2011-01-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012119488A (ja) 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2016219778A (ja) 2015-05-15 2016-12-22 三菱電機株式会社 電力用半導体装置
JP2019083283A (ja) 2017-10-31 2019-05-30 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
JP2019197777A (ja) 2018-05-08 2019-11-14 富士電機株式会社 端子構造、半導体モジュール

Also Published As

Publication number Publication date
DE102021132966A1 (de) 2022-10-13
JP2022161323A (ja) 2022-10-21
CN115206890A (zh) 2022-10-18
US20220328383A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
CN108886036B (zh) 功率模块、功率半导体装置及功率模块制造方法
JP5936679B2 (ja) 半導体装置
JP5873998B2 (ja) 半導体装置及びその製造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
KR100478883B1 (ko) 반도체장치
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP5369798B2 (ja) 半導体装置およびその製造方法
JP5414644B2 (ja) 半導体装置
US9620438B2 (en) Electronic device with heat dissipater
CN111341731A (zh) 半导体装置
JP5206007B2 (ja) パワーモジュール構造
JP6335815B2 (ja) 放熱構造体
JP5771136B2 (ja) 樹脂封止型パワー半導体モジュール及びその製造方法
JP4100332B2 (ja) 電子装置およびその製造方法
JP7484800B2 (ja) 半導体装置および半導体装置の製造方法
JP7136767B2 (ja) 半導体装置および半導体装置の製造方法
JP2016134591A (ja) 半導体装置の製造方法
JP4485995B2 (ja) パワー半導体モジュール
JP5676413B2 (ja) 電力用半導体装置
JP2005191147A (ja) 混成集積回路装置の製造方法
JP7131436B2 (ja) 半導体装置及びその製造方法
JP2017130538A (ja) 半導体装置及びその製造方法
JP7435417B2 (ja) 半導体装置用インサートケースの製造方法及び半導体装置
JP2014120619A (ja) 半導体装置及びその製造方法
WO2022038968A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7484800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150