JP2024050019A - パワー半導体モジュールおよび電力変換装置 - Google Patents

パワー半導体モジュールおよび電力変換装置 Download PDF

Info

Publication number
JP2024050019A
JP2024050019A JP2022156582A JP2022156582A JP2024050019A JP 2024050019 A JP2024050019 A JP 2024050019A JP 2022156582 A JP2022156582 A JP 2022156582A JP 2022156582 A JP2022156582 A JP 2022156582A JP 2024050019 A JP2024050019 A JP 2024050019A
Authority
JP
Japan
Prior art keywords
conductor layer
layer pattern
power semiconductor
semiconductor module
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022156582A
Other languages
English (en)
Inventor
徹 増田
Toru Masuda
貴博 森川
Takahiro Morikawa
感 安井
Kan Yasui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2022156582A priority Critical patent/JP2024050019A/ja
Priority to PCT/JP2023/014995 priority patent/WO2024070022A1/ja
Publication of JP2024050019A publication Critical patent/JP2024050019A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】絶縁基板のクラックを抑制可能なパワー半導体モジュールを提供する。【解決手段】絶縁基板の支持部材を有しない樹脂封止型のパワー半導体モジュール200であって、絶縁基板50と、導体層パターン11、導体層パターン12及び導体層パターン13を有し、導体層パターン11上に接合された第1の半導体チップ群31、32と、導体層パターン12上に接合された第2の半導体チップ群33、34と、導体層パターン11の反対側と導体層パターン12とを電気的に接続するリードフレーム21と、導体層パターン12の反対側と導体層パターン13と、を電気的に接続するリードフレーム22と、を備え、リードフレームの各々は、導体層パターン11と導体層パターン12との間のスリット71、72を跨いで配置され、かつ、絶縁基板の各導体層パターンの配置面に垂直な方向において、リードフレームが一重となるように配置されている。【選択図】図1

Description

本発明は、パワー半導体モジュールの構造に係り、特に、絶縁基板の支持部材となるベース板や放熱器を含まずに製造する樹脂封止型パワー半導体モジュールに適用して有効な技術に関する。
産業機器や電気鉄道車両、自動車、家電等の電力制御やモータ制御に、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)等のスイッチング素子、フリーホイールダイオード等の半導体素子を用いたパワー半導体モジュールが使用されている。近年では、特に電気自動車の普及から車載インバータ向けのパワー半導体モジュールの必要性が高まっている。車載インバータの電力利用効率を高めながら低価格で提供するためには、パワー半導体モジュールは低損失を実現しながらも低コスト化が求められる。
低損失特性の実現には、パワー半導体チップにGaN(窒化ガリウム)やSiC(炭化珪素)等の新材料や、逆方向導電性を備えた新型のSi(シリコン)製IGBTの適用など複数の選択肢がある。一方、パワー半導体モジュールの低コスト化の方法も様々な技術の方向性がある。モジュールを構成する部材自体を安価なものに置き換えることや、モジュールの外形を成型する方法を従来のケース方式から製造単価の安いモールド樹脂封止方式に変更するなどの製造工程の変更によっても低コスト化は可能である。しかしながら、実際には製造上の隘路が発生する。
モジュール構成部材の一つである絶縁基板は、その絶縁特性の確保のためにセラミック基板が主に用いられる。靭性の高い窒化ケイ素(SiN)基板や熱伝導率の高い窒化アルミニウム(AlN)基板は優れた特徴を有しながらも価格が高いというジレンマがあり、特に量産個数の多い車載インバータ用パワー半導体モジュールには安価なアルミナ(Al2O3)基板の適用が望まれるものの、曲げ強度が弱いという問題がある。
また、モジュールの外形を成型する工程において、トランスファーモールド方式やポッティング方式による樹脂封止を導入して一層の低コスト化を図るためには、樹脂の冷却硬化工程で生じる収縮応力に耐え得るモジュール構造が必要となる。つまり、曲げ強度の弱い安価なセラミック基板を用いても、樹脂封止の過程で発生する応力によるセラミック基板のクラック等の不具合を抑制する技術が重要となる。
樹脂封止をするパワー半導体モジュールであっても、機械的な剛性の高いベース板や放熱器等の支持部材を備える構成の場合には、上記のような応力によるセラミック基板のクラック等の問題は顕在化しない。しかし、複数の小型パワー半導体モジュールを組合せて必要な定格電流を満足する車載インバータでは、絶縁基板上に半導体スイッチング素子を搭載して樹脂封止をするシンプルな構成が多用される。従って、パワー半導体モジュールの製造工程において、絶縁基板の支持部材となるベース板や放熱器等を備えない場合には、セラミック基板のクラック等の応力による問題を克服して製造歩留まりを高める必要がある。
本技術分野の背景技術として、例えば、特許文献1のような技術がある。特許文献1には、サージ電圧を従来のものよりも低減できるようにする構成が示されている。セラミック基板を用い、基板上の回路パターン間を接続する電極バーを複数用いる。電極バー同士をラミネート構造に配置することでインダクタンスを低減してサージ電圧を抑制する。封止樹脂に関する記載は無いが、特許文献1の図1にはセラミック基板の平面中央に剛性を向上可能なラミネート電極バー構造を配置することが開示されている。
また、特許文献2には、半導体モジュール100の外形を決める端子ケース88を熱硬化型樹脂で形成することが述べられており、セラミック基板上に配置した複数の半導体チップの熱平衡性を向上させるために、基板上の配線パターン間に生じたスリットを架橋状の部材で跨ぐ構造が開示されている。
特開2004-214452号公報 国際公開第2020/071102号
上記特許文献1の図1を参照すると、ハーフブリッジ回路を構成するIGBT及びダイオードのチップ配置と、それらを電気的に接続する電極バー32,33,34の形状が示されている。複数の電極バーは絶縁物を挟み互いに近接させて配置することが述べられている。
また、上記特許文献2の図2を参照すると、チップ接合部180、配線接合部182、脚部185と186、及び架橋部184で構成されるリードフレームによって、セラミック基板上の配線パターン間を接続する構造が述べられている。
しかしながら、セラミック基板のクラックを防止する観点では、上記の従来技術には複数の課題がある。
特許文献1の構成では、樹脂封止によってモジュール外形を成型することを仮定すると、セラミック基板の平面に対して電極バーを重ね合わせる構造となることから、モジュール全体を封止するためには樹脂厚を厚くせざるを得ないことが容易に推察できる。そのため、樹脂総量の増加による収縮応力の増大やコスト高騰の課題が発生する。従って、前述のように、小型で安価なパワー半導体モジュールを志向する車載インバータへの適用は難しいと言える。
また、特許文献2には、架橋状の部分を含むリードフレームが、164-1~3の配線パターン間に生じるスリットを跨ぐことが示されており、セラミック基板に対して剛性を補強する構造と言える。しかし、そのリードフレームの配置は限定的であり、例えばセラミック基板中央部の最も長さの長いスリットについては、リードフレームは配置されていない。セラミック基板に対して剛性を補強するためには、樹脂封止後の冷却硬化時に最も大きな応力が生じて割れが発生しやすい箇所を同定した上で対策を施す必要がある。従って、基板中央部の長いスリットについて対処のない特許文献2の構成では、セラミック基板のクラック発生を防止することは困難であると考えられる。
そこで、本発明の目的は、絶縁基板の支持部材となるベース板や放熱器を使用しない樹脂封止型パワー半導体モジュールにおいて、封止樹脂の冷却硬化時に発生しやすい絶縁基板のクラックを効果的に抑制可能なパワー半導体モジュール及びそれを用いた電力変換装置を提供することにある。
上記課題を解決するために、本発明は、絶縁基板の支持部材を有しない樹脂封止型のパワー半導体モジュールであって、絶縁基板と、前記絶縁基板上に配置された第1の導体層パターンと、前記絶縁基板上に配置され、前記第1の導体層パターンと電気的に絶縁された第2の導体層パターンと、前記絶縁基板上に配置され、前記第1の導体層パターンおよび前記第2の導体層パターンと電気的に絶縁された第3の導体層パターンと、前記第1の導体層パターン上に接合された1つ以上の半導体チップを有する第1の半導体チップ群と、前記第2の導体層パターン上に接合された1つ以上の半導体チップを有する第2の半導体チップ群と、前記第1の半導体チップ群の前記第1の導体層パターンとの接合面の反対側と前記第2の導体層パターンとを電気的に接続する第1のリードフレームと、前記第2の半導体チップ群の前記第2の導体層パターンとの接合面の反対側と前記第3の導体層パターンとを電気的に接続する第2のリードフレームと、を備え、前記第1のリードフレームおよび前記第2のリードフレームの各々は、前記第1の導体層パターンと前記第2の導体層パターンとの間のスリットを跨いで配置され、かつ、前記絶縁基板の前記各導体層パターンの配置面に垂直な方向において、リードフレームが一重となるように配置されていることを特徴とする。
本発明によれば、絶縁基板の支持部材となるベース板や放熱器を使用しない樹脂封止型パワー半導体モジュールにおいて、封止樹脂の冷却硬化時に発生しやすい絶縁基板のクラックを効果的に抑制可能なパワー半導体モジュール及びそれを用いた電力変換装置を実現することができる。
これにより、パワー半導体モジュールの絶縁基板にアルミナ(Al2O3)基板を用いることができ、パワー半導体モジュールの製造歩留まり向上及び低コスト化、電力変換装置の低コスト化が図れる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例1に係るパワー半導体モジュールの平面図である。 図1のA-A’断面図である。 図1のB-B’断面図である。 従来のパワー半導体モジュールの平面図である。 図4のC-C’断面図である。 セラミック基板における応力の解析結果の一例を示す図である。 図6の解析モデルの概要を示す図である。(従来例) 図6の解析モデルの概要を示す図である。(本発明) 本発明の実施例2に係るパワー半導体モジュールの平面図である。 図8のD-D’断面における相互インダクタンスを概念的に示す図である。 本発明の実施例1及び実施例2に係るパワー半導体モジュールの外形図である。 本発明の実施例3に係る電力変換装置の回路構成を示すブロック図である。 図1のA-A’断面における相互インダクタンスを概念的に示す図である。 図1における主回路インダクタンス経路を示す等価回路図である。 図8における主回路インダクタンス経路を示す等価回路図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成或いは類似の機能を備えた構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図1から図7B、及び図10を参照して、本発明の実施例1のパワー半導体モジュールについて説明する。本実施例では、セラミック絶縁基板を用いて構成するパワー半導体モジュールにおいて、封止樹脂が冷却硬化する際のセラミック絶縁基板のクラックの発生を抑制するモジュール構造を示すとともに、セミック絶縁基板に加わる応力の低減効果について説明する。
≪概略構成≫
図1に、本実施例のパワー半導体モジュール200の概略構成を示す。なお、図1の平面図では、本来封止樹脂60があるために見えない下層の部品配置について、便宜上、透過させた前提でその配置を明示することを、予め述べておく。図1は、パワー半導体モジュール200を上方から見た平面図を示し、図2及び図3は、それぞれ平面図に記載した断面線A-A’及び断面線B-B’における断面構造図を示している。
≪平面構成≫
図1に示す本実施例のパワー半導体モジュール200は、ハーフブリッジ回路を1枚の絶縁基板(セラミック基板)50上に構成する。点線で示す樹脂封止60の範囲がパワー半導体モジュールの外形を示している。
本実施例のパワー半導体モジュール200は、図1に示すように、IGBTチップとダイオードチップの組み合わせを2組備えた(符号31と32,符号33と34)、いわゆる2in1タイプのパワー半導体モジュールであり、3つの外部主端子1,2,3を有している。
外部主端子1は高電圧電源端子として、外部主端子3は低電圧電源端子として直流電圧を絶縁基板50上のハーフブリッジ回路に供給し、外部主端子2は交流電圧端子として機能し、負荷電流を外部に供給する。
3つの外部主端子1,2,3はそれぞれ、絶縁基板50上に配置され互いに電気的に絶縁された3つの導体層パターン11,12,13に接続されている。
導体層パターン11は、絶縁基板50のY方向の一辺に沿って延在するように、絶縁基板50の一方の領域(図1では絶縁基板50の右側の領域)に配置されている。導体層パターン12は、絶縁基板50のY方向の他方の辺に沿って延在するように、絶縁基板50の他方の領域(図1では絶縁基板50の左側の領域)に配置されている。導体層パターン11と導体層パターン12との間には、スリット71が形成されており、スリット71により導体層パターン11と導体層パターン12とが分離されるとともに、電気的に絶縁されている。
導体層パターン13は、絶縁基板50のX方向の一辺に沿って延在し、一部が絶縁基板50の一方の領域(図1では絶縁基板50の右側の領域)に配置され、他の一部が他方の領域(図1では絶縁基板50の左側の領域)に配置されている。導体層パターン11及び導体層パターン12と、導体層パターン13との間には、スリット72が形成されており、スリット72により導体層パターン11及び導体層パターン12と導体層パターン13とが分離されるとともに、電気的に絶縁されている。
外部主端子1は、絶縁基板50上に接合された導体層パターン11に電気的に接続される。図1では、導体層パターン11に半導体スイッチング素子としてIGBTチップ31と、半導体ダイオード素子としてダイオードチップ32をそれぞれ1チップずつ逆並列接続して、上アーム回路を構成している。IGBTチップ31のコレクタ電極とダイオードチップ32のカソード電極を、半田及び焼結材料を介して導体層パターン11に、電気的かつ機械的に接続する。信号端子5,6はIGBTチップ31のスイッチングを制御するゲート制御端子とエミッタセンス端子である。導体層パターン15,16に接続されたそれぞれの端子は、ボンディングワイヤ25,26を介してIGBTチップ31上のゲート電極303とエミッタ電極302に接続される。
IGBTチップ31のエミッタ電極302とダイオードチップ32のアノード電極304は共に、リードフレーム21を介して、交流電圧端子の電位が印加される導体層パターン12に電気的かつ機械的に接続される。その接続方法は、IGBTチップ31のコレクタ電極とダイオードチップ32のカソード電極と同様に、半田及び焼結材料を介する方法である。
導体層パターン12には下アーム回路を構成するIGBTチップ33のコレクタ電極とダイオードチップ34のカソード電極とともに、交流電圧端子である外部主端子2が接続される。リードフレーム22は、IGBTチップ33のエミッタ電極302とダイオードチップ34のアノード電極304を接続するとともに、導体層パターン13に接続する。上アーム回路と同様に、信号端子(ゲート制御端子)7と信号端子(エミッタセンス端子)8がIGBTチップ33のスイッチングを制御する。
ここで、上記の焼結材料とは、0.1nm以上10nm以下の粒径を有する単結晶が複数集合したものであり、表面に酸化銅を含んで構成される酸化銅層が形成された銅ナノ粒子を含む焼結銅接合材料を含むものである。焼結銅接合技術は、上記の銅ナノ粒子を半導体チップの接合材料として用い、銅ナノ粒子を互いに焼結することにより焼結銅接合層を形成するものである。銅は、従来の半田や銀に比べて、破壊耐力が高く、例えば175℃以上の高温使用においても接合の破壊寿命を長くすることができる。また、焼結銅接合材料は、銅やニッケルなどの非貴金属に対する接合性が高く、接合の相手となる電極材料に高価な金や銀のめっき膜を必要としないため、接合に要するコストを抑えることができる。
本発明の特徴は、導体層パターン11と導体層パターン12の間に発生するスリット71に対するリードフレーム21とリードフレーム22の配置形態にある。リードフレーム21とリードフレーム22は、それぞれ複数の半導体チップの配置方向(図1中のY方向)に伸展した後にL字型となり、スリット71に対して直角に跨ぐ形状とする。なお、角度は必ずしも直角(90°)に限定されるものではなく、略直角或いは斜めに跨ぐ形状であっても良い。
IGBTチップ31とダイオードチップ32、IGBTチップ33とダイオードチップ34の二組のチップ群は、スリット71の基板中心位置を起点に概ね点対称であることから、L字形状を備える2つのリードフレーム21,22も、図1に示すように、スリット71の基板中心位置を起点とした点対称の配置となる。リードフレーム21とリードフレーム22により所謂架橋上の補強構造を付加した構造となり、この配置を取ることによりスリット71の長さは、図1に示す距離Y1からY2へと短くすることが可能になる。
≪断面構成≫
図2及び図3は、それぞれ図1に示す断面線A-A’及び断面線B-B’におけるモジュール構造を示している。なお、パワー半導体モジュール200の内部構造を分かり易くするために、A-A’断面及びB-B’断面から見た奥行方向の構成部品も一部示している。図2のA-A’断面図では、リードフレーム21及びリードフレーム22と、スリット71及びスリット72との配置関係を示している。また、導体層パターン14は、絶縁基板50の下部平面に接合される導体層パターンである。
図2のA-A’断面図は、リードフレーム22からリードフレーム21に向かう方向を視野としており、半導体チップ(ダイオードチップ32,IGBTチップ33)とリードフレーム21,22で構成する導体によるブリッジ構造がスリット71を跨ぐことが分かる。封止樹脂60により形成されるパワー半導体モジュール200の外形の内、図示する長さZ1をパワー半導体モジュール200の高さと定義する。
図3のB-B’断面図は、リードフレーム21,22がスリット71上に配置されていない領域の断面構成を示す。リードフレーム21とリードフレーム22の断面形状は上下2段階の形状としており、半導体チップ(IGBTチップ31,ダイオードチップ34)の各電極に接続する下半分は、半導体チップの電極の幅に合わせた形状に設定する。
本実施例のパワー半導体モジュール200では、図3に示すように、封止樹脂60の外形形状に特徴を設けて、スリット71に機械的ストレスを与える収縮応力を抑制している。リードフレーム21とリードフレーム22が、絶縁基板50の中央を囲う形状となることから、リードフレームの無い中央部分について、封止樹脂60の形状を部分的に変形し、図3に示すような凹部形状61(幅X4)を設ける。凹部形状61におけるパワー半導体モジュール200の高さをZ1aと定義する。
このように、絶縁基板50上に発生するスリット71を跨ぐ剛性強化用のリードフレームの配置と、リードフレームによる剛性強化が及ばない基板中央部では封止樹脂60の厚さを薄く抑える形状にすることを同時に実現できるのが本実施例の構造である。
図10に、パワー半導体モジュール200の成型後の外形図を示す。図中の中央に凹部形状61があり、その平面形状は長方形(矩形)である。凹部形状61は、リードフレーム21とリードフレーム22によって囲われた略矩形の領域に形成されている。その短辺の長さX4は、リードフレーム間の間隔を反映して決まる値であるが、薄層化の効果を得るためには4mm以上に設定するのが望ましい。また、上記のパワー半導体モジュール200の高さZ1及びZ1aの値を例示すると、Z1=5mm、Z1a=3mmとすることができ、その結果、凹部形状61の凹部高さは差分の2mmとなる。この凹部形状61の凹部高さ(深さ)は、2mm以上とするのが望ましい。
なお、図10に示すパワー半導体モジュール200の外形形状は、後述する実施例2(図8)のパワー半導体モジュール202でも同様である。
剛性の定量評価の一例として以下に概算を示す。
絶縁基板50にアルミナ(Al2O3)基板を用いることを想定し、その厚みを0.3mm、ヤング率を300GPaとする。リードフレームは銅製として、厚みを1.5mm、ヤング率を130GPaとする。剛性は、厚みとヤング率の積で概算できることから、アルミナ基板とリードフレームが仮に同じ幅であった場合には、銅製のリードフレームの剛性がアルミナ基板の200%強となるが、リードフレームの幅の総和がアルミナ基板の剛性に支配的なスリット71の幅の40%と仮定すると、リードフレーム導入による剛性の強化分は導入前の80%増と概算できる。
また、リードフレームは、パワー半導体チップ(IGBTチップ及びダイオードチップ)とその接合材を介して剛性を発揮するため、チップ種やダイボンド接合材の選定が重要である。Siチップに替えて硬度の高いSiCチップ、半田に替えて2倍以上の接合強度が確保できる焼結銅や焼結銀による接合方法を選択することで、本発明の効果をより顕著にすることは言うまでもない。
≪従来のリードフレーム構成例≫
本実施例の構成と作用効果をより分かり易くするために、図4及び図5を用いて、従来のパワー半導体モジュールの構成例について説明する。
図4は、従来のパワー半導体モジュール201の平面図であり、図5は、図4のC-C’断面図である。なお、図2及び図3と同様に、パワー半導体モジュール201の内部構造を分かり易くするために、C-C’断面から見た奥行方向の構成部品も一部示している。
図4に示す従来のパワー半導体モジュール201は、図1と同様のハーフブリッジ回路を絶縁基板50上で実現するモジュール構成を例示するものである。リードフレーム21とリードフレーム22を採用するものの、従来例の形態を示している。
本実施例(図1)の構成と異なり、剛性の補強構造は無く、絶縁基板50の中央に長さY3のスリット71が発生している。封止樹脂60が冷却硬化することにより、スリット71を中心に応力が発生してしまい、絶縁基板50の中心部分にクラックが発生するリスクが高い。
≪解析結果による定性的傾向≫
図6から図7Bを用いて、絶縁基板50の中央部における応力について説明する。
図6は、セラミック基板の中央部における応力Nを、シミュレータを用いて解析した結果を示している。図7A及び図7Bは、図6の解析モデルの概要を示す図であり、それぞれ従来例の構造、本発明の構造を模した断面構造を示している。
アルミナ(Al2O3)を想定した絶縁基板(セラミック基板)50に対し、厚み0.4mmの銅製の導体層パターン11,12,14を配置した。応力Nの観測位置は、厚み0.3mmの絶縁基板(セラミック基板)50の中央部分で、かつ、スリット71の直下である。
本発明の構造を模した図7Bは、スリット71を塞ぐ形でリードフレーム相当の銅製の板LFが追加で配置された構成を示している。図7A及び図7Bでは、封止樹脂60として、共にエポキシ樹脂が厚みTで導体層パターン11,12上に配置されることを想定し、そのT値を変化させた場合の応力Nの依存性を図6に示す。ここでは、4mm~7mmのT値を用いている。現実的なT値は4mm程度であり、絶縁基板50と導体層パターン11,12の厚みを考慮すると、樹脂封止されたパワー半導体モジュールの全体の厚みは5mm前後である。
図6の横軸に示す樹脂の厚みTの変化に対し、図7Aに示す従来例の構造を模した断面構造の場合(図中▲のプロット)では、樹脂の厚みTが薄くなった場合でも応力Nは減少することなく、高止まりすることが分かる。一方、図7Bに示す本発明の構造を模した断面構造(図中〇のプロット)では、従来例の構造に比べて、応力N自体が低下するとともに、樹脂の厚みTが薄くなるのに従い、応力Nが減少することが分かる。
この傾向は、本実施例で説明した剛性を補強する構造のリードフレームの追加と部分的な樹脂厚の薄層化を合わせた施策に効果があることを定性的に示すものである。また、図6の従来例のデータが示すように、樹脂の厚みTを単純に薄層化しても応力低減効果は期待できないことも判明した。これらの解析結果の傾向は、樹脂や銅製導電層パターンの熱膨張率やそれぞれの厚みとの関係により変動し恒常的な傾向ではないものの、本発明の効果を示している。
以上説明したように、本実施例のパワー半導体モジュールは、絶縁基板50の支持部材となるベース板や放熱器等を有しない樹脂封止型のパワー半導体モジュールであって、絶縁基板50と、絶縁基板50上に配置された第1の導体層パターン11と、絶縁基板50上に配置され、第1の導体層パターン11と電気的に絶縁された第2の導体層パターン12と、絶縁基板50上に配置され、第1の導体層パターン11及び第2の導体層パターン12と電気的に絶縁された第3の導体層パターン13と、第1の導体層パターン11上に接合された1つ以上の半導体チップを有する第1の半導体チップ群(IGBTチップ31,ダイオードチップ32)と、第2の導体層パターン12上に接合された1つ以上の半導体チップを有する第2の半導体チップ群(IGBTチップ33,ダイオードチップ34)と、第1の半導体チップ群の第1の導体層パターン11との接合面の反対側と第2の導体層パターン12とを電気的に接続する第1のリードフレーム21と、第2の半導体チップ群の第2の導体層パターン12との接合面の反対側と第3の導体層パターン13とを電気的に接続する第2のリードフレーム22を備えており、第1のリードフレーム21及び第2のリードフレーム22の各々は、第1の導体層パターン11と第2の導体層パターン12との間のスリット71を跨いで配置され、かつ、絶縁基板50の各導体層パターン11,12,13の配置面に垂直な方向において、互いに重ならないように、すなわち、リードフレーム21,22が一重となるように配置されている。
また、スリット71は、絶縁基板50の中央部に配置され、絶縁基板50上に形成される各導体層パターン11,12,13間の複数のスリットの内、長さが最も長い。
また、スリット71の少なくとも一部を含む領域の封止樹脂60の厚みは、他の領域の封止樹脂60の厚みよりも薄い。
また、絶縁基板50の各導体層パターン11,12,13の配置面に垂直な方向において、第1のリードフレーム21及び第2のリードフレーム22上には、封止樹脂60のみが配置されている。
これにより、封止樹脂60の冷却硬化時に発生しやすい絶縁基板50のクラックを効果的に抑制することができる。
図8及び図9、図12から図14を参照して、本発明の実施例2のパワー半導体モジュールについて説明する。なお、図12及び図13は、実施例1に関する図であり、本実施例との比較のために示している。
図8は、本実施例のパワー半導体モジュール202の平面図である。実施例1(図1)の構成に対して、外部主端子1及び外部主端子3の端子形状とその周囲の導体層パターンの形状を変更している。スリット71に対するリードフレーム21とリードフレーム22Aの形状は、実施例1(図1)と同様である。
リードフレーム22Aは、L字形状のフレーム形状を備えながら、実施例1(図1)で示した外部主端子3の機能も兼ねる形状とする。このような形状とすることで、IGBTチップ33から外部主端子3Aまでの経路を一様に、かつ厚い導体で構成できる。例えば、導体層パターン11~13が銅製の回路パターンであって、その厚みが0.4mmとする。一方、リードフレーム21及びリードフレーム22Aは、導体層パターン11~13の厚みに関わらず、厚銅リードフレームを利用できることから、その厚みは1.0mm~1.5mmに設定することが可能である。
外部主端子1Aは、実施例1(図1)の外部主端子1と比較して、絶縁基板50上の長さをダイオードチップ32の近傍まで伸長させると共に、導体層パターン13の上部を通過する形状とする。
図8の断面線D-D’での断面図を図9に示す。上述したような本実施例の形態を取ることによって、高電圧電源端子である外部主端子1Aに対して、低電圧電源端子である外部主端子3A(リードフレーム22Aが兼ねる)は、(1)厚い導体断面形状同士で平行配置できる、(2)導体層パターン13と平面的に平行配置する領域が発生する、という2点の特徴を備えることができる。つまり、外部主端子1Aが、リードフレーム22Aと厚い導体断面形状同士で平行配置でき、なおかつ、導体層パターン13とは広い幅で平行配置できる。
外部主端子1Aと外部主端子3Aは、パワー半導体モジュール202のスイッチング特性に影響を与える主回路インダクタンスLsを構成する配線経路である。図14に、図8に示す本実施例のパワー半導体モジュール202の主回路インダクタンス経路の等価回路を示す。外部主端子1Aは図中のTerm1Aに、外部主端子3AはTerm3Aにそれぞれ対応する。
Term1Aは、外部主端子1Aで発生するインダクタンスに相当するL1AとL1Bを経由して、IGBTチップ31とダイオードチップ32に接続される。これらの半導体チップは、リードフレーム21に相当するインダクタンスL21を介して、IGBTチップ33とダイオードチップ34に接続され、さらにリードフレーム22Aと導体層パターン13に対応するインダクタンスL22A,L22B,L13、そして外部主端子3Aのインダクタンスを示すL3を介してTerm3Aに接続される。
上記のTerm1AからTerm3Aに至る経路の総インダクタンスが主回路インダクタンスLsであり、その値が小さいほど、スイッチング時のサージ電圧等を削減できることから、スイッチング損失を小さくすることができる。
図9及び図14に示す等価回路から、本実施例の構成では、インダクタンスL1A及びL1Bに対して、相互インダクタンスM1-13,M1-22,M1-3が導体層パターン13とリードフレーム22A(外部主端子3Aを兼ねる)との間に発生する。図9に示すように、外部主端子1Aと外部主端子3Aについては、互いに通流する電流が逆方向に流れることから、相互インダクタンスMが発生して上記の主回路インダクタンスLsの値を減少させる効果がある。主回路インダクタンスLsの値が減少するのは、相互インダクタンスMの符号がLsを構成する導体層パターンとリードフレームの自己インダクタンスと逆の負性だからである。
ここで、図12及び図13を用いて、実施例1(図1)の構成と比較する。
図12に示す実施例1の断面構造(図1のA-A’断面)では、導体層パターン11に対して、導体層パターン13とリードフレーム22の積層構造との間に相互インダクタンスM11-13が発生する。
図13に、実施例1(図1)のパワー半導体モジュール200の主回路インダクタンス経路の等価回路を示す。主回路インダクタンスの経路に着目すると、外部主端子1と導体層パターン11に発生するインダクタンスL1及びL11に対して、導体層パターン13と外部主端子3との間に、上記のM11-13に加え、相互インダクタンスM1-3が発生する。
実施例1(図1)と実施例2(図8)とを比較すると、外部主端子や導体層パターン、及びリードフレームの長さは同等であるが、図13と図14の比較から分かるように、相互インダクタンスが異なっている。実施例1と実施例2の相互インダクタンスの差分について大小の比較をすると式(1)の関係が成立する。
|M1-13 + M1-22| > |M11-13| ・・・(式1)
すなわち、実施例1(図1)に示す外部主端子1と外部主端子3、及び周辺の導体層パターンとリードフレームの配置形態よりも、本実施例(図8)のような配置とすることで、主回路インダクタンスLsに影響を与える相互インダクタンスの値を大きくすることができるため、本実施例では、主回路インダクタンスLsを実施例1より小さく抑えることが可能となる。
以上説明したように、本実施例のパワー半導体モジュールは、第1の導体層パターン11と電気的に接続された外部主端子1Aを有しており、外部主端子1Aの一部は、絶縁基板50の各導体層パターン11,12,13の配置面において、第2のリードフレーム22Aと封止樹脂60を隔てて対向し、かつ、第3の導体層パターン13と封止樹脂60を隔てて対向するように構成されている。
また、外部主端子3Aは、第2のリードフレーム22Aと一体で成形されている。
本実施例では、絶縁基板(セラミック基板)50への応力を緩和しつつ、外部主端子の形状の変更により、主回路インダクタンスLsを低減することができる。
従って、アルミナ(Al2O3)基板等の安価ではあるが、曲げ強度の弱い絶縁基板を樹脂封止型のパワー半導体モジュールに導入し、基板クラックのリスクを下げて高歩留まりで製造できることから、パワー半導体モジュールの低コスト化が可能となる。
また、主回路インダクタンスを低減できることから、スイッチング損失を低減することができる。
図11を参照して、本発明の実施例3の電力変換装置について説明する。図11は、本実施例の電力変換装置の回路構成を示すブロック図である。
図11では、バッテリー250と、電力変換装置260と、負荷となる電動機270によって構成される電気自動車の車軸を駆動する3相交流電動機の例を示している。
本実施例の電力変換装置260は、2in1のパワー半導体モジュール200もしくはパワー半導体モジュール202によって構成される一相分のレグ回路を3つと、コンデンサ240と、制御回路230とを備えている。なお、電力変換装置260は、交流の相数に等しいゲート駆動回路210(210a~210c)を備えている。
電力変換装置260は、コンデンサ240により主電圧(Vcc)を保持し、制御回路230により生成された各パワー半導体モジュール200(202)内の半導体スイッチング素子のゲート駆動信号は、ゲート駆動回路210a,210b,210cを介して各パワー半導体モジュール200(202)へと入力される。
レグ回路220a,220b,220cは、それぞれ第1相のインバータレグ、第2相のインバータレグ、第3相のインバータレグを構成する。各インバータレグの出力が電動機270と接続される。
本実施例では、レグ回路220a,220b,220cは、同じ回路構成を有している。そこで、レグ回路220aを例にとって回路構成について説明する。
レグ回路220aは、パワー半導体モジュール200a(202a)によって構成される一対の上下アームと、パワー半導体モジュール200a(202a)をオン・オフ制御するゲート駆動回路210aと、を備えている。
本実施例によれば、電力変換装置260に搭載されるパワー半導体モジュール200もしくはパワー半導体モジュール202に、実施例1及び実施例2のいずれかで説明したパワー半導体モジュールが用いられており、電力変換装置260やそれを含んで構成する電気自動車用モータ駆動システムのコストを低減することができる。
また、実施例2で説明したパワー半導体モジュール202を用いることにより、主回路インダクタンスを低減できることから、従来のモジュール構成と比較して、スイッチング損失を低減することができる。
従って、電力変換装置260やそれを含んで構成する電気自動車用モータ駆動システムを、低コスト化できるとともに、低損失化することができる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、パワー半導体モジュール200やパワー半導体モジュール202を構成する部材の寸法や絶縁距離はその応用に応じて任意で良い。
さらに、パワー半導体モジュール200及びパワー半導体モジュール202を構成する半導体スイッチング素子のチップ配置は図示した形態に限定されるものではない。
パワー半導体モジュール200もしくはパワー半導体モジュール202としては、各実施例で説明したIGBTとダイオードの並列接続の他に、複数のMOSFETチップの並列接続構成やJFET型(Junction Field Effect Transistor)等のユニポーラデバイスや、BJT(Bipolar Junction Transistor)等のバイポーラデバイスのいずれでも良い。なお、デバイスに応じて、主端子やセンス端子の名称が、上述の「コレクタ」及び「エミッタ」の他、「ドレイン」及び「ソース」と呼称される。
また、パワー半導体モジュール200もしくはパワー半導体モジュール202を適用する電力変換装置260は、電気自動車用モータ駆動システムの他、太陽光発電装置におけるPCS(Power Conditioning System)や鉄道車両電気システム等にも適用できる。
1,1A…外部主端子(高電圧電源端子)
2…外部主端子(交流電圧端子)
3,3A…外部主端子(低電圧電源端子)
5,7…信号端子(ゲート制御端子)
6,8…信号端子(エミッタセンス端子)
11…導体層パターン(高電圧電源端子の電位)
12…導体層パターン(交流電圧端子の電位)
13…導体層パターン(低電圧電源端子の電位)
14…導体層パターン
15,18…導体層パターン(ゲート電圧端子の電位)
16,19…導体層パターン(エミッタセンス電圧端子の電位)
21,22,22A…リードフレーム
25,27…(ゲート配線用)ボンディングワイヤ
26,28…(エミッタセンス配線用)ボンディングワイヤ
31,33…IGBTチップ
32,34…ダイオードチップ
50…絶縁基板(セラミック基板)
60…封止樹脂
61…(封止樹脂の)凹部形状
71,72…(導体層パターン間の)スリット
200,201,202…パワー半導体モジュール
210,210a~210c…ゲート駆動回路
220,220a~220c…レグ回路
230…制御回路
240…コンデンサ
250…バッテリー
260…電力変換装置
270…電動機
301…コレクタ電極
302…エミッタ電極
303…ゲート電極
304…アノード電極
305…カソード電極
X1,X4,Y1,Y2,Y3,Y4…距離
T…封止樹脂の厚み

Claims (12)

  1. 絶縁基板の支持部材を有しない樹脂封止型のパワー半導体モジュールであって、
    絶縁基板と、
    前記絶縁基板上に配置された第1の導体層パターンと、
    前記絶縁基板上に配置され、前記第1の導体層パターンと電気的に絶縁された第2の導体層パターンと、
    前記絶縁基板上に配置され、前記第1の導体層パターンおよび前記第2の導体層パターンと電気的に絶縁された第3の導体層パターンと、
    前記第1の導体層パターン上に接合された1つ以上の半導体チップを有する第1の半導体チップ群と、
    前記第2の導体層パターン上に接合された1つ以上の半導体チップを有する第2の半導体チップ群と、
    前記第1の半導体チップ群の前記第1の導体層パターンとの接合面の反対側と前記第2の導体層パターンとを電気的に接続する第1のリードフレームと、
    前記第2の半導体チップ群の前記第2の導体層パターンとの接合面の反対側と前記第3の導体層パターンとを電気的に接続する第2のリードフレームと、を備え、
    前記第1のリードフレームおよび前記第2のリードフレームの各々は、前記第1の導体層パターンと前記第2の導体層パターンとの間のスリットを跨いで配置され、かつ、前記絶縁基板の前記各導体層パターンの配置面に垂直な方向において、リードフレームが一重となるように配置されていることを特徴とするパワー半導体モジュール。
  2. 請求項1に記載のパワー半導体モジュールであって、
    前記第1のリードフレームおよび前記第2のリードフレームの各々は、前記絶縁基板の前記各導体層パターンの配置面に垂直な方向において、互いに重ならないことを特徴とするパワー半導体モジュール。
  3. 請求項1に記載のパワー半導体モジュールであって、
    前記スリットは、前記絶縁基板の中央部に配置され、
    前記絶縁基板上に形成される前記各導体層パターン間の複数のスリットの内、長さが最も長いことを特徴とするパワー半導体モジュール。
  4. 請求項3に記載のパワー半導体モジュールであって、
    前記絶縁基板、前記第1の半導体チップ群、前記第2の半導体チップ群、前記第1のリードフレーム、前記第2のリードフレームを封止する封止樹脂を有し、
    前記スリットの少なくとも一部を含む領域の封止樹脂の厚みは、他の領域の封止樹脂の厚みよりも薄いことを特徴とするパワー半導体モジュール。
  5. 請求項1に記載のパワー半導体モジュールであって、
    前記絶縁基板の前記各導体層パターンの配置面に垂直な方向において、前記第1のリードフレームおよび前記第2のリードフレーム上には、封止樹脂のみが配置されていることを特徴とするパワー半導体モジュール。
  6. 請求項4に記載のパワー半導体モジュールであって、
    前記封止樹脂は、表面に凹部を有し、
    前記凹部は、前記封止樹脂の厚みが薄い領域であり、その深さは2mm以上であることを特徴とするパワー半導体モジュール。
  7. 請求項4に記載のパワー半導体モジュールであって、
    前記封止樹脂は、表面に凹部を有し、
    前記凹部は、前記封止樹脂の厚みが薄い領域であり、前記パワー半導体モジュールを平面視した際に、短辺が4mm以上の矩形形状であることを特徴とするパワー半導体モジュール。
  8. 請求項1に記載のパワー半導体モジュールであって、
    前記第1の導体層パターンと電気的に接続された外部端子を有し、
    前記外部端子の一部は、前記絶縁基板の前記各導体層パターンの配置面において、前記第2のリードフレームと封止樹脂を隔てて対向し、かつ、前記第3の導体層パターンと封止樹脂を隔てて対向することを特徴とするパワー半導体モジュール。
  9. 請求項1に記載のパワー半導体モジュールであって、
    前記絶縁基板は、アルミナ(Al2O3)を主成分とするセラミック基板であることを特徴とするパワー半導体モジュール。
  10. 請求項1に記載のパワー半導体モジュールであって、
    前記第1の半導体チップ群と前記第1の導体層パターンとの接合、前記第1の半導体チップ群と前記第1のリードフレームとの接続、前記第2の半導体チップ群と前記第2の導体層パターンとの接合、前記第2の半導体チップ群と前記第2のリードフレームとの接続の内、少なくともいずれか1つは焼結銅による接合または接続であることを特徴とするパワー半導体モジュール。
  11. 請求項1に記載のパワー半導体モジュールであって、
    前記第1の導体層パターンと電気的に接続された第1の外部端子と、
    前記第3の導体層パターンと電気的に接続された第2の外部端子と、を有し、
    前記第2の外部端子は、前記第2のリードフレームと一体で成形されていることを特徴とするパワー半導体モジュール。
  12. 一対以上の上下アームを有する主回路と、
    前記上下アームを駆動する駆動回路と、を備え、
    前記上下アームに、請求項1から11のいずれか1項に記載のパワー半導体モジュールを用いることを特徴とする電力変換装置。
JP2022156582A 2022-09-29 2022-09-29 パワー半導体モジュールおよび電力変換装置 Pending JP2024050019A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022156582A JP2024050019A (ja) 2022-09-29 2022-09-29 パワー半導体モジュールおよび電力変換装置
PCT/JP2023/014995 WO2024070022A1 (ja) 2022-09-29 2023-04-13 パワー半導体モジュールおよび電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022156582A JP2024050019A (ja) 2022-09-29 2022-09-29 パワー半導体モジュールおよび電力変換装置

Publications (1)

Publication Number Publication Date
JP2024050019A true JP2024050019A (ja) 2024-04-10

Family

ID=90476739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022156582A Pending JP2024050019A (ja) 2022-09-29 2022-09-29 パワー半導体モジュールおよび電力変換装置

Country Status (2)

Country Link
JP (1) JP2024050019A (ja)
WO (1) WO2024070022A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5944688B2 (ja) * 2012-02-22 2016-07-05 ローム株式会社 パワーモジュール半導体装置
JP6580015B2 (ja) * 2016-10-05 2019-09-25 三菱電機株式会社 モールド樹脂封止型パワー半導体装置
US11967545B2 (en) * 2019-07-12 2024-04-23 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2024070022A1 (ja) 2024-04-04

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US10777488B2 (en) Semiconductor device including conductive spacer with small linear coefficient
KR100430772B1 (ko) 반도체장치
US8461623B2 (en) Power semiconductor module
WO2013172291A1 (ja) パワーモジュール半導体装置
JP7025181B2 (ja) パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
US11532600B2 (en) Semiconductor module
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US11489457B2 (en) Semiconductor module and power converter using the same
US11004764B2 (en) Semiconductor package having symmetrically arranged power terminals and method for producing the same
US20220216157A1 (en) Semiconductor module
US20190051636A1 (en) Semiconductor device
US20180350710A1 (en) Semiconductor device, and power module
KR20180018314A (ko) 전자 장치
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
WO2017006771A1 (ja) パワーモジュールおよびインバータ装置
JP7428017B2 (ja) 半導体モジュール
WO2020229114A1 (en) Semiconductor module
US11335660B2 (en) Semiconductor module
US20200211954A1 (en) Semiconductor module
WO2024070022A1 (ja) パワー半導体モジュールおよび電力変換装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP3629222B2 (ja) 半導体装置
US12046584B2 (en) Semiconductor module
US20240038643A1 (en) Semiconductor device