JP7479498B2 - 半導体試験装置および半導体試験方法 - Google Patents
半導体試験装置および半導体試験方法 Download PDFInfo
- Publication number
- JP7479498B2 JP7479498B2 JP2022555295A JP2022555295A JP7479498B2 JP 7479498 B2 JP7479498 B2 JP 7479498B2 JP 2022555295 A JP2022555295 A JP 2022555295A JP 2022555295 A JP2022555295 A JP 2022555295A JP 7479498 B2 JP7479498 B2 JP 7479498B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- electrode
- semiconductor
- current source
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 255
- 238000012360 testing method Methods 0.000 title claims description 202
- 239000000523 sample Substances 0.000 claims description 37
- 230000004044 response Effects 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 32
- 238000005259 measurement Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 20
- 238000009429 electrical wiring Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本開示は、半導体試験装置および半導体試験方法に関する。
半導体素子の製品性能は、製造過程における試験工程において特性試験が行なわれることによって、保証されている。特性試験には、高電圧または大電流を半導体素子に与えるなどの特性試験およびスクリーニングなどがある。
特性試験には、モジュールの状態で行う試験、および半導体素子の状態で行う試験などがある。特性試験は、製造のコストを低減するため、ウェハの状態で試験できることが好ましい。しかしながら、ウェハを設置する試験ステージとウェハ裏面との接触の具合で変化する電気的な抵抗と、試験ステージから測定点までの経路の抵抗の差とが原因で、測定結果の再現性が低いという問題がある。
特許文献1には、半導体トランジスタのテスト方法として試験ステージとウェハ裏面の接触抵抗を低減させる構成が開示されている。
特許文献1では、試験ステージに設けられた吸着穴の密度を100個/cm2以上とすることによって、試験ステージとウェハ裏面電極の接触抵抗を低減することができる。これにより、測定の再現性が低い問題を低減することができる。
しかしながら、特許文献1に記載される試験方法では、試験ステージの測定点までの経路の抵抗の差の影響を除くことができないため、ウェハの面内で測定誤差がばらつくという問題がある。
それゆえに、本開示の目的は、半導体素子のウェハ状態で行う試験において、ウェハの面内における測定誤差のばらつきを低減することができる半導体試験装置および半導体試験方法を提供することである。
本開示の半導体試験装置は、裏面に正極と、表面に負極および制御電極とを有し、制御電極に入力される制御信号に応じて、オンまたはオフする半導体素子の特性試験するための半導体試験装置であって、複数の半導体素子が配置されたウェハを固定するとともに、複数の半導体素子の正極と電気的に接続される正極の役割を有する試験ステージと、N個(Nは2以上の自然数)の定電流源と、半導体素子の負極と、定電流源の負極とを接続する第1のプローブと、試験ステージの外周に配置され、それぞれがN個の定電流源のうちの1つと接続し、N個の電流供給点として機能するN個の電極と、試験ステージの外周に配置されるコレクタセンス端子と、コレクタセンス端子と定電流源の負極との間の電圧を測定する電圧計とを備える。
本開示の半導体試験装置は、裏面に正極と、表面に負極および制御電極とを有し、制御電極に入力される制御信号に応じて、オンまたはオフする半導体素子の特性試験するための半導体試験装置であって、複数の半導体素子が配置されたウェハを固定するとともに、複数の半導体素子の正極と電気的に接続される正極の役割を有する試験ステージと、定電流源と、半導体素子の負極と、定電流源の負極とを接続する第1のプローブと、試験ステージの外周に配置され、定電流源と接続し、電流供給点として機能するN個(Nは2以上の自然数)の電極と、定電流源と、N個の電極のそれぞれとの間に配置された可変抵抗および電流計と、試験ステージの外周に配置されるコレクタセンス端子と、コレクタセンス端子と定電流源の負極との間の電圧を測定する電圧計とを備える。
本開示の半導体試験方法は、裏面に正極と、表面に負極および制御電極とを有し、制御電極に入力される制御信号に応じて、オンまたはオフする半導体素子の特性試験するための半導体試験装置による半導体試験方法である。半導体試験装置は、正極の役割を有する試験ステージと、N個(Nは2以上の自然数)の定電流源と、試験ステージの外周に配置され、それぞれがN個の定電流源のうちの1つと接続し、N個の電流供給点として機能するN個の電極と、試験ステージの外周に配置されるコレクタセンス端子と、第1のプローブと、第2のプローブと、電圧計とを備える。半導体試験方法は、複数の半導体素子が配置されたウェハを試験ステージに固定して、複数の半導体素子の正極と試験ステージとを接続するステップと、第1のプローブによって、半導体素子の負極と、定電流源の負極とを接続するステップと、第2のプローブによって、半導体素子の制御電極と、駆動回路とを接続するステップと、N個の定電流源が、定電流の供給を開始するステップと、電圧計によって、コレクタセンス端子と定電流源の負極との間の電圧を測定するステップとを備える。
本開示によれば、半導体素子のウェハ状態で行う試験において、ウェハの面内における測定誤差のばらつきを低減することができる。
以下、実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
実施の形態1.
図1は、実施の形態1の半導体試験装置の構成を示す図である。代表的な大電流試験であるコレクタ-エミッタ間飽和電圧(以下飽和電圧と呼称する)の試験を例にして説明する。
図1は、実施の形態1の半導体試験装置の構成を示す図である。代表的な大電流試験であるコレクタ-エミッタ間飽和電圧(以下飽和電圧と呼称する)の試験を例にして説明する。
図1を参照して、この半導体試験装置は、試験ステージ51と、第1のプローブ53と、第2のプローブ54と、駆動回路55と、第1の定電流源1と、第2の定電流源2と、第1の電極31と、第2の電極32と、コレクタセンス端子33と、定電流源の負極42とを備える。
試験ステージ51は、ウェハ63を固定する。ウェハ63には、複数の半導体素子が配置される。半導体素子として自己消弧型の任意の半導体素子を用いることができる。ウェハ63に配置されているすべての半導体素子、または全半導体素子のうちの一部が抜き取りで検査される。半導体素子27と半導体素子26とは、配列されている複数個の半導体素子を代表したものである。
半導体素子26、27は、裏面に正極、表面に負極および制御電極を有する。半導体素子26、27は、駆動回路55から制御電極に入力される第1制御信号に応じてオンまたはオフされる。例えば、半導体素子26、27がMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である場合、正極はドレイン電極、負極はソース電極、制御電極はゲート電極を意味する。半導体素子26、27がIGBT(Insulated Gate Transistor)である場合には、正極はコレクタ電極、負極はエミッタ電極、制御電極はゲート電極を意味する。半導体素子26、27の表面に負極、および制御電極が配置され、裏面に正極が配置される。
半導体素子26、27において、裏面の正極から表面の負極へ電流が流れる。このような半導体素子26、27の特性試験をウェハ63の状態で行うためには、半導体素子26、27の表面の負極(IGBTの場合エミッタ)と、定電流源の負極42とが、ニードル形状の第1のプローブ53によって電気的に接続される。また、半導体素子26、27の表面の制御電極(IGBTの場合ゲート)と、半導体試験装置の駆動回路55とが、ニードル形状の第2のプローブ54によって電気的に接続される。図1には、被検体が半導体素子27のときに、第1のプローブ53および第2のプローブ54が半導体素子27に接続された状態が表されている。
半導体素子26、27の裏面の正極(IGBTの場合コレクタ)は、正極の役割を有する試験ステージ51(導体)と、直接電気的に接続される。
第1の定電流源1および第2の定電流源2は、一定の電流を供給する。
第1の電極31は、試験ステージ51の外周に配置される。第1の電極31は、第1の定電流源1と接続する。第1の電極31は、試験ステージ51への第1の電流供給点として機能する。第2の電極32は、試験ステージ51の外周に配置される。第2の電極32は、第2の定電流源2と接続する。第1の電極31および第2の電極32は、半導体素子26、27の裏面の正極と電気的に接続する。
第1の電極31は、試験ステージ51の外周に配置される。第1の電極31は、第1の定電流源1と接続する。第1の電極31は、試験ステージ51への第1の電流供給点として機能する。第2の電極32は、試験ステージ51の外周に配置される。第2の電極32は、第2の定電流源2と接続する。第1の電極31および第2の電極32は、半導体素子26、27の裏面の正極と電気的に接続する。
飽和電圧試験における半導体素子27のオン抵抗(等価抵抗)が抵抗17、半導体素子26のオン抵抗(等価抵抗)が抵抗16によって示されている。
第1のプローブ53によって、第1の定電流源1は、抵抗10、第1の電極31、抵抗13、および半導体素子27を介して、定電流源の負極42と電気的に接続される。第1のプローブ53によって、第1の定電流源1は、抵抗10、第1の電極31、抵抗12、および半導体素子26を介して、定電流源の負極42と電気的に接続される。
抵抗10は、第1の定電流源1と、第1の電極31との間の電気配線の抵抗である。
抵抗13は、第1の定電流源1から半導体素子27に給電する際に試験ステージ51に流れる電流の経路の抵抗成分と、試験ステージ51と半導体素子27の裏面の正極との接触抵抗の総和である。試験ステージ51の抵抗成分が一様である場合、第1の電極31と半導体素子27の最短距離を電流が流れる。例えば、試験ステージ51に傷がある場合などは、最短経路を電流が流れないこともある。他の電極から半導体素子までの抵抗成分についても同様である。
抵抗13は、第1の定電流源1から半導体素子27に給電する際に試験ステージ51に流れる電流の経路の抵抗成分と、試験ステージ51と半導体素子27の裏面の正極との接触抵抗の総和である。試験ステージ51の抵抗成分が一様である場合、第1の電極31と半導体素子27の最短距離を電流が流れる。例えば、試験ステージ51に傷がある場合などは、最短経路を電流が流れないこともある。他の電極から半導体素子までの抵抗成分についても同様である。
抵抗12は、第1の定電流源1から半導体素子26に給電する際に試験ステージ51に流れる電流の経路の抵抗成分と、試験ステージ51と半導体素子26の裏面の正極との接触抵抗の総和である。
第1のプローブ53によって、第2の定電流源2は、抵抗11、第2の電極32、抵抗14、および半導体素子27を介して、定電流源の負極42と電気的に接続される。第1のプローブ53によって、第2の定電流源2は、抵抗11、第2の電極32、抵抗15、および半導体素子26を介して、定電流源の負極42と接続される。
抵抗11は、第2の定電流源2と、第2の電極32との間の電気配線の抵抗である。
抵抗14は、第2の定電流源2から半導体素子27に給電する際に試験ステージ51に流れる電流の経路の抵抗成分と、試験ステージ51と半導体素子27の裏面の正極との接触抵抗の総和である。
抵抗14は、第2の定電流源2から半導体素子27に給電する際に試験ステージ51に流れる電流の経路の抵抗成分と、試験ステージ51と半導体素子27の裏面の正極との接触抵抗の総和である。
抵抗15は、第2の定電流源2から半導体素子26に給電する際に試験ステージ51に流れる電流の経路の抵抗成分と、試験ステージ51と半導体素子26の裏面の正極との接触抵抗の総和である。
半導体素子27の表面の負極(IGBTの場合エミッタ)と、定電流源の負極42とが第1のプローブ53によって接続されることによって、半導体素子27と定電流源の負極42とが電気的に接続される。また、半導体素子26の表面の負極(IGBTの場合エミッタ)と、第1のプローブ53によって接続されることによって、半導体素子26と定電流源の負極42が電気的に接続される。
半導体素子27の飽和電圧を測定したときの等価抵抗が抵抗17である。半導体素子26の飽和電圧を測定したときの等価抵抗が抵抗16である。たとえば、第1の定電流源1の電流と第2の定電流源2の電流との和が500A、半導体素子27の飽和電圧が1Vのときに、抵抗17は0.002Ωである。
コレクタセンス端子33は、試験ステージ51の外周に配置される。コレクタセンス端子33は、第2の電極32よりも第1の電極31の近傍に配置される。コレクタセンス端子33は、半導体素子26、27の裏面の正極と電気的に接続する。
電圧計3は、コレクタセンス端子33と、定電流源の負極42との間の電圧を測定する。第1の定電流源1および第2の定電流源2と電圧計3とによって、半導体素子27の飽和電圧を4端子測定することができる。コレクタセンス端子33と第1の電極31との間には微小な電流しか流れず、かつ導体間の2点で電気抵抗も小さいため、コレクタセンス端子33と第1の電極31は等電位とみなすことができる。
試験ステージ51を任意に移動させることによって、ニードル形状の第1のプローブ53、および第2のプローブ54をウェハ63の任意の半導体素子と電気的に接触させることができる。
半導体素子27の飽和電圧を測定するときには、駆動回路55は、第2のプローブ54を通じて、半導体素子27の制御電極に電圧を印加することによって、半導体素子27をオン状態にする。第1のプローブ53を半導体素子27の表面の負極と接触させ、コレクタセンス端子33と定電流源の負極42との間の電圧を測定することによって、半導体素子27の飽和電圧を測定することができる。
半導体素子26の飽和電圧を測定するときには、駆動回路55は、第2のプローブ54を通じて、半導体素子26の制御電極に電圧を印加することによって、半導体素子26をオン状態にする。第1のプローブ53を半導体素子26の表面の負極と接触させ、コレクタセンス端子33と定電流源の負極42との間の電圧を測定することによって、半導体素子26の飽和電圧を測定することができる。
半導体素子27から定電流源の負極42の経路の電圧降下はないと仮定しているが、実際には、ニードル形状の第1のプローブ53および配線は抵抗成分を持つため、電圧計3は、コレクタセンス端子33と定電流源の負極42との電圧を測定するのに代えて、第1のプローブ53のニードルの先端近くとコレクタセンス端子33との間の電圧を測定してもよい。
第1の電極31と第2の電極32とが試験ステージ51の中心から点対称の位置にあるのが好ましい。試験ステージ51の抵抗が一様であるとすると、半導体素子の裏面の正極と試験ステージ51との接触抵抗を無視する場合には、抵抗12、13、14、15の大きさは、電極から半導体素子までの距離に比例する。第1の電極31と第2の電極32とが試験ステージ51の中心から点対称の位置に配置されれば、半導体素子26と半導体素子27とが試験ステージ51の中心から点対称の位置にある場合、抵抗13の値と抵抗15の値とが同一となり、抵抗14の値と抵抗12の値が同一となるため、半導体素子26の飽和電圧と、半導体素子27の飽和電圧とが同じになる。ただし、点対称でなくとも、抵抗13などの半導体試験装置に起因する飽和電圧の測定誤差のウェハ63面内のばらつきを低減することができる。
図2は、実施の形態1における半導体素子27の飽和電圧測定に係る経路を簡略化した図である。図3は、実施の形態1における半導体素子26の飽和電圧測定に係る経路を簡略化した図である。
図2および図3を参照して、一般的な大電流試験である飽和電圧(Vce(sat)ともいう)の測定値の算出方法を説明する。変数による計算では煩雑になるので、ここでは抵抗値に実数を代入する。以下では、被検体の半導体素子26、27は、IGBTとして説明する。
半導体素子27と第1の電極31の位置関係と、半導体素子26と第2の電極32の位置関係は、試験ステージ51の中心点から点対称であるとする。半導体素子26と半導体素子27の飽和電圧は同じであるとする。抵抗10が0.05Ω、抵抗11が0.10Ω、抵抗12が0.02Ω、抵抗13が0.01Ω、抵抗14が0.02Ω、抵抗15が0.01Ω、抵抗16が0.007Ω、抵抗17が0.007Ωとする。
半導体素子27のゲートに、例えば15Vなどの一定の電圧を印加して半導体素子27をオン状態にし、半導体素子27のコレクタに例えば300Aなどの大電流を流したときの半導体素子27のコレクタ-エミッタ間電圧が半導体素子27の飽和電圧である。しかし、半導体素子27のコレクタ電極とエミッタ電極間の電圧を直接測定することは困難であるため、一般的な飽和電圧試験では、コレクタセンス端子33と定電流源の負極42との間の電圧を測定して、それを半導体素子27の飽和電圧とする。この飽和電圧は、抵抗13の電圧降下を含んだ値となる。
一般的な従来の飽和電圧試験では、定電流源は1個で、電流の供給点が1個または2個である。電流の供給点が1個の場合は、半導体素子が電流の供給点から離れた位置であるほど、試験ステージ51の抵抗が大きくなるため、測定した飽和電圧が真値よりも高くなってしまう。よって、電流の供給点が1個の場合には、半導体素子の飽和電圧の測定誤差のウェハ63面内のばらつきが生じてしまう。電流の供給点が2個の場合においては、1個の定電流源から2個に分けた電流経路を通じて電流が供給されるため、配線抵抗と試験ステージの抵抗との和が2つの電流経路で等しくなければ、電流がアンバランスとなる。しかしながら、半導体素子の位置により試験ステージの抵抗が変動してしまうため、2個の電流経路の抵抗を等しくすることは困難である。
本実施の形態では、第1の定電流源1および第2の定電流源2によって、たとえば、所望の電流(この場合300A)の半分の150Aを第1の電極31に一定に流すことができるので、抵抗13による測定誤差を1/2にすることができる。その結果、上記の電流に起因する半導体素子の飽和電圧の測定誤差のウェハ63面内のばらつきを低減することができる。
図2に示した抵抗値の場合、半導体素子のコレクタに流れる電流が300Aの場合、半導体素子27の飽和電圧は3.6Vである。図3に示した抵抗値の場合、半導体素子26の飽和電圧は5.1Vである。図2および図3において、定電流源が1つである場合に比べ、半導体素子26の飽和電圧と半導体素子27の飽和電圧の差異が6%改善する。
図4は、実施の形態1における半導体素子の飽和電圧試験の手順を示すフローチャートである。
ステップS02において、半導体試験装置と被検体の半導体素子とを接続する。たとえば、被検体がIGBTである半導体素子27の場合に、半導体素子27の表面のエミッタがニードル形状の第1のプローブ53によって、定電流源の負極42と電気的に接続され、半導体素子27の表面のゲートがニードル形状の第2のプローブ54によって、半導体試験装置の駆動回路55と電気的に接続され、半導体素子27の裏面のコレクタは、正極の役割を有する試験ステージ51(導体)と、直接電気的に接続される。
ステップS03において、駆動回路55が、被検体の半導体素子をターンオンする。
ステップS04において、半導体試験装置からの電流の供給を開始する。すなわち、第1の定電流源1および第2の定電流源2が同一の大きさ(150A)の電流を出力する。
ステップS04において、半導体試験装置からの電流の供給を開始する。すなわち、第1の定電流源1および第2の定電流源2が同一の大きさ(150A)の電流を出力する。
ステップS05において、電圧計3が、コレクタセンス端子33と、定電流源の負極42との間の電圧を測定することによって、被検体の半導体素子の飽和電圧を測定する。測定した飽和電圧が規格内であれば、処理がS06に進む。測定した飽和電圧が規格外であれば、処理がステップS07に進む。
ステップS06において、被検体の半導体素子を合格と判定する。
ステップS07において、被検体の半導体素子を不合格と判定する。不合格の場合、たとえば、被検体の半導体素子にインクで印をつけるものとしてもよい。電子的に合格、不合格を記録してもよい。
ステップS07において、被検体の半導体素子を不合格と判定する。不合格の場合、たとえば、被検体の半導体素子にインクで印をつけるものとしてもよい。電子的に合格、不合格を記録してもよい。
ステップS06およびS07の後、処理がステップS08に進む。
ステップS08において、半導体試験装置からの電流の供給を停止する。すなわち、第1の定電流源1および第2の定電流源2からの電流の出力を停止する。駆動回路55が、被検体の半導体素子をターンオフする。
ステップS08において、半導体試験装置からの電流の供給を停止する。すなわち、第1の定電流源1および第2の定電流源2からの電流の出力を停止する。駆動回路55が、被検体の半導体素子をターンオフする。
ステップS09において、半導体試験装置と被検体の半導体素子との接続を解除する。
ステップS10において、試験ステージ51が次の半導体素子の測定位置に移動する。ステップS01~S10の処理が、ウェハ63上の半導体素子を全部測定するまで繰り返される。あるいは、抜き取り試験の場合は、予め定められた位置の半導体素子のみが測定される。
ステップS10において、試験ステージ51が次の半導体素子の測定位置に移動する。ステップS01~S10の処理が、ウェハ63上の半導体素子を全部測定するまで繰り返される。あるいは、抜き取り試験の場合は、予め定められた位置の半導体素子のみが測定される。
以上説明したように、実施の形態1に係る半導体試験装置および半導体試験方法によれば、第1の電極31を流れる電流が一定であることにより、半導体素子の飽和電圧測定などの大電流試験における、測定誤差のウェハ63の面内のばらつきを低減することができる。
実施の形態2.
半導体素子27の飽和電圧の真値は抵抗17の両端の電圧に等しいが、半導体素子27のコレクタ電極、およびエミッタ電極間の電位を直接測定することは困難であるため、実施の形態1では、コレクタセンス端子33と定電流源の負極42との間の電圧を測定し、これを半導体素子27の飽和電圧としている。
半導体素子27の飽和電圧の真値は抵抗17の両端の電圧に等しいが、半導体素子27のコレクタ電極、およびエミッタ電極間の電位を直接測定することは困難であるため、実施の形態1では、コレクタセンス端子33と定電流源の負極42との間の電圧を測定し、これを半導体素子27の飽和電圧としている。
抵抗17から定電流源の負極42までの経路の抵抗成分によって、半導体素子27の飽和電圧が真値から乖離するが、乖離を軽減するためには抵抗成分を下げるしかない。実施の形態1では、定電流源と電流の供給点がそれぞれ2個とすることによって、第1の電極31に流れる電流を1/2とした。これによって、抵抗13による電圧降下を1/2に低減することができる。
本実施の形態では、定電流源と電流の供給点をそれぞれN個にする。Nは3以上の自然数である。N個の電極は、試験ステージ51の外周上に均等な角度の間隔で配置される。N個の電極のそれぞれが、N個の定電流源のうちの対応する1つと接続し、N個の電流供給点として機能する。
図5は、実施の形態2の半導体試験装置の例を示す図である。図5は、N=4の場合を表したものである。この半導体試験装置は、実施の形態1の半導体試験装置の構成に加えて、第3の定電流源101、第4の定電流源102と、第3の電極131と、第4の電極132をさらに備える。抵抗110は、第3の定電流源101と、第3の電極131との間の電気配線の抵抗である。抵抗111は、第4の定電流源102と、第4の電極132との間の電気配線の抵抗である。試験ステージ51内の抵抗成分の図示は省略する。
第1の電極31は、第1の定電流源1と接続する。第2の電極32は、第2の定電流源2と接続する。第3の電極131は、第3の定電流源101と接続する。第4の電極132は、第4の定電流源102と接続する。第1の電極31、第3の電極131、第2の電極32、第4の電極132は、試験ステージ51の外周上に90°の間隔で配置されている。
本実施の形態によれば、第1の電極31に流れる電流が1/Nとなるため、抵抗13による電圧降下が1/Nに低減される。よって、抵抗13が原因の飽和電圧の真値からの乖離を1/Nに低減することができる。その結果、抵抗13による測定誤差を1/Nにすることができる。
実施の形態3.
図6は、実施の形態3の半導体試験装置の構成を示す図である。実施の形態3の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態3の半導体試験装置が、1つの定電流源1のみを備えること、第1の可変抵抗71と、第2の可変抵抗72と、第1の電流計81と、第2の電流計82とを備えることである。
図6は、実施の形態3の半導体試験装置の構成を示す図である。実施の形態3の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態3の半導体試験装置が、1つの定電流源1のみを備えること、第1の可変抵抗71と、第2の可変抵抗72と、第1の電流計81と、第2の電流計82とを備えることである。
直列接続された第1の可変抵抗71と第1の電流計81は、定電流源1と、第1の電極31との間に配置される。直列接続された第2の可変抵抗72と第2の電流計82は、定電流源1と、第2の電極32との間に配置される。
第1の電流計81は、第1の可変抵抗71に流れる電流を測定する。第2の電流計82は、第2の可変抵抗72を流れる電流を測定する。第1の電流計81、第2の電流計82に代えて、オシロスコープでカレントトランスの過渡的な電圧を測定するものとしてもよい。
図7は、実施の形態3における半導体素子の飽和電圧試験の手順を示すフローチャートである。
実施の形態3のフローチャートが、実施の形態2のフローチャートと相違する点は、実施の形態3のフローチャートが、ステップS04とステップS05との間に、ステップS04aを備える点である。
ステップS04aにおいて、第1の電流計81によって第1の可変抵抗71に流れる電流の大きさを測定する。第2の電流計82によって、第2の可変抵抗72に流れる電流の大きさを測定する、第1の電流計81と第2の電流計82の値が等しくなるよう第1の可変抵抗71の抵抗値と第2の可変抵抗72の抵抗値を調整する。これによって、第1の電極31に流れる電流の大きさと、第2の電極32に流れる電流の大きさとを等しくすることができる。
本実施の形態では、第1の電極31に流れる電流と第2の電極32に流れる電流の大きさとを等しくすることによって、飽和電圧測定などの大電流試験における、ウェハ63の面内の測定誤差のばらつきを低減することができる。
実施の形態3の変形例.
実施の形態3において、被検体の半導体素子と第1の電極31との間の抵抗成分の大きさ、および被検体の半導体素子と第2の電極32との間の抵抗成分とを事前に求める。例えばTEG(Test Element Group)ウェハなどのような半導体素子の抵抗値が既知であるウェハにおける電圧降下の面内分布を作成する。電流値と半導体素子の抵抗値が既知であるから、被検体の半導体素子と第1の電極31との間の抵抗成分、および被検体の半導体素子と第2の電極32との間の抵抗成分を求めることができる。
実施の形態3において、被検体の半導体素子と第1の電極31との間の抵抗成分の大きさ、および被検体の半導体素子と第2の電極32との間の抵抗成分とを事前に求める。例えばTEG(Test Element Group)ウェハなどのような半導体素子の抵抗値が既知であるウェハにおける電圧降下の面内分布を作成する。電流値と半導体素子の抵抗値が既知であるから、被検体の半導体素子と第1の電極31との間の抵抗成分、および被検体の半導体素子と第2の電極32との間の抵抗成分を求めることができる。
第1の電極31と第2の電極32に流れる電流が常に等しくなるように第1の可変抵抗71の大きさおよび第2の可変抵抗72の大きさを調整することによって、実施の形態3と同様の効果を得ることができる。
実施の形態4.
図8は、実施の形態4の半導体試験装置の構成を示す図である。実施の形態4の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態4の半導体試験装置が、電圧計3の代わりに、電圧計3aおよび演算装置69を備える点である。
図8は、実施の形態4の半導体試験装置の構成を示す図である。実施の形態4の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態4の半導体試験装置が、電圧計3の代わりに、電圧計3aおよび演算装置69を備える点である。
電圧計3aは、コレクタセンス端子33と、定電流源の負極42とのとの電圧Vce(sat)Aを測定する。これと同時に、電圧計3aは、コレクタセンス端子34と定電流源の負極42との電圧Vce(sat)Bとを測定する。
コレクタセンス端子34と第2の電極32と等電位であるとする。測定された電圧Vce(sat)AとVce(sat)Bとを演算することによって、半導体素子の飽和電圧Vce(sat)を求めることができる。
図9は、実施の形態4における半導体素子27の飽和電圧測定に係る経路を簡略化した図である。図10は、実施の形態4における半導体素子26の飽和電圧測定に係る経路を簡略化した図である。
図9および図10を参照して、一般的な大電流試験である飽和電圧測定の測定値を算出する方法を説明する。変数による計算では煩雑になるので、ここでは抵抗値に実数を代入する。すなわち、抵抗10が0.05Ω、抵抗11が0.10Ω、抵抗12が0.02Ω、抵抗13が0.01Ω、抵抗14が0.02Ω、抵抗15が0.01Ω、抵抗16が0.007Ω、抵抗17が0.007Ωとする。これらは、図2、3における抵抗値と同値である。
試験ステージ51の抵抗が一様であり、ウェハ63の裏面の正極と試験ステージ51との接触抵抗が一様であるとする。半導体素子26と半導体素子27のように半導体素子27と第1の電極31の位置関係と、半導体素子26と第2の電極32の位置関係とが、試験ステージ51の中心点から点対称である場合、抵抗13の大きさと、抵抗14の大きさとが同一となる。
実際の試験装置においては、試験ステージ51の抵抗成分が一様であること、ウェハ63の裏面の正極と試験ステージ51との電気的な接触抵抗が一様であることはない。そのため、抵抗13の大きさと、抵抗14の大きさとが、半導体素子のウェハ63上の位置によって異なることになる。本実施の形態では、2つの測定値Vce(sat)Aと、Vce(sat)Bとを例えば平均化することによって、抵抗13の大きさと抵抗14の大きさとのばらつきを低減することができる。
演算装置69は、半導体素子の位置に応じて、測定値Vce(sat)AとVce(sat)Bとから、半導体素子の飽和電圧Vce(sat)を求める方法を変えてもよい。
たとえば、半導体素子と2つの電極との距離の違いに基づいて重みづけする方法を用いてもよい。
あるいは、半導体素子27から第1の電極31までの距離が、半導体素子27から第2の電極32までの距離の1/2である場合に、測定値Vce(sat)Aの方が測定値Vce(sat)Bよりも経路抵抗の影響が小さく、真値に近いと考えられるため、演算装置69は、測定値Vce(sat)Aの方を半導体素子27の飽和電圧Vce(sat)としてもよい。
図11は、実施の形態4の飽和電圧測定の測定手順を示したフローチャートである。実施の形態4のフローチャートが実施の形態1のフローチャートと相違する点は、実施の形態4のフローチャートが、ステップS04とステップS05との間にステップS04bを備える点である。
ステップS04bにおいて、電圧計3aは、コレクタセンス端子33と定電流源の負極42との間の電圧Vce(sat)Aを測定する。電圧計3aは、コレクタセンス端子34と定電流源の負極42との間の電圧Vce(sat)Bとを測定する。たとえば、演算装置69が、これらの測定値を演算(たとえば、平均する)ことによって、被検体の半導体素子の飽和電圧Vce(sat)を求めることができる。
以上説明したように、実施の形態4に係る半導体試験装置および半導体試験方法によれば、第1の電極31および第2の電極32を流れる電流が一定であり、2点の測定値を演算することによって飽和電圧を求めることにより、大電流試験における、ウェハ63の面内の測定誤差のばらつきを低減することができる。
実施の形態5.
半導体素子27の飽和電圧の真値は抵抗17の両端の電圧に等しいが、半導体素子27のコレクタ電極、およびエミッタ電極間の電位を直接測定することは困難であるため、実施の形態5では、第1の電極31と同電位のコレクタセンス端子33と、定電流源の負極42間の電圧と、第2の電極32と同電位のコレクタセンス端子34と、定電流源の負極42間の電圧とを測定し、2つの測定値を演算し、これを半導体素子27の飽和電圧としている。
半導体素子27の飽和電圧の真値は抵抗17の両端の電圧に等しいが、半導体素子27のコレクタ電極、およびエミッタ電極間の電位を直接測定することは困難であるため、実施の形態5では、第1の電極31と同電位のコレクタセンス端子33と、定電流源の負極42間の電圧と、第2の電極32と同電位のコレクタセンス端子34と、定電流源の負極42間の電圧とを測定し、2つの測定値を演算し、これを半導体素子27の飽和電圧としている。
抵抗17から定電流源の負極42までの経路の抵抗成分によって、半導体素子27の飽和電圧が真値から乖離するが、乖離を軽減するためには抵抗成分を下げるしかない。実施の形態5では、定電流源と電流の供給点がそれぞれ2個とすることによって、第1の電極31に流れる電流を1/2とした。これによって、抵抗13による電圧降下を1/2に低減することができる。
本実施の形態では、定電流源、電流の供給点、およびコレクタセンス端子をそれぞれN個にする。Nは3以上の自然数である。
N個の電極は、試験ステージ51の外周上に均等な角度の間隔で配置される。N個の電極のそれぞれが、N個の定電流源のうちの対応する1つと接続し、N個の電流供給点として機能する。N個のコレクタセンス端子のぞれぞれは、N個の電極のうちの対応する電極との距離が、N個の電極の他のすべての電極との距離よりも近い位置に配置される。
図12は、実施の形態5の半導体試験装置の例を示す図である。図12は、N=4の場合を表したものである。この半導体試験装置は、実施の形態4の半導体試験装置の構成に加えて、第3の定電流源101、第4の定電流源102と、第3の電極131と、第4の電極132と、コレクタセンス端子133と、コレクタセンス端子134とをさらに備える。抵抗110は、第3の定電流源101と、第3の電極131との間の電気配線の抵抗である。抵抗111は、第4の定電流源102と、第4の電極132との間の電気配線の抵抗である。試験ステージ51内の抵抗成分の図示は省略する。
第1の電極31は、第1の定電流源1と接続する。第2の電極32は、第2の定電流源2と接続する。第3の電極131は、第3の定電流源101と接続する。第4の電極132は、第4の定電流源102と接続する。第1の電極31、第3の電極131、第2の電極32、第4の電極132は、試験ステージ51の外周上に90°の間隔で配置されている。
コレクタセンス端子33は、電極31との距離が、電極32、131、132との距離よりも近い位置に配置される。コレクタセンス端子133は、電極131との距離が、電極31、32、132との距離よりも近い位置に配置される。コレクタセンス端子34は、電極32との距離が、電極31、131、132との距離よりも近い位置に配置される。コレクタセンス端子134は、電極132との距離が、電極31、32、131との距離よりも近い位置に配置される。
これによって、第1の電極31に流れる電流が1/Nとなるため、抵抗13の電圧降下が1/Nに低減される。よって、抵抗13が原因の飽和電圧の真値からの乖離を1/Nに低減することができる。
実施の形態6.
図13は、実施の形態6の半導体試験装置の構成を示す図である。実施の形態6の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態6の半導体試験装置が、第1の電極31と第2の電極32とが試験ステージ51の外周を任意に移動できる点である。
図13は、実施の形態6の半導体試験装置の構成を示す図である。実施の形態6の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態6の半導体試験装置が、第1の電極31と第2の電極32とが試験ステージ51の外周を任意に移動できる点である。
半導体素子27の飽和電圧の測定において、半導体素子27から第1の電極31と第2の電極32とが角度91をもって等距離となる位置に配置される。角度91は、例えば30度などである。第1の電極31、および第2の電極32が任意に稼働できる機構は、例えば、試験ステージ51の上面から可動式のプローブにより電気的に接触する構造などである。
本実施の形態によって、抵抗13の大きさと抵抗14の大きさとの差異を低減することができるため、電圧測定点を増設することなく、飽和電圧の真値からの乖離を低減できる。すなわち、ウェハ63の面内の測定誤差のばらつきを低減することができる。
図14は、実施の形態6における半導体素子の飽和電圧試験の手順を示すフローチャートである。実施の形態6のフローチャートが実施の形態1のフローチャートと相違する点は、実施の形態6のフローチャートが、ステップS02の前にステップS01aを備える点である。
ステップS01aにおいて、第1の電極31と、第2の電極32とが被検体の半導体素子を頂点として角度91で等距離になる位置に移動する。
実施の形態7.
図15は、実施の形態7の半導体試験装置の構成を示す図である。実施の形態7の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態7では、定電流源1の通電する電流と定電流源2の通電する電流とが相違することである。
図15は、実施の形態7の半導体試験装置の構成を示す図である。実施の形態7の半導体試験装置が実施の形態1の半導体試験装置と相違する点は、実施の形態7では、定電流源1の通電する電流と定電流源2の通電する電流とが相違することである。
本実施の形態では、N個の電極の中でコレクタセンス端子33に最も近い電極と接続される定電流源の出力電流を、N個の定電流源の中の他の定電流源の出力電流よりも小さくする。
図15に示すように、300Aの電流を半導体素子26、27に通電して飽和電圧を測定する場合において、例えば、コレクタセンス端子33に最も近い電極31と接続される定電流源1が10Aの電流を出力し、定電流源2が290Aの電流を出力する。定電流源1の出力電流と定電流源2の出力電流の比はこの限りでない。抵抗13の電圧降下が飽和電圧の誤差となるので、抵抗13を流れる電流が限りなく小さい方が良い。
抵抗13を流れる電流が10Aであり、図15に示すような配線抵抗およびチャックの抵抗であった場合、飽和電圧の真値が2.1V(=300A×0.007Ω)であるのに対し、測定値は2.2V(=300A×0.007Ω+10A×0.01Ω)である。
実施の形態1における測定値が3.6Vであるから、実施の形態7の方が、実施の形態1に比べて誤差が低減できる。
図16は、実施の形態7における半導体素子の飽和電圧試験の手順を示すフローチャートである。実施の形態7のフローチャートが実施の形態1のフローチャートと相違する点は、実施の形態7のフローチャートが、ステップS04に代えて、ステップS04aを備える点である。
ステップS04aにおいて、半導体試験装置からの電流の供給を開始する。すなわち、第1の定電流源1の出力電流を第2の定電流源2の出力電流よりも小さくする。たとえば、第1の定電流源1が10Aの電流を出力し、第2の定電流源2が290Aの電流を出力する。
本開示は、その発明の範囲内において、各実施の形態を組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,2,101,102 定電流源、3,3a 電圧計、10,11,12,13,14,15,16,17,110,111 抵抗、26,27 半導体素子、31,32,131,132 電極、33,34,133,134 コレクタセンス端子、42 負極、51 試験ステージ、53,54 プローブ、55 駆動回路、63 ウェハ、69 演算装置、71,72 可変抵抗、81,82 電流計。
Claims (11)
- 裏面に正極と、表面に負極および制御電極とを有し、前記制御電極に入力される制御信号に応じて、オンまたはオフする半導体素子の特性を試験するための半導体試験装置であって、
複数の前記半導体素子が配置されたウェハを固定するとともに、複数の前記半導体素子の正極と電気的に接続される正極の役割を有する試験ステージと、
N個(Nは2以上の自然数)の定電流源と、
前記半導体素子の負極と、定電流源の負極とを接続する第1のプローブと、
前記試験ステージの外周に配置され、それぞれがN個の定電流源のうちの対応する1つと接続し、N個の電流供給点として機能するN個の電極と、
前記試験ステージの外周に配置されるコレクタセンス端子と、
前記コレクタセンス端子と前記定電流源の負極との間の電圧を測定する電圧計とを備えた、半導体試験装置。 - 前記半導体素子の制御電極と、駆動回路とを接続する第2のプローブを備えた、請求項1記載の半導体試験装置。
- 前記N個の電極は、前記試験ステージの外周上に均等な角度の間隔で配置される、請求項1または2記載の半導体試験装置。
- N=2であって、2個の前記電極は、外周上を移動可能に構成される、請求項1または2記載の半導体試験装置。
- 前記試験ステージの外周に配置されるN個の前記コレクタセンス端子を備え、
N個のコレクタセンス端子のぞれぞれは、N個の電極のうちの対応する電極との距離が、N個の電極の他のすべての電極との距離よりも近く、
前記電圧計は、前記N個のコレクタセンス端子のそれぞれと、前記定電流源の負極との間の電圧を測定する、請求項1または2記載の半導体試験装置。 - 前記電圧計によって、測定されたN個の電圧を平均する演算装置をさらに備えた、請求項5記載の半導体試験装置。
- 前記N個の電極のうち前記コレクタセンス端子に最も近い電極に接続される定電流源から出力される電流は、他の定電流源から出力される電流よりも小さい、請求項1または2記載の半導体試験装置。
- 裏面に正極と、表面に負極および制御電極とを有し、前記制御電極に入力される制御信号に応じて、オンまたはオフする半導体素子の特性試験するための半導体試験装置であって、
複数の前記半導体素子が配置されたウェハを固定するとともに、複数の前記半導体素子の正極と電気的に接続される正極の役割を有する試験ステージと、
定電流源と、
前記半導体素子の負極と、定電流源の負極とを接続する第1のプローブと、
前記試験ステージの外周に配置され、前記定電流源と接続し、電流供給点として機能するN個(Nは2以上の自然数)の電極と、
前記定電流源と、前記N個の電極のそれぞれとの間に配置された可変抵抗および電流計と、
前記試験ステージの外周に配置されるコレクタセンス端子と、
前記コレクタセンス端子と前記定電流源の負極との間の電圧を測定する電圧計とを備えた、半導体試験装置。 - 前記定電流源と、前記N個の電極のそれぞれとの間を流れる電流が等しくなるように、N個の可変抵抗の抵抗値が調整されている、請求項8記載の半導体試験装置。
- 裏面に正極と、表面に負極および制御電極とを有し、前記制御電極に入力される制御信号に応じて、オンまたはオフする半導体素子の特性試験するための半導体試験装置による半導体試験方法であって、
前記半導体試験装置は、正極の役割を有する試験ステージと、N個(Nは2以上の自然数)の定電流源と、前記試験ステージの外周に配置され、それぞれがN個の定電流源のうちの1つと接続し、N個の電流供給点として機能するN個の電極と、前記試験ステージの外周に配置されるコレクタセンス端子と、第1のプローブと、第2のプローブと、電圧計とを備え、
前記半導体試験方法は、
複数の前記半導体素子が配置されたウェハを前記試験ステージに固定して、複数の前記半導体素子の正極と前記試験ステージとを接続するステップと、
前記第1のプローブによって、前記半導体素子の負極と、定電流源の負極とを接続するステップと、
前記第2のプローブによって、前記半導体素子の制御電極と、駆動回路とを接続するステップと、
前記N個の定電流源が、定電流の供給を開始するステップと、
前記電圧計によって、前記コレクタセンス端子と前記定電流源の負極との間の電圧を測定するステップとを備える、半導体試験方法。 - 前記定電流の供給を開始するステップは、前記N個の電極のうち前記コレクタセンス端子に最も近い電極に接続される定電流源から出力される電流を、他の定電流源から出力される電流よりも小さくするステップを備える、請求項10記載の半導体試験方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020168349 | 2020-10-05 | ||
JP2020168349 | 2020-10-05 | ||
PCT/JP2021/031177 WO2022074952A1 (ja) | 2020-10-05 | 2021-08-25 | 半導体試験装置および半導体試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2022074952A1 JPWO2022074952A1 (ja) | 2022-04-14 |
JP7479498B2 true JP7479498B2 (ja) | 2024-05-08 |
Family
ID=81125779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022555295A Active JP7479498B2 (ja) | 2020-10-05 | 2021-08-25 | 半導体試験装置および半導体試験方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7479498B2 (ja) |
CN (1) | CN116325104A (ja) |
WO (1) | WO2022074952A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024106052A1 (ja) * | 2022-11-17 | 2024-05-23 | 三菱電機株式会社 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006071467A (ja) | 2004-09-02 | 2006-03-16 | Toyota Industries Corp | 半導体チップの電気特性測定方法及び装置 |
JP2011138865A (ja) | 2009-12-28 | 2011-07-14 | Micronics Japan Co Ltd | 半導体デバイスの検査装置 |
JP2012151323A (ja) | 2011-01-20 | 2012-08-09 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014036105A (ja) | 2012-08-08 | 2014-02-24 | Mitsubishi Electric Corp | 半導体装置の測定方法、測定器 |
JP2018179618A (ja) | 2017-04-06 | 2018-11-15 | トヨタ自動車株式会社 | 半導体素子の検査装置 |
JP2019125642A (ja) | 2018-01-15 | 2019-07-25 | 信越半導体株式会社 | 半導体装置の評価装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0233437U (ja) * | 1988-08-26 | 1990-03-02 |
-
2021
- 2021-08-25 WO PCT/JP2021/031177 patent/WO2022074952A1/ja active Application Filing
- 2021-08-25 CN CN202180066270.0A patent/CN116325104A/zh active Pending
- 2021-08-25 JP JP2022555295A patent/JP7479498B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006071467A (ja) | 2004-09-02 | 2006-03-16 | Toyota Industries Corp | 半導体チップの電気特性測定方法及び装置 |
JP2011138865A (ja) | 2009-12-28 | 2011-07-14 | Micronics Japan Co Ltd | 半導体デバイスの検査装置 |
JP2012151323A (ja) | 2011-01-20 | 2012-08-09 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014036105A (ja) | 2012-08-08 | 2014-02-24 | Mitsubishi Electric Corp | 半導体装置の測定方法、測定器 |
JP2018179618A (ja) | 2017-04-06 | 2018-11-15 | トヨタ自動車株式会社 | 半導体素子の検査装置 |
JP2019125642A (ja) | 2018-01-15 | 2019-07-25 | 信越半導体株式会社 | 半導体装置の評価装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2022074952A1 (ja) | 2022-04-14 |
JPWO2022074952A1 (ja) | 2022-04-14 |
CN116325104A (zh) | 2023-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10746788B2 (en) | Sensing structure of alignment of a probe for testing integrated circuits | |
US9140734B2 (en) | Measuring apparatus and measuring method | |
US11041900B2 (en) | Equi-resistant probe distribution for high-accuracy voltage measurements at the wafer level | |
US10698020B2 (en) | Current regulation for accurate and low-cost voltage measurements at the wafer level | |
US11428722B2 (en) | Resistance test method using kelvin structure | |
JPWO2010047311A1 (ja) | 静電チャックの検査方法及び静電チャック装置 | |
US9689935B2 (en) | Hall-effect measurement apparatus | |
JP7479498B2 (ja) | 半導体試験装置および半導体試験方法 | |
TW201915500A (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
JP2007333598A (ja) | 基板検査装置 | |
TWI510794B (zh) | 基板檢測裝置及基板檢測方法 | |
US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
JP2006126197A (ja) | 汎用テスト治具 | |
WO2024106052A1 (ja) | 半導体試験装置、半導体試験方法および半導体装置の製造方法 | |
JP2019176080A (ja) | 導通検査装置、プローバ、及び除電装置 | |
US9470719B2 (en) | Testing semiconductor devices | |
CN115825567A (zh) | 用于测试焊点的电阻值变化的装置以及方法 | |
US3445769A (en) | Method and apparatus for in-circuit semiconductor characteristic measurements by establishing a predetermined voltage across the semiconductor and an externally connected impedance | |
JP2011059085A (ja) | 半導体装置及びその検査方法 | |
TW201910785A (zh) | 電壓表及其使用方法 | |
CN117516741A (zh) | 热电阻器件结构及其热电阻获取方法 | |
JPH04253351A (ja) | 接触抵抗の測定方法 | |
JPH0613441A (ja) | 半導体集積回路装置の検査測定方法 | |
JP2010080742A (ja) | 半導体装置の試験方法及び半導体装置の試験装置 | |
JPH1131728A (ja) | 基板検査装置における半導体素子検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7479498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |