JP7476241B2 - 光半導体装置用パッケージ及び光半導体装置 - Google Patents

光半導体装置用パッケージ及び光半導体装置 Download PDF

Info

Publication number
JP7476241B2
JP7476241B2 JP2021574610A JP2021574610A JP7476241B2 JP 7476241 B2 JP7476241 B2 JP 7476241B2 JP 2021574610 A JP2021574610 A JP 2021574610A JP 2021574610 A JP2021574610 A JP 2021574610A JP 7476241 B2 JP7476241 B2 JP 7476241B2
Authority
JP
Japan
Prior art keywords
metal layer
optical semiconductor
semiconductor device
package
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021574610A
Other languages
English (en)
Other versions
JPWO2021153243A1 (ja
Inventor
義秀 大村
友洋 二神
広樹 浅野
佳弘 小林
紘 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2021153243A1 publication Critical patent/JPWO2021153243A1/ja
Application granted granted Critical
Publication of JP7476241B2 publication Critical patent/JP7476241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本開示は、光半導体装置用パッケージ及び光半導体装置に関する。
光半導体装置は、リードフレームを有する半導体装置用パッケージと、半導体装置用パッケージに搭載された光半導体素子とを備える。光半導体装置用パッケージは、例えば、ワイヤなどによって電気的に接続された光半導体素子とリードフレームとが封止樹脂で封止されてなるものである。光半導体装置用パッケージを有する光半導体装置を実装基板に実装する方法としては、半導体装置用パッケージのリードフレームと実装基板とをはんだペースト等のはんだ材料を用いてリフローにより接合する方法が主流である。
なお、本明細書では、発光素子及び受光素子等の光半導体を光半導体素子と記載し、光半導体素子を搭載するためのパッケージ自体を光半導体装置用パッケージと記載し、光半導体素子が搭載された光半導体装置用パッケージ全体(光半導体素子と光半導体装置用パッケージとを合わせたもの)を光半導体装置と記載する。
従来、光半導体装置用パッケージとして、リードフレームと、リードフレームの上に設けられた樹脂枠体とを備えるものが知られている。この場合、この光半導体装置用パッケージを用いた光半導体装置は、光半導体装置用パッケージの樹脂枠体で囲まれた光半導体素子と、光半導体素子を覆うように樹脂枠体内に充填された封止樹脂とを備える。
このような構造の光半導体装置用パッケージでは、リードフレームを構成する金属と樹脂枠体との密着性に課題がある。具体的には、樹脂枠体と金属との密着性が悪くなると、樹脂枠体と金属との界面に隙間が発生することがある。この結果、樹脂枠体と金属との界面の隙間を介して、樹脂枠体内に封止樹脂を充填したときに封止樹脂が漏れ出したり、はんだ接合時のリフロー熱により光半導体装置用パッケージ内(樹脂枠体内)にはんだ材料が浸透したりするなどの不具合が発生する。
そこで、従来、その対策として、リードフレームの金属めっき膜の表面を粗化する方法(特許文献1、2参照)及びリードフレームのプレス加工時に樹脂枠体と接触する部分に溝部を形成する方法(特許文献3参照)が知られている。これらの方法により、樹脂枠体とリードフレームとの接触面積を大きくすることができるので、樹脂枠体とリードフレームとの密着性を向上させることができる。
このように、従来の光半導体装置用パッケージでは、上記対策を施すことで、封止樹脂が樹脂枠体から漏れ出したり、はんだ接合時に光半導体装置用パッケージ内にはんだ材料が浸透したりするという不具合を抑制している。
国際公開第2017/077903号 特開2008-124115号公報 特開2006-222382号公報
近年、光半導体装置用パッケージの開発は、小型化及び挟ピッチ化が進められている。例えば、1.6mm×0.8mmといった数ミリ角サイズの光半導体装置用パッケージの開発が進められている。また、光半導体装置用パッケージの品質面に関しても、車載向け製品に関しては信頼性試験の厳格化に伴い、樹脂枠体とリードフレームの金属との密着性については従来よりも高いレベルが要求されている。
光半導体装置用パッケージが小型及び挟ピッチにデザインされると、リードフレームと樹脂枠体との接触面積が小さくなり、リードフレームと樹脂枠体との界面に隙間が生じたときの不具合の影響が大きくなる。具体的には、リードフレームと樹脂枠体との界面に生じた隙間から封止樹脂の漏れ出しが顕在化する。その他にも、リードフレームと実装基板とのはんだ接合で使用するはんだ材料の信頼性試験(リフローを繰り返し行う試験)においてもリフロー熱によりはんだ材料が樹脂枠体の内部へ浸透して信頼性試験の要求項目を満足することができないことも起こっている。また、気密性が要求される気密封止樹脂型の光半導体装置用パッケージでは、リードフレームと樹脂枠体との界面の隙間からガスが侵入して気密性を確保できなくなることもある。
このように、小型化及び挟ピッチ化に伴って、従来の対策ではリードフレームと樹脂枠体との界面に隙間が生じたときの不具合を解消することができなくなることがあり、光半導体装置用パッケージの信頼性を確保することが難しい。
本開示は、このような課題を解決するためになされたものであり、封止樹脂の樹脂漏れを抑制する等して信頼性が高い光半導体装置用パッケージ及び光半導体装置等を提供することを目的とする。
上記目的を達成するために、本開示の一態様に係る光半導体装置用パッケージは、光半導体素子が配置されて封止樹脂で封止するための光半導体装置用パッケージであって、リードフレーム本体と、前記リードフレーム本体の上に位置する第1金属層と、前記第1金属層の上に設けられた樹脂枠体とを備え、前記第1金属層は、ポーラス形状を有し、前記樹脂枠体の一部は、前記ポーラス形状の孔に埋め込まれている。
また、上記目的を達成するために、本開示の一態様に係る光半導体装置は、上記光半導体装置用パッケージと、前記第1金属層の上に位置し、前記樹脂枠体に囲まれた光半導体素子と、前記樹脂枠体内に設けられ、前記光半導体素子を封止する封止樹脂とを備える。
本開示によれば、信頼性の高い光半導体装置用パッケージ及び光半導体装置を得ることができる。
図1は、本開示の実施の形態に係る光半導体装置の平面図である。 図2は、本開示の実施の形態に係る光半導体装置の断面図である。 図3は、本開示の実施の形態に係る光半導体装置の部分断面図である。 図4は、本開示の変形例に係る光半導体装置の断面図である。 図5Aは、本開示の実施の形態に係る光半導体装置用パッケージの第1金属層の表面のSEM像である。 図5Bは、本開示の実施の形態に係る光半導体装置用パッケージにおける第1金属層と樹脂枠体との境界付近の断面のSEM像である。 図6は、本開示の実施の形態に係る光半導体装置用パッケージにおける部分めっき工法(ストライプめっき)を説明するための図である。 図7は、本開示の実施の形態に係る光半導体装置用パッケージにおける部分めっき工法(スポットめっき)を説明するための図である。 図8は、本開示の実施の形態に係る光半導体装置用パッケージにおける樹脂漏れ出し評価の判定基準を説明するための図である。 図9は、本開示の実施の形態に係る光半導体装置用パッケージにおける樹脂漏れ出し評価の実験結果を示す図である。
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置および接続形態、工程、工程の順序等は、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態)
[光半導体装置及び光半導体装置用パッケージの構成]
まず、実施の形態に係る光半導体装置1及び光半導体装置用パッケージ2の構成について、図1~図3を用いて説明する。図1は、本開示の実施の形態に係る光半導体装置1の平面図であり、図2は、図1のII-II線における同光半導体装置1の断面図である。図3は、同光半導体装置1の部分断面図であり、図2の破線で囲まれる領域IIIの拡大図である。なお、図2及び図3において、第1金属層12のポーラス形状の孔は模式的に示しており、図2と図3とにおいて、第1金属層12のポーラス形状の孔の数及び形状は一致していない。
本実施の形態に係る光半導体装置用パッケージ2は、光半導体素子を搭載するのに適したパッケージであるが、光半導体装置用パッケージ2に搭載される素子としては、光半導体素子に限定されず、光半導体素子以外の通常の半導体素子であってもよい。つまり、本実施の形態に係る光半導体装置用パッケージ2は、「半導体装置用パッケージ」と呼ぶこともできるパッケージである。また、光半導体装置用パッケージ2は、全体として、直方体状の構造を有するが、これに限らない。
図1及び図2に示すように、本実施の形態に係る光半導体装置1は、光半導体装置用パッケージ2と、光半導体装置用パッケージ2に搭載された光半導体素子30と、光半導体素子30を覆うように光半導体装置用パッケージ2の凹部に充填された封止樹脂40とを備える。
光半導体装置用パッケージ2は、光半導体素子30を搭載するためのパッケージである。本実施の形態において、光半導体装置用パッケージ2は、光半導体素子30を封止樹脂40で封止するためのパッケージであって、リードフレーム10と、樹脂枠体20とを備える。樹脂枠体20は、リードフレーム10に設けられている。リードフレーム10のうち樹脂枠体20の外側の部分は、アウターリード部であって、はんだ付け部10aとなる。はんだ付け部10aは、光半導体装置1を実装基板等に実装する際にはんだ材料が付与されて実装基板の配線とはんだ接合される部分である。一方、リードフレーム10のうち樹脂枠体20の内側の部分は、インナーリード部であって、光半導体素子30が搭載される光半導体素子搭載部10bである。つまり、樹脂枠体20は、リードフレーム10の光半導体素子搭載部10bを囲っている。
本実施の形態に係る光半導体装置用パッケージ2では、銅、鉄、ニッケル、又は、それらの少なくとも二つを含む合金からなる金属基材であるリードフレーム10をプレス又はエッチングなどの成型技術により所望の形状に加工し、所定の表面処理及び樹脂枠体20の樹脂成形を施すことで構成されている。
リードフレーム10は、リードフレーム本体11と、第1金属層12と、第2金属層13とを有する。
第1金属層12と第2金属層13とは、リードフレーム本体11を覆うように形成される。具体的には、第1金属層12は、リードフレーム本体11を覆うように形成され、第2金属層13は、第1金属層12を覆うように形成されている。
本実施の形態において、第1金属層12は、リードフレーム本体11の全面を覆うように形成されている。したがって、図2に示すように、第1金属層12は、リードフレーム本体11の上面と下面との各々に形成されている。
また、第2金属層13は、第1金属層12の全面を覆うように形成されている。したがって、図2に示すように、第2金属層13は、上側の第1金属層12の上面と下側の第1金属層12の下面との各々に形成されている。
このように、リードフレーム10は、リードフレーム本体11から離れる方向に、第1金属層12、第2金属層13の順に積層された構造になっている。したがって、第1金属層12は、リードフレーム本体11側の金属層である。また、上側の第2金属層13は、樹脂枠体20側の金属層である。つまり、上側の第2金属層13は、第1金属層12と樹脂枠体20との間に位置している。
そして、リードフレーム本体11側の第1金属層12は、ポーラス形状(多孔質形状)を有する。第1金属層12のポーラス形状の詳細については後述する。
樹脂枠体20は、リードフレーム10の上に設けられている。具体的には、樹脂枠体20は、リードフレーム10の第1金属層12の上に設けられている。図1に示すように、樹脂枠体20は、上面視において、矩形環状の枠体である。つまり、上面視において、樹脂枠体20は、光半導体素子30を矩形状に囲っている。
本実施の形態において、光半導体素子30は光を出射する発光素子であるので、樹脂枠体20は、光半導体素子30から出射する光を外部(図2の上方)に向けて反射するリフレクターを構成している。具体的には、樹脂枠体20は、椀状の壁部である。図2に示すように、樹脂枠体20は、樹脂枠体20の内面は傾斜面になっており、樹脂枠体20の開口幅は上側ほど大きくなっている。これにより、光半導体素子30から出射する光を樹脂枠体20の内面で反射させて上方に出射させることができる。
樹脂枠体20は、表面で光を反射させるために白色樹脂材料によって構成されている。具体的には、樹脂枠体20は、白色顔料を含む。本実施の形態において、樹脂枠体20は、強化材としてミネラルフィラー又はガラス繊維を含有するとともに、白色顔料として酸化チタン(TiO)を含有している。ミネラルフィラーとしては、フィラー径が2μm~20μmのシリカ系無機材料を用いることができるが、特に限定されるのではない。また、ガラス繊維としては、50μm~100μmのシリカ系無機材料を用いることができるが、特に限定されるものではない。
また、樹脂枠体20を構成するベースレジンは、種々のものを用いることができる。一例として、樹脂枠体20を構成するベースレジンとしては、PPA(ポリフタルアミド)、LCP(液晶ポリマー)、PCT(ポリシクロヘキシルジメチレンテレフタレート)、UP(不飽和ポリエステル)又はPP(ポリプロピレン)、等の熱可塑性樹脂を用いてもよいし、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂又はアクリル樹脂等の熱硬化性樹脂を用いてもよい。
光半導体装置用パッケージ2では、リードフレーム10の一部として第1金属層12が形成されている。そして、リードフレーム10の樹脂枠体20側では、樹脂枠体20と第1金属層12とが接触しており、リードフレーム10における樹脂枠体20が設けられた部分以外の部分は、第2金属層13が露出している。
そして、本実施の形態に係る光半導体装置用パッケージ2では、図2及び図3に示すように、樹脂枠体20の一部が第1金属層12のポーラス形状の孔(ポーラス孔)に埋め込まれている。つまり、樹脂枠体20は、第1金属層12のポーラス形状の孔に埋め込まれた一部として埋め込み部20aを有する。
本実施の形態では、第2金属層13には開口部13bが形成されており、樹脂枠体20の埋め込み部20aは、第2金属層13の開口部13bを介して、第1金属層12のポーラス形状の孔に埋め込まれている。樹脂枠体20は、樹脂成型により、第2金属層13の開口部13bを介して第1金属層12の直上に形成されるとともに、第2金属層13の直上に形成される。
このように、樹脂枠体20の一部が第1金属層12のポーラス形状の孔に入り込むことで、アンカー効果によって、樹脂枠体20と第1金属層12との密着性を向上させることができる。つまり、樹脂枠体20と第1金属層12との間に隙間が生じることを抑制することができる。
また、リードフレーム10の樹脂枠体20が設けられた部分以外の他の部分では、第1金属層12の上に第2金属層13が積層されているので、この部分では、第2金属層13の一部が第1金属層12のポーラス形状の孔に埋め込まれている。つまり、第2金属層13は、第1金属層12のポーラス形状の孔に埋め込まれた一部として埋め込み部13aを有する。このように、第2金属層13の一部が第1金属層12のポーラス形状の孔に入り込むことで、アンカー効果によって、第2金属層13と第1金属層12との密着性を向上させることができる。
光半導体装置用パッケージ2における樹脂枠体20とリードフレーム10とで構成される凹部には、光半導体素子30が配置される。光半導体素子30は、光半導体装置用パッケージ2の第1金属層12の上に位置し、樹脂枠体20に囲まれている。本実施の形態において、光半導体素子30は、発光素子である。具体的には、光半導体素子30は、LED(LED;Light Emitting Diode)チップである。LEDチップは、所定の直流電力により発光する半導体発光素子の一例であって、単色の可視光を発するベアチップである。
光半導体素子30は、樹脂枠体20内におけるリードフレーム10に実装される。具体的には、光半導体素子30は、リードフレーム10の光半導体素子搭載部10bの所定の位置にダイボンディング材31を介してダイボンディングされる。光半導体素子30は、金ワイヤ等のワイヤ32によってワイヤボンディングされている。本実施の形態において、光半導体素子30は、両面電極タイプのLEDチップであるので、光半導体素子30の上面電極には、1本のワイヤ32が接続されている。つまり、光半導体素子30の上面電極は、ワイヤ32を介して第2金属層13と電気的に接続されている。一方、光半導体素子30の裏面電極は、導電性のダイボンディング材31を介して第2金属層13と電気的に接続されている。なお、光半導体素子30の上面電極が電気的に接続される第2金属層13と、光半導体素子30の裏面電極が電気的に接続される第2金属層13とは、絶縁層50によって絶縁分離されている。絶縁層50は、分離されたリードフレーム10の隙間に埋め込まれている。本実施の形態において、絶縁層50は、樹脂枠体20を成形する際に同時に形成される。したがって、絶縁層50は、樹脂枠体20と同じ材料である。
封止樹脂40は、光半導体装置用パッケージ2の樹脂枠体20内に設けられており、光半導体素子30を封止している。封止樹脂40は、光半導体素子30を被覆して封止するための封止部材である。封止樹脂40は、樹脂枠体20の内側に実装された光半導体素子30を覆うようにして樹脂枠体20内に充填される。
封止樹脂40は、シリコーン樹脂等の透光性樹脂材料によって構成されている。また、光半導体素子30が青色光を発光する青色LEDチップである場合、光半導体装置1から白色光を出射させるために、封止樹脂40には、青色LEDチップからの青色光を励起光として蛍光発光するYAG(イットリウム・アルミニウム・ガーネット)等の黄色蛍光体が含有されていてもよい。なお、封止樹脂40に蛍光体が含まれておらず、封止樹脂40は透明なままであってもよい。
このように構成される光半導体装置1は、クリームはんだ等のはんだ材料を用いてリードフレーム10のはんだ付け部10aと実装基板の配線とをはんだ接合することで、実装基板に実装することができる。
以下、本実施の形態に係る光半導体装置用パッケージ2の各構成要素について、さらに詳細に説明する。
[リードフレーム本体]
リードフレーム本体11は、導電性を有する剛体である。リードフレーム本体11は、例えば、銅、鉄、ニッケル、アルミニウム又はそれらの少なくとも二つを含む合金からなる金属材料によって構成される。本実施の形態において、リードフレーム本体11は、銅によって構成されている。リードフレーム本体11の厚さは、一例として、0.1mm~0.3mmであるが、これに限定されるものではない。
[第1金属層(リードフレーム側の金属層)]
上記のように、第1金属層12は、ポーラス形状(多孔質形状)を有する。つまり、第1金属層12は、表面が平滑な平滑金属層ではなく、無数の細孔を有するポーラス金属層である。
本実施の形態において、ポーラス形状を有する第1金属層12は、ニッケルによって構成されたニッケル金属層である。具体的には、第1金属層12は、ニッケル金属をポーラス状に形成したものである。つまり、第1金属層12及は、層全体がポーラス状となったニッケル金属層である。
また、ポーラス形状を有する第1金属層12は、めっき法により形成された金属めっき膜であるとよい。したがって、ポーラス形状を有するニッケル金属層(第1金属層12)は、ニッケルめっきによって構成されたニッケルめっき膜であるとよい。具体的には、第1金属層12は、層全体がポーラス状となったニッケルめっき膜である。このニッケルめっき膜は、ニッケル純度が99%以上であるとよい。
ポーラス形状を有するニッケルめっき膜は、電気ニッケルめっき法で形成することができる。ポーラス形状を有するニッケルめっき膜を電気ニッケルめっき法によって形成する方法の具体例については後述する。
なお、平坦なニッケルめっき膜は、無電解ニッケルめっき法で形成することも可能ではあるが、ポーラス形状を有するニッケルめっき膜は、無電解ニッケルめっき法で形成することは難しい。無電解ニッケルめっき法は、酸化還元による化学反応でめっきする方法であることから、めっき浴中の還元剤成分としてリンやホウ素等が含まれている。このため、無電解ニッケルめっき法でニッケルめっき膜を形成すると、それらの還元剤成分の作用で析出が開始され、析出時にはニッケル被膜中にリンやホウ素が1%以上含有されることになる。つまり、リンやホウ素が析出されなければ化学反応が開始しない。そのため、無電解ニッケルめっき法では、リンやホウ素等が優先的にニッケル金属中に析出されることとなり、ポーラス形状を有するニッケルめっき膜を形成することが難しい。
また、図4に示される光半導体装置1A及び光半導体装置用パッケージ2Aのように、リードフレーム10Aは、さらに、リードフレーム本体11と第1金属層12との間に位置する平滑金属層14を備えていてもよい。つまり、リードフレーム本体11側の上側の第1金属層12よりも下に平滑金属層14が形成されていてもよい。この場合、平滑金属層14がリードフレーム本体11の上面に形成され、平滑金属層14の上面に第1金属層12が形成されている。また、下側の第1金属層12とリードフレーム本体11との間にも平滑金属層14が形成されていてもよい。
平滑金属層14は、ポーラス形状を有さない表面が平滑な金属層である。平滑金属層14としては、例えば、ニッケルによって構成されたニッケル金属層を用いることができる。この場合、平滑金属層14とは、ポーラス形状が形成されていない平滑なニッケル被膜である。平滑なニッケル被膜は、例えば、電気ニッケルめっき法又は無電解ニッケルめっき法により形成することができるが、平滑金属層14の形成方法は、これらの方法に限定されるものではない。また、平滑金属層14は、めっき膜に限るものでもない。
このように、リードフレーム本体11と第1金属層12との間に平滑金属層14を介在させることで、リードフレーム本体11の金属成分が第1金属層12側に熱拡散すること抑制することができる。例えば、リードフレーム本体11が銅又は銅合金によって構成されている場合に、リードフレーム本体11の銅成分が第1金属層12側に熱拡散することを抑制することができる。
平滑金属層14の膜厚は、例えば、0.1μm以上10μm以下であるとよい。特に、リードフレーム本体11が銅又は銅合金である場合、銅成分の拡散を防止するとの観点では、平滑金属層14の膜厚は、0.2μm以上であることが好ましい。一方、平滑金属層14の膜厚が10μmを超えると、リードフレーム10を曲げ加工するときの応力により、平滑金属層14が剥がれるおそれがある。したがって、平滑金属層14が剥がれることを抑制するとの観点では、平滑金属層14の膜厚は、10μm以下であることが好ましく、より好ましくは1.0μm以下である。
[ポーラス形状]
第1金属層12のポーラス形状は、第1金属層12を構成する金属膜に複数の孔が形成された形状である。図5Aに示すように、第1金属層12のポーラス形状の複数の孔は、上面視したときに、二次元にランダムに分布している。図5Aは、本開示の実施の形態に係る光半導体装置用パッケージ2の第1金属層12の表面のSEM像である。なお、図5Bは、同光半導体装置用パッケージ2における第1金属層12と樹脂枠体20との境界付近の断面のSEM像である。
図2及び図5Bに示すように、本実施の形態において、第1金属層12のポーラス形状の各孔は、金属膜を貫通する貫通孔である。したがって、第1金属層12のポーラス形状の各孔の底面は、第1金属層12の下地層の表面となる。例えば、図2の形態では、第1金属層12のポーラス形状の各孔の底面は、リードフレーム本体11の表面である。また、図4の形態では、第1金属層12のポーラス形状の各孔の底面は、平滑金属層14の表面である。このように、第1金属層12のポーラス形状の各孔が金属膜を貫通する貫通孔である場合、第1金属層12の深さは、第1金属層12の膜厚となる。
なお、第1金属層12におけるポーラス形状の各孔は、金属膜を貫通せずに金属膜の途中に底を有する穴であってもよい。この場合、第1金属層12の深さは、第1金属層12の膜厚よりも小さくなる。
第1金属層12のポーラス形状の各孔は、上部よりも底部のほうが広くなっている。つまり、ポーラス形状の孔が、入口が狭くて奥に向かって空間が広くなる形状になっている。具体的には、第1金属層12を平面視したときにポーラス形状の孔の面積が第1金属層12の平面状の表面から下方に向かうにしたがって大きくなる形状である。なお、ポーラス形状の孔において、下部とは、リードフレーム本体11側の部分であり、上部とは、リードフレーム本体11側とは反対側の部分である。
図3に示すように、第1金属層12のポーラス形状の各孔において、第1金属層12を断面視したときに、孔の上部の幅をaとし、孔の底部の幅をbとすると、1.3≦b/a≦4.0であるとよい。b/aの比率が4.0を超えると、第1金属層12の強度の観点において、ポーラス形状の側壁の強度が低下し、ポーラス形状を維持することができなくなるおそれがある。一方、b/aの比率が1.3を下回ると、樹脂枠体20の一部がポーラス形状の孔に入り込むことによるアンカー効果を十分に得ることができず、第1金属層12と樹脂枠体20との密着性が低下するおそれがある。さらに、第1金属層12のポーラス形状の各孔において、第1金属層12を平面視したときに、孔の上部の面積に対する孔の底部の面積が1.3以上4.0以下であるとよい。
[ポーラス径]
ポーラス形状を有する第1金属層12は、樹脂枠体20との密着性を高めるとの観点から、ポーラス形状の孔の上部の幅であるポーラス径(図3のa)は、0.05μm以上2.0μm以下であることが望ましい。樹脂枠体20に含有するミネラルフィラーは、通常2μm以上20μm以下のフィラー径のものを使用することが多いので、ポーラス径が2.0μmを超えると、ミネラルフィラーがポーラス形状の孔に入り込みやすくなって第1金属層12と樹脂枠体20との密着性を阻害してしまう。一方、ポーラス径が0.05μm未満になると、樹脂枠体20のベースレジンの成型時の流動性から、ポーラス形状の孔へのベースレジンの入り込みが少なくなり、十分なアンカー効果が得られず、第1金属層12と樹脂枠体20との密着性が低下するおそれがある。
[ポーラス深さ]
図3に示すように、第1金属層12のポーラス形状の各孔の深さ(本実施の形態では第1金属層12の膜厚)であるポーラス深さdは、0.2μm以上2μm以下であることが望ましい。ポーラス深さdが0.2μm未満になると、樹脂枠体20のポーラス形状の孔へのベースレジンの入り込みが少なくなり、十分なアンカー効果が得られず、第1金属層12と樹脂枠体20との密着性が低下するおそれがある。一方、ポーラス深さdが2μmを超えると、第1金属層12を電気ニッケルめっき法で形成したときに、ニッケルめっきの被膜中に応力が大きくなってポーラス形状が形成されにくくなったり、ニッケル析出途中にポーラス径を維持することができずに上記の比率(b/a)が1.3を下回るおそれがあったりする。この結果、アンカー効果を確保するためのポーラス形状を形成することができないおそれがある。
[ポーラス孔の個数]
第1金属層12のポーラス形状の孔(ポーラス孔)の個数は、第1金属層12を平面視したときに任意に指定された10μm×10μmの矩形領域に、5個以上有するとよい。10μm×10μmの矩形領域にポーラス孔の個数が5個未満であると、十分なアンカー効果が得られず、第1金属層12と樹脂枠体20との密着性が低下するおそれがある。
一方、ポーラス孔の個数の上限については、上記の比率(b/a)が4.0以下であれば、特に限定するものではないが、ポーラス形状の孔の個数は、例えば、第1金属層12を平面視したときに任意に指定された10μm×10μmの矩形領域に、50個以下である。
図3に示すように、第1金属層12のポーラス形状において、隣り合う2つの孔(ポーラス孔)の距離cは、1.2μm以上3.0μmであることが望ましい。隣り合う2つの孔の距離(2つの孔の中心間距離)cが3.0μmを超えると、ポーラス孔の個数が少なくなり、10μm×10μmの矩形領域の範囲で5個を下回るおそれがあり、アンカー効果が十分に得られず、第1金属層12と樹脂枠体20との密着性が得られなくなるおそれがある。一方、隣り合う2つの孔の距離cが1.2μm未満になると、隣り合う2つの孔がつながってしまってポーラス径を維持することができず、上記の比率(b/a)が1.3未満になるおそれがあり、十分なアンカー効果が得られず、第1金属層12と樹脂枠体20との密着性が低下するおそれがある。
[ポーラス表面積]
図5Bから見てとれるように、ポーラス形状を有する第1金属層12の表面積(ポーラス表面積)は、多孔質形状を有さない場合の平滑な第1金属層12(つまり、平滑なめっき金属)に対して、1.1倍以上であることが望ましい。このポーラス表面積が1.1倍未満になると、アンカー効果が十分に得られず、第1金属層12と樹脂枠体20との密着性が低下するおそれがある。なお、ポーラス表面積の上限は、上記の比率(b/a)が4.0以下であれば、特に限定されるものではない。
[第2金属層(樹脂枠体側の金属層)]
第2金属層13は、単一の金属膜によって構成された単層であってもよいが、複数の金属膜によって構成され金属層群であってもよい。
第2金属層13が金属層群である場合、第2金属層13を構成する金属膜の各々は、ニッケル、パラジウム、金、銀、又は、それらを含む合金によって構成されているとよい。この場合、第2金属層13を構成する金属膜の各々は、めっき膜によって構成されているとよい。
例えば、第2金属層13を構成する単層又は複数層の場合の金属の種類及び膜厚の一例を、第1金属層12を構成する金属の種類及び膜厚とともに、以下の表1に示す。なお、第2金属層13が複数の層で構成されている場合、リードフレーム本体11から離れていく順に、第一層、第二層、第三層とする。
Figure 0007476241000001
このように構成される第2金属層13は、部分めっき工法で形成することができる。これにより、第2金属層13に開口部13bを形成することができる。以下に、この部分めっき工法について説明する。
部分めっき工法とは、リードフレーム本体11を部分的にマスキングすることで、めっきを析出させる析出エリアとめっきを析出させない非析出エリアとを形成する工法である。マスキングの方法としては、フォトレジスト材料を用いることが一般的であるが、特に限定されるものではない。
本実施の形態では、まず、第2金属層13を部分めっき工法で形成する前に、リードフレーム本体11の全体に第1金属層12としてポーラス形状を有するニッケルめっき膜を電気ニッケルめっき法で形成する。その後、第1金属層12が形成されたリードフレーム本体11における樹脂枠体20の直下部分をマスキングし、第1金属層12の表面に部分めっき工法により第2金属層13を部分的に形成する。これにより、図2に示すように、マスキングした樹脂枠体20の直下部分では、第2金属層13が形成されずに開口部13bとなり、第1金属層12となるポーラス形状を有するニッケルめっき膜が露出する。一方、マスキングしていない部分では、第1金属層12の表面に第2金属層13が形成されて、第2金属層13として金属めっき膜がと露出する。
部分めっき工法としては、ストライプ状にマスキングすることで、図6に示すように、第1金属層12の表面に第2金属層13としてストライプ状のストライプめっきを形成する方法、又は、四角形状にマスキングすることで、図7に示すように、第1金属層12の表面に第2金属層13として四角形状のスポットめっきを形成する方法がある。なお、スポットめっきを形成する場合、四角形状ではなく、リング状に形成してもよい。
部分めっき工法で第2金属層13として表1に示される金属層群を形成することで、リードフレーム10におけるはんだ付け部10a及び光半導体素子搭載部10bにおいて、光半導体装置用パッケージ2として、はんだ付け性能、ワイヤボンディング性能、ダイボンディング性能及び反射率性能といった性能が向上する効果も付与される。
[樹脂枠体と第1金属層との接触面]
次に、樹脂枠体20とポーラス形状を有する第1金属層12との接触面について説明する。リードフレーム10における樹脂枠体20と接触する面は、第1金属層12の表面である。具体的には、第1金属層12として形成されたポーラス形状を有するニッケルめっき膜のポーラス孔を構成する凹凸面が樹脂枠体20の一部と接触していればよい。
樹脂枠体20におけるリードフレーム10との接触面の全体に、ポーラス形状を有する第1金属層12であるニッケルめっき膜が存在することが最も好ましいが、第2金属層13の部分めっき工法のマスキング精度も考慮すると、第1金属層12と樹脂枠体20との密着性を向上させるには、樹脂枠体20における第1金属層12との接触面積は、樹脂枠体20におけるリードフレーム10と接触面積のうちの50%以上であることが望ましい。樹脂枠体20における第1金属層12との接触面積が50%未満になると、樹脂枠体20の一部が第1金属層12のポーラス形状の孔に埋め込まれることによりアンカー効果を十分に得られることができず、密着性が低下するおそれがある。
なお、リードフレーム10に関しては、プレス加工により溝部が形成されていてもよいし、溝部形成されていなくてもよい。つまり、リードフレーム10の溝部の形成については、特に限定されるものではない。
[光半導体装置用パッケージの製造方法]
次に、本実施の形態に係る光半導体装置用パッケージ2の製造方法について、図2を参照しながら説明する。
[第1金属の形成工程]
まず、リードフレーム本体11として、例えば、銅又は銅合金からなる基材を準備する。その後、リードフレーム本体11の表面全体に、ポーラス形状を有する第1金属層12を形成する。具体的には、第1金属層12として、層全体がポーラス状になっているニッケル金属膜を形成する。
なお、リードフレーム本体11の成分である銅又は銅合金が熱拡散することを防止するために、図4に示すように、第1金属層12の下層に平滑金属層14を形成してもよい。つまり、第1金属層12を形成する前にリードフレーム本体11に平滑金属層14を形成し、その平滑金属層14の全面にポーラス形状を有する第1金属層12を形成してもよい。
本実施の形態において、ポーラス形状を有する第1金属層12は、ニッケルめっき膜であり、電気ニッケルめっき法で形成される。この場合、電気ニッケルめっき法で用いられる電気ニッケル液中には添加剤が配合されている。この添加剤は、有機系添加剤であり、電気ニッケル液中に0.1%~2%の割合で配合するとよい。このように、電気ニッケル液中に添加剤を添加することで、ニッケルめっきの析出反応途中でニッケル金属の表面上に添加剤が吸着してニッケルめっきの析出反応が阻害される箇所ができる。一方、添加剤が吸着していないニッケルめっき部分は、ニッケルめっきの析出反応が阻害されない箇所となり、正常な析出反応が起こる。そして、析出反応が阻害される箇所と析出反応が阻害されない箇所とでニッケルめっきの析出反応が繰り返し行われることで、ポーラス状のニッケルめっき膜が形成される。具体的には、ニッケルめっき膜中に吸着した添加剤が気化して空洞の細孔となり、ポーラス状のニッケルめっき膜となる。
[第2金属層の形成工程]
ポーラス形状を有する第1金属層12を形成した後は、第1金属層12を部分的に覆うように第2金属層13を形成する。具体的には、少なくとも樹脂枠体20を形成する部分では第1金属層12が露出するように第2金属層13を形成する。つまり、樹脂枠体20を形成する部分では第2金属層13が存在しないように(開口部13bが存在するように形)第2金属層13を形成する。
このように第2金属層13を部分的に形成する方法としては、上記の部分めっき法を用いることができる。この場合、第2金属層13は、図6に示されるようにストライプめっき又は図7に示されるスポットめっきのいずれの方法で形成してもよい。なお、第1金属層12及び第2金属層13の材料としては、表1に示されるNo1~No6のいずれの仕様であってもよい。
リードフレーム本体11に形成された第1金属層12に部分的に第2金属層13を形成することで、リードフレーム本体11、第1金属層12及び第2金属層13を有するリードフレーム10が完成する。なお、その後、必要に応じて、溝部等を形成するためにリードフレーム10にプレス加工を施してもよい。
[樹脂枠体の形成工程]
第2金属層13を形成した後は、樹脂枠体20を形成する。樹脂枠体20は、リードフレーム10の光半導体素子搭載部10bを囲うように樹脂成型することで形成することができる。このとき、第2金属層13が形成されておらず第1金属層12が露出する部分に接するように樹脂枠体20を形成する。これにより、樹脂枠体20の一部が、第1金属層12のポーラス形状の孔に入り込むので、アンカー効果によって樹脂枠体20と第1金属層12との密着性を向上させることができる。
なお、樹脂枠体20を設けることで、リードフレーム10の光半導体素子搭載部10bと光半導体素子30のワイヤボンディング部とを絶縁する機能が発揮されるとともに、発光素子である光半導体素子30から発せられる光を反射するリフレクターとしての機能も発揮される。
以上の上記各工程を経ることで、リードフレーム10に樹脂枠体20が形成された光半導体装置用パッケージ2が完成する。
なお、この光半導体装置用パッケージ2の光半導体素子搭載部10bにダイボンディング材31を介して光半導体素子30をダイボンディングし、光半導体素子30と第2金属層13とをワイヤ32でワイヤボンディングした後に、光半導体装置用パッケージ2の内部空間(つまり樹脂枠体20の内部空間)を封止樹脂40で充填し、封止樹脂40を硬化することで、光半導体装置1が完成する。
以上説明したように、本実施の形態に係る光半導体装置1及び光半導体装置用パッケージ2によれば、リードフレーム10における第1金属層12のポーラス形状の孔に樹脂枠体20の一部が埋め込まれているので、樹脂枠体20と第1金属層12との界面に隙間が生じることを抑制することができるとともに、樹脂枠体20の一部が第1金属層12のポーラス形状の孔に埋め込まれることによるアンカー効果によって樹脂枠体20とリードフレーム10との密着性を向上させることができる。
これにより、樹脂枠体20内に液状の封止樹脂40を充填したときに、樹脂枠体20と第1金属層12との界面から封止樹脂40が漏れ出すことを抑制できるとともに、はんだ接合時のリフロー熱により光半導体装置用パッケージ2内(樹脂枠体20内)にはんだ材料が浸透することを抑制することができる。しかも、樹脂枠体20と第1金属層12との界面の隙間をほぼ無くすことができるので、気密性の高い光半導体装置用パッケージ2を実現することができる。
特に、本実施の形態に係る光半導体装置1及び光半導体装置用パッケージ2によれば、光半導体装置1及び光半導体装置用パッケージ2が小型化及び挟ピッチ化されたとしても、封止樹脂40が漏れ出すことを効果的に抑制できるとともに、はんだが光半導体装置用パッケージ2内に浸透することを効果的に抑制することができる。
(実施例)
ここで、上記実施の形態に係る光半導体装置用パッケージ2の実施例について、封止樹脂40の漏れ出し抑制の効果とはんだ浸透抑制の効果とを検証する実験を行ったので、以下、この実験結果について説明する。なお、本開示は、以下の実施例に限定されるものではない。
[実施例のサンプル]
上記実施の形態に係る光半導体装置用パッケージ2の実施例のサンプルとして、次のものを作製した。
まず、銅合金からなるリードフレーム本体11の表面全面に平滑金属層14として膜厚が0.2μmのニッケルめっき膜をめっき法により形成し、このニッケルめっき膜の表面全面に第1金属層12としてポーラス状のニッケルめっき膜を電気めっき法により形成した。このとき、第1金属層12を形成する際のニッケルめっき液中に0.5%の濃度の添加剤を配合した。
次に、この第1金属層12の表面に第2金属層13として金属層群を形成した。具体的には、第2金属層13として、第一層がニッケル金属層(膜厚0.5μm)で、第二層がパラジウム金属層(膜厚0.04μm)で、第三層が金めっき金属層(膜厚0、01μm)の金属層群を電気めっき法で形成した。なお、金属層群からなる第2金属層13は、ストライプめっき法で形成した。その後、熱可塑性樹脂を用いて樹脂枠体20を成型し、光半導体装置用パッケージ2を作製した。
このような光半導体装置用パッケージ2について、第1金属層12として形成したポーラス状のニッケルめっき膜のポーラス深さ(膜厚)を、それぞれ0.1μm、0.2μm、0.5μm、1μm、2μm、3μm、4μmとした計7水準の条件のサンプル(実施例1~7)を作製した。
[従来例のサンプル]
次に、実施例と比較するための従来例の光半導体装置用パッケージのサンプルとして、次のものを作製した。
まず、プレス加工により溝部を形成したリードフレーム本体を準備し、このリードフレーム本体の表面全面に膜厚が0.8μmの平滑なニッケルめっき膜を電気めっき法で形成し、このニッケルめっき膜の表面に、第一層がパラジウム金属層(膜厚0.04μm)で、第二層が金めっき金属層(膜厚0.01μm)の金属層群を電気めっき法で形成した。その後、熱可塑性樹脂を用いて樹脂枠体を成型、光半導体装置用パッケージを作製した。
[封止樹脂の漏れ出し評価]
次に、実施例1~7のサンプルと従来例のサンプルについて、封止樹脂の漏れ出しの評価を行うために実験を行ったので、その実験結果について説明する。
この実験では、実施例1~7のサンプルと従来例のサンプルとの合計8つのサンプルの光半導体装置用パッケージの各々について、樹脂枠体内に封止樹脂を充填して硬化した後に樹脂枠体から封止樹脂の漏れ出しの状態を目視にて確認した。なお、8つのサンプルの各々について、24個(n=24)の実験を行った。
封止樹脂の漏れ出しに関する判定は、リードフレーム10のはんだ付け部10aにはんだフィレットが適切に形成されてリードフレームのはんだ接合を実用において行えるか否かを基準にして行った。
具体的には、図8に示すように、複数のレベルで分類された基準で判定した。図8に示すように、封止樹脂の漏れ出しがない場合を[0]のレベルとし、リードフレーム10のはんだ付け部10aに形成されている半円形状部位を基準として樹脂枠体から半円形状部位までの封止樹脂の漏れ出し量が少ない場合を[1]のレベル、封止樹脂の漏れ出し量がやや多い場合を[2]のレベル、半円形状部位よりも封止樹脂の漏れ出し量が多い場合を[3]のレベルとした。そして、[0]、[1]、[2]のレベルは、リードフレーム10のはんだ付け部10aにはんだフィレットが適切に形成されたので良品判定とし、[3]のレベルは、樹脂枠体から漏れ出した封止樹脂によってリードフレーム10のはんだ付け部10aにはんだフィレットが適切に形成されていないので不良判定とした。
次に、上記の封止樹脂の漏れ出し評価の実験結果について、図9を用いて説明する。図9は、実施例1~7のサンプルと従来例のサンプルとの各サンプルについて、封止樹脂の漏れ出しのレベルの個数を積算してグラフに示したものである。つまり、図9は、ポーラス状のニッケルめっき膜のポーラス深さ(膜厚)と封止樹脂の漏れ出し量の個数との関係を示している。
まず、良品判定について説明する。図9に示すように、ポーラス状のニッケルめっき膜のポーラス深さが0.2μm~3μmの範囲では、封止樹脂の漏れ出し量が良品判定(レベル[0]、[1]、[2])であり、封止樹脂の漏れ出し抑制の効果があることを確認することができた。特に、ポーラス深さが0.2μm~2μmの範囲では、良品レベル[0]のみとなる水準であった。
次に、不良品判定について説明する。不良品判定となるレベル[3]の水準のものが1つでも含まれるサンプルは、従来例のサンプルとポーラス深さが0.1μm及び4μmのサンプルであった。このように、従来例のサンプルではプレス加工時に溝部を形成していたが、それだけでは封止樹脂の漏れ出しの対策には有効でないことが確認された。また、ポーラス状のニッケルめっき膜についても、ポーラス深さが0.1μmになると不良品判定となるレベル[3]が発生したが、これは、図3におけるポーラス形状の孔の上部の幅aと底部の幅bとの比率b/aが1.3倍以下になり、ポーラス状のニッケルめっき膜を十分に形成することができなかったからである。また、ポーラス深さが4μmなると不良品判定となるレベル[3]が発生したが、これは、図3におけるポーラス形状の孔の上部の幅aの大きさが1μm以下になり、またポーラス孔の個数が10μm×10μmの範囲で5個未満になり、十分なポーラス状のニッケルめっき膜を十分に形成することができなかったからである。
[はんだ浸透評価]
次に、はんだ浸透の評価を行うための実験を行ったので、その実験結果について説明する。この実験では、上記の封止樹脂の漏れ出し評価で作製した実施例1~7のサンプル及び従来例サンプルの光半導体装置用パッケージを用いて行った。
具体的には、各サンプルの光半導体装置用パッケージに封止樹脂を充填して硬化し、リードフレーム10のはんだ付け部10aと実装基板にクリームはんだではんだ接合してリフローを繰り返して行ったときに、光半導体装置用パッケージ内へのはんだ浸透の状態を確認した。はんだ浸透の評価の判定は、リフローを繰り返し回数毎に光半導体装置用パッケージ内にはんだが浸透しているか否かを基準にして行った。なお、光半導体装置用パッケージ内にはんだが浸透しているか否かは目視で確認した。そして、実用面を考慮して、リフローの繰り返し回数が4回以上で光半導体装置用パッケージ内にはんだの浸透が確認された場合は良品とし、リフローの繰り返し回数が3回までに光半導体装置用パッケージ内にはんだの浸透が確認された場合は不良と判定した。
次に、上記のはんだ浸透評価の実験結果について説明する。上記のはんだ浸透評価の実験結果を表2に示す。表2は、ポーラス状のニッケルめっき膜のポーラス深さとはんだ浸透が確認されたリフローの繰り返し回数とをまとめたものである。
表2に示すように、従来例のサンプルでは、リフローの繰り返し回数が2回で光半導体装置用パッケージ内にはんだが浸透することが確認された。したがって、上記の判定基準により不良判定となる。これに対して、実施例1~7のサンプルでは、リフローの繰り返し回数が5回においても光半導体装置用パッケージ内にはんだが浸透することが確認されなかったので、はんだ浸透を抑制できる効果があると判断し、リフローの繰り返し回数を5回となった時点でこの評価を終了した。なお、表2において、この表記は「>5」とした。
このように、実施例1~7のサンプルによれば、光半導体装置用パッケージ内にはんだが浸透することを抑制できることが分かる。これは、第2金属層13の部分めっきにより樹脂枠体20と第1金属層12との接触面におけるポーラス状のニッケルめっき膜の表面がリフロー熱履歴によってそのニッケルめっき膜のニッケルが酸化することではんだとの反応を阻害し、はんだ結合ができなくなったからである。
Figure 0007476241000002
(変形例)
以上、本開示に係る光半導体装置1及び光半導体装置用パッケージについて、実施の形態及び実施例に基づいて説明したが、本開示は、上記実施の形態及び実施例に限定されるものではない。
例えば、上記実施の形態において、第1金属層12は、ニッケルによって構成されていたが、これに限るものではない。第1金属層12は、ポーラス形状を有するものであれば、ニッケル以外の金属材料によって構成されていてもよい。
また、上記実施の形態において、第1金属層12は、めっき法により形成されためっき膜であったが、これに限るものではない。第1金属層12は、ポーラス形状を有するものであれば、めっき法以外の方法で形成されていてもよい。
また、上記実施の形態に係る光半導体装置1では、光半導体装置用パッケージ2に光半導体素子30としてLEDチップが搭載されたが、これに限られない。光半導体装置用パッケージ2に搭載される光半導体素子30は、例えば、受光素子であってもよいし、発光素子と受光素子との両方であってもよい。つまり、光半導体装置用パッケージ2には発光素子と受光素子とが混在していてもよい。
また、上記実施の形態において、光半導体素子30は、両面電極タイプのLEDチップであったが、これに限らない。例えば、光半導体素子30は、片面電極タイプのLEDチップであってもよい。
その他に、上記実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の主旨を逸脱しない範囲で上記実施の形態における一部の構成要素及び機能を組み合わせて構築される形態も本開示の範囲内に含まれる。
本開示の技術は、光半導体素子を配置するための光半導体装置用パッケージ及び光半導体装置をはじめとして、半導体素子を配置するためのパッケージ及びこれを備える半導体装置として有用である。
1、1A 光半導体装置
2、2A 光半導体装置用パッケージ
10、10A リードフレーム
10a はんだ付け部
10b 光半導体素子搭載部
11 リードフレーム本体
12 第1金属層
13 第2金属層
13a 埋め込み部
13b 開口部
14 平滑金属層
20 樹脂枠体
20a 埋め込み部
30 光半導体素子
31 ダイボンディング材
32 ワイヤ
40 封止樹脂
50 絶縁層

Claims (16)

  1. 光半導体素子を封止樹脂で封止するための光半導体装置用パッケージであって、
    リードフレーム本体と、
    前記リードフレーム本体を覆う第1金属層と、
    前記第1金属層の上に設けられた樹脂枠体と、
    前記第1金属層と前記樹脂枠体との間に位置する第2金属層と、を備え、
    前記第1金属層は、ポーラス形状を有し、
    前記樹脂枠体の一部は、前記第2金属層に形成された開口部を介して、前記ポーラス形状の孔に埋め込まれている、
    光半導体装置用パッケージ。
  2. 前記第1金属層は、ニッケルによって構成されている、
    請求項1に記載の光半導体装置用パッケージ。
  3. 前記第1金属層は、純度99%以上のニッケルによって構成されている、
    請求項2記載の光半導体装置用パッケージ。
  4. 前記第2金属層の一部は、前記ポーラス形状の孔に埋め込まれている、
    請求項1~3のいずれか1項に記載の光半導体装置用パッケージ。
  5. 前記第2金属層は、複数の金属膜によって構成されており、
    前記複数の金属膜の各々は、ニッケル、パラジウム、金、銀、又は、それらを含む合金によって構成されている、
    請求項1~のいずれか1項に記載の光半導体装置用パッケージ。
  6. さらに、前記リードフレーム本体と前記第1金属層との間に位置する平滑金属層を備える、
    請求項1~のいずれか1項に記載の光半導体装置用パッケージ。
  7. 前記平滑金属層の膜厚は、0.2μm以上1.0μm以下である、
    請求項に記載の光半導体装置用パッケージ。
  8. 前記ポーラス形状の孔のポーラス径は、0.05μm以上2.0μm以下である、
    請求項1~のいずれか1項に記載の光半導体装置用パッケージ。
  9. 前記ポーラス形状の孔は、上部よりも底部のほうが広い、
    請求項1~のいずれか1項に記載の光半導体装置用パッケージ。
  10. 前記第1金属層を断面視したときに、前記上部の幅をaとし、前記底部の幅をbとすると、1.3≦b/a≦4.0である、
    請求項に記載の光半導体装置用パッケージ。
  11. 前記ポーラス形状の孔は、前記第1金属層を平面視したときに前記孔の面積が前記第1金属層の平面状の表面から下方に向かうにしたがって大きくなる形状である、
    請求項1~10のいずれか1項に記載の光半導体装置用パッケージ。
  12. 前記ポーラス形状の孔の深さは、0.2μm以上2μm以下である、
    請求項1~11のいずれか1項に記載の光半導体装置用パッケージ。
  13. 前記ポーラス形状の孔の個数は、前記第1金属層を平面視したときに任意に指定された10μm×10μmの矩形領域に、5個以上50個以下である、
    請求項1~12のいずれか1項に記載の光半導体装置用パッケージ。
  14. 前記ポーラス形状において、隣り合う2つの孔の距離は、1.2μm以上3.0μm以下である、
    請求項1~13のいずれか1項に記載の光半導体装置用パッケージ。
  15. 前記ポーラス形状を有する前記第1金属層の表面積は、前記ポーラス形状を有さない場合の平面状の前記第1金属層の表面の表面積に対して、1.1倍以上である、
    請求項1~14のいずれか1項に記載の光半導体装置用パッケージ。
  16. 請求項1~15のいずれか1項に記載の光半導体装置用パッケージと、
    前記第1金属層の上に位置し、前記樹脂枠体に囲まれた光半導体素子と、
    前記樹脂枠体内に設けられ、前記光半導体素子を封止する封止樹脂と、を備える、
    光半導体装置。
JP2021574610A 2020-01-31 2021-01-14 光半導体装置用パッケージ及び光半導体装置 Active JP7476241B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062968690P 2020-01-31 2020-01-31
US62/968,690 2020-01-31
PCT/JP2021/000969 WO2021153243A1 (ja) 2020-01-31 2021-01-14 光半導体装置用パッケージ及び光半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021153243A1 JPWO2021153243A1 (ja) 2021-08-05
JP7476241B2 true JP7476241B2 (ja) 2024-04-30

Family

ID=77078746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021574610A Active JP7476241B2 (ja) 2020-01-31 2021-01-14 光半導体装置用パッケージ及び光半導体装置

Country Status (4)

Country Link
JP (1) JP7476241B2 (ja)
CN (1) CN115210889A (ja)
TW (1) TW202133357A (ja)
WO (1) WO2021153243A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258587A (ja) 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置
JP2010199166A (ja) 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2011222680A (ja) 2010-04-08 2011-11-04 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2019536286A (ja) 2016-11-17 2019-12-12 日本テキサス・インスツルメンツ合同会社 ランダムに構成されるボイドを有するナノ粒子層により高められた接着

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5863174B2 (ja) * 2012-03-01 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016062906A (ja) * 2014-09-12 2016-04-25 株式会社東芝 発光装置およびその製造方法
JP6570997B2 (ja) * 2015-12-25 2019-09-04 株式会社三井ハイテック Led用リードフレーム及びその製造方法
JP6648671B2 (ja) * 2016-11-15 2020-02-14 株式会社デンソー 金属部材および金属部材と樹脂部材との複合体並びにそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258587A (ja) 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置
JP2010199166A (ja) 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2011222680A (ja) 2010-04-08 2011-11-04 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2019536286A (ja) 2016-11-17 2019-12-12 日本テキサス・インスツルメンツ合同会社 ランダムに構成されるボイドを有するナノ粒子層により高められた接着

Also Published As

Publication number Publication date
TW202133357A (zh) 2021-09-01
WO2021153243A1 (ja) 2021-08-05
CN115210889A (zh) 2022-10-18
JPWO2021153243A1 (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
CN102064246B (zh) 发光装置的制造方法
US8206999B2 (en) Chip-type LED and method for manufacturing the same
US8629549B2 (en) Carrier body for a semiconductor component, semiconductor component and method for producing a carrier body
JP4034241B2 (ja) 光源装置および光源装置の製造方法
US9318679B2 (en) Optical device and method for manufacturing same
JP2007324417A (ja) 半導体発光装置とその製造方法
JP6128367B2 (ja) 発光装置、および配線基板の製造方法
EP2228843A2 (en) Light emitting device package
JP2022168010A (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP4822980B2 (ja) 電子部品搭載用基板および電子装置、ならびに電子装置の製造方法
JP2018032655A (ja) 発光装置及びその製造方法
JP5401025B2 (ja) 発光モジュールおよびその製造方法
JP2005191111A (ja) 発光素子収納用パッケージおよび発光装置
JP7476241B2 (ja) 光半導体装置用パッケージ及び光半導体装置
JP2019216250A (ja) 半導体発光装置
US10186649B2 (en) Light emitting device
JP2013077727A (ja) Led発光素子用リードフレーム基板
US9853195B2 (en) Semiconductor light-emitting device and method for producing the same
JP6847661B2 (ja) 発光デバイス及びその形成方法
JP7116308B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
TW201533928A (zh) 發光二極體封裝體及其製造方法
CN111247645B (zh) 光半导体装置用封装、光半导体装置及光半导体装置用封装的制造方法
JP6038598B2 (ja) Ledパッケージ、led発光素子及びそれらの製造方法
JP7148793B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
US11870021B2 (en) Semiconductor light-emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240417

R150 Certificate of patent or registration of utility model

Ref document number: 7476241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150