JP7461188B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP7461188B2
JP7461188B2 JP2020051909A JP2020051909A JP7461188B2 JP 7461188 B2 JP7461188 B2 JP 7461188B2 JP 2020051909 A JP2020051909 A JP 2020051909A JP 2020051909 A JP2020051909 A JP 2020051909A JP 7461188 B2 JP7461188 B2 JP 7461188B2
Authority
JP
Japan
Prior art keywords
impurity region
integrated circuit
semiconductor integrated
type
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020051909A
Other languages
English (en)
Other versions
JP2021150624A (ja
Inventor
健悟 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2020051909A priority Critical patent/JP7461188B2/ja
Priority to PCT/JP2021/007105 priority patent/WO2021192800A1/ja
Publication of JP2021150624A publication Critical patent/JP2021150624A/ja
Application granted granted Critical
Publication of JP7461188B2 publication Critical patent/JP7461188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、半導体集積回路に関する。
半導体集積回路の一分野として、高耐圧ダイオードの分野がある。高耐圧ダイオードでは所望のブレークダウン電圧を確保するとともに、大きな放電電流を流せることが求められている。一方、大きな放電電流を流す構成として、高耐圧ダイオードの一部に寄生バイポーラトランジスタを配置する構成が知られている。
従来、バイポーラトランジスタを一部に配置した高耐圧ダイオードに関連した文献として、例えば特許文献１が知られている。特許文献１に開示された半導体装置では、所定の不純物濃度のｎ＋型埋め込み層とｐ＋型埋め込み層で形成するｐｎ接合ダイオードと、ｐ型拡散層と接続するｐ＋型埋め込み層をエミッタ、ｎ－型エピタキシャル層をベース、ｐ＋型埋め込み層をコレクタとする寄生ｐｎｐバイポーラトランジスタとでＥＳＤ保護素子を構成している。そして、ｐ＋型埋め込み層はアノード電極に接続され、ｐ＋型拡散層と、それを取り囲むｎ＋型拡散層はカソード電極に接続される。カソード電極に正の大きな静電気が印加されるとｐｎ接合ダイオードがブレークダウンし、その放電電流によりｐ＋型埋め込み層よりｎ－型エピタキシャル層の電位が下がり寄生ｐｎｐバイポーラトランジスタがオンし大きな放電電流が流れる。
特開２０１３－０７３９９３号公報
特許文献１に係る半導体装置では、上述したように、ｎ型基板に深いｐ型層（ｐ＋型埋め込み層）を２か所形成し、横方向にｐｎｐトランジスタを形成している。そして、ｐｎ接合がサージ等によりブレークダウンすることで、ベース層のｎ－型エピタキシャル層の電位が下がり、ｐｎｐトランジスタが動作することにより。サージ等の電流を流す構成となっている。
しかしながら、特許文献１に係る半導体装置では、バイポーラトランジスタの形成に半導体装置内部の拡散構造を利用した構成になっており、そのため、数１００Ｖ以上の高耐圧を実現することは極めて困難である。つまり、ｐ＋型埋め込み層の濃度が高いため、通常１００Ｖ前後の耐圧しか確保することができない。また、数１００Ｖ程度のノイズ（サージ等）が印加されると、半導体装置自体に大電流が流れることになり、その大電流が例えば後段の回路に流入し、該後段の回路を破壊するおそれがある。
本発明は、上記事実を考慮し、寄生トランジスタを用いて電流を逃がす構成を有する半導体集積回路において、サージ等のノイズ耐量を向上させることができる半導体集積回路を提供することを目的とする。
本発明の第１実施態様に係る半導体集積回路では、第１の導電型の半導体基板と、半導体基板の一方の面に形成された第１の電極と、平面視で第１の電極と重ならない領域の半導体基板の一方の面に形成された第２の導電型の第１の不純物領域と、平面視で第１の不純物領域の内部に形成された第２の導電型の第２の不純物領域と、平面視で第１の不純物領域の内部に形成されるとともに第２の不純物領域に隣接して形成された第１の導電型の第３の不純物領域と、第２の不純物領域および第３の不純物領域の上部に設けられた第２の電極と、を含んでいる。
第１実施態様に係る半導体集積回路によれば、第２の導電型の第１の不純物領域と第１の導電型の半導体基板によりダイオードが形成されている。また、第１の導電型の第３の不純物領域をエミッタ、第２の導電型の第１の不純物領域をベース、第１の導電型の半導体基板をコレクタとするバイポーラトランジスタが形成されている。このため、ダイオードがブレークダウンした後、バイポーラトランジスタがオンして大きな電流を流すことができる。
本発明の第２実施態様に係る半導体集積回路では、平面視で、第３の不純物領域の面積が第２の不純物領域の面積より大きくされている。
第２実施態様に係る半導体集積回路によれば、バイポーラトランジスタのエミッタの面積を大きく確保することができる。このため、バイポーラトランジスタの効果をより大きく発揮させることができる。
本発明の第３実施態様に係る半導体集積回路では、第１の電極の下部に第１の電極と接して形成された第１の導電型の第４の不純物領域と、平面視で第１の不純物領域と第４の不純物領域との間に形成された第２の導電型の第５の不純物領域をさらに含んでいる。
第３実施態様に係る半導体集積回路によれば、第５の不純物領域により、第２の導電型の第１の不純物領域と第１の導電型の半導体基板によるダイオードによって形成される空乏層を拡大することができる。このため、半導体集積回路の耐圧をより向上させることができる。
本発明の第４実施態様に係る半導体集積回路では、半導体基板が絶縁層としての埋め込み絶縁膜を含むＳＯＩ基板であり、平面視で、第４の不純物領域に対し第５の不純物領域と反対側に形成されるとともに一方の面から埋め込み絶縁膜に至る絶縁物で形成された柱状構造体をさらに含んでいる。
第４実施態様に係る半導体集積回路によれば、柱状構造体が半導体集積回路内において半導体集積回路の外部に配置される回路素子と半導体集積回路とを分離する作用を奏する。このため、複数の半導体集積回路を高密度に配置させることができる。
本発明の第５実施態様に係る半導体集積回路では、平面視で第５の不純物領域は第１の不純物領域を囲んで円環状に形成され、第４の不純物領域は第５の不純物領域を囲んで円環状に形成され、柱状構造体は第４の不純物領域を囲んで円環状に形成されている。
第５実施態様に係る半導体集積回路によれば、第５の不純物領域、第４の不純物領域、および柱状構造体が円環状に配置され、半導体集積回路全体が円形形状をなしている。このため、耐圧、ノイズ耐量等の効果を等方的に発揮させることができる。
本発明によれば、寄生トランジスタを用いて電流を逃がす構成を有する半導体集積回路において、サージ等のノイズ耐量を向上させることができる半導体集積回路を提供することができる、という優れた効果を奏する。
本発明の実施の形態に係る半導体集積回路の構成の一例を示す断面図である。 本発明の実施の形態に係る半導体集積回路の作用を説明する断面図である。 本発明の実施の形態に係る半導体集積回路電圧－電流特性を示す図である。
以下、図面を参照して、本発明の一実施の形態に係る半導体集積回路について説明する。以下の実施の形態では、本発明に係る半導体集積回路を高耐圧ダイオードに適用した形態を例示して説明する。また、本実施の形態に係る半導体集積回路は、一例としてＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハによるＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて製造される。つまり、本実施の形態に係る半導体集積回路は、ＳＯＩウェハのＢＯＸ（Ｂｕｒｒｉｅｄ ＯＸｉｄｅ）層に達するトレンチ（溝）を備えている。ここで、本実施の形態では、「高耐圧」の具体的な電圧の一例として、６００Ｖ以上を想定している。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。
図１は本実施の形態に係る半導体集積回路１０の構成を説明する断面図であり、図２は半導体集積回路１０の作用を説明する断面図である。図１に示すように、半導体集積回路１０は、半導体基板１２、埋め込み絶縁膜１４、ｐ型不純物領域１６、第１の不純物領域に相当するｎ型不純物領域１８、第５の不純物領域に相当するｎ型不純物領域２０、第１の電極に相当するアノード電極３２、および第２の電極に相当するカソード電極３０を含んで構成されている。半導体集積回路１０は、さらに第４の不純物領域に相当するｐ型コンタクト領域２２、第３の不純物領域に相当するｐ型不純物領域２６、第２の不純物領域に相当するｎ型コンタクト領域２８、柱状構造体に相当するポリシリコン層２４、およびパッシベーション膜３４を備えている。パッシベーション膜３４は、アノード電極３２、カソード電極３０の上面を除く半導体集積回路１０の表面に設けられた保護膜である。なお、本実施の形態に係る半導体集積回路１０では、半導体基板１２としてｐ型の半導体基板を用いている。
本実施の形態に係る半導体集積回路１０は平面視で略円形状に形成されている。すなわち、ｎ型不純物領域２０はｎ型不純物領域１８を囲んで円環状（リング状）に形成され、ｐ型コンタクト領域２２はｎ型不純物領域２０を囲んで円環状に形成され、ポリシリコン層２４はｐ型コンタクト領域２２を囲んで円環状に形成されている。
半導体集積回路１０では、図２に示すように、ｐ型不純物領域１６をアノード層とし、ｎ型不純物領域１８をカソード層とするダイオードＤが構成されており、ｐ型不純物領域１６とｎ型不純物領域１８との界面にｐｎ接合ｐｎが形成されている。本実施の形態に係る半導体集積回路１０では、高耐圧の接合構造を実現するために、ｐ型不純物領域１６はｐ－不純物領域とされ、ｎ型不純物領域１８はｎ－不純物領域とされている。ここで、本実施の形態では、ｐ－は相対的に低い濃度のｐ型不純物領域を、ｐ＋は相対的に高い濃度のｐ型不純物領域を、ｎ－は相対的に低い濃度のｎ型不純物領域を、ｎ＋は相対的に高い濃度のｎ型不純物領域を、各々意味している。
ｐ型コンタクト領域２２はｐ＋型不純物領域であり、アノード電極３２との間でオーミック接触を形成している。また、ｎ型コンタクト領域２８はｎ＋不純物領域であり、カソード電極３０との間でオーミック接触を形成している。ポリシリコン層２４は、トレンチ２５（溝）の内部にポリシリコンが充填されて形成された層であり、半導体集積回路１０を他の構成から分離する機能を有する。
図２を参照して、ｎ型不純物領域２０の機能について説明する。ｎ型不純物領域２０はｎ－不純物領域で形成され、ｐ型不純物領域１６とｎ型不純物領域１８との界面に形成されたｐｎ接合ｐｎによる空乏層を拡大する機能を有する。図２は該ｐｎ接合ｐｎの位置と、拡大された空乏層ＤＬの状態の一例を示している。このように空乏層ＤＬを半導体基板１２の全体に拡大することによって半導体集積回路１０の耐圧を向上させることができる。なお、ｎ型不純物領域２０は必須の構成ではなく、半導体集積回路１０で必要とされる耐圧等によっては省略してもよい。
さらに、本実施の形態に係る半導体集積回路１０では、図２に示すように、ｐ型不純物領域２６をエミッタとし、ｎ型不純物領域１８をベースとし、ｐ型不純物領域１６をコレクタとするｐｎｐトランジスタＰＴ（寄生トランジスタ）が形成されている。ｐｎｐトランジスタＰＴは、半導体集積回路１０に印加されたサージ等のノイズに起因する大きな電流を逃がす機能を有する。なお、ｐｎｐトランジスタＰＴを示したｐ型不純物領域２６と反対側（右側）のｐ型不純物領域２６をエミッタとするｐｎｐトランジスタＰＴも形成されるが、図２では図示を省略している。さらに、上記のように本実施の形態に係る半導体集積回路１０は全体が円形形状をなしているため、ｐｎｐトランジスタＰＴも円環状に形成されている。
ここで、ｐ型不純物領域２６を備えていない（つまりｐｎｐトランジスタＰＴを備えていない）半導体集積回路（ダイオード、以下「従来技術に係る半導体集積回路」）の場合、サージ等に起因してブレークダウン電圧以上の電圧が印加されると、サージ電流分カソード（ｎ型不純物領域）の電圧が上昇する。サージによる電流が大きい場合、ブレークダウン後の電圧上昇によってアノード－カソード間の電位差が大きくなり、パッシベーション膜（半導体集積回路１０のパッシベーション膜３４に相当）等の保護膜の耐圧を超える場合もある。パッシベーション膜等の保護膜に該保護膜の耐圧を越える電圧が印加されると、保護膜に絶縁破壊が発生し、その結果従来技術に係る半導体集積回路の破壊に至る場合もある。
これに対し本実施の形態に係る半導体集積回路１０は以下のように動作する。すなわち、半導体集積回路１０が備えるダイオードの耐圧を越えるサージ等のノイズが印加された場合、ｐ型不純物領域１６とｎ型不純物領域１８とで構成されたダイオードＤがブレークダウンするが、この際、ｎ型不純物領域１８の界面近傍にインパクトイオンが発生する。
本実施の形態に係る半導体集積回路１０では、ｎ型不純物領域１８のインパクトイオン化に起因してｐｎｐトランジスタＰＴのベースの電圧が降下し、ｐｎｐトランジスタＰＴがオンする。このことによって、ブレークダウン後に大きな電流を流すことが可能となっている。図２に示す電流ｉｓは、この際に流れるサージ電流の経路を示している。
図３を参照して、ｐｎｐトランジスタＰＴの作用についてより詳細に説明する。図３は半導体集積回路１０（ダイオード）の電圧－電流特性を、従来技術に係る半導体集積回路の電圧－電流と比較して示したグラフである。ダイオードの電圧－電流特性は、一般に、順方向電圧ＶＦ－順方向電流ＩＦ面に表された順方向特性、逆方向電圧ＶＲ－逆方向電流
ＩＲ面に表された逆方向特性で表現される。曲線Ｃ１は、半導体集積回路１０の逆方向特性を示している。図３に示す符号ＶＢＲは、本実施の形態に係る半導体集積回路１０のブレークダウン電圧を示しており、図３に示すように半導体集積回路１０では、ブレークダウン電圧ＶＢＲにおいて大電流が流れる。半導体集積回路１０のブレークダウン電圧ＶＢＲは約６００Ｖである。これに対し曲線Ｃ２は従来技術に係る半導体集積回路の逆方向特性を示している。図３に示すように、従来技術に係る半導体集積回路ではブレークダウン電圧が明確に認められず、大きな電流を流すことができないので、カソードの電位が上昇してしまう。なお、本実施の形態に係る半導体集積回路１０では、平面視でｐ型不純物領域２６の面積をｎ型コンタクト領域２８の面積より大きくした方が、ｐｎｐトランジスタＰＴの効果がより大きくなる。
以上詳述したように、本実施の形態に係る半導体集積回路１０によれば、カソード電極３０の直下にｐ型不純物領域２６を設けてこれをエミッタとし、ｎ型不純物領域１８をベースとし、ｐ型不純物領域１６をコレクタとするｐｎｐトランジスタＰＴ（寄生トランジスタ）が形成されている。このことにより、ブレークダウン前の耐圧をダイオードＤによって確保するとともに、ブレークダウン後はｎ型不純物領域１８の界面付近に発生するインパクトイオンによってｐｎｐトランジスタＰＴを動作させる。このことにより、従来技術に係る半導体集積回路のようにアノード－カソード間の電位差を拡大させることなく大きな電流を流すことが可能となっている。その結果、アノード－カソード間の電位差が保護膜等の耐圧を越えることが抑制され、半導体集積回路１０の破壊が抑制される。
なお、上記実施の形態ではｐ型の半導体基板を用いる形態を例示して説明したが、ｎ型の半導体基板を用いる形態としてもよい。この場合は、上記説明においてｐ型とｎ型を入れ替えて読めばよい。
１０・・・半導体集積回路、１２・・・半導体基板、１４・・・埋め込み絶縁膜、１６・・・ｐ型不純物領域、１８・・・ｎ型不純物領域、２０・・・ｎ型不純物領域、２２・・・ｐ型コンタクト領域、２４・・・ポリシリコン層、２５・・・トレンチ、２６・・・ｐ型不純物領域、２８・・・ｎ型コンタクト領域、３０・・・カソード電極、３２・・・アノード電極、３４・・・パッシベーション膜、Ｃ１、Ｃ２・・・曲線、Ｄ・・・ダイオード、ｉｓ・・・電流、ｐｎ・・・ｐｎ接合、ＰＴ・・・ｐｎｐトランジスタ、ＶＢＲ・・・ブレークダウン電圧

Claims (5)

  1. ｐ型の半導体基板と、
    前記半導体基板の一方の面に形成された第１の電極と、
    平面視で前記第１の電極と重ならない領域の前記半導体基板の一方の面に形成されたｎ型の第１の不純物領域と、
    平面視で前記第１の不純物領域の内部に形成された前記ｎ型の第２の不純物領域と、
    平面視で前記第１の不純物領域の内部に形成されるとともに前記第２の不純物領域に隣接して形成された前記ｐ型の第３の不純物領域と、
    前記第２の不純物領域および前記第３の不純物領域の上部に設けられた第２の電極と、を含み、
    前記第３の不純物領域をエミッタとし、前記第１の不純物領域をベースとし、前記半導体基板に含まれるｐ型不純物領域をコレクタとするｐｎｐトランジスタが少なくとも１つ形成される、半導体集積回路。
  2. 平面視で、前記第３の不純物領域の面積が前記第２の不純物領域の面積より大きくされた
    請求項１に記載の半導体集積回路。
  3. 前記第１の電極の下部に前記第１の電極と接して形成された前記ｐ型の第４の不純物領域と、
    平面視で前記第１の不純物領域と前記第４の不純物領域との間に形成された前記ｎ型の第５の不純物領域をさらに含む
    請求項１または請求項２に記載の半導体集積回路。
  4. 前記半導体基板が絶縁層としての埋め込み絶縁膜を含むＳＯＩ基板であり、
    平面視で、前記第４の不純物領域に対し前記第５の不純物領域と反対側に形成されるとともに前記一方の面から前記埋め込み絶縁膜に至る絶縁物で形成された柱状構造体をさらに含む
    請求項３に記載の半導体集積回路。
  5. 平面視で前記第５の不純物領域は前記第１の不純物領域を囲んで円環状に形成され、
    前記第４の不純物領域は前記第５の不純物領域を囲んで円環状に形成され、
    前記柱状構造体は前記第４の不純物領域を囲んで円環状に形成された
    請求項４に記載の半導体集積回路。
JP2020051909A 2020-03-23 2020-03-23 半導体集積回路 Active JP7461188B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020051909A JP7461188B2 (ja) 2020-03-23 2020-03-23 半導体集積回路
PCT/JP2021/007105 WO2021192800A1 (ja) 2020-03-23 2021-02-25 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020051909A JP7461188B2 (ja) 2020-03-23 2020-03-23 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2021150624A JP2021150624A (ja) 2021-09-27
JP7461188B2 true JP7461188B2 (ja) 2024-04-03

Family

ID=77849474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020051909A Active JP7461188B2 (ja) 2020-03-23 2020-03-23 半導体集積回路

Country Status (2)

Country Link
JP (1) JP7461188B2 (ja)
WO (1) WO2021192800A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347367A (ja) 2004-06-01 2005-12-15 Toyota Motor Corp 半導体装置とその製造方法
JP5136436B2 (ja) 2009-01-22 2013-02-06 奥村遊機株式会社 パチンコ遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2896141B2 (ja) * 1987-02-26 1999-05-31 株式会社東芝 高耐圧半導体素子
JP3293871B2 (ja) * 1991-01-31 2002-06-17 株式会社東芝 高耐圧半導体素子
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
JP6149603B2 (ja) * 2013-08-20 2017-06-21 株式会社デンソー 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347367A (ja) 2004-06-01 2005-12-15 Toyota Motor Corp 半導体装置とその製造方法
JP5136436B2 (ja) 2009-01-22 2013-02-06 奥村遊機株式会社 パチンコ遊技機

Also Published As

Publication number Publication date
JP2021150624A (ja) 2021-09-27
WO2021192800A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
US7880223B2 (en) Latch-up free vertical TVS diode array structure using trench isolation
US8455949B2 (en) ESD protection element and ESD protection device for use in an electrical circuit
US6236087B1 (en) SCR cell for electrical overstress protection of electronic circuits
JP4209432B2 (ja) 静電破壊保護装置
US8178948B2 (en) Electrostatic discharge protection circuit
US20050062110A1 (en) Semiconductor over-voltage protection structure for integrated circuit and for diode
US20080013231A1 (en) Esd protection circuit
JP5801609B2 (ja) 保護回路素子
KR20180031175A (ko) Esd 보호용 소자
JP4209433B2 (ja) 静電破壊保護装置
JPH11274495A (ja) Ｖｄｍｏｓトランジスタ
JP5365019B2 (ja) 半導体装置
US8878284B2 (en) Programmable SCR for LDMOS ESD protection
JP3902040B2 (ja) 半導体保護装置
KR20090098237A (ko) 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자
EP2846359B1 (en) LVTSCR device
US10325905B2 (en) Semiconductor device and semiconductor circuit device
JP7461188B2 (ja) 半導体集積回路
JP2008235612A (ja) 保護素子
JP2009111044A (ja) 半導体装置
JP2008147527A (ja) 静電気保護用半導体装置
TWI716994B (zh) 低觸發電壓靜電放電防護元件
CN115050734A (zh) 可控硅整流器
KR100331857B1 (ko) 정전기 보호회로
TW202025437A (zh) 用於側向電晶體裝置之靜電放電處理

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240322

R150 Certificate of patent or registration of utility model

Ref document number: 7461188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150