JP7452458B2 - 半導体装置の製造装置 - Google Patents
半導体装置の製造装置 Download PDFInfo
- Publication number
- JP7452458B2 JP7452458B2 JP2021022686A JP2021022686A JP7452458B2 JP 7452458 B2 JP7452458 B2 JP 7452458B2 JP 2021022686 A JP2021022686 A JP 2021022686A JP 2021022686 A JP2021022686 A JP 2021022686A JP 7452458 B2 JP7452458 B2 JP 7452458B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- susceptor
- temperature
- film forming
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000001514 detection method Methods 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 32
- 230000032258 transport Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Description
第1実施形態について説明する。図1に示す本実施形態の製造装置1は、半導体装置の製造装置であって、図示しないエッチング用の製造装置でトレンチが形成されたウェハ状の半導体基板に、該トレンチを埋め込む埋め込み膜を形成するためのものである。製造装置1は、ロードロック室2と、搬送室3と、サセプタ室4と、反応炉5と、制御部6とを備えている。
第2実施形態について説明する。本実施形態は、第1実施形態に対して第1、第2検知部の構成を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
第3実施形態について説明する。本実施形態は、第1実施形態に対してウェハ100の傾きを検知する構成を追加したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
第4実施形態について説明する。本実施形態は、第3実施形態に対してサセプタ41の傾きを検知する構成を追加したものであり、その他については第3実施形態と同様であるため、第3実施形態と異なる部分についてのみ説明する。
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
55 温度検知部
56 温度検知部
57 撮像部
100 ウェハ
101 トレンチ
102 第1領域
103 第2領域
104 埋め込み層
Claims (9)
- 基板(100)に形成されたトレンチ(101)を埋め込む埋め込み層(104)を形成するための半導体装置の製造装置であって、
前記トレンチを埋め込んで前記埋め込み層を成膜する成膜装置(53)と、
前記基板のうち前記トレンチが形成された第1領域(102)の状態を検知する第1検知部(55、57)と、
前記基板のうち前記第1領域の外側に形成された第2領域(103)の状態を検知する第2検知部(56、57)と、を備え、
前記成膜装置は、前記第1検知部による検知結果と前記第2検知部による検知結果との差が閾値以下となったとき、前記埋め込み層の成膜を終了する半導体装置の製造装置。 - 前記第1検知部は、前記第1領域の温度を検知し、
前記第2検知部は、前記第2領域の温度を検知し、
前記成膜装置は、前記第1検知部によって検知された前記第1領域の温度と、前記第2検知部によって検知された前記第2領域の温度との差が閾値以下となったとき、前記埋め込み層の成膜を終了する請求項1に記載の半導体装置の製造装置。 - 前記第2領域は、前記基板の中心部を含む請求項2に記載の半導体装置の製造装置。
- 前記第1検知部は、前記第1領域を撮像する撮像素子で構成されており、
前記第2検知部は、前記第2領域を撮像する撮像素子で構成されている請求項1に記載の半導体装置の製造装置。 - 前記成膜装置は、前記第1検知部によって撮像された前記第1領域の画像の階調と、前記第2検知部によって撮像された前記第2領域の画像の階調との差が閾値以下となったとき、前記埋め込み層の成膜を終了する請求項4に記載の半導体装置の製造装置。
- 前記基板を保持するサセプタ(41)に対する前記基板の傾きを検知する第3検知部(42)を備え、
前記成膜装置は、前記第3検知部によって検知された前記基板の傾きが所定範囲内である場合に、前記埋め込み層を成膜する請求項1ないし5のいずれか1つに記載の半導体装置の製造装置。 - 前記基板を保持するサセプタ(41)がテーブル(51)に載置されたときの、前記テーブルに対する該サセプタの傾きを検知する第4検知部(59)を備え、
前記成膜装置は、前記第4検知部によって検知された該サセプタの傾きが所定範囲内である場合に、前記埋め込み層を成膜する請求項1ないし6のいずれか1つに記載の半導体装置の製造装置。 - 前記第4検知部は、前記テーブルに載置されて前記テーブルと共に回転する該サセプタを撮像し、
前記成膜装置は、該撮像された画像から測定された該サセプタの上面の幅が閾値以下である場合に、前記埋め込み層を成膜する請求項7に記載の半導体装置の製造装置。 - 該サセプタの温度を調節する温度調節部(52)を備え、
前記第4検知部は、該サセプタの温度が前記温度調節部によって800℃以上とされた状態で、該サセプタの回転周期の1/4以下の周期で該サセプタを撮像し、
前記成膜装置は、該撮像された画像を所定の階調で2値化した画像において、該サセプタの上面の幅が閾値以下である場合に、前記埋め込み層を成膜する請求項8に記載の半導体装置の製造装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021022686A JP7452458B2 (ja) | 2021-02-16 | 2021-02-16 | 半導体装置の製造装置 |
US17/668,853 US20220259739A1 (en) | 2021-02-16 | 2022-02-10 | Apparatus for manufacturing semiconductor device |
CN202210131974.8A CN114941134A (zh) | 2021-02-16 | 2022-02-14 | 用于制造半导体器件的设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021022686A JP7452458B2 (ja) | 2021-02-16 | 2021-02-16 | 半導体装置の製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022124822A JP2022124822A (ja) | 2022-08-26 |
JP7452458B2 true JP7452458B2 (ja) | 2024-03-19 |
Family
ID=82801150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021022686A Active JP7452458B2 (ja) | 2021-02-16 | 2021-02-16 | 半導体装置の製造装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220259739A1 (ja) |
JP (1) | JP7452458B2 (ja) |
CN (1) | CN114941134A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11996308B2 (en) * | 2021-03-03 | 2024-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for mapping wafers in a wafer carrier |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004513510A (ja) | 2000-09-27 | 2004-04-30 | エムコア・コーポレイション | 基板の温度均一性を制御するための方法及び装置 |
JP2012064847A (ja) | 2010-09-17 | 2012-03-29 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
US20120307233A1 (en) | 2011-05-31 | 2012-12-06 | Veeco Instruments Inc. | Heated wafer carrier profiling |
JP2021190498A (ja) | 2020-05-27 | 2021-12-13 | 東京エレクトロン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3836696B2 (ja) * | 2001-08-31 | 2006-10-25 | 株式会社東芝 | 半導体製造システムおよび半導体装置の製造方法 |
US20060150903A1 (en) * | 2002-10-15 | 2006-07-13 | Othmar Zuger | Method and apparatus for processing substrates |
US10196741B2 (en) * | 2014-06-27 | 2019-02-05 | Applied Materials, Inc. | Wafer placement and gap control optimization through in situ feedback |
-
2021
- 2021-02-16 JP JP2021022686A patent/JP7452458B2/ja active Active
-
2022
- 2022-02-10 US US17/668,853 patent/US20220259739A1/en active Pending
- 2022-02-14 CN CN202210131974.8A patent/CN114941134A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004513510A (ja) | 2000-09-27 | 2004-04-30 | エムコア・コーポレイション | 基板の温度均一性を制御するための方法及び装置 |
JP2012064847A (ja) | 2010-09-17 | 2012-03-29 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
US20120307233A1 (en) | 2011-05-31 | 2012-12-06 | Veeco Instruments Inc. | Heated wafer carrier profiling |
JP2021190498A (ja) | 2020-05-27 | 2021-12-13 | 東京エレクトロン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022124822A (ja) | 2022-08-26 |
US20220259739A1 (en) | 2022-08-18 |
CN114941134A (zh) | 2022-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108028177B (zh) | 基板处理装置、基板处理方法以及存储介质 | |
KR100772843B1 (ko) | 웨이퍼 얼라인 장치 및 방법 | |
KR20100097006A (ko) | 열처리 중의 반도체 웨이퍼의 부정확한 위치 설정의 식별 방법 | |
JP4884345B2 (ja) | 画像処理装置 | |
JP7452458B2 (ja) | 半導体装置の製造装置 | |
JP2001511532A (ja) | ポケット外ウェハ検出器及びサセプタ・レベリング・ツール | |
JP7142535B2 (ja) | 基板処理装置および基板処理方法 | |
TWI816851B (zh) | 處理條件修正方法及基板處理系統 | |
TWI786116B (zh) | 基板處理系統之處理條件設定方法、基板處理系統及記憶媒體 | |
JP4570164B2 (ja) | 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
TWI652716B (zh) | 處理系統及校準工件製程、驗證工件製造製程及在高溫處理工件的方法 | |
KR20190041126A (ko) | 웨이퍼 위치 보정 기능을 갖는 웨이퍼 처리 시스템 및 그것의 티칭 방법 | |
JP3625761B2 (ja) | 膜厚測定装置及びその方法 | |
JP4666380B2 (ja) | 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
WO2007032369A1 (ja) | 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2022180443A (ja) | 基板処理装置および基板処理方法 | |
US20240167879A1 (en) | Substrate processing apparatus | |
JP6992736B2 (ja) | エピタキシャルウェーハの製造方法および装置 | |
JP2008147413A (ja) | 薄膜形成方法と薄膜形成装置 | |
KR102409580B1 (ko) | 웨이퍼 배치 방법 및 반도체 제작 기구 | |
JP7405268B2 (ja) | 基板処理装置及び基板処理方法 | |
KR102547550B1 (ko) | 오목부의 매립 방법 | |
JP6605197B2 (ja) | 気相成長方法および気相成長装置 | |
TW202329288A (zh) | 用於磊晶沉積反應器的動態及局部溫度控制 | |
TW202219463A (zh) | 翹曲量估算裝置及翹曲量估算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230516 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240219 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7452458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |