JP7449928B2 - 基板上にモリブデン膜を形成するための方法 - Google Patents

基板上にモリブデン膜を形成するための方法 Download PDF

Info

Publication number
JP7449928B2
JP7449928B2 JP2021521480A JP2021521480A JP7449928B2 JP 7449928 B2 JP7449928 B2 JP 7449928B2 JP 2021521480 A JP2021521480 A JP 2021521480A JP 2021521480 A JP2021521480 A JP 2021521480A JP 7449928 B2 JP7449928 B2 JP 7449928B2
Authority
JP
Japan
Prior art keywords
molybdenum
substrate
oxide
deposition
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021521480A
Other languages
English (en)
Other versions
JP2022505444A (ja
Inventor
トーマス エイチ． バウム，
ブライアン シー． ヘンドリックス，
フィリップ エス．エイチ． チェン，
ジュニア， ロバート ライト，
ジェームズ ウェケナー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of JP2022505444A publication Critical patent/JP2022505444A/ja
Application granted granted Critical
Publication of JP7449928B2 publication Critical patent/JP7449928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01017—Chlorine [Cl]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、モリブデン含有材料の蒸着に関する。特に、本発明は、そのような堆積のための前駆体としてのモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）の使用に関する。
モリブデンは、その極めて高い融点、低熱膨張係数、低抵抗率、および高熱伝導率の特性のために、拡散障壁、電極、フォトマスク、パワーエレクトロニクス基板、低抵抗率ゲート、および相互接続における使用を含む半導体デバイスの製造においてますます利用されている。
そのような有用性は、効率的な大量生産事業に対応する堆積した膜の高いコンフォーマリティおよび高い堆積速度を特徴とする、そのような用途のためのモリブデン膜の堆積を達成する取り組みの動機となっている。これは、さらに、蒸着操作に有用な改善されたモリブデン源試薬、並びにそのような試薬を利用する改善されたプロセスパラメーターを開発するための取り組みに活気を与えている。
五塩化モリブデンは、モリブデン含有材料の化学蒸着のためのモリブデン源として最も一般に使用されている。しかし、効率的な大量生産事業に対応するより高い堆積速度でモリブデン含有材料の堆積を達成する必要性が依然としてある。
本発明は、モリブデン含有材料の蒸着に関し、より詳細にはそのような蒸着のための源試薬としてのモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）の使用、並びに源試薬としてモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）を使用する方法およびデバイスに関する。
一態様では、本発明は、基板上にモリブデン含有材料を形成するための方法であって、蒸着条件下で基板をモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気と接触させて、基板上にモリブデン含有材料を堆積させることを含む、方法を提供する。
種々の実施形態では、本発明は、基板上にモリブデン含有材料を形成する方法であって、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）前駆体を水素などの還元性化合物と共に利用する蒸着プロセスによりモリブデンおよび／または酸化モリブデンを堆積させて、基板上にモリブデン含有材料を生成することを含む、方法に関する。
有利には、本発明の方法では、モリブデンは、約４００℃未満の温度で堆積させることができ、これにより、方法が論理装置の製造に使用可能になる。このような論理装置は、モリブデン堆積前の既存の装置構造との互換性のために課題を提起する。
その上、高いモリブデン堆積速度により、ツール時間および処理コストが削減される。この方法により、モリブデン前駆体（ＭｏＯ２Ｃｌ２）への曝露による窒化チタンエッチングの減少がもたらされることも判明している。モリブデン堆積ステップ中にエッチングされた任意のＴｉＮを補償するための余分なＴｉＮの必要性がより少なくなるため、装置内の伝導に必要な断面積を減らすことができるので、ＴｉＮエッチングの減少が望ましい。最後に、装置性能が不均一になる可能性があるので、ＴｉＮエッチングは、回避することが望ましい。一実施形態では、ＴｉＮエッチングの程度は、毎分１０Å未満である。
このように形成された膜は、１％未満の酸素、または０．１％未満の酸素を有し、９９％超のモリブデンからなり、例えば断面透過型電子顕微鏡イメージング技術によって決定されたように、９５超、９９超、または１００％に近いコンフォーマリティ、および膜厚３５Åで２０μΩ・ｃｍ以下の抵抗率をもつ。
本開示の他の態様、特徴および実施態様は、次の説明および添付の特許請求の範囲から、より十分に明らかになるであろう。
開示された方法によるマイクロエレクトロニックデバイス上のモリブデン（Ｍｏ）膜形成のアスペクト比およびコンフォーマリティを示す膜の説明図である。 種々のモリブデン前駆体の膜抵抗率対膜厚の比較を示すグラフ図である。 ２００Å Ｄ－ＴｉＮクーポンへのモリブデン化学蒸着の窒化チタン（ＴｉＮ）エッチング速度対基板温度のプロットを示すグラフ図である。 パルスＣＶＤ Ｍｏ蒸着の基板温度の関数としてＭｏ厚さおよび抵抗率を示すグラフ図である。 ＭｏＯｘおよびＭｏ金属対水素（Ｈ２）流量およびチャンバー圧のプロットを示すグラフ図である。この図は、膜の個性、元素状モリブデン金属対酸化モリブデンに対するＨ２流量の重要性と影響を示している。 μΩ・ｃｍ単位でのＭｏ抵抗率対基板温度のプロットを示すグラフ図である。 パルス化学蒸着プロセスの説明図である。圧力は、自動スロットルバルブによって制御されている。アンプルは、チャンバーに１秒間パルス「オン」され、その後サイクルの残りの５９秒の間に加圧する。アンプルがチャンバーにパルスで開かれると、チャンバー内の圧力は、圧力設定点よりも高い圧力値に急上昇する。 ３０００ｓｃｃｍのＨ２共反応体流を使用した、３０Å ＴｉＮコーティング基板上のＭｏＯ２Ｃｌ２からのＭｏ堆積膜を示す膜断面の走査型電子顕微鏡写真（ＳＥＭ）である。
本発明は、モリブデンの蒸着、特に、例えば、優れたコンフォーマリティおよび電気的性能特性のモリブデン膜が望ましい半導体デバイスの製造における、そのような堆積のためのモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）の使用に関する。本発明によれば、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）は、化学蒸着（ＣＶＤ）などの蒸着プロセスにおいて、高度にコンフォーマルな特徴の低抵抗率、高い堆積速度の膜をもたらすことが判明した。一態様では、本発明は、基板上にモリブデン含有材料を形成するための方法であって、蒸着条件下で基板をモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気と接触させて、基板上にモリブデン含有材料を堆積させることを含む、方法に関する。
本発明の種々の実施形態では、基板上にモリブデン含有材料を蒸着させるための前駆体としてモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）を使用すると、断面透過型電子顕微鏡イメージング技術によって決定されたように、１００％コンフォーマリティに近い、高度のコンフォーマリティ（図１に示したｔ２／ｔ１）をもたらすことができる（図１参照）。有利には、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）の堆積は、五塩化モリブデン（ＭｏＣｌ５）による堆積より高い速度で進行する可能性がある。３Ｄ ＮＡＮＤ構造の場合には、ＭｏＯ２Ｃｌ２は、ＭｏＯＣｌ４よりも高い圧力、大きな水素流および低いアンプル温度 が必要である。さらに、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）の構造内の酸素の存在にも関わらず、そのように堆積されたモリブデン含有材料は、抵抗率および酸素含有量が低い可能性がある。
図２は、３つの異なるＭｏ前駆体の膜抵抗率対膜厚の比較を示すプロットを示す。プロットでは、アンプルが７０℃の温度に加熱され、ＴｉＮ層をコーティングしたシリコン基板上に膜を堆積させた。
本発明のいくつかの実施形態では、前駆体は、パルス蒸着条件を使用して堆積させることができる。これにより、堆積の段差被覆を改善できることが判明した。適切には、パルス堆積の「パルス」および「パージ」時間は、基板構造および反応器設計に応じて、それぞれ独立して 、１～１２０秒、１～６０秒、または１～２０秒の範囲内であり得る。
種々の実施形態では、蒸気条件は、堆積されたモリブデン含有材料の抵抗率が、１００μΩ・ｃｍ未満、５０μΩ・ｃｍ未満、最大２０μΩ・ｃｍ、任意選択で最大１５～２０μΩ・ｃｍであるように選択され、他の実施形態では、８μΩ・ｃｍとできるだけ低い。
モリブデン含有材料は、３５０℃～７５０℃の範囲内、または３００℃～６００℃の範囲内、または３００℃～５７５℃範囲内の（基板）温度で堆積され得る。
種々の実施形態では、蒸着条件は、水素などの還元剤の任意選択の存在を除いて、不活性雰囲気を含む。いくつかの実施形態では、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気は、他の金属蒸気の実質的な不在下で堆積され得る。
本発明の方法は、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）を揮発させて、蒸着操作のためのモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気を生成することを含んでもよい。蒸着条件は、任意の適当なタイプであってもよく、例えば、モリブデン含有材料が、堆積した膜中に元素状モリブデン材料を含むように、水素ガスなどの還元周囲（蒸気）を含んでいてもよい。このように堆積されたモリブデン含有材料は、元素状モリブデン、または酸化モリブデン、または他のモリブデン含有材料を含むか、あるいはそれらからなるか、または本質的にそれらからなっていてもよい。還元剤のレベル、例えば、水素濃度に応じて、酸化モリブデンに対してより高い比率の元素状モリブデンを優先的に堆積させることが可能である。
本発明の追加の利点は、高いモリブデン堆積速度により、ツール時間および処理コストが削減されることである。したがって、この方法の結果、モリブデン前駆体（ＭｏＯ２Ｃｌ２）への曝露による窒化チタンエッチングが減少する。試験した全ての基板温度範囲にわたって、ＴｉＮ基板のエッチングは、５Å未満であったことが判明した。
本発明の一態様では、図３は、基板温度の関数として堆積されたＭｏＯＣｌ４およびＭｏＯ２Ｃｌ２前駆体のＴｉＮエッチング速度の比較を示す。図３が示すとおり、ＭｏＯＣｌ４と比較したとき、ＭｏＯ２Ｃｌ２は、ＴｉＮのより低いエッチング速度を示す。図３のプロットで使用した堆積条件は、Ｔアンプル＝６０℃（アンプルの温度）、２００Ａ ＴｉＮ基板、アルゴン（Ａｒ）流量＝５０ｓｃｃｍ、ＭｏＯ２Ｃｌ２のＨ２流量＝４０００ｓｃｃｍおよびＭｏＯＣｌ４のＨ２流量＝２０００ｓｃｃｍであった。
本発明の他の実施形態では、記載された方法に利用される基板は、任意の適当なタイプであってよく、例えば半導体デバイス基板、例えば、シリコン基板、二酸化ケイ素基板、または他のシリコン系基板を含んでいてもよい。種々の実施形態では、基板は、１種または複数の金属または誘電体基板、例えば、ＴｉＮ、Ｍｏ、ＭｏＣ、ＳｉＯ２、Ｗ、ＳｉＮ、ＷＣＮ、Ａｌ２Ｏ３、ＡｌＮ、ＺｒＯ２、ＨｆＯ２、ＳｉＯ２、酸化ランタン（Ｌａ２Ｏ３）、窒化タンタル（ＴａＮ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化ニオブ（Ｎｂ２Ｏ３）、および酸化イットリウム（Ｙ２Ｏ３）を含んでいてもよい。
いくつかの実施形態では、例えば二酸化ケイ素などの酸化物基板、あるいはシリコンまたはポリシリコン基板の場合には、基板は、その後に堆積される材料のために、その上にバリア層、例えば窒化チタンを含むように処理または製造することができる。
一実施形態では、基板表面に堆積されたモリブデン含有層は、核形成層を事前に形成することなく、したがって直接モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気を用いて、例えばパルス化学蒸着（ＣＶＤ）または原子層堆積（ＡＬＤ）または他の蒸着技術によって形成することができる。それぞれのモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気接触ステップは、モリブデン膜の所望の厚さを形成するために望ましいサイクル数で交互に繰り返し実行することができる。種々の実施形態では、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気との基板（例えば、窒化チタン）層の接触は、３５０°とできるだけ低い温度で実施され、他の実施形態では、（ＭｏＯ２Ｃｌ２）蒸着について本明細書で定義された、３００℃～７５０℃の範囲で実施される。
図４は、ＭｏＯ２Ｃｌ２からのＭｏのパルスＣＶＤ蒸着について基板温度の関数として測定された堆積されたＭｏ膜厚および膜抵抗率のプロットを示す。使用した図４の堆積条件は、８０Ｔ、流量＝５０ｓｃｃｍおよびＨ２流量＝４０００ｓｃｃｍにおける１００サイクルのパルス化（１秒オン／５９秒オフ）であった。
さらに、図６は、ＭｏＯ２Ｃｌ２からのＭｏのＣＶＤおよびパルス堆積の両方を比較するための、Ｍｏ膜抵抗率対基板温度を示すプロットを示す。膜抵抗率によって明らかになったＭｏ膜の品質は、ＣＶＤではＴｓｕｂ＝５７０℃未満に低下するが、パルスＣＶＤプロセスは、Ｔｓｕｂ＝約３８０℃で良好なＭｏ膜を生じる。図６を参照すると、使用した堆積条件は、Ｔアンプル＝６０℃、２００Ａ ＴｉＮ厚さ、圧力＝８０Ｔ、Ａｒ流量＝５０ｓｃｃｍ、Ｈ２流量＝４０００ｓｃｃｍ、前駆体のパルス堆積シーケンスは、オン１秒、オフ５９秒であった。より低い温度では、Ｍｏ膜厚がより薄いことに留意されたい。
さらに、図７は、ＭｏＯ２Ｃｌ２からのＭｏ堆積に使用されるパルスＣＶＤ法およびタイミングシーケンスの概略図を提供し、前駆体導入パルス、Ｈ２流および圧力を示す。前駆体が反応器チャンバーにパルスされると、６０Ｔベース圧力を超える圧力急上昇が認められる。
モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気を用いて、モリブデン含有材料は、基板上に直接堆積させて、元素状モリブデンまたは酸化モリブデンまたは他のモリブデン含有化合物もしくは組成物のバルク堆積物を形成することができる。金属形成には４モル当量超または過剰のＨ２が必要なので、Ｈ２の濃度は、モリブデン金属または酸化物の形成に重要である。４モル当量未満のＨ２は、様々な量のモリブデン酸化物の形成をもたらし、したがって、このように形成した酸化モリブデンを還元するために、Ｈ２へのさらなる曝露が必要になるだろう。
図５は、２つの反応器圧力（６０および８０Ｔ）のＨ２流量の関数としてＭｏＯ２Ｃｌ２から堆積された膜について、Ｘ線回折によって検証されたように、測定された膜抵抗率および膜組成物を表すプロットを示す。図５が示すとおり、ＭｏＯｘおよびＭｏ（金属）の形成は、Ｈ２流量に強く依存している。図５で使用した堆積条件は、Ｔアンプル＝６０℃、４０Ａ ＴｉＮ厚さ、Ａｒ流量＝５０ｓｃｃｍ、Ｔｓｕｂ＝１０分間６５６℃であった。
種々の実施形態では、モリブデン含有材料は、３００℃～７５０℃の範囲または（ＭｏＯ２Ｃｌ２）蒸着について上記で定義された別の範囲の温度で表面に堆積される。方法は、蒸着条件により、モリブデン含有材料としての元素状モリブデンの基板上への堆積がもたらされるように、実行することができる。蒸着条件は、任意の適当な特徴のものであってよく、かつ例えば基板上に元素状モリブデンのバルク層を形成するために、水素または他の還元ガスの存在を含んでいてもよい。
より一般的に、本開示に基づく基板上にモリブデン含有材料を形成する広範な方法は、水素または他の還元ガスの存在を含む蒸着条件を含んでいてもよい。モリブデン含有材料は、水素の存在下または不在下でバリア層または表面に堆積させることができる。例えば、バリア層は、窒化チタンによって構成されていてよく、窒化チタン層は、水素の存在下でモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気と接触させることができる。
本開示の方法は、多くの代替方法で、多種多様なプロセス条件下で実施されてもよいことを理解されたい。本発明の方法は、例えば、基板上に半導体デバイスを作製するための方法において実施されてもよい。半導体デバイスは、任意の適当なタイプのものであってもよく、例えば、ＤＲＡＭデバイス、３－Ｄ ＮＡＮＤデバイス、または他のデバイスもしくはデバイス集積構造を含んでいてもよい。種々の実施形態では、基板は、モリブデン含有材料が内部に堆積されるビアを含んでいてもよい。デバイスは、例えば、２：１～４０：１の範囲の深さ対横寸法のアスペクト比（Ｌ／Ｗ）を有していてもよい（図１参照）。
本開示に基づくモリブデン含有材料を堆積させるためのプロセス化学は、反応２ＭｏＯ２Ｃｌ２＋６Ｈ２→２Ｍｏ＋４ＨＣｌ＋４Ｈ２Ｏによる元素状モリブデン、Ｍｏ（０）の堆積を含んでもよい。中間反応が存在していてもよく、当技術分野でよく知られている。本発明の方法に基づく堆積されたモリブデン含有材料は、モリブデン含有材料の堆積速度、堆積されたモリブデン含有材料の膜抵抗率、堆積されたモリブデン含有材料の膜形態、堆積されたモリブデン含有材料の膜応力、材料の段差被覆、および適切なプロセス条件のプロセスウィンドウまたはプロセスエンベロープなどの任意の適切な評価メトリックスおよびパラメーターにより特徴付けることができる。対応する半導体製品の大量生産を可能にするため、堆積される材料を特徴付け、それを特定のプロセス条件と関係付けるために、任意の適切な評価メトリックスおよびパラメーターを使用することができる。有利には、本発明の方法は、半導体デバイス上に高純度モリブデンの膜を堆積させることが可能である。したがって、他の態様では、本発明は、前記膜が９９％超のモリブデンを含む、上にモリブデン膜を堆積させた半導体デバイスを提供する。
いくつかの実施形態では、本開示は、基板上にモリブデン含有材料を形成する方法であって、モリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）前駆体を利用する化学蒸着（ＣＶＤ）プロセスにより、モリブデンを基板表面に堆積させて、基板上にモリブデン含有材料を生成することを含む、方法に関する。
そのような方法は、本明細書に様々に記載されているような任意の適当な方法で実施することができる。特定の実施形態では、そのような方法は、化学蒸着、例えば、パルス化学蒸着を含む蒸着プロセスで実施することができる。この方法は、得られたモリブデン含有材料が元素状モリブデンから本質的に構成されるように実施されてもよく、種々の実施態様では、モリブデンは、水素または他の適当な還元性ガスの存在下で基板表面に堆積されていてもよい。本発明の他の実施形態では、ＭｏＯ２Ｃｌ２および還元ガスは、順次パルスして、パルスの際モリブデン膜を堆積させ、パルスシーケンスを膜コンフォーマリティおよび膜抵抗率について最適化することができる。この方法は、ＤＲＡＭデバイスまたは３－Ｄ ＮＡＮＤおよび論理装置などの半導体デバイス製品の製造において実施することができる。
一般に、基板上にモリブデン含有材料を形成するための本開示の方法は、高いレベルの段差被覆、例えば、７５％～１００％の段差被覆でモリブデン含有材料の堆積を達成するために実施されてもよい。
基板上に形成したモリブデン含有膜は、良好な接着特性を示す。一実施形態では、堆積が、二酸化ケイ素基板の前処理なしで実施され、得られたモリブデン膜が、ＡＳＴＭ Ｄ ３３５９－０２－テープ試験による接着性を測定するための標準試験法によって９５％を超える接着性を示す。
本発明は、その好ましい実施形態の以下の実施例によってさらに例示可能であるが、これらの実施例は、単に例示の目的のために含まれており、特に指示がない限り、本発明の範囲を限定することを意図しないことが理解されるであろう。
実験の項
一般手順：
半導体デバイスは、以下のプロセスステップの順序で、二酸化ケイ素ベース層上に窒化チタンバリア層を含む基板上に製作することができる。
ステップ１：堆積チャンバーのパージを行なうこと；
ステップ２：基板のバリア層（ＴｉＮ層）をモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気のパルスと、水素（Ｈ２）またはアルゴン（Ａｒ）または不活性ガスの存在下、例えば５００℃程度の温度で接触させること；
ステップ３；システムをＨ２または不活性ガス（例えば、Ａｒ）下でパージして、ＭｏＯ２Ｃｌ２前駆体とＨ２共反応体および基板との完全な反応を可能にする。
ステップ４：所望の特性のモリブデン膜層を形成するために、ステップ１～３（任意選択）を繰り返すこと。
実施例１
以下の範囲のプロセスパラメーター；
１）毎分１標準立方センチメートル（ｓｃｃｍ）から１０００ｓｃｃｍの範囲の前駆体流。
２）１～１００００ｓｃｃｍの範囲の不活性前駆体キャリヤガス流
３）２５ｓｃｃｍ～２５０００ｓｃｃｍの範囲のＨ２共反応体流
４）０．１Ｔ～２５０Ｔの範囲の圧力
５）３００～１０００℃の基板温度
６）ａ）０．１秒～１２０秒間の前駆体パルス「オン」時間、ｂ）１秒～１２０秒間の前駆体パルス「オフ」時間を含むパルスＣＶＤサイクル時間
７）１～１００００サイクルの堆積サイクル
Ａｌ２Ｏ３基板に関する例１
４００°～７００℃の基板温度、１秒「オン」および３９秒「オフ」の２０～２００堆積サイクル、４０００ｓｃｃｍ（４ｌｐｍ）Ｈ２流、チャンバー圧力８０ＴでのパルスＣＶＤ Ｍｏ堆積；Ｍｏ金属堆積速度は、０．１～５オングストローム／サイクルであり、抵抗率は１０～３３μΩ・ｃｍであった。２～３オングストロームのＡｌ２Ｏ３エッチングは、主に部分的にＭｏ最上層でのＸＲＦシグナルの損失によって測定され、Ａｌ２Ｏ３の実際のエッチングに起因しない可能性が高い。
ＳｉＯ２基板に関する例２
４５０°～７００℃の基板温度、１秒「オン」および３９秒「オフ」の２０～２００堆積サイクル、４ｌｐｍ Ｈ２流、チャンバー圧力８０ＴでのパルスＣＶＤ Ｍｏ堆積；Ｍｏ金属堆積速度は、０．４～６オングストローム／サイクルであり、抵抗率は１０～７０μΩ・ｃｍであった。ＳｉＯ２エッチング速度は測定されなかった。
ＴｉＮ基板に関する例３
３６０°～７００℃の基板温度、１秒「オン」および３９秒「オフ」の２５～２００堆積サイクル、４ｌｐｍ Ｈ２流、チャンバー圧力８０ＴでのパルスＣＶＤ Ｍｏ堆積；Ｍｏ金属堆積速度は、０．２～２．８オングストローム／サイクルであり、抵抗率は１２～１２００μΩ・ｃｍであった。０～２．３オングストロームのＴｉＮエッチングを測定した。

Claims (9)

  1. 基板上にモリブデン含有材料を形成するための方法であって、約３００℃～約４００℃の温度における蒸着条件下で基板をモリブデンジオキシジクロリド（ＭｏＯ２Ｃｌ２）蒸気と接触させて、基板上にモリブデン含有材料を堆積させることを含み、基板が、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化ランタン（Ｌａ２Ｏ３）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化ニオブ（Ｎｂ２Ｏ５）、および酸化イットリウム（Ｙ２Ｏ３）から選択される、方法。
  2. 基板が窒化チタンであり、モリブデンジオキシジクロリド蒸気との窒化チタン基板の接触が、約３５０℃～約４００℃の温度で実施される、請求項１に記載の方法。
  3. 基板が酸化アルミニウムであり、モリブデンジオキシジクロリド蒸気との酸化アルミニウム基板の接触が、約３５０℃～約４００℃の温度で実施される、請求項１に記載の方法。
  4. 基板が二酸化ケイ素であり、モリブデンジオキシジクロリド蒸気との二酸化ケイ素基板の接触が、約３５０℃～約４００℃の温度で実施される、請求項１に記載の方法。
  5. 蒸着条件が、堆積されたモリブデン含有材料の抵抗率が約２０μΩ・ｃｍ未満であるように選択される、請求項１に記載の方法。
  6. 蒸着条件がＨ２をさらに含む、請求項１に記載の方法。
  7. 蒸着条件がパルス化学蒸着条件である、請求項１に記載の方法。
  8. モリブデン含有材料が、７５％～１００％の段差被覆で基板上に堆積される、請求項１に記載の方法。
  9. モリブデン膜を基板上に堆積させた半導体デバイスであって、前記膜が、９９％超のモリブデン、１％未満の酸素、９９％超のコンフォーマリティを含み、膜厚３５Åで抵抗率が２０μΩ・ｃｍ未満であり、基板が、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化ランタン（Ｌａ２Ｏ３）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化ニオブ（Ｎｂ２Ｏ５）、および酸化イットリウム（Ｙ２Ｏ３）から選択され、半導体デバイスが、２：１～４０：１の範囲の深さ対横寸法のアスペクト比（Ｌ／Ｗ）を有する、半導体デバイス。
JP2021521480A 2018-10-24 2019-10-16 基板上にモリブデン膜を形成するための方法 Active JP7449928B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862749823P 2018-10-24 2018-10-24
US62/749,823 2018-10-24
PCT/US2019/056435 WO2020086344A1 (en) 2018-10-24 2019-10-16 Method for forming molybdenum films on a substrate

Publications (2)

Publication Number Publication Date
JP2022505444A JP2022505444A (ja) 2022-01-14
JP7449928B2 true JP7449928B2 (ja) 2024-03-14

Family

ID=70327944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021521480A Active JP7449928B2 (ja) 2018-10-24 2019-10-16 基板上にモリブデン膜を形成するための方法

Country Status (7)

Country Link
US (1) US20200131628A1 (ja)
JP (1) JP7449928B2 (ja)
KR (1) KR102510701B1 (ja)
CN (1) CN112889132A (ja)
SG (1) SG11202103273WA (ja)
TW (1) TWI791912B (ja)
WO (1) WO2020086344A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11821080B2 (en) 2020-03-05 2023-11-21 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Reagents to remove oxygen from metal oxyhalide precursors in thin film deposition processes
JP7433132B2 (ja) * 2020-05-19 2024-02-19 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2023532983A (ja) 2020-07-09 2023-08-01 インテグリス・インコーポレーテッド Ｖｉ族前駆体化合物
CN117460859A (zh) 2021-05-07 2024-01-26 恩特格里斯公司 钼或钨材料的沉积方法
KR20230091807A (ko) 2021-12-16 2023-06-23 에스케이트리켐 주식회사 몰리브데넘 전구체 및 이를 이용한 몰리브데넘 함유 박막의 형성 방법 및 상기 몰리브데넘 함유 박막을 포함하는 반도체 소자.
KR20230102083A (ko) 2021-12-30 2023-07-07 에스케이트리켐 주식회사 신규한 몰리브데넘 함유 전구체 및 이를 이용한 몰리브데넘 함유 박막의 형성 방법 및 상기 몰리브데넘 함유 박막을 포함하는 소자.
KR20230102100A (ko) 2021-12-30 2023-07-07 에스케이트리켐 주식회사 신규한 몰리브데넘 함유 전구체 및 이를 이용한 몰리브데넘 함유 박막의 형성 방법 및 상기 몰리브데넘 함유 박막을 포함하는 소자.
US20240026529A1 (en) * 2022-07-20 2024-01-25 Applied Materials, Inc. Conformal molybdenum deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180294187A1 (en) 2017-04-10 2018-10-11 Lam Research Corporation Low resistivity films containing molybdenum
JP2019044266A (ja) 2017-08-30 2019-03-22 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 層形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9822338D0 (en) * 1998-10-13 1998-12-09 Glaverbel Solar control coated glass
JP5730670B2 (ja) * 2011-05-27 2015-06-10 株式会社Adeka 酸化モリブデンを含有する薄膜の製造方法、及び酸化モリブデンを含有する薄膜の形成用原料
WO2014140672A1 (en) * 2013-03-15 2014-09-18 L'air Liquide, Societe Anonyme Pour I'etude Et I'exploitation Des Procedes Georges Claude Bis(alkylimido)-bis(alkylamido)molybdenum molecules for deposition of molybdenum-containing films
KR101813985B1 (ko) * 2016-04-22 2018-01-02 조선대학교 산학협력단 단결정 이황화 몰리브덴 박막의 제조방법
JP6793243B2 (ja) * 2016-07-14 2020-12-02 インテグリス・インコーポレーテッド ＭｏＯＣｌ４を使用することによるＣＶＤ Ｍｏ堆積
US10714385B2 (en) * 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10208383B2 (en) * 2017-02-09 2019-02-19 The Regents Of The University Of Colorado, A Body Corporate Atomic layer etching processes using sequential, self-limiting thermal reactions comprising oxidation and fluorination
US10157740B1 (en) * 2017-06-15 2018-12-18 Applied Materials, Inc. Selective deposition process utilizing polymer structure deactivation process
US20190067003A1 (en) * 2017-08-30 2019-02-28 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film on a dielectric surface of a substrate and related semiconductor device structures
US11056344B2 (en) * 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180294187A1 (en) 2017-04-10 2018-10-11 Lam Research Corporation Low resistivity films containing molybdenum
JP2019044266A (ja) 2017-08-30 2019-03-22 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 層形成方法

Also Published As

Publication number Publication date
SG11202103273WA (en) 2021-04-29
TWI791912B (zh) 2023-02-11
WO2020086344A1 (en) 2020-04-30
KR20210048573A (ko) 2021-05-03
JP2022505444A (ja) 2022-01-14
KR102510701B1 (ko) 2023-03-16
CN112889132A (zh) 2021-06-01
TW202024383A (zh) 2020-07-01
US20200131628A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
JP7449928B2 (ja) 基板上にモリブデン膜を形成するための方法
JP6793243B2 (ja) ＭｏＯＣｌ４を使用することによるＣＶＤ Ｍｏ堆積
KR102204364B1 (ko) 텅스텐의 선택적 퇴적
TWI731074B (zh) 相對於基板的第二表面選擇性沈積在基板的第一表面上的製程與方法
US7659215B2 (en) Method of depositing nanolaminate film for non-volatile floating gate memory devices by atomic layer deposition
JPH11238698A (ja) 原子層蒸着工程を用いた金属層形成方法
Kim et al. Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method
JP2008174842A (ja) 原子層蒸着法を用いた薄膜形成方法
TW200927981A (en) Preparation of metal-containing film via ALD or CVD processes
TWI798582B (zh) 第六族金屬沈積方法
CN110735129A (zh) 通过原子层沉积来沉积的抗侵蚀金属氧化物涂层
US10553425B2 (en) Self-limiting and saturating chemical vapor deposition of a silicon bilayer and ALD
US11380539B2 (en) Selective deposition of silicon nitride
Wang et al. Influences of oxygen source and substrate temperature on the unusual growth mechanism of atomic layer deposited magnesium oxide using bis (cyclopentadienyl) magnesium precursor
WO2009128518A1 (ja) キャパシタ
Ryoo et al. Atomic layer deposition of HfN x films and improving the film performance by annealing under NH 3 atmosphere
US20230142966A1 (en) Molybdenum precursor compounds
KR100760962B1 (ko) 금속-알킬아마이드과 금속-알콕사이드 전구체 조합을사용한 원자층 화학 증착법을 이용한 하프늄 실리케이트박막 제조
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
JP4863625B2 (ja) フィルム成長開始の強化法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7449928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150