WO2009128518A1 - キャパシタ - Google Patents
キャパシタ Download PDFInfo
- Publication number
- WO2009128518A1 WO2009128518A1 PCT/JP2009/057696 JP2009057696W WO2009128518A1 WO 2009128518 A1 WO2009128518 A1 WO 2009128518A1 JP 2009057696 W JP2009057696 W JP 2009057696W WO 2009128518 A1 WO2009128518 A1 WO 2009128518A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode layer
- lower electrode
- film
- oxygen
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 78
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 134
- 239000001301 oxygen Substances 0.000 claims abstract description 134
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 134
- 239000010409 thin film Substances 0.000 claims abstract description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 142
- 238000000231 atomic layer deposition Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 30
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- 229910006252 ZrON Inorganic materials 0.000 claims description 6
- 229910003855 HfAlO Inorganic materials 0.000 claims description 5
- 229910004143 HfON Inorganic materials 0.000 claims description 5
- 229910004129 HfSiO Inorganic materials 0.000 claims description 5
- 229910007875 ZrAlO Inorganic materials 0.000 claims description 5
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 136
- 230000008569 process Effects 0.000 description 46
- 238000011282 treatment Methods 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 31
- 239000000758 substrate Substances 0.000 description 28
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 23
- 239000002994 raw material Substances 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 238000003672 processing method Methods 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000005477 sputtering target Methods 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- -1 zirconium aluminate Chemical class 0.000 description 2
- HTDMRIAIGLCYTA-UHFFFAOYSA-N CC[Zr](N)CC Chemical compound CC[Zr](N)CC HTDMRIAIGLCYTA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Definitions
- the present invention relates to a capacitor having a laminated thin film structure in which a dielectric layer is sandwiched between electrode layers. More specifically, the present invention relates to a capacitor having a laminated thin film structure in which a dielectric layer is sandwiched between electrode layers, and the electrode layer contains oxygen.
- each element is being miniaturized. Along with this, the occupied area of the capacitor constituting the memory cell such as DRAM is also restricted, and there is a concern that the capacity of the capacitor is insufficient. This is because the capacitance of the capacitor is proportional to the surface area of the electrode and the relative dielectric constant of the dielectric, and inversely proportional to the distance between the electrodes. If the capacitor does not have a sufficient capacity, the charge of the capacitor is reduced due to the influence of an external noise signal or the like, and the malfunction is likely to occur, and an error represented by a soft error occurs. Therefore, in order to implement a required memory cell capacitor, it is necessary to have a high relative dielectric constant and a thin film thickness.
- the oxygen concentration contained in the lower electrode layer is less than 21 at%.
- the main material of the lower electrode layer may be TiN.
- the capacitor according to the embodiment of the present invention has a capacitor structure in which a lower electrode layer 101, a dielectric layer 102, and an upper electrode layer 103 are sequentially stacked from the substrate side.
- the main material of the lower electrode layer 101 is TiN or ZrN.
- the lower electrode layer 101 contains oxygen in an appropriate concentration range in the film. Specifically, the effect of the embodiment of the present invention can be obtained when the oxygen concentration contained in the lower electrode layer 101 is less than 21 at% (atomic concentration).
- the lower electrode layer 101 is formed by the CVD method or the ALD method, for example, when TiN is used as a main material, TiCl 4 and NH 3 are supplied as synthetic raw materials, and these can be energized by heating or plasma. It is preferable to perform a chemical reaction on the substrate in a fresh state.
- the substrate is allowed to stand while maintaining a constant temperature and a constant water vapor partial pressure in a gas atmosphere in which the temperature and the water vapor partial pressure are controlled.
- the oxygen concentration contained in the lower electrode layer 101 can be controlled by controlling the treatment temperature, the water vapor partial pressure, and the treatment time.
- the oxygen concentration contained in the lower electrode layer 101 can be increased as the temperature is increased, the water vapor partial pressure is increased, and the treatment time is increased. This treatment can be performed at a relatively low temperature such as around room temperature if the treatment time is lengthened.
- the oxygen concentration contained in the lower electrode layer 101 is the result even if the processing conditions of this process are the same and the film thickness of the lower electrode layer 101 is the same. Often have different values.
- the film formation method for forming the lower electrode layer 101 is a CVD method
- a dielectric layer 102 is formed on the lower electrode layer 101 following the process of containing oxygen of a target concentration in the film of the lower electrode layer 101.
- the dielectric layer 102 can be formed by a film forming method such as a PVD method, a CVD method, or an ALD method. From the viewpoint of covering the trench structure of the capacitor, a CVD method or an ALD method is preferable as a method for forming the dielectric layer 102. Since impurities such as carbon contained in the dielectric layer 102 are considered to deteriorate the capacitor characteristics, the PVD method or the ALD method is preferable from the viewpoint of the film quality of the dielectric layer 102.
- XPS analysis (X-ray Photoelectron Spectroscopy) was performed to examine the oxygen concentration contained in the film of the lower electrode layer 201.
- the oxygen concentrations contained in the film of the lower electrode layer 201 for the five types of samples examined by XPS analysis are as described above in the description of the capacitor structure of the example of the present invention.
- the oxygen concentrations of the five types of samples are shown in FIG. 3 in graph form for clarity.
- the horizontal axis in FIG. 3 shows the names of five types of samples.
- the vertical axis in FIG. 3 indicates the concentration of oxygen contained in each film of the lower electrode layer 201.
- the upper electrode layer 203 was formed on the dielectric layer 202 to complete the capacitor of the example of the present invention.
- the material of the upper electrode layer 203 is Au.
- a vacuum deposition method was used as a method of forming the upper electrode layer 203. Specifically, the vacuum evaporation method heats and melts an evaporation source made of Au with a tungsten filament in a vacuum and further evaporates it to deposit an Au thin film on the wafer.
- a circular shape with a diameter of 120 micrometers is used when viewed from the film surface direction of the upper electrode 203 using a stainless steel metal mask. It was made to become.
- Titanium is an element with a small electronegativity and has a property of being easily combined with oxygen. Therefore, oxygen having a bonded state with titanium is considered to have relatively low reactivity. For this reason, the inventor of the present invention considers that oxygen having a bonding state with hydrogen contained in an appropriate value or more may cause a problem to be solved. Oxygen having a bonding state with hydrogen contained in an appropriate value or more may be taken in and contained in a crystal grain boundary or the like in the film of the lower electrode in the form of H 2 O.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
積層された多層の薄膜より成る本発明のキャパシタは、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が２１ａｔ％未満である。
Description
本発明は誘電体層の上下を電極層で挟んだ積層薄膜構造を持つキャパシタに関する。より具体的には、誘電体層の上下を電極層で挟んだ積層薄膜構造を持ち、その電極層に酸素が含まれるキャパシタに関する。
素子の高集積化が進む半導体装置の開発では、各素子の微細化が進められている。それに伴い、ＤＲＡＭ等のメモリセルを構成するキャパシタの占有面積も制約され、キャパシタの容量不足が懸念される。なぜなら、キャパシタの容量は、電極の表面積および誘電体の比誘電率に比例し、電極間の距離に反比例するためである。キャパシタが十分な容量を有していないと、外部からのノイズ信号等の影響でキャパシタの電荷が減少して誤動作し易くなり、ソフトエラーで代表されるようなエラーが生じてしまう。従って、要求されるメモリセルのキャパシタを具現するには、高い比誘電率を有し、且つ膜厚を薄くすることが必要である。
ＤＲＡＭのキャパシタ容量を増加させる手段として、ＳｉＯ２膜、ＳｉＮ膜、あるいは両者を組み合わせたＳｉＯＮ膜よりも高い比誘電率を有しているＨｆＯ２膜、ＺｒＯ２膜、Ａｌ２Ｏ３膜を容量絶縁膜として使用することが検討されている。最近では、薄い膜厚におけるさらに高い比誘電率の実現を目的として、ＨｆＯ２膜、ＺｒＯ２膜、Ａｌ２Ｏ３膜の積層構造や、ＺｒＯＮ膜、およびＨｆＯＮ膜や、ＺｒＡｌＯ膜、ＺｒＳｉＯ膜、ＨｆＡｌＯ膜、およびＨｆＳｉＯ膜や、ＺｒＡｌＯＮ膜、ＺｒＳｉＯＮ膜、ＨｆＡｌＯＮ膜、およびＨｆＳｉＯＮ膜に関する研究が行われている。ＺｒＯＮ膜、およびＨｆＯＮ膜は、ＨｆＯ２、ＺｒＯ２、あるいはＡｌ２Ｏ３を部分的に窒化した容量絶縁膜である。ＺｒＡｌＯ膜、ＺｒＳｉＯ膜、ＨｆＡｌＯ膜、およびＨｆＳｉＯ膜は、ＨｆＯ２、ＺｒＯ２、あるいはＡｌ２Ｏ３に金属元素をドーピングした容量絶縁膜である。ＺｒＡｌＯＮ膜、ＺｒＳｉＯＮ膜、ＨｆＡｌＯＮ膜、およびＨｆＳｉＯＮ膜は、それらをさらに部分的に窒化した容量絶縁膜である。
例えば、特許文献１および特許文献２は、ＨｆＯ２やＺｒＯ２に金属元素としてアルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、ランタン（Ｌａ）他をドーピングした容量絶縁膜材料を開示している。特許文献１では、ＨｆＯ２、ＺｒＯ２に上述の金属元素をドーピングすることで、誘電体材料の電子親和力を変更し、電子のバリアハイト、および正孔のバリアハイトを変更する。ドーピング金属の存在により、結晶構造の形成が低減またはなくなるので、アモルファス誘電体材料が形成される傾向にあることが特許文献１に記載されている。
特許文献３は、容量絶縁膜として結晶質誘電体に非晶質酸化アルミニウムが含有したＡｌｘＭ（１－ｘ）Ｏｙから形成され、０．０５＜ｘ＜０．３の組成を有する非晶質膜を開示している（ＭはＨｆ、Ｚｒなどの結晶質誘電体を形成し得る金属を意味する）。この技術は、非晶質ジルコニウムアルミネートにおいて高い比誘電率を維持しながら容量絶縁膜の絶縁破壊を防止するという特徴がある。
非特許文献１には、マグネトロンスパッタリングにより作製したアモルファスのＺｒＯ２－Ａｌ２Ｏ３薄膜を１０００℃でアニールすると、正方晶もしくは単斜晶の結晶構造に結晶化することが記載されている。非特許文献１には、ＺｒとＡｌの原子比が７６対２４のときは単斜晶となり、これらの原子比が５２対４８の場合は正方晶が優勢となる、と記載されている。
一方で、前述のように、キャパシタの特性を向上させるためにその誘電体層の膜厚は近年ますます薄膜化が要求されている。よって、漏洩電流を低減するための工夫も必要である。漏洩電流を低減するのに有効な技術の代表として、例えば特許文献４には、電極層の膜中に酸素を含有させる技術が開示されている。特許文献４には、電極層に酸素が含まれるようにすることで、誘電体層から酸素が抜け出すことが防がれ、その結果漏洩電流の増加を抑えることができる、と記載されている。
薄膜を形成する方法、すなわち成膜方法について述べておく。電極層や誘電体層はＰＶＤ（Ｐｌａｓｍａ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の成膜方法を用いて形成できる。ＰＶＤ法は一般にスパッタ法と呼ばれる。ＰＶＤ法は、Ａｒ雰囲気中にて対向して設置した基板およびスパッタターゲット間に電圧をかけてプラズマ放電を起こし、基板上にスパッタターゲット材料を主成分とする薄膜を形成する成膜方法である。ＰＶＤ法は、スループットが高くカーボン等の膜中不純物が少ない薄膜が得られることを特長とする。ＣＶＤ法およびＡＬＤ法は、金属原料および酸化剤あるいは窒化剤を合成原料として導入し、加熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させることにより薄膜を形成する成膜方法である。ＣＶＤ法およびＡＬＤ法は、ステップカバレッジに優れた薄膜が得られることが特長である。ＣＶＤ法では複数種の合成原料を同時に導入して化学反応を連続的に起こす。ＡＬＤ法では合成原料を同時には導入せず、金属原料の導入と酸化剤あるいは窒化剤の導入を排気あるいはパージ処理を挟んで交互に繰り返すことで、化学反応を１原子層分ずつ断続的に起こしながら薄膜を成長させる。ＡＬＤ法では、カーボン等の膜中不純物が少なく、かつステップカバレッジに優れた薄膜が得られる。ＡＬＤ法に特有の合成原料の導入と排気を交互に繰り返す成膜シーケンスはＡＬＤサイクルと呼ばれる。
ＰＨＹＳＩＣＡＬ ＲＥＶＩＥＷ Ｂ ３９－９， ｐ．６２３４－６２３７（１９８９）．
特許文献４には、電極層が酸素を含まない構造を有している場合よりも酸素を含む構造を有している場合により漏洩電流が少なくなるということは開示されている。しかしながら、特許文献４には、電極層に含まれる酸素濃度の上限値に関する知見は述べられていない。誘電体層は下部電極層の上部に直接形成されるため、誘電体層の形成時には既にその直下に下部電極層が形成されている。従って、下部電極層に含まれる酸素濃度が適切な値を超えた場合には、下部電極層の上部に誘電体層を形成する際に、下部電極層が酸素供給源として働いてしまう。このため、誘電体層を形成する条件が所望の条件とは実質的に異なってしまい、誘電体層の比誘電率が低下してしまうという新たな問題が発生する。
本発明はこの問題を解決するためのもので、その目的はキャパシタの比誘電率を低下させることなく漏洩電流を効率的に減少させたキャパシタを提供することにある。
上記に関連技術として挙げた比誘電率の高い誘電体材料を構成する金属であるＨｆ、Ｚｒ、Ａｌは、いずれも電気陰性度の小さな元素であり酸素と結びつきやすい性質を持つため、特にこの問題の影響を受けやすいと考えられる。近年ではキャパシタの誘電体層を高品質に形成する方法としてＡＬＤ法もしくは原子層堆積法と呼ばれる成膜方法が普及している。この成膜方法は金属原料導入工程と酸化工程を１原子層ずつ繰り返すことを特徴とするために極めて精緻な形成条件の制御が必要となる。よって、この成膜方法は本発明が解決しようとする問題の影響を受けやすい成膜方法である。
本発明のキャパシタは、下部電極層と、誘電体層と、上部電極層が順次積層された多層薄膜積層構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度の範囲を本発明で開示される適切な値とする。
より具体的には、前記下部電極層中に含まれる酸素濃度が２１ａｔ％未満であることを特徴とする。
本発明のキャパシタにおいて、前記下部電極層中に含まれる酸素濃度が１６ａｔ％以下であってもよい。
本発明のキャパシタにおいて、前記下部電極層中に含まれる酸素濃度が１５ａｔ％以下であってもよい。
本発明のキャパシタにおいて、前記下部電極層中に含まれる酸素濃度が１２ａｔ％以下であってもよい。
本発明のキャパシタにおいて、前記下部電極層中に含まれる酸素濃度が６ａｔ％以下であってもよい。
本発明のキャパシタにおいて、前記下部電極層の主材料がＴｉＮであってもよい。
本発明のキャパシタにおいて、前記誘電体層の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかであってもよい。
本発明のキャパシタにおいて、前記誘電体層の主材料がＺｒＯ２であってもよい。
本発明のキャパシタにおいて、前記誘電体層が原子層堆積法を用いて形成された誘電体層であってもよい。
本発明によれば、キャパシタの比誘電率を低下させることなく漏洩電流を効率的に減少させることができる。
本発明の実施形態におけるキャパシタの断面図を図１に示す。
本発明の実施形態におけるキャパシタの構造について図面を用いて説明する。図１に示されるように本発明の実施形態におけるキャパシタは、下部電極層１０１と、誘電体層１０２と、上部電極層１０３が基板側から順次積層されたキャパシタ構造である。下部電極層１０１の主材料はＴｉＮまたはＺｒＮである。下部電極層１０１はその膜中に適切な濃度範囲の酸素を含有している。具体的には、下部電極層１０１に含まれる酸素濃度が２１ａｔ％（原子濃度）未満の時に本発明の実施形態の効果が得られる。下部電極層１０１に含まれる酸素濃度を１６ａｔ％以下、１５ａｔ％以下、１２ａｔ％以下、および６ａｔ％以下の範囲にすると、段階的により大きな効果が得られる。本発明の実施形態の効果は誘電体層１０２の材料が何であるかには依存せずに得られる。しかしながら、誘電体層１０２の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかである場合には、特に大きな効果が期待できるため、より好適である。また、上部電極層１０３の材料が何であるかについても特に限定無く本発明の実施形態の効果が得られる。しかしながら、上部電極層１０３が膜中に酸素を含有する構造を有する場合には、特許文献４に示される漏洩電流低減の効果がより高まるために、より好適である。
次に、本発明の実施形態のキャパシタを作製する手順について図面を用いて説明する。
まず、基板（不図示）上に下部電極層１０１を成膜する。ＴｉＮやＺｒＮに代表される窒化物導電体は、酸素吸蔵能力が高いため、下部電極層１０１の材料として用いることにより本発明の実施形態を容易に実施することができる。下部電極層１０１はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法等の成膜方法により形成できる。下部電極層１０１をＰＶＤ法にて形成する場合は、Ａｒおよび窒素の混合雰囲気中にてＴｉあるいはＺｒのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。下部電極層１０１をＣＶＤ法あるいはＡＬＤ法にて形成する場合は、例えばＴｉＮを主材料として用いるときは、ＴｉＣｌ４およびＮＨ３を合成原料として供給し、これらを加熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるのが好適である。
まず、基板（不図示）上に下部電極層１０１を成膜する。ＴｉＮやＺｒＮに代表される窒化物導電体は、酸素吸蔵能力が高いため、下部電極層１０１の材料として用いることにより本発明の実施形態を容易に実施することができる。下部電極層１０１はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法等の成膜方法により形成できる。下部電極層１０１をＰＶＤ法にて形成する場合は、Ａｒおよび窒素の混合雰囲気中にてＴｉあるいはＺｒのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。下部電極層１０１をＣＶＤ法あるいはＡＬＤ法にて形成する場合は、例えばＴｉＮを主材料として用いるときは、ＴｉＣｌ４およびＮＨ３を合成原料として供給し、これらを加熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるのが好適である。
下部電極層１０１の形成中もしくは形成後に、下部電極層１０１の膜中に目的濃度の酸素を含有させる処理を行う。具体的には、下部電極層１０１の形成中に酸素を含有させる処理としては、酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理、水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理、および成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理などを用いることができる。下部電極層１０１の形成後に酸素を含有させる処理としては、酸素含有雰囲気中プラズマ処理、および水蒸気含有雰囲気中加熱処理などを用いることができる。これらの処理のいずれを用いても本発明の実施形態を実施することは可能であり、処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整することができる。どの処理方法を用いるかに応じて、酸素含有量の制御のしやすさ、膜中に含有させることが可能な酸素濃度の最大値、処理にかかる時間、処理にかかるコスト等は異なる。以下にそれぞれの処理方法の特徴について述べる。
まず、酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理について述べる。この処理は、酸素を含んだ混合雰囲気中にてスパッタ成膜を行う処理である。この処理においては、例えばＴｉＮを主材料として用いる場合、Ａｒおよび窒素に加え酸素をも含んだ混合雰囲気中にてＴｉスパッタターゲットと基板の間に電圧を印加しプラズマ放電を発生させて反応性スパッタを行う。酸素含有雰囲気中スパッタにより下部電極層１０１を形成する処理では、酸素を含んだ混合雰囲気中における酸素分圧、酸素を含んだ混合雰囲気の圧力、スパッタターゲットと基板の間にかける電圧、スパッタターゲットと基板の間の距離を制御することで下部電極層１０１に含有させる酸素濃度を制御できる。この処理では、酸素を含んだ混合雰囲気中における酸素分圧が高いほど下部電極層１０１に含有させる酸素濃度を大きくすることができる。酸素を含んだ混合雰囲気中における酸素分圧が同じ場合でも、酸素を含んだ混合雰囲気の圧力、スパッタターゲットと基板の間にかける電圧、スパッタターゲットと基板の間の距離が異なると下部電極層１０１に含有される酸素濃度は異なる。この処理方法は、酸素含有量を制御しやすく、下部電極層１０１に含有させることが可能な酸素濃度の最大値が大きく、また処理にかかる時間が短い点に優れている。一方で、この処理方法は、酸素を導入するための配管設備や流量制御設備等が必要であるため通常のスパッタ装置を用いた場合よりも高コストとなる。
次に、水蒸気含有雰囲気中ＣＶＤにより下部電極層１０１を形成する処理について述べる。この処理は、水蒸気を含んだ雰囲気中にてＣＶＤ成膜を行う処理である。この処理においては、例えばＴｉＮを下部電極層１０１の主材料として用いる場合、ＴｉＣｌ４およびＮＨ３に加えＨ２Ｏをも合成原料として供給し、加熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させる。この処理では、供給された各原料は気化装置によりそれぞれ気体状態とされて反応容器へ導入され、基板の設置された反応容器内は全ての原料成分を含む混合蒸気雰囲気となる。この処理では、水蒸気分圧、および基板温度を制御することで下部電極層１０１に含有させる酸素濃度を制御することができる。この処理では、水蒸気分圧、および基板温度が高いほど下部電極層１０１に含有させる酸素濃度を大きくすることができる。この処理方法は、酸素含有量を制御しやすく、下部電極層１０１に含有させることが可能な酸素濃度の最大値が大きい点に優れている。一方、この処理方法は、Ｈ２Ｏ原料を供給するための設備、Ｈ２Ｏを気化させるための設備、および水蒸気を反応容器へ導入するための配管設備や流量制御設備等が必要であるため通常のＣＶＤ装置を用いた場合よりも高コストとなる。
次に、成膜シーケンスに水蒸気導入工程を含むＡＬＤにより下部電極層１０１を形成する処理について述べる。この処理は、水蒸気導入工程を含む成膜シーケンスにより構築したＡＬＤサイクルにてＡＬＤ成膜を行う処理である。この処理においては、例えばＴｉＮを下部電極層１０１の主材料として用いる場合、ＴｉＣｌ４蒸気の導入工程、ＴｉＣｌ４蒸気の排気工程、ＮＨ３蒸気の導入工程、ＮＨ３蒸気の排気工程、ＴｉＣｌ４蒸気の導入工程、ＴｉＣｌ４蒸気の排気工程、水蒸気の導入工程、水蒸気の排気工程を順番に行う成膜シーケンスを１サイクルとして繰り返すようなＡＬＤサイクルにてＡＬＤ成膜を行う。この処理では、例えばＴｉＮを下部電極層１０１の主材料として用いる場合、導入する水蒸気の分圧、導入するＴｉＣｌ４蒸気の分圧、導入するＮＨ３蒸気の分圧、１サイクルのうちの全ての原料蒸気の導入工程の回数に対する水蒸気導入工程の回数の比率、および基板温度を制御することで下部電極層１０１に含有させる酸素濃度を制御できる。この処理では、例えば下部電極層１０１の主材料としてＴｉＮを用いる場合、導入する水蒸気の分圧が高いほど、導入するＴｉＣｌ４蒸気の分圧あるいは導入するＮＨ３蒸気の分圧が低いほど、また１サイクルのうちの全ての原料蒸気の導入工程の回数に対する水蒸気導入工程の回数の比率が大きいほど下部電極層１０１に含有させる酸素濃度を大きくすることができる。この処理方法は、下部電極層１０１に含有させることが可能な酸素濃度の最大値が大きく、また非常に精密な酸素含有量の制御を行うことができる点に優れている。一方、この処理方法は、Ｈ２Ｏ原料を供給するための設備、Ｈ２Ｏを気化させるための設備、および水蒸気を反応容器へ導入するための配管設備や流量制御設備等が必要であるため通常のＡＬＤ装置を用いる場合よりも高コストである、また、原料や水蒸気の排気工程に時間を要するため、この処理にかかる時間は比較的長くなる。
次に、酸素含有雰囲気中プラズマ処理について述べる。この処理は、下部電極層１０１を形成した後に、酸素を含んだ混合雰囲気中にてプラズマ放電を発生させ、そのプラズマ中に基板を静置する処理である。この処理においては、例えば、Ａｒに加え酸素をも含んだ混合雰囲気中にてプラズマ照射を行う。例えば下部電極層１０１の主材料として、ＴｉＮを用いる場合には、混合雰囲気はＡｒおよび窒素に加え酸素をも含んだ混合雰囲気であっても良い。この処理では、酸素を含んだ混合雰囲気中における酸素分圧、酸素を含んだ混合雰囲気の圧力、プラズマ放電の電圧、プラズマ発生源と基板の間の距離を制御することで下部電極層１０１に含有させる酸素濃度を制御できる。この処理では、酸素を含んだ混合雰囲気中における酸素分圧が高いほど、前記プラズマ放電の電圧が高いほど、またプラズマ発生源と基板の間の距離が短いほど下部電極層１０１に含有させる酸素濃度を大きくすることができる。この処理方法は、酸素含有量を制御しやすく、処理にかかるコストも比較的に安価であり、処理にかかる時間が短い点に優れている。さらに、この処理は、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点も優れている。
最後に、水蒸気含有雰囲気中加熱処理について述べる。この処理は、下部電極層１０１を形成した後に、温度および水蒸気分圧が管理された気体雰囲気下にて、一定温度、一定水蒸気分圧を保ちながら基板を静置する処理である。この処理は、処理温度、水蒸気分圧、処理時間を制御することで下部電極層１０１に含有させる酸素濃度を制御できる。この処理では、温度を高温にするほど、水蒸気分圧を高くするほど、また処理時間を長くするほど下部電極層１０１に含有させる酸素濃度を大きくすることができる。この処理は、処理時間を長くすれば室温付近など比較的低温度にて実施できる。この処理は、下部電極層１０１に含有させることが可能な酸素濃度の最大値が小さく、処理にかかる時間も比較的に長い点が欠点である。一方、この処理方法は、安価な処理装置にて実施でき、また処理にかかるコストも安価であるため本発明の実施形態を最も容易に実施できる。さらに、この処理は、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点も優れている。以上で下部電極層１０１の膜中に目的濃度の酸素を含有させるための各種処理方法に関する説明を終わる。
さらに、処理条件を制御することで下部電極層１０１の膜中に含有される酸素を目的濃度に調整する際の注意点について述べておく。下部電極層１０１の形成後に酸素を含有させる処理は、処理条件だけでなく、下部電極層１０１の膜厚を変化させることによっても下部電極層１０１の膜中に含有させる酸素濃度を制御することが可能である。この処理では、処理条件が同一の場合には、下部電極層１０１の膜厚が厚いほど、下部電極層１０１の膜中に含有される酸素濃度は大きくなる。ただし、下部電極層１０１の膜厚は、デバイス設計上の制約を大きく受ける設計要素であるため、酸素濃度の調整を目的とした設計変更は現実的には大きな自由度を持たない場合が多い。デバイス設計上の制約とは、具体的には、例えば、下部電極層１０１の膜厚を、電極として好適な機能すなわち良好な導電性や良好な被覆性あるいは埋め込み性を発現させるために好適な膜厚としなければならないなどの制約であり、個々のデバイスによりその制約内容は異なる。処理条件を制御することで下部電極１０１の膜中に含有される酸素を目的濃度に調整する際のさらなる注意点について述べる。下部電極層１０１の形成後に酸素を含有させる処理は、上述のように、下部電極１０１を形成する成膜方法に何を用いるかに依存せずに下部電極層１０１の膜中に目的濃度の酸素を含有させることができる点が特長のひとつである。一方で、下部電極層１０１を形成する成膜方法が異なると、この処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合でも、結果として下部電極層１０１に含有される酸素濃度は異なった値となる場合が多い。特に下部電極層１０１を形成する成膜方法がＣＶＤ法である場合には、この処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合に下部電極層１０１に含有される酸素濃度は、下部電極層１０１を形成する際の基板温度によっても大きく異なる。また、下部電極層１０１の形成にどのような成膜方法を用いた場合でも、その成膜室の構造や成膜条件が異なると、下部電極層１０１の形成後に酸素を含有させる処理の処理条件が同一で下部電極層１０１の膜厚が同一の場合に下部電極層１０１に含有される酸素濃度は、ある程度異なる。このことは、この処理を用いて本発明の実施形態を実施する場合、下部電極１０１を形成する成膜方法を変更する際には、酸素濃度を変更前と同一の目的濃度に調整するためには、この処理の処理条件を変更する必要があることを示唆している。また同時に他方では、この処理の処理条件や下部電極層１０１の膜厚に制約がある場合には、下部電極層１０１を形成する成膜方法を変更することにより下部電極層１０１に含有される酸素濃度を調整できるとも言える。以上で下部電極層１０１の膜中に目的濃度の酸素を含有させる処理に関する説明を終わる。
下部電極層１０１は、必ずしも基板上に直接形成する必要は無い。下部電極層１０１は、必要であれば基板との密着性を高めるためのバッファー層の上部、あるいは他のデバイスの上部に形成されてもよい。
次に、下部電極層１０１の膜中に目的濃度の酸素を含有させる処理に続いて、下部電極層１０１の上部に誘電体層１０２を成膜する。誘電体層１０２はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法等の成膜方法により形成できる。キャパシタのトレンチ構造への被覆性の観点からは、誘電体層１０２の成膜方法としてはＣＶＤ法あるいはＡＬＤ法が好適である。誘電体層１０２に含まれるカーボンなどの不純物はキャパシタ特性を劣化させると考えられるため、誘電体層１０２の膜質の観点からは、ＰＶＤ法あるいはＡＬＤ法が好適である。それら双方の観点を考慮すると、誘電体層１０２の成膜方法としては、ＡＬＤ法を用いるのが最も好適である。上述のように誘電体層１０２の膜厚はできるだけ薄いことが望ましい。薄い膜厚の誘電体層１０２を膜厚の制御性良く形成する観点からも誘電体層１０２の成膜方法としてはＡＬＤ法が好適である。上述のように、誘電体層１０２をＡＬＤ法により形成した場合には本発明の実施形態の効果が最も大きく得られることが期待できる。誘電体層１０２をＰＶＤ法にて形成する場合は、本発明の実施形態におけるキャパシタの構造についての説明で述べた誘電体層１０２の材料を構成する金属であるＨｆ、Ｚｒ、Ａｌなどをスパッタターゲットとして用いるのが好適である。誘電体層１０２をＰＶＤ法にて形成する場合は、例えば、以下の第１および第２の方法を用いることができる。第１の方法は、Ａｒ雰囲気中にて誘電体層１０２の材料を構成する金属の薄膜をスパッタ堆積した後に適切な酸化処理や窒化処理を行うことで目的の組成成分を持つ誘電体層１０２を形成する方法である。第２の方法は、Ａｒおよび酸素や窒素の混合雰囲気中にて反応性スパッタを行うことで目的の組成成分を持つ誘電体層１０２を形成する方法である。誘電体層１０２をＣＶＤ法あるいはＡＬＤ法にて形成する場合において、誘電体層１０２の材料を構成する金属であるＨｆ、Ｚｒ、Ａｌを核として含む有機錯体として、例えばＺｒＯ２を用いる場合にはＴＥＭＡＺ（Ｔｅｔｒａｘｉｓ Ｅｔｈｉｌ Ｍｅｔｈｉｌ Ａｍｉｎｏ Ｚｉｒｃｏｎｉｕｍ）等およびオゾンを合成原料として供給し、加熱もしくはプラズマ等によりエネルギーを加えられた状態の基板上にて化学反応させるのが好適である。オゾンに替わりＨ２Ｏを合成原料として供給して同様の化学反応を起こすことも可能である。誘電体層１０２の目的組成成分がＺｒＯＮのような窒素を含むときには、誘電体層１０２に対して別途適切な窒化処理を行う必要がある。
次に誘電体層１０２の上部に上部電極層１０３を成膜し、また必要に応じフォトリソグラフィーおよびエッチングの技術等を用いて適切なサイズに加工することで本発明の実施形態におけるキャパシタを完成する。上部電極層１０３はＰＶＤ法またはＣＶＤ法あるいはＡＬＤ法の成膜方法により形成でき、それら以外の成膜方法でもかまわない。上部電極層１０３をいずれの成膜方法で形成した場合でも本発明の実施形態の効果は得られる。本発明の実施形態におけるキャパシタの構造についての説明で述べたように、本発明の実施形態において、上部電極１０３が膜中に酸素を含有する構造を有するとさらに好適である。その場合には、ここで、下部電極層１０１の膜中に目的濃度の酸素を含有させる処理と同様の上部電極層１０３の膜中に目的濃度の酸素を含有させる処理を行う必要がある。上部電極層１０３の膜中に目的濃度の酸素を含有させる処理は本発明の実施形態の効果を得るために必須な処理ではない。この処理を行わなくても、本発明の実施形態の効果は発現する。
本発明の実施例を以下に示す。
本発明の実施例におけるキャパシタの断面図を図２に示す。
本発明の実施例におけるキャパシタの構造について図面を用いて説明する。図２に示されるように本発明の実施例におけるキャパシタは、下部電極層２０１と、誘電体層２０２と、上部電極層２０３が基板側から順次積層されたキャパシタ構造を有する。下部電極層２０１の主材料はＴｉＮである。下部電極層２０１はその膜中に酸素を含有している。本発明の実施例では下部電極層２０１の膜中に異なった濃度の酸素を含有させた複数のサンプルを作製した。具体的には、下部電極層２０１に含まれる酸素濃度が２１ａｔ％、１６ａｔ％、１５ａｔ％、１２ａｔ％、６ａｔ％である５種類のサンプルを本発明の実施例として作製した。本明細書においては、それら５種類のサンプルを順にサンプルＡ、サンプルＢ、サンプルＣ、サンプルＤ、サンプルＥと呼称する。酸素濃度を変化させた方法に関しては後述する。誘電体層２０２の材料はＺｒＯ２である。上部電極層２０３の材料はＡｕである。上部電極層２０３は膜中に酸素を含有していない。
次に、本発明の実施例のキャパシタを作製した手順について図面を用いて説明する。まず、基板上に下部電極層２０１を成膜した。前述のように下部電極層２０１の主材料はＴｉＮである。下部電極層２０１の成膜方法および膜厚を変化させることにより、５種類のサンプル、すなわちサンプルＡ、サンプルＢ、サンプルＣ、サンプルＤ、サンプルＥを本発明の実施例として作製した。下部電極層２０１の成膜方法として、ＰＶＤ法およびＣＶＤ法を用いた。下部電極層２０１をＰＶＤ法で作製したサンプルにおいては、Ａｒおよび窒素の混合雰囲気中にてＴｉのスパッタターゲットを用いた反応性スパッタを行った。下部電極層２０１をＣＶＤ法で作製したサンプルにおいては、ＴｉＣｌ４およびＮＨ３を合成原料として供給し、３００℃に加熱した基板上にて化学反応させた。下部電極層２０１の膜厚は、成膜時間を制御することにより、１０ｎｍから１００ｎｍの範囲で変化させた。５種類のサンプルそれぞれの成膜方法および膜厚は以下の通りである。サンプルＡは下部電極層２０１の成膜方法としてＣＶＤ法を用い、その膜厚は２０ｎｍとした。サンプルＢは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は１００ｎｍとした。サンプルＣは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は５０ｎｍとした。サンプルＤは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は２０ｎｍとした。サンプルＥは下部電極層２０１の成膜方法としてＰＶＤ法を用い、その膜厚は１０ｎｍとした。
次に、下部電極層２０１を形成後に水蒸気含有雰囲気中加熱処理を行った。下部電極層２０１を形成後のこの加熱処理の処理条件は、５種類のサンプル全てに対し同一とした。この加熱処理の処理条件は、水蒸気分圧を２３００Ｐａとし、処理温度を２８℃とし、処理時間を３００時間とした。
下部電極層２０１の膜中に含有させられた酸素濃度を調べるためＸＰＳ分析（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を行った。ＸＰＳ分析により調べられた、５種類のサンプルについての、下部電極層２０１の膜中に含有させられた酸素濃度はそれぞれ、本発明の実施例のキャパシタの構造に関する説明にて先述したとおりである。５種類のサンプルの酸素濃度を、明瞭化のためグラフ形式にて図３に示す。図３の横軸は５種類のサンプルの名称を示している。図３の縦軸はそれぞれの下部電極層２０１の膜中に含有させられた酸素濃度を示している。図３において、サンプルＡおよびサンプルＤの下部電極層の膜中に含有させられた酸素濃度を比較すると、これらに含有される酸素濃度は大きく異なった値となっている。この結果から、下部電極層を形成する成膜方法が異なると、酸素を含有させる処理の処理条件が同一で下部電極層の膜厚が同一の場合でも、下部電極層の膜中に含有される酸素濃度は大きく異なった値となることが明らかにわかる。同じく図３において、サンプルＢ、サンプルＣ、サンプルＤ、サンプルＥの下部電極層の膜中に含有させられた酸素濃度を比較すると、下部電極層の成膜方法が同一で酸素を含有させる処理の処理条件が同一の場合には、下部電極層の膜厚が厚いほど下部電極層の膜中に含有させられる酸素濃度が大きくなることが明らかにわかる。
次に、下部電極層２０１の上部に誘電体層２０２を成膜した。前述のように誘電体層２０２の材料はＺｒＯ２である。誘電体層２０２の成膜方法はＡＬＤ法を用いた。ＴＥＭＡＺおよびＨ２Ｏを合成原料として供給し、ＴＥＭＡＺの導入工程、ＴＥＭＡＺの排気工程、Ｈ２Ｏの導入工程、Ｈ２Ｏの排気工程を順番に行う成膜シーケンスを１サイクルとして繰り返すＡＬＤサイクルにて、これらの合成材料を２５０℃に加熱したウェハ基板上にて化学反応させた。
ＡＬＤサイクルのサイクル回数を制御することにより、５種類のサンプルそれぞれについて、誘電体層２０２の膜厚を３ｎｍから１０ｎｍの範囲で変化させた。
ＡＬＤサイクルのサイクル回数を制御することにより、５種類のサンプルそれぞれについて、誘電体層２０２の膜厚を３ｎｍから１０ｎｍの範囲で変化させた。
次に、誘電体層２０２の上部に上部電極層２０３を成膜し本発明の実施例のキャパシタを完成した。前述のように上部電極層２０３の材料はＡｕである。上部電極層２０３の成膜方法は真空蒸着法を用いた。真空蒸着法は、具体的には、真空中にてＡｕから成る蒸着ソースをタングステンフィラメントにより加熱融解、さらに蒸発させてウェハ上にＡｕ薄膜を堆積させる。キャパシタの電気特性を測定できるようにするため、上部電極２０３を成膜する際に、ステンレス鋼製のメタルマスクを用いて、上部電極２０３の膜面方向から見た形状が直径１２０マイクロメートルの円形となるようにした。
さらに、完成した本発明の実施例のキャパシタの電気特性の測定を行い、５種類のサンプルそれぞれの比誘電率を求めた。本発明の実施例におけるキャパシタの電気特性の測定結果を図４に示す。図４の横軸は５種類のサンプルの下部電極２０１の膜中の酸素濃度を示す。図４の縦軸はそれぞれのサンプルの比誘電率を示している。電気特性の測定の方法においては、プローバーおよびＬＣＲメータを用いて、下部電極層２０１および上部電極層２０３の間に交流電圧をかけ、交流インピーダンス法にて本発明の実施例におけるキャパシタの静電容量を求める。５種類のサンプルそれぞれの比誘電率は、本発明の実施例におけるキャパシタの静電容量、本発明の実施例におけるキャパシタの上部電極層２０３を膜面方向から見た形状の面積、本発明の実施例におけるキャパシタの誘電体層２０２の膜厚、および真空の比誘電率から下記の式１を用いて算出することができる。ここで、εｒはキャパシタの誘電率、Ｃはキャパシタの静電容量、ｄｒは誘電体層２０２の膜厚、ε０は真空の比誘電率、Ａはキャパシタの面積である。真空の比誘電率の値は８．８５×１０－１２Ｆ／ｍである。また別途、下部電極層２０１および上部電極層２０３の間に直流電圧をかけ、本発明の実施例のキャパシタは漏洩電流も充分に小さいことを確認した。
（式１） εｒ＝Ｃｄｒ／ε０Ａ
（式１） εｒ＝Ｃｄｒ／ε０Ａ
図４から、本発明の実施例の下部電極層の膜中に含有される酸素濃度と本発明の実施例のキャパシタの比誘電率との間に相関性が存在することは明らかである。本発明の実施例の下部電極層の膜中に含有される酸素濃度と本発明の実施例のキャパシタの比誘電率との間の相関性について、以下に述べる。図４を見ると、本発明の実施例のキャパシタの下部電極層に含まれる酸素濃度が２１ａｔ％未満の時に本発明の実施例の効果が発現し本発明の実施例のキャパシタの誘電率が大きくなることが明らかにわかる。同様に図４から、本発明の実施例のキャパシタの下部電極層に含まれる酸素濃度を１６ａｔ％以下、１５ａｔ％以下、１２ａｔ％以下、および６ａｔ％以下の範囲にすると、段階的により大きな効果が得られ本発明の実施例のキャパシタの誘電率がさらに大きくなることが明らかにわかる。
ＸＰＳ分析においては、検出された元素のピーク位置に関する情報から、検出された元素の結合状態に関する知見も得られる。本発明の実施例におけるＸＰＳ分析からは、下部電極層の膜中に含有させられた酸素の結合状態に関して、チタン（Ｔｉ）との結合状態をもった酸素の存在が確認され、同時に水素（Ｈ）との結合状態をもった大量の酸素の存在が示唆された。本発明の実施の形態に関する、水蒸気含有雰囲気中加熱処理以外の処理方法を行った本発明のキャパシタの下部電極層に関しても、同様の分析を実施した。その結果、含有された酸素の結合状態は水蒸気含有雰囲気中加熱処理の場合と同様であった。チタンは電気陰性度の小さな元素であり酸素と結びつきやすい性質を持つため、チタンとの結合状態をもった酸素は比較的に反応性が低いと考えられる。このため本発明の発明者は、適切な値以上に含有された水素との結合状態をもった酸素が、解決しようとする問題を引き起こす原因となっているのではないかと考察している。
適切な値以上に含有された水素との結合状態をもった酸素はＨ２Ｏの形で下部電極の膜中の結晶粒界などに取り込まれ含有されている可能性もある。
適切な値以上に含有された水素との結合状態をもった酸素はＨ２Ｏの形で下部電極の膜中の結晶粒界などに取り込まれ含有されている可能性もある。
以上で本発明の実施例におけるキャパシタに関する説明を終わる。
本発明の実施例で示した構造および方法以外でも本発明の実施の形態で述べたような様々な構造および方法で本発明を実施することが可能である。さらには、本発明の技術的範囲は、上記した実施の形態に限定されない。本発明の技術的範囲は、請求の範囲に基づいて定められ、本発明の属する技術分野における通常の知識を有する者であれば、本発明の趣旨から逸脱しない範囲で、多様な変形の実施形態が可能である。したがって、変更した実施の形態についても請求の範囲に記載された発明の技術的範囲に属する。
本発明の実施例で示した構造および方法以外でも本発明の実施の形態で述べたような様々な構造および方法で本発明を実施することが可能である。さらには、本発明の技術的範囲は、上記した実施の形態に限定されない。本発明の技術的範囲は、請求の範囲に基づいて定められ、本発明の属する技術分野における通常の知識を有する者であれば、本発明の趣旨から逸脱しない範囲で、多様な変形の実施形態が可能である。したがって、変更した実施の形態についても請求の範囲に記載された発明の技術的範囲に属する。
この出願は、２００８年４月１６日に出願された日本出願特願２００８－１０６４２２を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、キャパシタに適用することができる。このキャパシタを用いることにより、比誘電率を低下させることなく漏洩電流を効率的に減少させることができる。
１０１ 本発明の実施形態の下部電極層
１０２ 本発明の実施形態の誘電体層
１０３ 本発明の実施形態の上部電極層
２０１ 本発明の実施例の下部電極層
２０２ 本発明の実施例の誘電体層
２０３ 本発明の実施例の上部電極層
１０２ 本発明の実施形態の誘電体層
１０３ 本発明の実施形態の上部電極層
２０１ 本発明の実施例の下部電極層
２０２ 本発明の実施例の誘電体層
２０３ 本発明の実施例の上部電極層
Claims (9)
- 積層された多層の薄膜より成るキャパシタであって、下部電極層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の主材料がＴｉＮまたはＺｒＮであり、前記下部電極層は酸素を含有させられており、前記下部電極層中に含まれる酸素濃度が２１ａｔ％未満であるキャパシタ。
- 前記下部電極層中に含まれる酸素濃度が１６ａｔ％以下である請求項１に記載のキャパシタ。
- 前記下部電極層中に含まれる酸素濃度が１５ａｔ％以下である請求項１に記載のキャパシタ。
- 前記下部電極層中に含まれる酸素濃度が１２ａｔ％以下である請求項１に記載のキャパシタ。
- 前記下部電極層中に含まれる酸素濃度が６ａｔ％以下である請求項１に記載のキャパシタ。
- 前記下部電極層の主材料がＴｉＮである請求項１から５のいずれか１項に記載のキャパシタ。
- 前記誘電体層の主材料がＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＡｌＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＨｆＳｉＯ、ＺｒＯＮ、ＨｆＯＮ、ＺｒＡｌＯＮ、ＺｒＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＳｉＯＮのうちのいずれかである請求項１から６のいずれか１項に記載のキャパシタ。
- 前記誘電体層の主材料がＺｒＯ２である請求項１から６のいずれか１項に記載のキャパシタ。
- 前記誘電体層が原子層堆積法を用いて形成された誘電体層である請求項１から８のいずれか１項に記載のキャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/937,916 US20110038094A1 (en) | 2008-04-16 | 2009-04-16 | Capacitor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008106422A JP2011165683A (ja) | 2008-04-16 | 2008-04-16 | キャパシタ |
| JP2008-106422 | 2008-04-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2009128518A1 true WO2009128518A1 (ja) | 2009-10-22 |
Family
ID=41199205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2009/057696 WO2009128518A1 (ja) | 2008-04-16 | 2009-04-16 | キャパシタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110038094A1 (ja) |
| JP (1) | JP2011165683A (ja) |
| WO (1) | WO2009128518A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249669A (ja) * | 2010-05-28 | 2011-12-08 | Kanji Shimizu | 電気エネルギー蓄積装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5932221B2 (ja) * | 2011-01-14 | 2016-06-08 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| JP6398998B2 (ja) * | 2014-02-07 | 2018-10-03 | 株式会社村田製作所 | コンデンサ |
| KR20180022987A (ko) * | 2015-08-11 | 2018-03-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 콘덴서 탑재 필름 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260943A (ja) * | 1999-03-10 | 2000-09-22 | Nec Corp | 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ |
| JP2002373945A (ja) * | 2001-06-13 | 2002-12-26 | Nec Corp | 半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989999A (en) * | 1994-11-14 | 1999-11-23 | Applied Materials, Inc. | Construction of a tantalum nitride film on a semiconductor wafer |
| US5741547A (en) * | 1996-01-23 | 1998-04-21 | Micron Technology, Inc. | Method for depositing a film of titanium nitride |
| JPH11195753A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2006114545A (ja) * | 2004-10-12 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7772014B2 (en) * | 2007-08-28 | 2010-08-10 | Texas Instruments Incorporated | Semiconductor device having reduced single bit fails and a method of manufacture thereof |
-
2008
- 2008-04-16 JP JP2008106422A patent/JP2011165683A/ja not_active Withdrawn
-
2009
- 2009-04-16 WO PCT/JP2009/057696 patent/WO2009128518A1/ja active Application Filing
- 2009-04-16 US US12/937,916 patent/US20110038094A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260943A (ja) * | 1999-03-10 | 2000-09-22 | Nec Corp | 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ |
| JP2002373945A (ja) * | 2001-06-13 | 2002-12-26 | Nec Corp | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249669A (ja) * | 2010-05-28 | 2011-12-08 | Kanji Shimizu | 電気エネルギー蓄積装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110038094A1 (en) | 2011-02-17 |
| JP2011165683A (ja) | 2011-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7616426B2 (en) | Capacitor and method for fabricating the same | |
| KR100555543B1 (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법 | |
| KR100640654B1 (ko) | ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법 | |
| TWI423334B (zh) | 作為閘極介電質之經Ｚｒ取代ＢａＴｉＯ3膜之原子層沈積（ＡＬＤ） | |
| KR100716654B1 (ko) | 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법 | |
| JP3912990B2 (ja) | 集積回路構造およびその製造方法 | |
| US7888726B2 (en) | Capacitor for semiconductor device | |
| TWI312542B (en) | Atomic layer deposited titanium aluminum oxide films | |
| KR100716652B1 (ko) | 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법 | |
| JP5013662B2 (ja) | キャパシタ及びその製造方法 | |
| JP7449928B2 (ja) | 基板上にモリブデン膜を形成するための方法 | |
| KR101234185B1 (ko) | 유전체와 반도체 장치의 제조 방법, 프로그램, 및 기록 매체 | |
| US20080017954A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| TW200834821A (en) | Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, and method of forming the capacitor | |
| JP2007013086A (ja) | ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法 | |
| WO2009128518A1 (ja) | キャパシタ | |
| JP5100313B2 (ja) | 酸化ランタン化合物の製造方法 | |
| KR100763123B1 (ko) | 플래시 메모리 소자의 유전체막 형성 방법 | |
| JP4590556B2 (ja) | 半導体装置の製造方法 | |
| US20150179730A1 (en) | ZrO-Based High K Dielectric Stack for Logic Decoupling Capacitor or Embedded DRAM | |
| JP2009239047A (ja) | 窒化ジルコニウム界面層を有するキャパシター構造 | |
| US20090283856A1 (en) | Method for fabricating a semiconductor capacitpr device | |
| KR100716642B1 (ko) | 캐패시터의 유전막 및 그의 제조방법 | |
| TW201044426A (en) | Capacitor and process for manufacturing capacitor | |
| KR100706803B1 (ko) | 반도체 소자 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09733011 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 12937916 Country of ref document: US |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 09733011 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: JP |