JP7422943B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP7422943B2 JP7422943B2 JP2023510781A JP2023510781A JP7422943B2 JP 7422943 B2 JP7422943 B2 JP 7422943B2 JP 2023510781 A JP2023510781 A JP 2023510781A JP 2023510781 A JP2023510781 A JP 2023510781A JP 7422943 B2 JP7422943 B2 JP 7422943B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- pixel
- photoelectric conversion
- regions
- delete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title description 5
- 238000006243 chemical reaction Methods 0.000 claims description 913
- 238000002955 isolation Methods 0.000 claims description 396
- 239000004065 semiconductor Substances 0.000 claims description 351
- 238000000926 separation method Methods 0.000 claims description 170
- 239000012535 impurity Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 description 237
- 239000010410 layer Substances 0.000 description 190
- 230000014759 maintenance of location Effects 0.000 description 164
- 238000003384 imaging method Methods 0.000 description 138
- 238000012546 transfer Methods 0.000 description 134
- 230000003321 amplification Effects 0.000 description 131
- 238000003199 nucleic acid amplification method Methods 0.000 description 131
- 238000005516 engineering process Methods 0.000 description 79
- 238000012545 processing Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 23
- 210000003128 head Anatomy 0.000 description 21
- 230000006870 function Effects 0.000 description 19
- 239000002344 surface layer Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
厚さ方向で互いに反対側に位置する第1の面及び第2の面を有する半導体層と、
上記半導体層に設けられ、かつ上記半導体層の厚さ方向に延伸する第1分離領域で区画された光電変換セルと、を備えている。
そして、上記光電変換セルは、
各々が上記半導体層に平面視で互いに隣り合って設けられ、かつ各々が光電変換部及び転送トランジスタを有する第1光電変換領域及び第2光電変換領域と、
平面視で上記第1光電変換領域と上記第2光電変換領域との間に配置され、かつ上記半導体層の厚さ方向に延伸する第2分離領域と、
上記半導体層の上記第1の面側に第3分離領域で区画されて設けられ、かつ画素トランジスタが設けられた素子形成領域と、を含み、
上記素子形成領域は、平面視で上記第1及び第2光電変換領域に亘って延伸している。
厚さ方向で互いに反対側に位置する第1の面及び第2の面を有する半導体層と、
上記半導体層に設けられ、かつ上記半導体層の厚さ方向に延伸する第1分離領域で区間された光電変換セルと、を備えている。
そして、上記光電変換セルは、
各々が上記半導体層に平面視で互いに隣り合って設けられ、かつ各々が光電変換部及び転送トランジスタを有する第1光電変換領域及び第2光電変換領域と、
平面視で上記第1光電変換領域と上記第2光電変換との間に設けられ、かつ上記半導体層の厚さ方向に延伸する第2分離領域と、
上記半導体層の上記第1の面側に第3分離領域で区画されて設けられ、かつ画素トランジスタが設けられた素子形成領域と、
上記半導体層の第1の面側に設けられた電荷保持領域と、
上記素子形成領域、上記第1光電変換領域及び上記第2光電変換領域の各々に亘って上記半導体層に設けられた第1導電型の半導体領域と、
上記半導体領域内に設けられた第1導電型のコンタクト領域と、を含む。
そして、上記電荷保持領域及び上記コンタクト領域の少なくとも何れか一方は、上記第1及び第2光電変換領域で共有され、かつ平面視で上記第1光電変換領域と上記第2光電変換領域との間に配置されている。
平面視で分離領域を介して互いに隣り合って配置され、かつ各々に光電変換部及び転送トランジスタが設けられた複数の光電変換セルを有する半導体層と、
平面視で前記複数の光電変換セルの各々の前記分離領域側にそれぞれ設けられた半導体領域と、
一部が前記分離領域に埋め込まれ、かつ平面視で前記分離領域を跨いで前記複数の光電変換セルの各々の前記半導体領域に接続された導電パッドと、を備えている。
厚さ方向で互いに反対側に位置する第1の面及び第2の面を有する半導体層と、
上記半導体層に素子分離領域で区画されて設けられた光電変換セルと、を備え、
上記光電変換セルは、上記半導体層の上記第1の面側に転送トランジスタ、電荷保持領域及びコンタクト領域を有すると共に、上記第2の面側に光電変換部を有し、
上記分離領域は、平面視で上記電荷保持領域が接触する第1部分と、上記コンタクト領域が接触し、かつ上記第1部分よりも幅が狭い第2部分と、を有する。
(5)本技術の他の態様に係る光検出装置は、
それぞれ2つの光電変換領域と2つの転送トランジスタと2つの電荷保持領域とを有する画素を4画素有する画素単位を備え、
上記画素単位の各画素の電荷保持領域は、互いに電気的に接続されている。
(6)本技術の他の態様に係る光検出装置は、
2次元状に設けられた複数の画素を有し、
上記複数の画素の各々の画素内に、素子分離領域により区画された5つの半導体領域を有する。
(7)本技術の他の形態に係る光検出装置は、
2次元状に設けられた複数の画素を有し、
上記画素内に、素子分離領域により区画された5つの半導体領域を有し、
上記5つの半導体領域は、
第1転送トランジスタが設けられた第1半導体領域と、
第2転送トランジスタが設けられた第2半導体領域と、
上記第1及び第2転送トランジスタ以外の第1画素トランジスタが設けられた第3半導体領域と、
上記第1及び第2転送トランジスタ以外の第2画素トランジスタが設けられた第4半導体領域と、
p型の半導体領域と、
を有する。
半導体基板に設けられた第1画素と、
上記第1画素と隣接する画素とを分離する第1領域と、画素内に設けられた光電変換部が平面視で遮られた第2領域とを含むトレンチとを有し、
平面視で上記第2領域は、上記第1画素に設けられた第1フローティングディフュージョン領域と第2フローティングディフュージョン領域との間に第1部分を有し、
上記平面視で上記第2領域は、第1画素に設けられた第1トランジスタと第2トランジスタとの間に第2部分を有し、
上記平面視で上記第1部分と上記第2部分の間にコンタクト領域が設けられている。
(9)本技術の他の形態に係る光検出装置は、
半導体基板に設けられた第1画素と、
上記第1画素と隣接する画素とを分離する分離領域とを有し、
平面視で上記第1画素は、上記分離領域の第1乃至第4部分に囲まれ、
上記平面視で上記第1部分と上記第3部分との間に設けられた第5部分と第6部分とを有し、
上記平面視で上記第5部分と上記第6部分との間にコンタクト領域が設けられ、
上記第5部分は上記第1部分と接し、上記第6部分は上記第3部分と接している。
(10)本技術の他の態様に係る電子機器は、上記(1)から(9)の何れかに記載の光検出装置と、被写体からの像光を上記光検出装置の撮像面上に結像させる光学レンズと、上記光検出装置から出力される信号に信号処理を行う信号処理回路と、を備えている。
以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。
この実施形態1では、光検出装置として、裏面照射型CMOS(Complementary Metal Oxide Semiconductor)イメージセンサである固体撮像装置に本技術を適用した一例について説明する。
まず、固体撮像装置1Aの全体構成について説明する。
図1に示すように、本技術の第1実施形態に係る固体撮像装置1Aは、平面視したときの二次元平面形状が方形状の半導体チップ2を主体に構成されている。即ち、固体撮像装置1Aは、半導体チップ2に搭載されている。この固体撮像装置1A(201)は、図55に示すように、光学レンズ202を介して被写体からの像光(入射光206)を取り込み、撮像面上に結像された入射光206の光量を画素単位で電気信号に変換して画素信号として出力する。
図2に示すように、半導体チップ2は、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6、出力回路7及び制御回路8などを含むロジック回路13を備えている。ロジック回路13は、電界効果トランジスタとして、例えば、nチャネル導電型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)及びpチャネル導電型のMOSFETを有するCMOS(Complementary MOS)回路で構成されている。
図3に示すように、複数の画素3の各々の画素3は、光電変換セル22Aを備えている。光電変換セル22Aは、2つの光電変換領域23L及び23Rを備えている。第1光電変換領域23Lは、光電変換素子PD1と、この光電変換素子PD1で光電変換された信号電荷を保持(蓄積)する電荷保持領域(フローティングディフュージョン:Floating Diffusion)FD1と、この光電変換素子PD1で光電変換された信号電荷を電荷蓄積領域FD1に転送する転送トランジスタTR1と、を備えている。第2光電変換領域23Rにおいても、同様に、光電変換素子PD2と、この光電変換素子PD2で光電変換された信号電荷を保持(蓄積)する電荷保持領域FD2と、この光電変換素子PD2で光電変換された信号電荷を電荷蓄積領域FD2に転送する転送トランジスタTR2と、を備えている。
次に、半導体チップ2(固体撮像装置1A)の具体的な構成について、図4から図7を用いて説明する。なお、図面を見易くするため、図4から図7においては、後述する多層配線層の図示を省略している。また、図4は図1に対して上下が反転している。即ち、図1は、半導体チップ2の光入射面側が描かれているが、図4は、図1に示す半導体チップ2の光入射面側とは反対側(多層配線層側)から見たときの平面図である。
図4から図7に示すように、半導体チップ2は、厚さ方向(Z方向)において互いに反対側に位置する第1の面S1及び第2の面S2を有する半導体層21と、この半導体層21に設けられ、かつこの半導体層21の厚さ方向(Z方向)に延伸する第1分離領域としての画素分離領域31で区画された光電変換セル22Aと、を備えている。光電変換セル22Aは、画素3毎に設けられている。即ち、複数の画素3の各々は、光電変換セル22Aを備えている。半導体層21は、例えば単結晶シリコンで構成されている。
また、半導体チップ2は、図示していないが、半導体層21の第1の面S1側に設けられた絶縁層及び配線層を含む多層配線層を更に備えている。
図4から図7に示すように、光電変換セル22Aは、平面視でX方向に互いに隣り合って半導体層21に配置された第1光電変換領域23L及び第2光電変換領域23Rを含む。第1光電変換領域23L及び第2光電変換領域23Rの各々は、光電変換部25及び転送トランジスタTR1,TR2を有する。
また、光電変換セル22Aは、平面視で第1光電変換領域23Lと第2光電変換領域23Rとの間に配置され、かつ半導体層21の厚さ方向(Z方向)に延伸する第2分離領域としての画素内分離領域32を更に含む。
また、光電変換セル22Aは、第1光電変換領域23Lにおいて、半導体層21の第1の面S1側の表層部に素子分離領域33で区画されて設けられ、かつ上述の転送トランジスタTR1が設けられた島状の素子形成領域21b1と、第2光電変換領域23Rにおいて、半導体層21の第1の面S1側の表層部に素子分離領域33で区画されて設けられ、かつ上述の転送トランジスタTR2が設けられた島状の素子形成領域21b2と、を更に含む。
また、光電変換セル22Aは、半導体層21の第1の面S1側の表層部に素子分離領域33で区画されて設けられた島状の給電領域21zを更に含む。
また、光電変換セル22Aは、素子形成領域21a,21b1,21b2、第1光電変換領域23L及び第2光電変換領域23Rの各々に亘って設けられたp型(第1導電型)の半導体領域24と、このp型の半導体領域24内に設けられたp型のコンタクト領域48と、を更に含む。
図4から図7に示すように、画素分離領域31は、半導体層21の第2の面S2側から第1の面S1側に向かって延伸し、二次元平面において互いに隣り合う画素3間及び光電変換セル22A間を電気的及び光学的に分離している。画素分離領域31は、これに限定されないが、例えば、半導体層21の第2の面S2から第1の面S1側に向かって延伸する溝部内に絶縁膜が埋め込まれ、かつ半導体層21の第1の面S1側の素子分離領域33と一体化されたトレンチ分離構造になっている。
図4から図7に示すように、画素内分離領域32は、平面視で光電変換セル22Aを挟んでX方向に延伸する2つの画素分離領域31a,31bの各々の中間部から内方(光電変換セル22A側)に向かって突出し、互いに離間している。即ち、光電変換セル22Aは、X方向において互いに隣り合う第1光電変換領域23Lと第2光電変換領域23Lbとが、X方向に延伸する2つの画素分離領域31a,31bの各々の中間部から内方に突出する2つの画素内分離領域32で選択的に仕切られている。
図4から図7に示すように、素子分離領域33は、半導体層21の第1の面S1側の表層部に第1光電変換領域23L及び第2光電変換領域23Rに亘って設けられている。また、素子分離領域33は、複数の光電変換セル22Aに亘って設けられている。そして、素子分離領域33は、平面視で画素分離領域31及び画素内分離領域32の各々と重畳している。そして、素子分離領域33は、画素分離領域31及び画素内分離領域32の各々と半導体層21の深さ方向において互いに接触し、一体化されている。素子分離領域33は、これに限定されないが、例えば、半導体層21の第1の面S1から深さ方向に凹む浅溝部内に絶縁膜が埋め込まれたSTI(Shallow Trench Isolation)構造になっている。
図5から図7に示すように、第1及び第2光電変換領域23L,23Rの各々の光電変換部25は、半導体層21の第1の面S1から厚さ方向(Z方向)に離間し、第2の面S2側に偏って設けられている。また、第1及び第2光電変換領域23L,23Rの各々の光電変換部25は、図4及び図5に示すように、Y方向の両端部側が画素内分離領域32及びp型の半導体領域24で仕切られている。また、第1及び第2光電変換領域23L,23Rの各々の光電変換部25は、図6及び図7に示すように、2つの画素内分離領域32の間で一体になっている。そして、各々の光電変換部25は、n型(第2導電型)の半導体領域26を含み、上述の光電変換素子PD1,PD2を構成している。
図4から図7に示すように、p型の半導体領域24は、光電変換セル22A毎に設けられ、画素分離領域31及び素子分離領域33で隣りの光電変換セル22Aのp型の半導体領域24と電気的に分離されている。
p型の半導体領域24は、1つの半導体領域、若しくは複数の半導体領域によって構成されている。p型の半導体領域24は、光電変換部25のn型の半導体領域26とでpn接合部を光電変換セル22A毎に構成している。
図4に示すように、素子形成領域21b1及び21b2の各々は、平面視でX方向に互いに隣り合って配置されている。そして、素子形成領域21b1及び21b2の各々は、素子形成領域21aよりも、光電変換セル22Aを挟んでX方向に延伸する2つの画素分離領域31のうちの他方の画素分離領域31側に配置されている。
図5に示すように、2つの電荷保持領域FD1,FD2の各々は、半導体層21の第1の面S1側に設けられ、p型の半導体領域24を介して光電変換部25と重畳している。そして、図4に示すように、電荷保持領域FD1は、第1光電変換領域23Lにおいて、光電変換セル22Aを挟んでX方向に延伸する2つの画素分離領域31a,31bのうちの他方の画素分離領域31bと、この他方の画素分離領域31bの中間部から内側に突出する画素内分離領域32とがなす角部側に配置されている。また、電荷保持領域FD2においても、第1光電変換領域23Rにおいて、電荷保持領域FD1と同様に、光電変換セル22Aを挟んでX方向に延伸する2つの画素分離領域31のうちの他方の画素分離領域31bと、この他方の画素分離領域31bの中間部から内側に突出する画素内分離領域32とがなす角部側に配置されている。電荷蓄積領域FD1,FD2は、n型の半導体領域26よりも不純部濃度が高いn型の半導体領域で構成されている。
図5に示すように、転送トランジスタTR1,TR2の各々は、半導体層21の第1の面S1側に設けられたゲート溝部41と、このゲート溝部41内の側壁及び底壁に沿って設けられたゲート絶縁膜42と、このゲート絶縁膜42を介してゲート溝部41に設けられたゲート電極43と、を含む。また、転送トランジスタTR1,TR2は、ゲート電極43の側壁にゲート絶縁膜42を介して並ぶp型の半導体領域24からなるチャネル形成領域と、ソース領域として機能する光電変換部25と、ドレイン領域として機能する電荷保持領域FD1,FD2と、を含む。
図4に示すように、素子形成領域21aは、素子形成領域21b1及び21b2よりも、光電変換セル22Aを挟んでX方向に延伸する2つの画素分離領域31a,31bのうちの一方の画素分離領域31a側に配置されている。そして、素子形成領域21aは、平面視で第1光電変換領域23L及び第2光電変換領域23Rに亘って延伸している。
図4及び図6に示すように、給電領域21zは、平面視で素子形成領域21b1と21b2との間に配置されている。また、給電領域21zは、平面視で2つの画素内分離領域32の間に配置されている。そして、給電領域21zには、p型のコンタクト領域48が設けられている。即ち、p型のコンタクト領域48は、平面視で2つの画素内分離領域32の間に配置され、第1光電変換領域23L及び第2光電変換領域23Rで共有されている。
図6及び7に示すように、p型の半導体領域24及びn型の半導体領域26の各々は、第1光電変換領域23L及び第2光電変換領域23Lの各々に亘って延伸し、かつ平面視で2つの画素内分離領域32の間を横切っている。そして、2つの画素内分離領域32の間がオーバーフローパスとして機能する。
次に、この第1実施形態の主な効果について説明する。
図4に示すように、この第1実施形態に係る固体撮像装置1Aは、素子分離領域33で区画された素子形成領域21aが第1光電変換領域23L及び第2光電変換領域23Rに亘って延伸しているので、平面視で2つの画素内分離領域32の間を画素トランジスタQtの配置領域として活用することができる。この結果、画素トランジスタQt及び転送トランジスタTR1,TR2を含む能動素子の光電変換セル22内での配置自由度を上げることが可能となる。
また、光電変換セル22内での能動素子の配置自由度を上げることができるので、光電変換セル22を含む画素3の微細化を図ることが可能となる。
この第2実施形態に係る固体撮像装置は、上述の第1実施形態の図4に示す光電変換セル22Aに替えて図8に示す光電変換セル22Bを備えている。第2実施形態の図8に示す光電変換セル22Bは、基本的に上述の第1実施形態の図4に示す光電変換セル22Aと同様の構成になっており、平面パターンが異なっている。
この第3実施形態に係る固体撮像装置は、上述の第1実施形態の図4に示す光電変換セル22Aに替えて図9に示す光電変換セル22Cを備えている。図9に示す第3実施形態の光電変換セル22Cは、基本的に第1実施形態の光電変換セル22Aと同様の構成になっており、平面パターンが異なっている。
この第4実施形態に係る固体撮像装置は、上述の第1実施形態の図4に示す光電変換セル22Aに替えて図10に示す光電変換セル22Dを備えている。図10に示す第4実施形態の光電変換セル22Dは、基本的に図4に示す第1実施形態の光電変換セル22Aと同様の構成になっており、平面パターン及び画素内分離領域の構成が異なっている。
この第5実施形態に係る固体撮像装置は、基本的に上述の第4実施形態に係る固体撮像装置と同様の構成になっており、光電変換セルの平面パターンが異なっている。
この第6実施形態に係る固体撮像装置は、図10に示す第4実施形態の光電変換セル2Dに替えて図12に示す光電変換セル22Fを備えている。図12に示す第6実施形態の光電変換セル22Fは、基本的に図10に示す第4実施形態に係る光電変換セル22Dと同様の構成になっており、平面パターンが異なっている。
この第7実施形態に係る固体撮像装置は、図12に示す第6実施形態の光電変換セル22Fに替えて図13に示す光電変換セル22Gを備えている。図13に示す第7実施形態の光電変換セル22Gは、基本的に図12に示す第6実施形態の光電変換セル22Fと同様の構成になっており、平面パターンが異なっている。
この第8実施形態に係る固体撮像装置は、図14に示す光電変換セル22Hを備えている。この第8実施形態の光電変換セル22Hは、基本的に上述の第1実施形態の図4に示す光電変換セル22Aと同様の構成になっており、平面パターンが異なっている。
即ち、図14に示すように、この第8実施形態の光電変換セル22Hは、図4に示す2つの素子形成領域21b1,21b2と、1つの給電領域21zとを含み、更に図4に示す素子形成領域21aに替えて、図11に示す2つの素子形成領域21fを含む。そして、給電領域21zにp型のコンタクト領域48が設けられている。
即ち、この第8実施形態の光電変換セル22Hは、素子分離領域33によって区画された5つの半導体領域を含む。具体的には、5つの半導体領域は、2つのp型の半導体領域24及び24と、2組の一対の主電極領域(n型の半導体領域)46及び47と、1つのp型のコンタクト領域(p型の半導体領域)48と、を含む。
そして、表現を変えれば、5つの半導体領域は、第1転送トランジスタ(転送トランジスタTR1)が設けられた第1半導体領域(p型の半導体領域24)と、第2転送トランジスタ(転送トランジスタTR2)が設けられた第2半導体領域(p型の半導体領域24)と、を含む。また、5つの半導体領域は、第1及び第2転送トランジスタ(転送トランジスタTR1及びTR2)以外の第1画素トランジスタ(画素トランジスタQt)が設けられた第3半導体領域(一対の主電極領域(n型の半導体領域)46及び47)と、第1及び第2転送トランジスタ(転送トランジスタTR1及びTR2)以外の第2画素トランジスタ(画素トランジスタQt)が設けられた第4半導体領域(一対の主電極領域(n型の半導体領域)46及び47)と、p型の半導体領域(p型のコンタクト領域48)と、を含む。
この第8実施形態の光電変換セル22Hにおいても、上述の第1実施形態と同様に、第1光電変換領域23L及び第2光電変換領域23Rで共有されたp型のコンタクト領域48を、平面視で2つの画素内分離領域32の間に配置しているので、第1及び第2光電変換領域23L,23Rの各々にコンタクト領域48を個別に配置する場合と比較して、画素トランジスタQt及び転送トランジスタTR1,TR2を含む能動素子の光電変換セル22内での配置自由度を上げることができる。
即ち、この第8実施形態に係る固体撮像装置は、半導体基板としての半導体層21に設けられた第1画素(画素3)と、この第1画素と平面視で互いに隣り合う(隣接する)他の画素3とを分離する第1領域(平面形状が四角形部分の画素分離領域31)と、第1画素内に設けられた光電変換部25が平面視で遮られた第2領域(画素以内部分の画素内分離領域32)とを含むトレンチと、を備えている。ここで、トレンチは、図5から図7に示す半導体層21の厚さ方向に延伸し、半導体層21の第1の面S1及び第2の面S2に亘って貫通する構成と、半導体層21の厚さ方向に延伸し、半導体層21の第1の面S1及び第2の面S2の少なくとも何れか一方の面から離間する構成とを含む。この第8実施形態では、トレンチは、これに限定されないが、例えは半導体層21を貫通している。
そして、平面視で第2領域は、第1画素(画素3)に設けられた第1フローティングディフュージョン領域(電荷保持領域FD1)と、第2フローティングディフュージョン領域(電荷保持領域FD2)との間に第1部分(一方の画素内分離領域32)を有する。また、平面視で第2領域は、第1画素(画素3)に設けられた第1トランジスタ(一方の画素トランジスタQt)と第2トランジスタ(他方の画素トランジスタQt)との間に第2部分(他方の画素内分離領域32)を有する。
そして、平面視で第2領域の第1部分(一方の画素内分離領域32)と、第2領域の第2部分(画素内分離領域32との間にp型のコンタクト領域48が設けられている。
平面視で第2領域の第1部分(一方の画素内分離領域32)と、コンタクト領域48と、第2領域の第2部分(他方の画素内分離領域32)とは、この順番でY方向(第1方向)に沿って並んでいる。
第1トランジスタ(一方の画素トランジスタQt)の一方の主電極領域(第1コンタクト)46と、ゲート電極45と、他方の主電極領域(第2コンタクト)47とは、この順番でY方向(第1方向)に沿って並んでいる。
第2トランジスタ(他方の画素トランジスタQt)の一方の主電極領域(第3コンタクト)46と、ゲート電極45と、他方の主電極領域(第4コンタクト)47とは、この順番でY方向(第1方向)に沿って並んでいる。
コンタクト領域48は、画素3の中心に設けられ、p型の半導体領域(不純物領域)で構成されている。
そして、平面視で第1画素(画素3)は、分離領域の第1部分乃至第4部分(画素分離領域31aから31d)に囲まれている。
そして、平面視で第5部分(一方の画素内分離領域32)と第6部分(他方の画素内分離領域32)との間にp型のコンタクト領域48が設けられている。
そして、第5部分(一方の画素内分離領域32)は第1部分(画素分離領域31a)と接し、第6部分(他方の画素内分離領域32)は第2部分(画素分離領域31b)と接している。
平面視で第1部分(画素分離領域31a)と第5部分(一方の画素内分離領域32)とがなす角(角度)は垂直であり、また、平面視で第2部分(画素分離領域31b)と第6部分(他方の画素内分離領域32)とがなす角(角度)も垂直である。換言すれば、平面視で第5部分(一方の画素内分離領域32)は第1部分(画素分離領域31a)に対して垂直に突出し、また、第6部分(他方の画素内分離領域32)は第2部分(画素分離領域31a)に対して垂直に突出する。この第5部分(一方の画素内分離領域32)及び第6部分(他方の画素内分離領域32)は、「突起部」若しくは「凸部」として機能し、「突起部」若しくは「凸部」と表現することができる。
平面視で第5部分(一方の画素内分離領域32)と、コンタクト領域48と、第6部分(他方の画素内分離領域32)とは、この順番でY方向(第1方向)に沿って並んでいる。
第1トランジスタ(一方の画素トランジスタQt)の第1コンタクト(主電極領域4646)と、ゲート電極45と、第2コンタクト(主電極領域47)とは、この順番でY方向(第1方向)に沿って並んでいる。
平面視で第2トランジスタ(他方の画素トランジスタQt)の第3コンタクト(主電極領域46)と、ゲート電極45と、第4コンタクト(の主電極領域47)とは、この順番でY方向(第1方向)に沿って並んでいる。
コンタクト領域48は、画素3の中心に設けられ、p型の半導体領域(不純物領域)で構成されている。
この第9実施形態に係る固体撮像装置は、上述の第1実施形態の図4に示す光電変換セル22Aに替えて図15に示す光電変換セル22Iを備えている。図15に示す第9実施形態の光電変換セル22Iは、基本的に上述の第1の実施形態の図4に示す光電変換セル22Aと同様の構成になっており、平面パターンが異なっている。
この第10実施形態に係る固体撮像装置は、上述の第6実施形態の図12に示す光電変換セル22Fに替えて図16に示す光電変換セル22Jを備えている。図16に示す第10実施形態の光電変換セル22Jは、基本的に図12に示す第6実施形態の光電変換セル22Fと同様の構成になっており、平面パターンが異なっている。
また、この第10実施形態の光電変換セル22Jは、上述の第6実施形態と同様に、第1光電変換領域23L及び第2光電変換領域23Rが共有するn型の電荷保持領域FDを、平面視で画素分離領域31bと画素内分離領域34との間に配置している。
そして、この第10実施形態の光電変換セル22Jにおいても、素子形成領域21gの配置及び電荷保持領域FDの配置の両方を組み合わせて採用している。
したがって、この第10実施形態の光電変換セル22Jにおいても、上述の第6実施形態の光電変換セル22Fと同様の効果が得られる。
この第11実施形態に係る固体撮像装置は、上述の第7実施形態の図13に示す光電変換セル22Gに替えて図17に示す光電変換セル22Kを備えている。図17に示す第11実施形態の光電変換セル22Kは、基本的に図13に示す第7実施形態の光電変換セル22Gと同様の構成になっており、平面パターンが異なっている。
また、この第11実施形態の光電変換セル22Kは、上述の第7実施形態と同様に、第1光電変換領域23L及び第2光電変換領域23Rが共有するn型の電荷保持領域FDを、平面視で画素分離領域31(31b)と画素内分離領域34との間に配置している。
そして、この第11実施形態の光電変換セル22Kにおいても、素子形成領域21hの配置及び電荷保持領域FDの配置の両方を組み合わせて採用している。
したがって、この第11実施形態の光電変換セル22Kにおいても、上述の第7実施形態の光電変換セル22Gと同様の効果が得られる。
この第12実施形態に係る固体撮像装置は、図18に示す光電変換セル22Lを備えている。図18に示す第12実施形態の光電変換セル22Lは、基本的に上述の第7実施形態の図13に示す光電変換セル22Gと同様の構成になっており、素子形成領域22dに設けられる画素トランジスタQtの個数が異なっている。
これに対して、図18に示すように、この第12実施形態の光電変換セル22Lは、素子形成領域21dの2つの角部の何れか一方の角部に画素トランジスタQtを配置している。この第12実施形態では、素子形成領域21dの第2光電変換領域23R側の角部に画素トランジスタQtを配置している。
この第13実施形態では、4つの画素を含む画素ブロック(画素単位)毎に読出し回路が設けられた固体撮像装置について説明する。
図19及び図20に示すように、画素ブロック61Bは、複数の画素3を含む。この第13実施形態では、画素ブロック61Bは、これに限定されないが、例えば、平面視でX方向及びY方向のそれぞれ方向に2つずつの2×2配列で配置された4つの画素3(3a,3b,3c,3d)を含む。図19及び図20では主に1つの画素ブロック61Bを図示しているが、画素ブロック61Bは、X方向及びY方向のそれぞれの方向に繰り返し配置されている。
図22Bに示すように、画素3bの光電変換セル22M2は、これに限定されないが、例えば、第1光電変換領域23L側に増幅トランジスタAMPが配置され、第2光電変換領域23R側に選択トランジスタSELが配置されている。
図22Cに示すように、画素3cの光電変換セル22M3は、これに限定されないが、例えば、第1光電変換領域23L側に増幅トランジスタAMPが配置され、第2光電変換領域23R側に選択トランジスタSELが配置されている。
図22Dに示すように、画素3dの光電変換セル22M4は、これに限定されないが、例えば、第1光電変換領域23L側に選択トランジスタSELが配置され、第2光電変換領域23R側に増幅トランジスタAMPが配置されている。
図20に示すように、画素3aの光電変換セル22M1と、画素3bの光電変換セル22M2とは、X方向において、画素3aの第2光電変換領域23Rと画素3bの第1光電変換領域23Lとが互いに隣り合って配置されている。即ち、画素3aのリセットトランジスタRSTと、画素3bの増幅トランジスタAMPとが、X方向において互いに隣り合っている。
また、図20に示すように、画素3cの光電変換セル22M3と、画素3dの光電変換セル22M4とは、X方向において、画素3cの第1光電変換領域23Lと画素3dの第2光電変換領域23Rとが互いに隣り合っている。即ち、画素3cの増幅トランジスタAMPと、画素3dの増幅トランジスタAMPとが、X方向において互いに隣り合っている。
また、画素3aの光電変換セル22M1と、画素3cの光電変換セル22M3とは、Y方向において、画素3aの第1光電変換領域23Lと画素3cの第2光電変換領域23Rとが互いに隣り合っていると共に、画素3aの第2光電変換領域23Rと画素3cの第1光電変換領域23Lとが互いに隣り合っている。即ち、図23に示すように、画素3aの電荷保持領域FD1,FD2及び2つのコンタクト領域48と、画素3cの電荷保持領域FD1,FD2及び2つのコンタクト領域48とが、Y方向において、それぞれ互いに隣り合っている。
また、図20に示すように、画素3bの光電変換セル22M2と、画素3dの光電変換セル22M4とは、Y方向において、画素3bの第1光電変換領域23Lと画素3dの第2光電変換領域23Rとが互いに隣り合っていると共に、画素3aの第2光電変換23Rと画素3cの第1光電変換領域23Lとが互いに隣り合っている。即ち、図23に示すように、画素3bの電荷保持領域FD1,FD2及び2つのコンタクト領域48と、画素3dの電荷保持領域FD1,FD2及び2つのコンタクト領域48とが、Y方向において、それぞれ画素分離領域31を介して互いに隣り合っている。
図19に示すように、4つの画素3a,3b,3c,3dの各々の電荷保持領域FD1,FD2には、導電経路63を介して読出し回路15Bの入力段が接続されている。読出し回路15Bは、4つの画素3a,3b,3c,3dの各々の電荷保持領域FD1,FD2に保持された信号電荷を読出し、信号電荷に基づく画素信号を出力する。読出し回路15Bは、4つの画素3a,3b,3c,3d(8つの光電変換領域)で共有され、画素ブロック61B毎に設けられている。
また、3つの増幅段セルPc1,Pc1,Pc3の各々の選択トランジスタSELは、各々のソース領域が垂直信号線11(VSL)と電気的に接続され、各々のゲート電極同士が電気的接続されている。
即ち、画素ブロック(画素単位)61Bは、4つの各画素3(3a,3b,3c,3d)の電荷保持領域FD1とFD2とが互いに電気的に接続されている。そして、画素ブロック61Bは、8つの電荷保持領域FD1,FD2が互いに電気的に接続されている。そして、8つの電荷保持領域FD1,FD2の各々は、増幅段セルPc1の増幅トランジスタAMP(第1増幅トランジスタ)のゲート電極と電気的に接続されている。そして、8つの電荷保持領域FD1,FD2の各々は、増幅段セルPc1の増幅トランジスタAMP(第1増幅トランジスタ)、増幅段セルPc2の増幅トランジスタAMP(第2増幅トランジスタ)及び増幅段セルPc3の増幅トランジスタAMP(第3増幅トランジスタ)の各々のゲート電極と電気的に接続されている。
次に、画素ブロック51Bの結線状態について、図22から図24を用いて説明する。図23及び図24は、図22の一部を拡大した図であり、以下の説明では主に図23及び図24を用いて説明する。
そして、この配線63vs1,63vs2は、Y方向に延伸し、かつX方向に並んで例えば多層配線層の1層目の金属配線層に設けられている。そして、平面視でX方向に延伸する画素分離領域31とY方向に延伸する画素分離領域31との交差部で一体化されている。そして、配線63vs1,63vs2は層間絶縁膜で覆われている。そして、配線63vs1,63vs2には、第1基準電位として例えば0Vが印加される。
本技術の第14実施形態に係る固体撮像装置1Cは、基本的に上述の第13実施形態に係る固体撮像装置1Bと同様の構成になっており、以下の構成が異なっている。
図25に示すように、4つの画素3a,3b,3c,3dの各々の電荷保持領域FD1,FD2には、導電経路63を介して読出し回路15Cの入力段が接続されている。読出し回路15Cは、4つの画素3a,3b,3c,3dの各々の電荷保持領域FD1,FD2に保持された信号電荷を読出し、信号電荷に基づく画素信号を出力する。読出し回路15Cは、4つの画素3a,3b,3c,3dで共有され、画素ブロック61C毎に設けられている。
即ち、画素ブロック61Cの8つの電荷保持領域DF1,FD2の各々は、切替トランジスタFDGと電気的に接続され、そして、この切替トランジスタFDGを介してリセットトランジスタRSTと電気的に接続されている。
なお、図25に示すように、切替トランジスタFDGとリセットトランジスタRSTとの間の接続ノード部には、容量Ceが接続されている。この容量Ceは、受動素子としての容量素子によって形成される容量や、互いに隣り合う配線によって形成される配線容量を含む。
本技術の第15実施形態に係る固体撮像装置1Dは、基本的に上述の第13実施形態に係る固体撮像装置1Bと同様の構成になっており、以下の構成が異なっている。
本技術の第16実施形態に係る固体撮像装置1Eは、基本的に上述の第14実施形態に係る固体撮像装置1Cと同様の構成になっており、画素ブロック及び読出し回路の構成が異なっている。
図30に示すように、3つの画素3e,3f,3gの各々の電荷保持領域FD1,FD2には、導電経路63を介して読出し回路15Eの入力段が接続されている。読出し回路15Eは、3つの画素3e,3f,3gの各々の電荷保持領域FD1,FD2に保持された信号電荷を読出し、信号電荷に基づく画素信号を出力する。読出し回路15Eは、3つの画素3e,3f,3g(6つの光電変換領域)で共有され、画素ブロック61E毎に設けられている。
次に、画素ブロックの結線状態について、図32を用いて説明する。
図32に示すように、画素3fの光電変換セル22N2の2つの電荷保持領域FD1,FD2と、画素3gの光電変換セル22N3の2つの電荷保持領域FD1,FD2とに、配線63f5が電気的に接続されている。また、画素3eの光電変換セル22N2の2つの電荷保持領域FD1,FD2に配線63f6が電気的に接続されている。この配線63f5及び配線63f6の各々は、例えば多層配線層の第1金属配線層に設けられ、層間絶縁膜で覆われている。
本技術の第17実施形態に係る固体撮像装置1Fは、基本的に上述の第13実施形態と同様の構成になっており、画素の光電変換セルの構成が異なっている。
また、図33に示すように、画素3c1の光電変換セル22P3と、画素3d1の光電変換セル22P4とは、X方向において、画素3c1の第1光電変換領域23Lと画素3d1の第2光電変換領域23Rとが互いに隣り合っている。即ち、画素3c1の増幅トランジスタAMPと、画素3d1の増幅トランジスタAMPとが、X方向において互いに隣り合っている。
また、画素3a1の光電変換セル22P1と、画素3c1の光電変換セル22P3とは、Y方向において、画素3a1の第1光電変換領域23Lと画素3c1の第2光電変換領域23Rとが互いに隣り合っていると共に、画素3a1の第2光電変換23Rと画素3c1の第1光電変換領域23Lとが互いに隣り合っている。即ち、図33に示すように、画素3a1の電荷保持領域FDと、画素3c1の電荷保持領域FDとが、Y方向において、それぞれ互いに隣り合っている。
また、図33に示すように、画素3b1の光電変換セル22P2と、画素3d1の光電変換セル22P4とは、Y方向において、画素3b1の第1光電変換領域23Lと画素3d1の第2光電変換領域23Rとが互いに隣り合っていると共に、画素3a1の第2光電変換23Rと画素3c1の第1光電変換領域23Lとが互いに隣り合っている。即ち、図33に示すように、画素3b1の電荷保持領域FDと、画素3d1の電荷保持領域FDとが、Y方向において、それぞれ画素分離領域31を介して互いに隣り合っている。
本技術の第18実施形態に係る固体撮像装置1Gは、基本的に上述の第16実施形態に係る固体撮像装置1Eと同様の構成になっており、画素の光電変換セルの構成が異なっている。
本技術の第19実施形態に係る固体撮像装置1Hは、基本的に上述の第13実施形態に係る固体撮像装置1Bと同様の構成になっており、以下の構成が異なっている。
即ち、本技術の第19実施形態に係る固体撮像装置1Hは、上述の第13実施形態の図19及び図20に示す画素ブロック61B及び回路ブロック62Bに替えて、図35及び図36に示す画素ブロック61H及び回路ブロックを62H備えている。
また、本技術の第19実施形態に係る固体撮像装置1Hは、図36から図39に示すように、中継配線71、導電パッド72、中継配線73及び導電パッド74を備えている。
図37に示すように、画素3b2の光電変換セル22R2は、これに限定されないが、例えば、第1光電変換領域23L側に増幅トランジスタAMPが配置され、第2光電変換領域23R側に選択トランジスタSELが配置されている。
図39に示すように、画素3c2の光電変換セル22R3は、これに限定されないが、例えば、第1光電変換領域23L側に増幅トランジスタAMPが配置され、第2光電変換領域23R側に選択トランジスタSELが配置されている。
図39に示すように、画素3d2の光電変換セル22R4は、これに限定されないが、例えば、第1光電変換領域23L側に選択トランジスタSELが配置され、第2光電変換領域23R側に増幅トランジスタAMPが配置されている。
図36及び図37に示すように、画素3a2の光電変換セル22R1と、画素3b2の光電変換セル22R2とは、X方向において、画素3a2の第2光電変換領域23Rと画素3b2の第1光電変換領域23Lとが互いに隣り合って配置されている。即ち、画素3a2のリセットトランジスタRSTと、画素3b2の増幅トランジスタAMPとが、X方向において互いに隣り合っている。
また、図36及び図39に示すように、画素3c2の光電変換セル22R3と、画素3d2の光電変換セル22R4とは、X方向において、画素3c2の第1光電変換領域23Lと画素3d2の第2光電変換領域23Rとが互いに隣り合っている。即ち、画素3c2の増幅トランジスタAMPと、画素3d2の増幅トランジスタAMPとが、X方向において互いに隣り合っている。
また、図36及び図38に示すように、画素3a2の光電変換セル22R1と、画素3c2の光電変換セル22R3とは、Y方向において、画素3a2の第1光電変換領域23Lと画素3c2の第2光電変換領域23Rとが互いに隣り合っていると共に、画素3a2の第2光電変換23Rと画素3c2の第1光電変換領域23Lとが互いに隣り合っている。即ち、図38に示すように、画素3a2の電荷保持領域FD1,FD2と、画素3c2の電荷保持領域FD1,FD2とが、Y方向において、平面視でそれぞれ画素分離領域31を介して互いに隣り合っている。
また、図36及び図38に示すように、画素3b2の光電変換セル22R2と、画素3d2の光電変換セル22R4とは、Y方向において、画素3b2の第1光電変換領域23Lと画素3d2の第2光電変換領域23Rとが互いに隣り合っていると共に、画素3a2の第2光電変換23Rと画素3c2の第1光電変換領域23Lとが互いに隣り合っている。即ち、図38に示すように、画素3b2の電荷保持領域FD1,FD2と、画素3d2の電荷保持領域FD1,FD2とが、Y方向において、平面視でそれぞれ画素分離領域31を介して互いに隣り合っている。
図35に示すように、4つの画素3a2,3b2,3c2,3d2の各々の電荷保持領域FD1,FD2には、導電経路63を介して読出し回路15Bの入力段が接続されている。読出し回路15Bは、4つの画素3a2,3b2,3c2,3d2の各々の電荷保持領域FD1,FD2に保持された信号電荷を読出し、信号電荷に基づく画素信号を出力する。読出し回路15Bは、4つの画素3a2,3b2,3c2,3d2(8つの光電変換領域)で共有され、画素ブロック61H毎に設けられている。
図37に示すように、中継配線71は、2つの導電パッド71a及び71bと、この2つの導電パッド71a,71bを連結する連結部71cと、を備えている。導電パッド71aは連結部の一端側に連結され、導電パッド71bは連結部71cの他端側に連結されている。この中継配線71は、平面視で画素分離領域31と重畳し、X方向に沿って延伸している。
次に、この第19実施形態の主な効果について説明する。
この第19実施形態に係る固体撮像装置1Hにおいても、光電変換セル22R1,22R2,22R3,22R4の各々の素子形成領域21aが第1光電変換領域23L及び第2光電変換領域23Rに亘って延伸し、かつ平面視で2つの画素内分離領域32の間を横切っている。したがって、この第19実施形態に係る固体撮像装置1Hにおいても、上述の第19実施形態に係る固体撮像装置1Aと同様の効果が得られる。
また、光電変換セル22R1,R2,R3,R4内での能動素子の配置自由度を上げることができるので、光電変換セル22R1,R2,R3,R4を含む画素3a2,3b2,3c2,3d2の微細化を図ることが可能となる。
この第20実施形態では、第1層目の配線層の配線と導電パッドとの接続状態について説明する。
図46は、図36に示す画素ブロック61HがX方向に2つ並んだ図である。なお、2つの画素ブロック61Hのうち、一方の画素ブロック61H1には、中継配線73が設けられているが、他方の画素ブロック51H2には、中継配線73としてではなく、導電パッド73a及び73bがそれぞれ独立して設けられている。
本技術の第21実施形態に係る固体撮像装置1Jは、図48及び図49に示す画素ブロック61J及び読出し回路15Jを備えている。
図49に示すように、画素ブロック61Jは、複数の画素3を含む。この第21実施形態では、画素ブロック61Jは、これに限定されないが、例えば、平面視でX方向及びY方向のそれぞれ方向に2つずつの2×2配列で配置された4つの画素3(3a3,3b3,3c3,3d3)を含む。図49では主に1つの画素ブロック61Jを図示しているが、画素ブロック61Jは、X方向及びY方向のそれぞれの方向に繰り返し配置されている。
次に、この実施形態の固体撮像装置1Jの具体的な構成について説明する。
図52に示すように、固体撮像装置1Jは、厚さ方向で互いに反対側に位置する第1の面S1及び第2面S2を有する半導体層101と、この半導体層101に分離領域110で区画されて設けられた光電変換セル22Sと、を備えている。
また、固体撮像装置1Jは、半導体層101の第1の面S1側に絶縁層1300を介して積層された半導体層140と、を備えている。また、固体撮像装置1Jは、半導体層101の第2の面S2側に、この第2の面S2側から順次積層された平坦化膜161、遮光膜162、カラーフィルタ163及びマイクロレンズ164を備えている。
カラーフィルタ163及びマイクロレンズ164は、それぞれ画素3毎に設けられている。カラーフィルタ163は、半導体層101の光入射面側から入射した入射光を色分離する。マイクロレンズ164は、照射光を集光し、集光した光を画素3に効率良く入射させる。
図52に示すように、分離領域110は、半導体層101の第1の面S1側から第2の面S2側に向かって延伸し、二次元平面において互いに隣り合う画素3間を電気的及び光学的に分離している。分離領域110は、これに限定されないが、例えば、半導体層101の第1の面S1から第2の面S2側に向かって延伸する溝部内に絶縁膜が埋め込まれたトレンチ分離構造になっている。この実施形態では、分離領域110は、これに限定されないが、例えば半導体層101の第1の面S1及び第2の面S2に亘って延伸している。
図52に示すように、光電変換セル22Sは、p型の半導体領域102を有する。また、光電変換セル22Sは、半導体層101の第1の面S1側に転送トランジスタTR、電荷保持領域FD及びコンタクト領域121を有すると共に、半導体層101の第2の面S2側に光電変換部103を有する。また、光電変換セル22Sは、p型の半導体領域105及びピニング膜106を有する。
光電変換部103は、p型の半導体領域102で周囲を囲まれている。光電変換部103は、n型の半導体領域104を含む。そして、この光電変換部103は、上述の光電変換素子PDを構成している。
図52に示すように、p型の半導体領域102は、光電変換部103と、半導体層101の第1の面S1との間、及び光電変換部103と半導体層101の第2の面S2との間にそれぞれ設けられている。また、p型の半導体領域102は、光電変換部103と、分離領域110との間にも設けられている。
図52に示すように、転送トランジスタTRは、半導体層101の第1の面S1側にゲート絶縁膜を介して設けられたゲート電極124と、ゲート電極124の直下のp型の半導体領域102にチャネルが形成されるチャネル形成領域と、ソース領域として機能する光電変換部103と、ドレイン領域として機能する電荷保持領域FDとを含む。ゲート絶縁膜は例えば酸化シリコン膜で構成されている。ゲート電極124は、例えば、抵抗値を低減する不純物が導入された多結晶シリコン膜で構成されている。転送トランジスタTRは、電界効果トランジスタであり、例えばMOSFETで構成されている。転送トランジスタTRは、MISFETで構成しても構わない。
図52に示すように、電荷保持領域FDは、半導体層101の第1の面S1側でp型の半導体領域102内に設けられ、p型の半導体領域102を介して光電変換部103から離間している。電荷保持領域FDは、例えば光電変換部103よりも不純物濃度が高いn型の半導体領域で構成されている。電荷保持領域FDは、電荷を保持すると共に、後述する導電パッド122とのオーミックコンタクト抵抗を低減する。
図52に示すように、p型のコンタクト領域121は、半導体層101の第1の面S1側でp型の半導体領域102内に設けられ、p型の半導体領域102と電気的接続されている。コンタクト領域121は、p型の半導体領域102よりも不純物濃度が高いp型の半導体領域で構成され、後述する導電パッド123とのオーミックコンタクト抵抗を低減する。
なお、この実施形態ではピニング膜106を設けているが、ピニング膜106を設けない場合、p型の半導体領域105は、分離領域110の第1部分110aの胴部110a2及び第2部分110bの各々と接して半導体層101の厚さ方向に延伸する。
導電パッド122には、絶縁層146の表面から導電パッド122の表面に到達する接続孔に埋め込まれたコンタクト電極147aが電気的及び機械的に接続されている。導電パッド123には、絶縁層146の表面から導電パッド123の表面に到達する接続孔に埋め込まれたコンタクト電極147bが電気的及び機械的に接続されている。転送トランジスタTRのゲート電極124には、絶縁層146の表面から導電パッド122の表面に到達する接続孔に埋め込まれたコンタクト電極147aが電気的及び機械的に接続されている。
この第21実施形態の固体撮像装置1Jは、分離領域110が平面視で電荷保持領域との接触を含む第1部分110aと、コンタクト領域121との接触を含み、かつ第1部分110aの幅W1よりも幅W2が狭い第2部分110bとを有する。これにより、暗電流を抑制しつつも、光電変換部103(光電変換素子PD)の面積を最大化することができる。また、光電変換セル22Sを第1部分で囲む場合と比較して、平面視での第2部分の長さに相当する分、光電変換セル22Sの平面積が増加するので、転送トランジスタTRを含む能動素子の光電変換セル22S内での配置自由度を上げることが可能となる。
また、導電パッド123とコンタクト領域121との接地面積が大きくなり、導電パッド123を用いた導電経路の抵抗を小さくすることができる。
また、分離領域110の第1部分110aは、半導体層101の厚さ方向において、電荷保持領域FDとの接触を含む頭部110a1の幅よりも胴部110a2の幅を狭くしているので、頭部110a1の幅で半導体層の厚さ方向に分離領域を構成した場合と比較して、光電変換部103の体積を大きくすることができ、より飽和信号量Qsを改善することが可能となる。
この第22実施形態に係る固体撮像装置1Kは、図54に示すように、画素3に含まれる光電変換セル22Tが画素内分離領域で2つの領域に区画されている。そして、光電変換セル22Tは、上述の第21実施形態の図51に示す光電変換セル22Sと同様に、第1部分及び第2部分を有する分離領域110で区画されている。
この第2実施形態の固体撮像装置1Kにおいても、上述の第21実施形態と同様の効果が得られる。
≪電子機器への応用例≫
本技術(本開示に係る技術)は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図55に示すように、電子機器200は、固体撮像装置201と、光学レンズ202と、シャッタ装置203と、駆動回路204と、信号処理回路205とを備えている。この電子機器200は、固体撮像装置201として本技術の第1実形態から第22実施形態に係る固体撮像装置1A,1B,1C,1D,1E,1F,1G,1H,1H,1Jを電子機器(例えばカメラ)に用いた場合の実施形態を示す。
図45に示すように、上述の第19実施形態の変形例では、画素3a2の素子形成領域21aにダミーのゲート電極45bを設けている。このダミーのゲート電極45b、即ちダミートランジスタを設ける技術は、図25から図27に示す上述の第14実施形態にも適用が可能であることは勿論である。
また、この第14実施形態の第1から第4変形例に係る固体撮像装置においても、上述の第23実施形態に係る電子機器に適用が可能であることは勿論である。
(1)
厚さ方向で互いに反対側に位置する第1の面及び第2の面を有する半導体層と、
前記半導体層に設けられ、かつ前記半導体層の厚さ方向に延伸する第1分離領域で区画された光電変換セルと、を備え、
前記光電変換セルは、
各々が前記半導体層に平面視で互いに隣り合って設けられ、かつ各々が光電変換部及び転送トランジスタを有する第1光電変換領域及び第2光電変換領域と、
平面視で前記第1光電変換領域と前記第2光電変換領域との間に配置され、かつ前記半導体層の厚さ方向に延伸する第2分離領域と、
前記半導体層の前記第1の面側に第3分離領域で区画されて設けられ、かつ画素トランジスタが設けられた素子形成領域と、を含み、
前記素子形成領域は、平面視で前記第1及び第2光電変換領域に亘って延伸している、光検出装置。
(2)
前記光電変換セルは、方形状の平面パターンで構成され、
前記第2分離領域は、平面視で前記光電変換セルを挟んで互いに反対側に位置する2つの前記第1分離領域の各々から内方に突出して設けられ、
前記素子形成領域は、平面視で2つの前記第2分離領域の間を横切っている、上記(1)に記載の光検出装置。
(3)
前記素子形成領域は、
2つの前記第2分離領域の間を横切る第1部分と、
前記第1部分の一端側及び他端側の各々から前記第1部分の前記転送トランジスタ側とは反対側に延伸する一対の第2部分と、を含む上記(1)又は(2)に記載の光検出装置。
(4)
前記光電変換セルは、
前記素子形成領域、前記第1及び第2光電変換領域の各々に亘って前記半導体層に設けられた第1導電型の半導体領域と、
前記第1半導体領域内に設けられた第1導電型のコンタクト領域と、を更に含み、
前記コンタクト領域は、平面視で2つの前記第2分離領域の間に配置されている、上記(1)から(3)の何れかに記載の光検出装置。
(5)
前記第1及び第2光電変換領域の各々の前記転送トランジスタは、前記素子形成領域に設けられている、上記(1)から(4)の何れかに記載の光検出装置。
(6)
前記素子形成領域、前記第1及び前記第2光電変換領域の各々に亘って前記半導体層に設けられた第1導電型の半導体領域と、
前記第1半導体領域内に設けられた第1導電型のコンタクト領域と、を更に含み、
前記コンタクト領域は、平面視で少なくとも前記一対の第2部分の何れか一方と前記第1分離領域との間に配置されている、上記(1)から(5)の何れかに記載の光検出装置。
(7)
前記画素トランジスタは、前記第1及び第2光電変換領域の各々に設けられている、上記(1)から(6)の何れかに記載の光検出装置。
(8)
前記第1分離領域及び前記第2分離領域の各々は、前記第3分離領域と一体化している、上記(1)から(7)の何れかに記載の光検出装置。
(9)
厚さ方向で互いに反対側に位置する第1の面及び第2の面を有する半導体層と、
前記半導体層に設けられ、かつ前記半導体層の厚さ方向に延伸する第1分離領域で区間された光電変換セルと、を備え、
前記光電変換セルは、
各々が前記半導体層に平面視で互いに隣り合って設けられ、かつ各々が光電変換部及び転送トランジスタを有する第1光電変換領域及び第2光電変換領域と、
平面視で前記第1光電変換領域と前記第2光電変換との間に設けられ、かつ前記半導体層の厚さ方向に延伸する第2分離領域と、
前記半導体層の前記第1の面側に第3分離領域で区画されて設けられ、かつ画素トランジスタが設けられた素子形成領域と、
前記半導体層の第1の面側に設けられた電荷保持領域と、
前記素子形成領域、前記第1光電変換領域及び前記第2光電変換領域に亘って前記半導体層に設けられた第1導電型の半導体領域と、
前記半導体領域内に設けられた第1導電型のコンタクト領域と、を含み、
前記電荷保持領域及び前記コンタクト領域の少なくとも何れか一方は、前記第1及び第2光電変換領域で共有され、かつ平面視で前記第1光電変換領域と前記第2光電変換領域との間に配置されている、光検出装置。
(10)
前記光電変換セルは、平面視での平面パターンが方形状で構成され、
前記第2分離領域は、平面視で前記光電変換セルを挟んで互いに反対側に位置する2つの前記第1分離領域の各々から離間して設けられている、上記(9)に記載の光検出装置。
(11)
前記電荷保持領域は、平面視で2つの前記第1分離領域の一方と前記第2分離領域との間に配置され、
前記コンタクト領域は、平面視で2つの前記第1分離領域の他方と前記第2分離領域との間に配置されている、上記(9)又は(10)に記載の光検出装置。
(12)
前記素子形成領域及び前記画素トランジスタは、前記第1及び第2光電変換領域の各々に個別に設けられている、上記(9)から(11)の何れかに記載の光検出装置。
(13)
前記電荷保持領域は、2つの前記第1分離領域のうちの一方と前記第2分離領域との間に設けられ、
前記素子形成領域は、平面視で2つの前記第1分離領域のうちの他方と前記第2分離領域との間を横切り、かつ前記第1及び第2光電変換領域に亘って延伸している、(9)から(12)の何れかに記載の光検出装置。
(14)
前記素子形成領域は、
前記他方の第1分離領域と前記第2分離領域との間を横切る第1部分と、
前記第1部分の一端側及び他端側の各々から前記第1部分の前記他方の第1分離領域側とは反対側に延伸する一対の第2部分と、
を含む上記(10)に記載の光検出装置。
(15)
前記画素トランジスタは、前記第1及び第2光電変換領域の各々に設けられている、上記(9)から(14)の何れかに記載の光検出装置。
(16)
平面視で分離領域を介して互いに隣り合って配置され、かつ各々に光電変換部及び転送トランジスタが設けられた複数の光電変換セルを有する半導体層と、
平面視で前記複数の光電変換セルの各々の前記分離領域側にそれぞれ設けられた半導体領域と、
一部が前記分離領域に埋め込まれ、かつ平面視で前記分離領域を跨いで前記複数の光電変換セルの各々の前記半導体領域に接続された導電パッドと、
を備えている光検出装置。
(17)
前記導電パッドは、前記分離領域内に位置する胴部と、前記胴部から前記素子分離領域の外側に突出し、かつ前記胴部よりも幅広で構成された頭部とを含み、
前記半導体領域は、前記胴部及び前記頭部の各々と接続されている、上記(16)に記載の光検出装置。
(18)
前記半導体領域は、電荷保持領域、第1基準電位が印加される第1コンタクト領域、及び、前記第1基準電位とは異なる第2基準電位が印加される第2コンタクト領域の何れかである、上記(16)又は(17)に記載の光検出装置。
(19)
2つの前記導電パッドと、2つの前記導電パッドを連結する連結部とを含む中継配線を、更に備えている、上記(16)から(18)の何れかに請求項15に記載の光検出装置。
(20)
前記複数の光電変換セルの各々は、前記分離領域を跨いで各々の前記光電変換セル内に配置されたゲート電極を共有する画素トランジスタを更に有する、上記(16)から(19)の何れかに記載の光検出装置。
(21)
前記ゲート電極は、前記分離領域内にゲート絶縁膜を介して前記半導体層と隣り合う胴部と、前記胴部から前記分離領域の外側に突出し、前記ゲート絶縁膜を介して前記半導体層と隣り合い、かつ前記胴部よりも幅広の頭部とを有する、上記(20)に記載の光検出装置。
(22)
厚さ方向で互いに反対側に位置する第1の面及び第2の面を有する半導体層と、
前記半導体層に素子分離領域で区画されて設けられた光電変換セルと、を備え、
前記光電変換セルは、前記半導体層の前記第1の面側に転送トランジスタ、電荷保持領域及びコンタクト領域を有すると共に、前記第2の面側に光電変換部を有し、
前記分離領域は、平面視で前記電荷保持領域が接触する第1部分と、前記コンタクト領域が接触し、かつ前記第1部分よりも幅が狭い第2部分と、
を有する光検出装置。
(23)
前記分離領域の平面視での前記第1部分と前記第2部分との割合は、前記第2部分のほうが大きい、上記(22)に記載の光検出装置。
(24)
前記分離領域の前記第1部分は、前記半導体層の第1の面側に設けられた表面部と、前記半導体層の厚さ方向に前記表面部よりも深い位置に前記表面部に接して設けられ、かつ前記表面部よりも幅が狭い深層部と、を含む上記(22)又は(23)に記載の光検出装置。
(25)
前記光電変換部は、第1半導体領域を含み、
前記光電変換セルは、前記第1部分の前記深層部及び前記第2部分の各々と隣り合って前記半導体層の厚さ方向に延伸し、前記第1半導体領域とは反対導電型の第2半導体領域を更に有する、上記(22)から(24)の何れかに記載の光検出装置。
(26)
前記光電変換セルは、前記前記第1部分の前記深層部及び前記第2部分の各々と、前記第2半導体領域との間にピニング膜を更に有する、上記(22)から(25)の何れかに記載の光検出装置。
(27)
それぞれ2つの光電変換領域と2つの転送トランジスタと2つの電荷保持領域を有する画素を4画素有する画素単位を備え、
前記画素単位の各画素の電荷保持領域は、互いに電気的に接続されている、光検出装置。
(28)
前記画素単位の8つの電荷保持領域が電気的に接続されている、上記(27)に記載の光検出装置。
(29)
前記8つの電荷保持領域は、第1の増幅トランジスタに接続されている、上記(27)又は(28)に記載の光検出装置。
(30)
前記8つの電荷保持領域は、前記第1の増幅トランジスタ及び第2の増幅トランジスタに接続されている、上記(27)から(29)の何れに記載の光検出装置。
(31)
前記8つの電荷保持領域は、切替トランジスタに接続され、前記切替トランジスタを介してリセットトランジスタに接続されている、上記(27)から(30)の何れに記載の光検出装置。
(32)
前記切替トランジスタと前記リセットトランジスタとの間に接続された容量を有する、上記(31)に記載の光検出装置。
(33)
前記画素単位の4つ画素は、第1の画素と第2の画素と第3の画素と第4の画素とを有し、
前記第1の画素は、第1と第2の電荷保持領域を含み、
前記第2の画素は、第3と第4の電荷保持領域を含み、
前記第3の画素は、第5と第6の電荷保持領域を含み、
前記第4の画素は、第7と第8の電荷保持領域を含み、
前記第1の電荷保持領域と前記第5の電荷保持領域とを結ぶ第1の線と、前記第2の電荷保持領域と前記第6の電荷保持領域とを結ぶ第2の線とは、並行であり、
前記第1の電荷保持領域と前記第2の電荷保持領域とを結ぶ第3の線と、前記第5の電荷保持領域と前記第6の電荷保持領域とを結ぶ第4の線とは、並行である、
上記(27)から(32)の何れに記載の光検出装置。
(34)
2次元状に設けられた複数の画素を有し、
前記複数の画素の各々の画素内に、素子分離領域により区画された5つの半導体領域を有する光検出装置。
(35)
前記5つの半導体領域の2つの領域は転送トランジスタが設けられている領域である、上記(34)に記載の光検出装置。
(36)
前記5つの半導体領域の2つの領域は画素トランジスタが設けられている領域である、上記(34)又は(35)に記載の光検出装置。
(37)
前記画素トランジスタは、選択トランジスタ、増幅トランジスタ、リセットトランジスタのいずれかを含む、上記(36)に記載の光検出装置。
(38)
前記5つの半導体領域の1つの領域はp型の半導体領域である、上記(35)から(37)の何れに記載の光検出装置。
(39)
前記p型の半導体領域には、電源電位として基準電位が印加される上記(38)に記載の光検出装置。
(40)
前記基準電位はOVである、上記(39)に記載の光検出装置。
(41)
前記5つの半導体領域の2つの領域は画素トランジスタが設けられている領域であり、
前記p型の半導体領域は、前記画素トランジスタが設けられている領域の間に設けられている、上記(38)に記載の光検出装置。
(42)
前記素子分離領域はSTIである、上記(34)から(41)の何れに記載の光検出装置。
(43)
2次元状に設けられた複数の画素を有し、
前記画素内に、素子分離領域により区画された5つの半導体領域を有し、
前記5つの半導体領域は、
第1転送トランジスタが設けられた第1半導体領域と、
第2転送トランジスタが設けられた第2半導体領域と、
前記第1及び第2転送トランジスタ以外の第1画素トランジスタが設けられた第3半導体領域と、
前記第1及び第2転送トランジスタ以外の第2画素トランジスタが設けられた第4半導体領域と、
p型の半導体領域と、
を有する、光検出装置。
(44)
前記第1若しくは第2画素トランジスタは選択トランジスタ、増幅トランジスタ、リセットトランジスタのいずれかである、上記(43)に記載の光検出装置。
(45)
前記p型の半導体領域には、電源電位として基準電位が印加される、上記(44)又は(44)に記載の光検出装置。
(46)
前記基準電位はOVである、上記(45)に記載の光検出装置。
(47)
前記p型の半導体領域は、前記第3半導体領域と前記第4半導体領域との間に設けられている、上記(43)から(46)の何れに記載の光検出装置。
(48)
前記素子分離領域はSTIである、上記(43)から(47)の何れに記載の光検出装置。
(49)
半導体基板に設けられた第1画素と、
前記第1画素と隣接する画素とを分離する第1領域と、前記第1画素内に設けられた光電変換部が平面視で遮られた第2領域とを含むトレンチと、を有し、
平面視で前記第2領域は、前記第1画素に設けられた第1フローティングディフュージョン領域と第2フローティングディフュージョン領域との間に第1部分を有し、
前記平面視で前記第2領域は、前記第1画素に設けられた第1トランジスタと第2トランジスタとの間に第2部分を有し、
前記平面視で前記第1部分と前記第2部分の間にコンタクト領域が設けられた光検出装置。
(50)
前記平面視で前記第1部分と、前記コンタクト領域と、前記第2部分とは、この順番で第1方向に沿って並んでいる、上記(49)に記載の光検出装置。
(51)
第1トランジスタの第1コンタクト、ゲート電極、第2コンタクトは、この順番で前記第1方向に沿って並んでいる、上記(50)に記載の光検出装置。
(52)
第2トランジスタの第3コンタクト、ゲート電極、第4コンタクトは、この順番で前記第1方向に沿って並んでいる、上記(51)に記載の光検出装置。
(53)
前記トレンチは前記半導体基板を貫通している、上記(49)から(52)の何れに記載の光検出装置。
(54)
前記第1画素の中心に前記コンタクト領域が設けられている、上記(49)から(53)の何れに記載の光検出装置。
(55)
前記コンタクト領域はp型の不純物領域である、上記(49)から(54)の何れに記載の光検出装置。
(56)
半導体基板に設けられた第1画素と、
前記第1画素と隣接する画素とを分離する分離領域と、を有し、
平面視で前記第1画素は、前記分離領域の第1乃至第4部分に囲まれ、
前記分離領域は、前記平面視で前記第1部分と前記第3部分との間に設けられた第5部分と第6部分とを有し、
前記平面視で前記第5部分と前記第6部分との間にコンタクト領域が設けられ、
前記第5部分は前記第1部分と接し、前記第6部分は前記第3部分と接している、光検出装置。
(57)
前記第1部分と前記第5部分がなす角は垂直である、上記(56)に記載の光検出装置。
(58)
前記第1部分と前記第3部分とは対向している、上記(56)又は(57)に記載の光検出装置。
(59)
前記平面視で前記第5部分と、前記コンタクト領域と、前記第6部分とは、この順番で第1方向に沿って並んでいる、上記(56)から(58)の何れに記載の光検出装置。
(60)
前記第1画素は、前記第6部分の両側に設けられた第1トランジスタと第2トランジスタとを有し、
前記第1トランジスタの第1コンタクト、ゲート電極、第2コンタクトは、この順番で前記第1方向に沿って並んでいる、上記(59)に記載の光検出装置。
(61)
前記第2トランジスタの第3コンタクト、ゲート電極、第4コンタクトは、この順番で前記第1方向に沿って並んでいる、上記(60)に記載の光検出装置。
(62)
前記トレンチは前記半導体基板を貫通している、上記(56)から(61)の何れに記載の光検出装置。
(63)
前記第1画素の中心に前記コンタクト領域が設けられている、上記(56)から(62)の何れに記載の光検出装置。
(64)
前記コンタクト領域はp型の不純物領域である、上記(56)から(63)の何れに記載の光検出装置。
(65)
上記(1)、(9)、(16)、(22)、(27)、(34)(43)(49)及び(56)の何れかに記載の光検出装置と、被写体からの像光を前記光検出装置の撮像面上に結像させる光学レンズと、前記光検出装置から出力される信号に信号処理を行う信号処理回路と、を備えている電子機器。
2 半導体チップ
2A 画素領域
2B 周辺領域
3,3a,3b,3c,3d 画素
4 垂直駆動回路
5 カラム信号処理回路
6 水平駆動回路
7 出力回路
8 制御回路
10 画素駆動線
12 水平信号線
13 ロジック回路
14 ボンディングパッド
15 読出し回路
21 半導体層
21a,21b1,21b2,21c,21d 素子形成領域(活性領域)
21z 給電領域
22A,22B,22C,22D,22E,22F,22G,22H,22I,22J,22K,22L,22M1,22M2,22M3,22M4,22M5 光電変換セル
23L 第1光電変換領域
23R 第2光電変換領域
24 p型の半導体領域
25 光電変換部
26 n型の半導体領域
31 画素分離領域(第1分離領域)
32 画素内分離領域(第2分離領域)
33 素子分離領域(第3分離領域)
41 ゲート溝部
42 ゲート絶縁膜
43 ゲート電極
44 ゲート絶縁膜
45 ゲート電極
46,47 主電極領域
48 …コンタクト領域
51 カラーフィルタ
52 マイクロレンズ
71,73 中継配線
71a,72,73a,73b 導電パッド
71c,73c 連結部
AMP 増幅トランジスタ
FD,FD1,FD2 電荷保持領域(フローティングディフュージョン)
FDG 切替トランジスタ
RST リセットトランジスタ
SEL 選択トランジスタ
TR1,TR2 転送トランジスタ
Claims (70)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- (削除)
- 半導体基板に設けられた第1画素と、
前記第1画素と隣接する画素とを分離する第1領域と、前記第1画素内に設けられた光電変換部が平面視で遮られた第2領域とを含むトレンチと、を有し、
平面視で前記第2領域は、前記第1画素に設けられた第1フローティングディフュージョン領域と第2フローティングディフュージョン領域との間に第1部分を有し、
前記平面視で前記第2領域は、前記第1画素に設けられた第1トランジスタと第2トランジスタとの間に第2部分を有し、
前記平面視で前記第1部分と前記第2部分の間にコンタクト領域が設けられた光検出装置。 - 前記平面視で前記第1部分と、前記コンタクト領域と、前記第2部分とは、この順番で第1方向に沿って並んでいる、請求項49に記載の光検出装置。
- 前記第1トランジスタの第1コンタクト、ゲート電極、第2コンタクトは、この順番で前記第1方向に沿って並んでいる、請求項50に記載の光検出装置。
- 前記第2トランジスタの第3コンタクト、ゲート電極、第4コンタクトは、この順番で前記第1方向に沿って並んでいる、請求項51に記載の光検出装置。
- 前記トレンチは前記半導体基板を貫通している、請求項49に記載の光検出装置。
- 前記第1画素の中心に前記コンタクト領域が設けられている、請求項49に記載の光検出装置。
- 前記コンタクト領域はp型の不純物領域である、請求項49に記載の光検出装置。
- 半導体基板に設けられた第1画素と、
前記第1画素と隣接する画素とを分離する分離領域と、を有し、
平面視で前記第1画素は、前記分離領域の第1乃至第4部分に囲まれ、
前記分離領域は、前記平面視で前記第1部分と前記第3部分との間に設けられた第5部分と第6部分とを有し、
前記平面視で前記第5部分と前記第6部分との間にコンタクト領域が設けられ、
前記第5部分は前記第1部分と接し、前記第6部分は前記第3部分と接している、光検出装置。 - 前記第1部分と前記第5部分がなす角は垂直である、請求項56に記載の光検出装置。
- 前記第1部分と前記第3部分とは対向している、請求項56に記載の光検出装置。
- 前記平面視で前記第5部分と、前記コンタクト領域と、前記第6部分とは、この順番で第1方向に沿って並んでいる、請求項56に記載の光検出装置。
- 前記第1画素は、前記第6部分の両側に設けられた第1トランジスタと第2トランジスタとを有し、
前記第1トランジスタの第1コンタクト、ゲート電極、第2コンタクトは、この順番で前記第1方向に沿って並んでいる、請求項59に記載の光検出装置。 - 前記第2トランジスタの第3コンタクト、ゲート電極、第4コンタクトは、この順番で前記第1方向に沿って並んでいる、請求項60に記載の光検出装置。
- 前記分離領域は前記半導体基板を貫通している、請求項56に記載の光検出装置。
- 前記第1画素の中心に前記コンタクト領域が設けられている、請求項56に記載の光検出装置。
- 前記コンタクト領域はp型の不純物領域である、請求項56に記載の光検出装置。
- (削除)
- (削除)
- (削除)
- (削除)
- 前記コンタクト領域は、前記半導体基板に設けられている、請求項49に記載の光検出装置。
- 前記コンタクト領域は、前記半導体基板に設けられている、請求項56に記載の光検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024004109A JP2024041925A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
JP2024004108A JP2024041924A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021062418 | 2021-03-31 | ||
JP2021062418A JP2021101491A (ja) | 2021-03-31 | 2021-03-31 | 光検出装置及び電子機器 |
PCT/JP2022/010411 WO2022209681A1 (ja) | 2021-03-31 | 2022-03-09 | 光検出装置及び電子機器 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024004108A Division JP2024041924A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
JP2024004109A Division JP2024041925A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022209681A1 JPWO2022209681A1 (ja) | 2022-10-06 |
JPWO2022209681A5 JPWO2022209681A5 (ja) | 2023-07-07 |
JP7422943B2 true JP7422943B2 (ja) | 2024-01-26 |
Family
ID=76651396
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021062418A Pending JP2021101491A (ja) | 2021-03-31 | 2021-03-31 | 光検出装置及び電子機器 |
JP2023510781A Active JP7422943B2 (ja) | 2021-03-31 | 2022-03-09 | 光検出装置 |
JP2024004108A Pending JP2024041924A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
JP2024004109A Pending JP2024041925A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021062418A Pending JP2021101491A (ja) | 2021-03-31 | 2021-03-31 | 光検出装置及び電子機器 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024004108A Pending JP2024041924A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
JP2024004109A Pending JP2024041925A (ja) | 2021-03-31 | 2024-01-15 | 光検出装置 |
Country Status (7)
Country | Link |
---|---|
US (3) | US20240038815A1 (ja) |
EP (1) | EP4318592A1 (ja) |
JP (4) | JP2021101491A (ja) |
KR (3) | KR20240010546A (ja) |
CN (1) | CN117121206A (ja) |
TW (1) | TW202247443A (ja) |
WO (1) | WO2022209681A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240070605A (ko) * | 2021-09-30 | 2024-05-21 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
TW202341454A (zh) * | 2021-12-08 | 2023-10-16 | 日商索尼半導體解決方案公司 | 光檢測裝置及電子機器 |
WO2023106215A1 (ja) * | 2021-12-09 | 2023-06-15 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
WO2023153245A1 (ja) * | 2022-02-08 | 2023-08-17 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
WO2023189882A1 (ja) * | 2022-03-31 | 2023-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
JP2024076138A (ja) * | 2022-11-24 | 2024-06-05 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103590A (ja) | 2005-10-03 | 2007-04-19 | Nikon Corp | 撮像素子、焦点検出装置、および、撮像システム |
JP2013062789A (ja) | 2011-08-22 | 2013-04-04 | Sony Corp | 固体撮像装置及び電子機器 |
JP2013157883A (ja) | 2012-01-31 | 2013-08-15 | Sony Corp | 固体撮像素子およびカメラシステム |
JP2014116472A (ja) | 2012-12-10 | 2014-06-26 | Canon Inc | 固体撮像装置およびその製造方法 |
JP2017212351A (ja) | 2016-05-26 | 2017-11-30 | キヤノン株式会社 | 撮像装置 |
JP2018160558A (ja) | 2017-03-23 | 2018-10-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子機器 |
JP2018201015A (ja) | 2017-05-29 | 2018-12-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
JP2019029985A (ja) | 2017-08-03 | 2019-02-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
WO2019220810A1 (ja) | 2018-05-16 | 2019-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
WO2020105713A1 (ja) | 2018-11-21 | 2020-05-28 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61232667A (ja) * | 1985-04-09 | 1986-10-16 | Fuji Xerox Co Ltd | 原稿読み取り装置 |
US8471316B2 (en) * | 2011-09-07 | 2013-06-25 | Omnivision Technologies, Inc. | Isolation area between semiconductor devices having additional active area |
KR20170006520A (ko) | 2015-07-08 | 2017-01-18 | 삼성전자주식회사 | 광전 변환 소자 내에 위치하는 변환 소자 분리막을 포함하는 이미지 센서 |
KR102574973B1 (ko) * | 2018-09-17 | 2023-09-06 | 에스케이하이닉스 주식회사 | P-형 분리 구조를 갖는 이미지 센서 |
KR102629334B1 (ko) * | 2018-10-11 | 2024-01-26 | 에스케이하이닉스 주식회사 | 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서 |
-
2021
- 2021-03-31 JP JP2021062418A patent/JP2021101491A/ja active Pending
-
2022
- 2022-03-09 KR KR1020247001238A patent/KR20240010546A/ko active Application Filing
- 2022-03-09 KR KR1020247001239A patent/KR20240010547A/ko active Application Filing
- 2022-03-09 CN CN202280024070.3A patent/CN117121206A/zh active Pending
- 2022-03-09 JP JP2023510781A patent/JP7422943B2/ja active Active
- 2022-03-09 KR KR1020237031069A patent/KR20230160810A/ko not_active Application Discontinuation
- 2022-03-09 EP EP22779904.6A patent/EP4318592A1/en active Pending
- 2022-03-09 US US18/259,947 patent/US20240038815A1/en active Pending
- 2022-03-09 WO PCT/JP2022/010411 patent/WO2022209681A1/ja active Application Filing
- 2022-03-24 TW TW111110986A patent/TW202247443A/zh unknown
-
2024
- 2024-01-15 JP JP2024004108A patent/JP2024041924A/ja active Pending
- 2024-01-15 JP JP2024004109A patent/JP2024041925A/ja active Pending
- 2024-02-13 US US18/440,310 patent/US20240213286A1/en active Pending
- 2024-03-04 US US18/594,103 patent/US20240213288A1/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103590A (ja) | 2005-10-03 | 2007-04-19 | Nikon Corp | 撮像素子、焦点検出装置、および、撮像システム |
JP2013062789A (ja) | 2011-08-22 | 2013-04-04 | Sony Corp | 固体撮像装置及び電子機器 |
JP2013157883A (ja) | 2012-01-31 | 2013-08-15 | Sony Corp | 固体撮像素子およびカメラシステム |
JP2014116472A (ja) | 2012-12-10 | 2014-06-26 | Canon Inc | 固体撮像装置およびその製造方法 |
JP2017212351A (ja) | 2016-05-26 | 2017-11-30 | キヤノン株式会社 | 撮像装置 |
JP2018160558A (ja) | 2017-03-23 | 2018-10-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子機器 |
JP2018201015A (ja) | 2017-05-29 | 2018-12-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
JP2019029985A (ja) | 2017-08-03 | 2019-02-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
WO2019220810A1 (ja) | 2018-05-16 | 2019-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
WO2020105713A1 (ja) | 2018-11-21 | 2020-05-28 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
Also Published As
Publication number | Publication date |
---|---|
US20240213286A1 (en) | 2024-06-27 |
US20240213288A1 (en) | 2024-06-27 |
CN117121206A (zh) | 2023-11-24 |
WO2022209681A1 (ja) | 2022-10-06 |
EP4318592A1 (en) | 2024-02-07 |
JP2024041925A (ja) | 2024-03-27 |
JP2024041924A (ja) | 2024-03-27 |
KR20240010547A (ko) | 2024-01-23 |
KR20240010546A (ko) | 2024-01-23 |
US20240038815A1 (en) | 2024-02-01 |
JPWO2022209681A1 (ja) | 2022-10-06 |
KR20230160810A (ko) | 2023-11-24 |
JP2021101491A (ja) | 2021-07-08 |
TW202247443A (zh) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7422943B2 (ja) | 光検出装置 | |
US10700115B2 (en) | Image sensors | |
JP5864990B2 (ja) | 固体撮像装置およびカメラ | |
TWI495095B (zh) | 固態攝像裝置及照相機 | |
JP5292787B2 (ja) | 固体撮像装置及びカメラ | |
JP4341421B2 (ja) | 固体撮像装置 | |
JP5369505B2 (ja) | 固体撮像装置、及び電子機器 | |
KR20170117948A (ko) | 고체 촬상 장치 및 전자 기기 | |
KR20110011542A (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
JP5320989B2 (ja) | 固体撮像装置、及び電子機器 | |
JP2007243093A (ja) | 固体撮像装置、撮像装置および信号処理方法 | |
JP2010114275A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
KR20230050330A (ko) | 고체 촬상 소자 및 전자기기 | |
US20100103299A1 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
JP2008071822A (ja) | Mos型固体撮像装置 | |
WO2023286330A1 (ja) | 光検出装置及び電子機器 | |
WO2023188891A1 (ja) | 光検出装置及び電子機器 | |
US20230299116A1 (en) | Image sensor | |
JP6526115B2 (ja) | 固体撮像装置 | |
KR20240095209A (ko) | 광 검출 장치 및 전자 기기 | |
KR20230136024A (ko) | 이미지 센서 | |
JP2016058754A (ja) | 固体撮像装置およびカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A5211 Effective date: 20230428 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230428 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7422943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |