JP7420451B2 - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
JP7420451B2
JP7420451B2 JP2021513169A JP2021513169A JP7420451B2 JP 7420451 B2 JP7420451 B2 JP 7420451B2 JP 2021513169 A JP2021513169 A JP 2021513169A JP 2021513169 A JP2021513169 A JP 2021513169A JP 7420451 B2 JP7420451 B2 JP 7420451B2
Authority
JP
Japan
Prior art keywords
horizontal
period
precharge
display device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021513169A
Other languages
English (en)
Other versions
JPWO2020208886A1 (ja
Inventor
秀夫 陣内
雅彦 小田
悟 中山
勝史 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020208886A1 publication Critical patent/JPWO2020208886A1/ja
Application granted granted Critical
Publication of JP7420451B2 publication Critical patent/JP7420451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235Field-sequential colour display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本技術は、表示装置および表示装置の駆動方法に関する。
投射型液晶表示装置などの表示装置は、画素が行列状に2次元配置され、この行列状の画素配列に対して画素行ごとにゲート線が、画素列ごとに信号線がそれぞれ配線されてなる画素アレイ部と、この画素アレイ部の各画素を行単位で選択する垂直駆動回路と、この垂直駆動回路によって選択された行の各画素に信号線を介して映像信号を書き込む水平駆動回路とを具備し、駆動方式として例えばアクティブマトリクス方式を採る構成となっている。
そして、このような表示装置において、映像信号の信号線への供給に先立って、信号線の中間調レベル(例えば、グレーレベル)のプリチャージ信号(以下、「PsigG」と称する)を供給するプリチャージ方式が知られている。プリチャージ信号を供給しておくことで、映像信号の供給による充放電電流が抑えられ、当該充放電電流に起因する縦スジの発生をなくし、画質改善を図ることができる。
ところが、プリチャージ信号を中間調レベルに設定すると、表示する映像パターンによっては縦方向(垂直方向)のクロストークが発生し、画質を損なうことになる。この縦クロストークを低減させるためには、プリチャージ信号のレベルを低電位(例えば、黒レベル)に設定すればよい。
この縦クロストークの低減機能と、前述した縦スジの低減機能の両機能を共に実現し、画質の向上を図るために、水平ブランキング期間において低電位レベルおよび中間調レベルの双方のプリチャージ信号を2ステップで信号線に供給する2ステッププリチャージ方式も提案されている。
さらに、下記の特許文献1には、近年の高解像度化に対応すべく、表示すべき階調に応じた大きさの第1電圧が供給される第1期間(信号線への映像信号の供給期間に相当)前の第2期間(プリチャージ期間に相当)に、低電位第2電圧と高電位第2電圧とを順次出力する第1パターンと、高電位第2電圧のみを出力する第2パターンとを、走査線の選択に応じて選択可能とするプリチャージ方式について開示されている。これにより、第1パターンのみの場合と比較して一水平走査期間が短縮化されるので、駆動効率を向上させることができる。
特開2017-187567号公報
しかしながら、例えば、前述した特許文献1にて提案されているプリチャージ方式を、信号線をライン単位で一括してプリチャージする一括プリチャージ方式の表示装置に適用した場合、表示する映像パターンによっては、表示画像に不具合が生じる。
また、近年の多画素化や高速駆動などに対応すべく、さらなる駆動効率の向上による時間捻出も望まれる。
したがって、本技術の目的は、高品位かつ高効率の表示を行うことができる表示装置および表示装置の駆動方法を提供することにある。
第1の技術は、画素アレイ部の画素を行単位で順次選択する垂直駆動部と、
垂直駆動部により行単位で選択された画素に対して映像信号を供給する水平駆動部を有し、
水平駆動部による各画素への映像信号の供給に先立ってプリチャージを行う表示装置であって、
水平ブランキング期間において、低電位レベルおよび中間調レベルのプリチャージ信号が順次供給される第1の水平ラインに代えて、水平ブランキング期間において、低電位レベルおよび中間調レベルの双方の供給が間引かれる第2の水平ラインを所定の挿入パターンで挿入するようになされ、
所定の挿入パターンを任意に選択可能又は設定可能とした表示装置である。
第2の技術は、垂直駆動部によって複数画素が行列状に配置された画素アレイ部の画素を行単位で順次選択し、
垂直駆動部により行単位で選択された画素に対して水平駆動部によって映像信号を供給し、
水平駆動部による各画素への映像信号の供給に先立って、プリチャージを行う表示装置の駆動方法であって、
水平ブランキング期間において、低電位レベルおよび中間調レベルのプリチャージ信号が順次供給される第1の水平ラインに代えて、水平ブランキング期間において、低電位レベルおよび中間調レベルの双方の供給が間引かれる第2の水平ラインを所定の挿入パターンで挿入するようになされ、
所定の挿入パターンを任意に選択可能又は設定可能とする表示装置の駆動方法である。
本技術によれば、高品位かつ高効率の表示を行うことができる。
図1は、表示装置の構成例を示す図である。 図2は、プリチャージ信号を供給する構成の具体例を示す図である。 図3は、間引きなしの駆動パルスの一例のタイミングチャートである。 図4は、間引きありの駆動パルスの一例のタイミングチャートである。 図5は、間引きの挿入パターンの具体例を示す図である。 図6は、間引きの挿入パターンの具体例を示す図である。 図7は、捻出時間の利用例を示す図である。 図8は、捻出時間の利用例を示す図である。 図9は、間引きの分散パターンの具体例を示す図である。 図10は、間引きの分散パターンの具体例を示す図である。 図11は、間引きの分散パターンの具体例を示す図である。 図12は、電位変化量と時間捻出との関係を説明するための図である。 図13は、間引きの挿入パターンの具体例を示す図である。 図14は、プリチャージ信号を供給する構成の変形例を示す図である。 図15は、プリチャージ信号を供給する構成の変形例を示す図である。 図16は、電位を変化させる変化パターンの具体例を示す図である。 図17は、プリチャージ期間の一例を示すタイミングチャートである。 図18は、表示画像の不具合を説明するための図である。 図19は、2ステッププリチャージ方式を説明するための図である。 図20は、表示画像の不具合を説明するための図である。
以下、本技術の実施形態について図面を参照しながら説明する。説明は以下の順序で行う。
<1.従来の表示装置の問題点>
<2.第1の実施形態>
<3.第2の実施形態>
<4.変形例>
以下に説明する実施形態および変形例は、本技術の好適な具体例であり、本技術の内容がこれらの実施形態および変形例に限定されるものではない。
<1.従来の表示装置の問題点>
図を参照して従来の表示装置の問題点について説明する。
図17は、プリチャージ信号の供給期間(「プリチャージ期間」と称する)の一例を示すタイミングチャートである。プリチャージ方式を採る表示装置では、図17に示すように、信号線への映像信号の供給が行われない水平ブランキング期間にて、あらかじめ信号線に対してプリチャージ信号の供給(信号線の充電)が行われる。このようにプリチャージ信号を供給しておくことで、映像信号の供給による充放電電流が抑えられ、当該充放電電流に起因する縦スジの発生をなくし、画質の改善を図ることができる。
ところが、プリチャージ信号を中間調レベルに設定すると、次のような問題が発生する。図18は、表示画像の不具合を説明するための図である。前述したような表示装置においては、画素トランジスタとしてTFT(Thin Film Transistor)が一般的に用いられている。そのため、例えば、図18(A)に示したような黒のウィンドウパターンを表示した際に、図18(B)に示すように、当該ウィンドウパターンの表示領域の信号線電位(図18中のA2)と、それ以外のグレー領域の信号線電位(図18中のB2またはC2)とが異なることになる。これは、画面中央A2の画素電位は、黒電位の影響を受けないが、画面上部B2の画素電位は、黒電位の影響で黒電位側へ保持電位が変動し、画面下部C2の画素電位は、黒電位の影響で白電位側へ保持電位が変動してしまうことに起因する。これにより、両領域における画素トランジスタのソース-ドレイン間の電位が異なってしまい、両領域における電流リーク量に違いが生じてしまう。そして、この症状に起因して、縦方向(垂直方向)のクロストーク(以下、「縦クロストーク」と称する)が発生し、画質を損なうことになる。
この縦クロストークを低減させるためには、プリチャージ信号のレベルを低電位(例えば、黒レベル)に設定すればよい。このように低電位レベルのプリチャージ信号(以下、「PsigB」と称する)をあらかじめ信号線に書き込むことで、画素トランジスタのソース-ドレイン間の電位を全画素領域で一定にすることができる。これにより、光リーク量も全画素領域で均一になり、例えば、前述した黒のウィンドウパターンを表示した際の縦クロストークを低減させることができる。
この縦クロストークの低減機能と、前述した縦スジの低減機能の両機能を共に実現し、画質の向上を図るために、図19に示すような、水平ブランキング期間において低電位レベルおよび中間調レベルの双方のプリチャージ信号を2ステップで信号線に供給する2ステッププリチャージ方式も提案されている。
さらに、上述した特許文献1には、近年の高解像度化に対応すべく、表示すべき階調に応じた大きさの第1電圧が供給される第1期間(信号線への映像信号の供給期間に相当)前の第2期間(プリチャージ期間に相当)に、低電位第2電圧(プリチャージ信号PsigBに相当)と高電位第2電圧(プリチャージ信号PsigGに相当)とを順次出力する第1パターンと、高電位第2電圧のみを出力する第2パターンとを、走査線の選択に応じて選択可能とするプリチャージ方式について開示されている。これにより、第1パターンのみの場合と比較して一水平走査期間が短縮化されるので、駆動効率を向上させることができる。
しかしながら、例えば、前述した特許文献1にて提案されているプリチャージ方式を、信号線をライン単位で一括してプリチャージする一括プリチャージ方式の表示装置に適用した場合、表示する映像パターンによっては、表示画像に不具合が生じる。図20は、表示画像の不具合を説明するための図である。図示するように、表示する映像パターンによっては、プリチャージ期間が不十分となり、水平ライン毎にプリチャージ到達電位に差が生じてしまう。そして、その結果として、図20(A)に示すように、横方向(水平方向)のクロストーク(以下、「横クロストーク」と称する)が発生する懸念がある。
つまり、プリチャージ期間は、プリチャージ信号が所望の電位まで到達する期間であることが理想的であるが、図20(B)に示すように、単純にプリチャージ信号PsigBだけを間引いてプリチャージ期間を短くした場合、表示する映像パターンによっては、プリチャージ信号PsigBを間引いたときに、ウィンドウ表示ラインとウィンドウ非表示ラインとの間でプリチャージ信号PsigGの到達電位に差が生じ、映像信号の到達電位にも差が生じる。これは、単純にプリチャージ信号PsigBを間引くと、間引いた部分においてプリチャージ期間が不十分となり、所望のプリチャージ信号PsigG電位に充電できず、映像信号が所望の電位に到達できなくなることに起因する。その結果として、表示するパターンによってはこの到達電位のアンバランスが横クロストークとして視認されてしまう懸念がある。さらに、プリチャージ信号PsigGの充電不足を起因とした信号線の充電不足も懸念される。
本技術は、上述した問題点を解決するものである。
<2.第1の実施形態>
[表示装置の構成例]
図1は、本技術の第1の実施形態に係る表示装置(表示装置1)の構成例を示す図である。図示するように、表示装置1は、アクティブマトリクス型液晶表示装置であり、画素PXが行方向および列方向に配列された画素アレイ部2と、この画素アレイ部2の各画素PXを駆動する周辺回路とを具備する。周辺回路としては、垂直駆動部としての垂直駆動回路3A,3Bと、水平駆動部としての水平駆動回路4およびプリチャージ制御回路5とを有している。
例えば、これらの周辺回路は、図示するように、基板(以下、「液晶パネル」と称する)P上に形成されており、当該液晶パネルPの外部から接続用の端子部Tなどを介して映像信号Vsig(1~n)が水平駆動回路4に供給され、さらに、プリチャージ信号Psigがプリチャージ制御回路5に供給されるようになっている。液晶パネルPの外部からは、各種駆動パルス(駆動のための制御信号)も供給される。なお、これら信号は、液晶パネルPの内部で生成される構成であってもよい。
画素アレイ部2は、電気光学素子である液晶セルを含む画素PXが、行列状(m行、n列)に2次元配列された構造を有している。このm行n列の画素配列に対して、画素行ごとにゲート線6(6(1),6(2),…,6(m))が配線され、画素列毎に信号線7(7(1),7(2),…,7(n))が配線されている(m,nは自然数)。ゲート線6の両端部は、垂直駆動回路3Aおよび垂直駆動回路3Bの対応する行の出力端に接続されている。信号線7の一端部は、水平駆動回路4の対応する列の出力端に接続されている。信号線7の他端部は、プリチャージ制御回路5の対応する列の出力端に接続されている。
垂直駆動回路3A,3Bは、画素アレイ部2の各画素PXを行単位で順次選択するものである。なお、本実施形態では、垂直駆動回路3Aおよび垂直駆動回路3Bにより画素アレイ部2が挟まれるように配置される両側駆動の構成について例示したが、画素アレイ部2の一方側にのみ配置する片側駆動の構成であってもよい。
水平駆動回路4は、垂直駆動回路3A,3Bにより行単位で選択された各画素PXに対して映像信号を供給するためのものである。プリチャージ制御回路5は、水平駆動回路4による各画素PXへの映像信号の供給に先立ち、プリチャージ信号Psigを供給するためのものである。
図2は、プリチャージ信号Psigを供給する構成の具体例を示す図である。図2に示すように、画素(画素回路)PXは、例えば、TFT(Thin Film Transistor;薄膜トランジスタ)で構成される画素トランジスタTrと、保持容量9と、液晶セルとを具備している。なお、ここでは、図面の簡素化のために、液晶セルについては省略している。
画素トランジスタTrは、ゲート電極が対応する画素行のゲート線6に接続され、ソース電極が対応する画素列の信号線7に接続されている。また、画素トランジスタTrのドレイン電極には、保持容量9の一方の電極および液晶セルの画素電極(図示略)が接続されている。保持容量9は、画素トランジスタTrによって書き込まれた画素電位を保持する。なお、保持容量9の他方の電極および液晶セルの対向電極(図示略)は、例えば、各画素間で共通にCSライン10に接続されている。そして、このCSライン10を介して所定の電圧がコモン電圧Vcomとして、保持容量9の他方の電極および液晶セルの対向電極に与えられるようになっている。なお、この保持容量9の他方の電極および液晶セルの対向電極への接続は、このような共通接続に限らず、それぞれ独立した供給ラインによるものであってもよい。
一方、前述した水平駆動回路4は、各信号線7への映像信号Vsigの充放電を制御するアナログスイッチHSWを有している。アナログスイッチHSWとしては、例えば、NチャネルMOSトランジスタによるNMOSスイッチなどのスイッチ素子を用いることができる。アナログスイッチHSWの一端部は、映像信号Vsigの供給線に接続され、他端部は、信号線7の一端部に接続されている。また、アナログスイッチHSWには、制御用のHSWゲートパルスが供給されている。そして、アナログスイッチHSWは、このHSWゲートパルスに応じて映像信号Vsigの供給線および信号線7間の導通状態(導通・非導通)を制御する。導通状態に制御されることで、信号線7に映像信号Vsigが供給される。
他方、前述したプリチャージ制御回路5は、各信号線7へのプリチャージ信号Psigの充放電を制御するアナログスイッチPSWを有している。アナログスイッチPSWとしては、例えば、NチャネルMOSトランジスタによるNMOSスイッチなどのスイッチ素子を用いることができる。アナログスイッチPSWの一端部は、プリチャージ信号Psigの供給線に接続され、他端部は、信号線7の他端部に接続されている。また、アナログスイッチPSWには、制御用のPCGパルスが供給されている。このPCGパルスは、プリチャージ信号Psigを信号線7に供給する期間を決める信号である。アナログスイッチPSWは、このPCGパルスに応じてプリチャージ信号Psigの供給線および信号線7間の導通状態(導通・非導通)を制御する。導通状態に制御されることで、信号線7にプリチャージ信号Psigが供給される。なお、アナログスイッチPSWは、具体的には、水平ブランキング期間にプリチャージ信号Psigが信号線7に供給されるように制御される。
具体的には、アナログスイッチPSWは、水平駆動回路4によって信号線7の各々に映像信号Vsigが供給されるのに先立って、外部から例えば1水平期間(1H)ごとに与えられるPCGパルスに応答して一斉にオン状態になることにより、外部から供給されるプリチャージ信号Psigを一括して信号線7の各々に供給する。なお、ここでは、各信号線7を一括してプリチャージする一括プリチャージ方式について例示したが、信号線7を順番にプリチャージする点順次プリチャージ方式であってもよい。
このプリチャージ信号Psigは、2ステッププリチャージ方式に対応しており、信号レベルとして、低電位レベル(例えば、黒レベル以下)のプリチャージ信号PsigBと、映像信号Vsigの中間調レベル(例えば、グレーレベル)のプリチャージ信号PsigGとを持っている。そして、信号線7にプリチャージ信号Psigを供給する際に、プリチャージ信号PsigBおよびプリチャージ信号PsigGが順次供給されるようになっている。このように2ステッププリチャージ方式を採用することで、前述したように、中間調レベルのプリチャージ信号PsigGを供給することによって縦スジを低減し、画質改善による画質向上を図ることができるとともに、低電位レベルのプリチャージ信号PsigBを供給することによって縦クロストークを低減し、画質の向上を図ることができる。
本実施形態では、このプリチャージ信号Psigの供給は、全水平ラインに対して行われるのではなく、所定の間引きの挿入パターン(詳細は後述する)により間引いて行われることを特徴としている。
図3は、間引きなしの駆動パルスの一例のタイミングチャートである。図4は、間引きありの駆動パルスの一例のタイミングチャートである。信号線7へのプリチャージ信号Psigの供給が行われる水平ラインについては、図3に示すように、PRGパルスは、プリチャージ期間の前半部分でハイレベルとなり後半でローレベルとなっている。このPRGパルスは、プリチャージ信号PsigBの供給期間を決める信号である。PRGパルスによって、低電位レベルのプリチャージ信号PsigBと中間調レベルのプリチャージ信号PsigGとが切り替えられる。PRGパルスがハイレベルの場合、低電位レベルのプリチャージ信号PsigBが選択され、ローレベルの場合、中間調レベルのプリチャージ信号PsigGが選択される。前述したプリチャージ制御回路5(図1参照)は、アナログスイッチPSWを介して、最終的なプリチャージ信号Psigを水平ブランキング期間の所定タイミングにおいて信号線7に供給する。
なお、図示した例では、水平クロック信号HCKに同期した映像信号Vsigの供給の終了後、A期間経過後にイネーブル信号ENBが切り替わり、このイネーブル信号ENBの切り替わりからB期間経過後にクロック信号VCKが切り替わる。そして、このクロック信号VCKに同期してPCGパルスおよびPRGパルスがローレベルからハイレベルに切り替わっている。この切り替わりからC期間経過後にPRGパルスがローレベルに切り替わり、その切り替わりからD期間経過後にPCGパルスがローレベルに切り替わっている。そして、その切り替わりからE期間経過後に次の映像信号Vsigが供給される。つまり、水平ブランキング期間として、A~E期間をすべて足した時間を要している。
一方、間引きにより信号線7へのプリチャージ信号Psigの供給が行われない水平ラインについては、図4に示すように、PRGパルスおよびPCGパルスは、出力されない。このため、図示した例では、クロック信号VCKの切り替わりからF期間経過後にイネーブル信号ENBが切り替わり、その切り替わりからG期間経過後に次の映像信号Vsigが供給される。つまり、水平ブランキング期間として、A,B,F,G期間をすべて足した時間を要している。なお、F+G<C+D+Eである。
このように、プリチャージ信号Psigの供給の間引きが行われた水平ラインは、間引きが行われない水平ラインと比較して水平ブランキング期間を短縮化することができる。
[間引きの挿入パターン]
ここで、前述したプリチャージ信号Psigの供給の間引きの挿入パターンについて説明する。図5および図6は、間引きの挿入パターンの具体例を示す図である。なお、図5では、水平映像期間および水平ブランキング期間の長さを模式的に表しているが、図6では、各水平ラインにおける水平ブランキング期間のならびのみを示している。また、各図において、水平B期間(a)は、間引きの挿入がされない水平ブランキング期間を示し、水平B期間(b)は、間引きの挿入がされる水平ブランキング期間を示している。なお、図示を容易とするため、水平ライン数を12としている。
図5に示す例では、規則的に間引きを挿入している。つまり、2水平ラインのうちの1水平ラインを定期的に間引いている。前述したように、プリチャージ信号Psigの間引きの挿入がされる水平ブランキング期間(水平B期間(b))は、間引きの挿入がされない水平ブランキング期間(水平B期間(a))と比べて期間の長さが短縮化される。つまり、間引きの挿入によって水平ブランキング期間を短くすることができる。
なお、間引きの挿入パターンは、このように1行ごとに間引くものに限定されるものではなく、例えば、図6に示すようなものであってもよい。図6(A)に示す例では、3水平ラインのうちの2水平ラインを定期的に間引いている。このように、間引きの比率は、特に限定されるものではなく、表示状態などに応じてあらかじめ適宜設定される。なお、この比率として任意の値を設定可能に構成してもよい。
また、間引きの挿入パターンは、定期的な間引きに限らず、図6(B)および図6(C)に例示するものなどであってもよい。図6(B)に示す例では、全12水平ラインのうちの連続する4水平ライン(図の例では前半の4水平ライン)以外の水平ライン(図の例では後半の8水平ライン)について集団的に間引きを行っている。また、図6(C)に示す例では、不規則に間引きを散らしている。図6(A)ないし図6(C)に示す例では、いずれも全体の間引きの比率は、12分の8となっている。
なお、ここでは水平ライン単位での間引きの挿入パターンについて例示したが、これに限らず、連続する複数の水平ラインを1グループとし、グループ単位で前述した間引きの挿入パターンを適用してもよい。さらに、これら挿入パターンを組み合わせてもよい。
以上のように、間引きの挿入パターンは、表示状態などに応じて適宜設定される。なお、この挿入パターンを任意に選択可能としてもよいし、任意に設定可能に構成してもよい。いずれにせよ、プリチャージ信号Psigの供給の間引きを行うことで、水平ブランキング期間が短縮化され、多画素化や高速駆動に対応できるようになる。また、短縮化により捻出された時間を有効利用することができる。例えば、この捻出時間を有効利用するに際し、水平駆動回路4およびプリチャージ制御回路5は、水平ラインの長さを可変させ、間引き後の垂直期間を、間引きを行わない場合の垂直期間と同じにする。このように、間引き後においても垂直期間を不変(削減しなくても実現可能)とすることで、間引きを行わない場合のシステム構成を利用することができる。
図7および図8は、捻出時間の利用例を示す図である。なお、図7および図8は、図5を参照して説明した2水平ラインのうちの1水平ラインを定期的に間引く場合についてのものである。例えば、図7(A)に示すように、水平ブランキング期間の削減による捻出時間を水平映像期間(a)に割り振り、より長い水平映像期間(b)とすることで、映像信号Vsigの供給期間を十分に長くすることができ、良好な画質を提供可能となる。前述したように、この捻出時間の割り振りは、例えば、図7(B)に示すように、間引きを行わない場合の垂直期間、つまり、水平ラインL1(水平映像期間(a)+水平B期間(a))だけで構成される垂直期間と、間引きを行う場合の垂直期間、つまり、水平ラインL2(水平映像期間(b)+水平B期間(a))および水平ラインL3(水平映像期間(b)+水平B期間(b))の2つにより構成される垂直期間とが同じとなるように行われる。また、図8(A)に示すように、捻出時間を水平B期間(a)に割り振り、より長い水平ブランキング期間(水平B期間(c))とすることで、多画素高速駆動でも十分なプリチャージ期間を確保することができる。この捻出時間の割り振りについても、例えば、図8(B)に示すように、間引きを行わない場合の垂直期間、つまり、水平ラインL1だけで構成される垂直期間と、間引きを行う場合の垂直期間、つまり、水平ラインL4(水平映像期間(a)+水平B期間(c))および水平ラインL5(水平映像期間(a)+水平B期間(b))の2つにより構成される垂直期間とが同じとなるように行われる。
また、プリチャージ信号Psigの供給の間引きを行うことで、水平解像度分の数だけ配置され比較的大きな容量である信号線群を短時間で充放電する必要がなくなり、また充放電頻度も減るので、間引きを行わない場合と比べて、表示装置1のシステムトータルの消費電流と発熱を軽減させることができる。さらに、必要な電流が下がるので新たに部品を増やす必要がなくなり、セット部品点数の削減にも貢献することができる。また、本方式ではクロック周期が分散され輻射低減効果も見込まれる。さらに、低電位レベルのプリチャージ信号PsigBは、意図的に画素トランジスタTrのSDリーク(ソース方向の電荷のドレインへの漏出)を起こしているため、低電位レベルのプリチャージ信号PsigBを供給すると保持電位を低下させることになるが、本実施形態では、プリチャージ信号PsigBおよびプリチャージ信号PsigGの供給を間引くことにより、この保持電位の低下を防ぐことができ、明るさやコントラストといった光学特性の悪化を招かないようにすることができる。また、プリチャージ信号Psigの供給の間引きを行うことで、信号線7の電位変動回数が減るため、プリチャージ信号Psigに起因するノイズの発生を低減させることができ、画質を向上させることができる。さらに、プリチャージ信号PsigBおよびプリチャージ信号PsigGの双方を間引いているので、前述したように、プリチャージ信号PsigBだけを間引くことにより生じる横クロストークの発生を防止し、画品位の向上を図ることができる。
[間引きの分散パターン]
なお、本実施形態では、垂直期間(例えば、フィールド)ごとにプリチャージ信号の間引き挿入期間を分散させている。図9から図11は、間引きの分散パターンの具体例を示す図である。なお、図9中、図9(A)は、間引きの分散を行わない場合であり、図9(B)は、間引きの分散を行う場合である。図9に示す例では、垂直期間(N)、垂直期間(N+1)、垂直期間(N+2)、…の各々において、3水平ラインのうちの2水平ラインが定期的に間引かれている。そして、図9(A)に示す間引きの分散を行わない場合については、いずれの垂直期間においても同じパターンで間引かれている。これに対して、図9(B)に示す例では、間引きの挿入をしない水平ラインが、隣り合う垂直期間において連続しないようにしている。これにより、間引き挿入期間が分散されている。
また、図10に示す例では、垂直期間(N)、垂直期間(N+1)、垂直期間(N+2)、…の各々において、全12水平ラインのうちの連続する4水平ライン以外の水平ラインについて集団的に間引かれている。そして、間引きの挿入をしない水平ラインが、隣り合う垂直期間において連続しないようにして、間引き挿入期間を分散させている。さらに、図11に示す例では、垂直期間(N)、垂直期間(N+1)、垂直期間(N+2)、…の各々において、不規則に間引きが行われており、間引きの挿入をしない水平ラインが、隣り合う垂直期間において連続しないようにして、間引き挿入期間を分散させている。
なお、間引きの挿入を行わない水平ラインの数が間引きの挿入を行う水平ラインの数よりも大きいような場合には、間引きの挿入をする水平ラインが、隣り合う垂直期間において連続しないようにしてもよい。また、この垂直期間ごとの分散を行うか否かを任意に選択可能に構成してもよい。さらに、1垂直期間ごとに間引きを分散させることに限らず、数垂直期間ごとに間引きを分散させてもよいし、垂直期間ごとに間引きの挿入パターンを変えてもよい。いずれにせよ、垂直期間ごとにプリチャージ信号Psigの供給の間引きを分散させることで、偏りなくバランスよく間引きの挿入を行うことができる。このように、間引き実施ラインと間引き未実施ラインの不均一をなくすことで、均一で良質な画質を提供することができる。
[電位変化量の違いによる時間捻出]
さらに、本実施形態では、プリチャージ信号Psigの供給を間引かない水平ラインに対して、所定の変更パターンにより、低電位レベルのプリチャージ信号PsigBに替えて、当該低電位レベルとは電位変化量が異なる電位レベルのプリチャージ信号(以下、「PsigB2」と称する)を供給することで、さらなる時間捻出を行っている。
図12は、電位変化量と時間捻出との関係を説明するための図である。図12(A)は、通常のプリチャージ信号PsigBを供給する場合を表しており、図12(B)は、通常のプリチャージ信号PsigBよりも電位変化量が小さいプリチャージ信号PsigB2を供給する場合を表している。図示するように、電位変化量が小さいプリチャージ信号B2の供給期間は、プリチャージ信号PsigBの供給期間よりも短くなる。これにより、全体のプリチャージ期間も短縮化(プリチャージ信号PsigB+PsigG>プリチャージ信号PsigB2+PsigG)することができ、さらなる時間捻出が可能となる。なお、所定の変更パターンは、前述した間引きの挿入パターンと同様のものとすることができる。このように、プリチャージ信号Psigの電位変化量をある期間浅めにすることで、水平ブランキング期間を短縮化することができ、さらなる多画素化や高速駆動に対応させることができる。
<3.第2の実施形態>
次に、本技術の第2の実施形態について説明する。本実施形態では、前述した第1の実施形態と間引きの挿入パターンが相違する。なお、本実施形態における表示装置の構成は、前述した第1の実施形態で説明した表示装置1と同様であり、ここでは説明を省略する。
[間引きの挿入パターン]
ところで、液晶表示装置では、例えば、液晶セルの画素電極に印加される信号電圧の、液晶セルの対向電極の電位に対する極性を所定の周期で(例えば、1フィールドごとに)反転させる交流駆動法が採用されている。本実施形態では、このように所定の周期で極性が反転される映像信号Vsigを表示する際に、該極性反転後の垂直期間における最初の水平1ライン目にプリチャージ信号PsigGが供給されるようにプリチャージ信号Psigの供給の間引きを行うようにする。
図13は、本実施形態での間引きの挿入パターンの具体例を示す図である。図示するように、具体的には、垂直期間における最初の水平1ライン目のみにプリチャージ信号Psigの供給が行われるようにし、他の水平ラインへのプリチャージ信号Psigの供給を間引くようにしている。これにより、極性反転時の極端な信号線電位変動を緩和することができ、他の水平ラインにおいてプリチャージ信号Psigの供給を間引いた場合であっても、間引きを行った水平期間(レス期間)においても良好な画質を提供することができる。
<4.変形例>
以上、本技術の実施形態について具体的に説明したが、本技術の内容は上述した各実施形態に限定されるものではなく種々の変形が可能である。
[表示装置の構成の変形例]
前述した第1の実施形態(第2の実施形態も同様)では、アナログスイッチPSWとアナログスイッチHSWとをそれぞれ独立して設け、アナログスイッチPSWは、アナログスイッチHSWとは反対側に配置していた(図2を参照)。つまり、アナログスイッチHSWとは反対側からプリチャージ信号Psigを供給していた。しかしながら、アナログスイッチPSWは、このように設けることに限定されない。
図14および図15は、プリチャージ信号Psigを供給する構成の変形例を示す図である。例えば、図14に示すように、アナログスイッチHSW側にアナログスイッチPSWを配置してもよい。つまり、アナログスイッチHSW側からプリチャージ信号Psigを供給する構成であってもよい。また、図15に示すように、アナログスイッチPSWをアナログスイッチHSWと共通とし、アナログスイッチHSW側からプリチャージ信号Psigを供給する構成であってもよい。
[時間捻出の変形例]
また、前述した第1および第2の実施形態では、プリチャージ信号Psigの供給を間引くことにより水平ブランキング期間を短縮化して時間を捻出することとしたが、プリチャージ信号Psigの供給の間引きに替えて、図12を参照して説明したように、プリチャージ信号Psigの電位変化量を小さくすることによって時間を捻出してもよい。
図16は、電位を変化させる変化パターンの具体例を示す図である。なお、図16において、プリチャージ信号PsigBおよびプリチャージ信号PsigGが順次供給される水平ブランキング期間の長さを「PsigB通常」として表し、プリチャージ信号PsigB2およびプリチャージ信号PsigGが順次供給される水平ブランキング期間の長さを「浅いPsigB」として表している。
この図16に示す例では、規則的にプリチャージ信号PsigBを、プリチャージ信号PsigBよりも電位変化量の小さい(波形の浅い)プリチャージ信号PsigB2に替えている。つまり、2水平ラインのうちの1水平ラインを定期的に変更している。前述したように、プリチャージ信号PsigBに替えてPsigB2が供給される水平ブランキング期間(浅いPsigB)は、通常通りプリチャージ信号PsigBが供給される水平ブランキング期間(PsigB通常)と比べて期間の長さが短縮化される。つまり、プリチャージ信号Psigの電位変化量をある期間浅めにすることで、水平ブランキング期間を短縮化することができる。
なお、このプリチャージ信号PsigB2への変更パターンは、このように1行ごとに変更するものに限定されるものではなく、前述した間引きの場合と同様、適宜設定すればよく、前述した間引きとして説明した部分についてすべて適用することができる。
1・・・表示装置、2・・・画素アレイ部、3A,3B・・・垂直駆動回路、4・・・水平駆動回路、5・・・プリチャージ制御回路、6・・・ゲート線、7・・・信号線、HSW・・・アナログスイッチ、PSW・・・アナログスイッチ、PX・・・画素

Claims (7)

  1. 複数画素が行列状に配置された画素アレイ部と、
    前記画素アレイ部の画素を行単位で順次選択する垂直駆動部と、
    前記垂直駆動部により行単位で選択された画素に対して映像信号を供給する水平駆動部を有し、
    前記水平駆動部による各画素への映像信号の供給に先立って、プリチャージを行う表示装置であって、
    水平ブランキング期間において、低電位レベルおよび中間調レベルのプリチャージ信号が順次供給される第1の水平ラインに代えて、水平ブランキング期間において、前記低電位レベルおよび中間調レベルの双方の供給が間引かれる第2の水平ラインを所定の挿入パターンで挿入するようになされ、
    前記所定の挿入パターンを任意に選択可能又は設定可能とした表示装置。
  2. 前記挿入パターンは、所定の設定に基づき前記プリチャージ信号の供給を所定の周期で間引くまたは不規則に間引くものである
    請求項1に記載の表示装置。
  3. 前記挿入パターンは、垂直期間ごとに前記第2の水平ラインを分散させるものである
    請求項1に記載の表示装置。
  4. 前記第1の水平ラインにおいて、前記低電位レベルのプリチャージ信号に代えて、前記低電位レベルよりも電位変化量が小さい電位レベルのプリチャージ信号を供給する
    請求項1から3のいずれかに記載の表示装置。
  5. 前記挿入パターンは、所定の周期で極性が反転される映像信号を表示する際に、前記極性反転後の垂直期間における最初の1水平ライン目以外の水平ラインとして前記第2の水平ラインを選択するものである
    請求項1に記載の表示装置。
  6. 水平ラインの長さを可変させ、前記間引き後の垂直期間を、前記間引きを行わない場合の垂直期間と同じにする
    請求項1から5のいずれかに記載の表示装置。
  7. 垂直駆動部によって複数画素が行列状に配置された画素アレイ部の画素を行単位で順次選択し、
    前記垂直駆動部により行単位で選択された画素に対して水平駆動部によって映像信号を供給し、
    前記水平駆動部による各画素への映像信号の供給に先立ってプリチャージを行う表示装置の駆動方法であって、
    水平ブランキング期間において、低電位レベルおよび中間調レベルのプリチャージ信号が順次供給される第1の水平ラインに代えて、水平ブランキング期間において、前記低電位レベルおよび中間調レベルの双方の供給が間引かれる第2の水平ラインを所定の挿入パターンで挿入するようになされ、
    前記所定の挿入パターンを任意に選択可能又は設定可能とする表示装置の駆動方法。
JP2021513169A 2019-04-10 2020-01-09 表示装置および表示装置の駆動方法 Active JP7420451B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019075057 2019-04-10
JP2019075057 2019-04-10
PCT/JP2020/000370 WO2020208886A1 (ja) 2019-04-10 2020-01-09 表示装置および表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPWO2020208886A1 JPWO2020208886A1 (ja) 2020-10-15
JP7420451B2 true JP7420451B2 (ja) 2024-01-23

Family

ID=72750646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021513169A Active JP7420451B2 (ja) 2019-04-10 2020-01-09 表示装置および表示装置の駆動方法

Country Status (2)

Country Link
JP (1) JP7420451B2 (ja)
WO (1) WO2020208886A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229525A (ja) 2001-02-02 2002-08-16 Nec Corp 液晶表示装置の信号線駆動回路及び信号線駆動方法
JP2006308712A (ja) 2005-04-27 2006-11-09 Sony Corp 表示装置および表示装置のプリチャージ方法
JP2007199448A (ja) 2006-01-27 2007-08-09 Seiko Epson Corp 電気光学装置、駆動方法および電子機器
US20120133631A1 (en) 2010-11-26 2012-05-31 Silicon Works Co., Ltd Source driver output circuit of flat panel display device
JP2016071014A (ja) 2014-09-29 2016-05-09 ラピスセミコンダクタ株式会社 増幅器及び増幅器を含む表示ドライバ
JP2016090800A (ja) 2014-11-05 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
WO2017134967A1 (ja) 2016-02-02 2017-08-10 ソニー株式会社 表示装置、電子機器および投射型表示装置
JP2017167425A (ja) 2016-03-17 2017-09-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP2017187567A (ja) 2016-04-04 2017-10-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229525A (ja) 2001-02-02 2002-08-16 Nec Corp 液晶表示装置の信号線駆動回路及び信号線駆動方法
JP2006308712A (ja) 2005-04-27 2006-11-09 Sony Corp 表示装置および表示装置のプリチャージ方法
JP2007199448A (ja) 2006-01-27 2007-08-09 Seiko Epson Corp 電気光学装置、駆動方法および電子機器
US20120133631A1 (en) 2010-11-26 2012-05-31 Silicon Works Co., Ltd Source driver output circuit of flat panel display device
JP2016071014A (ja) 2014-09-29 2016-05-09 ラピスセミコンダクタ株式会社 増幅器及び増幅器を含む表示ドライバ
JP2016090800A (ja) 2014-11-05 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
WO2017134967A1 (ja) 2016-02-02 2017-08-10 ソニー株式会社 表示装置、電子機器および投射型表示装置
JP2017167425A (ja) 2016-03-17 2017-09-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP2017187567A (ja) 2016-04-04 2017-10-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器

Also Published As

Publication number Publication date
JPWO2020208886A1 (ja) 2020-10-15
WO2020208886A1 (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
US6961042B2 (en) Liquid crystal display
US7623107B2 (en) Display devices and driving method therefor
KR100627762B1 (ko) 평면 표시 패널의 구동 방법 및 평면 표시 장치
US7106284B2 (en) Liquid crystal display device
US8330700B2 (en) Driving circuit and driving method of active matrix display device, and active matrix display device
JP4720276B2 (ja) 表示装置および表示装置のプリチャージ方法
US20100097367A1 (en) Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver
US20050041488A1 (en) Electro-optical device, method for driving the electro-optical device, and electronic apparatus including the electro-optical device
US20090146938A1 (en) Display device
EP2385516B1 (en) Liquid crystal display device and liquid crystal display method
TWI413958B (zh) 主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置
JP2008089649A (ja) 表示装置の駆動方法及び表示装置
JPH10171422A (ja) アクティブマトリクス表示装置及びその駆動方法
US20080158125A1 (en) Liquid crystal display device
JP2011017943A (ja) 液晶表示装置
KR20020072723A (ko) 액정 표시 장치 및 그 구동 방법
WO2005020206A1 (ja) 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法
JP2008268395A (ja) 表示装置および表示装置のプリチャージ方法
JP2011008200A (ja) 液晶表示装置およびその駆動方法
JP2009116122A (ja) 表示駆動回路、表示装置及び表示駆動方法
JP7420451B2 (ja) 表示装置および表示装置の駆動方法
JP2008096915A (ja) 電気光学装置、走査線駆動回路および電子機器
JP4975322B2 (ja) アクティブマトリクス型液晶表示装置およびその制御方法
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
WO2009128281A1 (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240109

R150 Certificate of patent or registration of utility model

Ref document number: 7420451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150