TWI413958B - 主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置 - Google Patents

主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置 Download PDF

Info

Publication number
TWI413958B
TWI413958B TW097111168A TW97111168A TWI413958B TW I413958 B TWI413958 B TW I413958B TW 097111168 A TW097111168 A TW 097111168A TW 97111168 A TW97111168 A TW 97111168A TW I413958 B TWI413958 B TW I413958B
Authority
TW
Taiwan
Prior art keywords
gate
line
lines
pixels
scanning
Prior art date
Application number
TW097111168A
Other languages
English (en)
Other versions
TW200849187A (en
Inventor
Shigeru Yamanaka
Ryuichi Hirayama
Ken Yoshino
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW200849187A publication Critical patent/TW200849187A/zh
Application granted granted Critical
Publication of TWI413958B publication Critical patent/TWI413958B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置
本發明係關於一種鄰接1條信號線之2個像素共用的型式之主動矩陣型顯示裝置的驅動電路及驅動方法，以及使用此種驅動電路之主動矩陣型顯示裝置。
近年來，開發有作為切換元件而使用薄膜電晶體(TFT)的主動矩陣型顯示裝置。
該主動矩陣型顯示裝置具有發生用於每行依序掃描配置成矩陣狀之複數像素的掃描信號之掃描線驅動電路(以下稱為閘極驅動器)。閘極驅動器之動作頻率比在前述各像素中賦予影像信號的信號線驅動電路(以下稱為源極驅動器)低。因而，即使以與用於形成對應於前述各像素之TFT的步驟相同之步驟，同時形成前述TFT與前述閘極驅動器，前述閘極驅動器仍可滿足其規格。
此外，主動矩陣型顯示裝置中之各像素具有連接於前述TFT之像素電極，與施加共通電壓Vcom之共通電極。而後，主動矩陣型顯示裝置為了防止長時間施加一個方向之電場而發生之液晶惡化的現象，通常係進行使來自源極驅動器之影像信號Vsig的極性，對共通電壓Vcom每個訊框、每條線或每個點反轉的反轉驅動。
再者，主動矩陣型顯示裝置之安裝中，在排列了多數個像素之顯示面板(顯示畫面)的周圍，配置前述閘極驅動器及源極驅動器等。而後，用於電性連接顯示畫面內之掃描線(以下稱為閘極線)及信號線(以下稱為源極線)與 前述閘極驅動器及源極驅動器的配線，環繞前述顯示畫面之外側而連接兩者。此時，從組裝該主動矩陣型顯示裝置之資訊機器小型化的觀點而言，強烈要求縮小此等配線之環繞面積，亦即達成縮小顯示面板以外之面積(窄邊緣)。
因而，特別是對於顯示面板之上下方向窄邊緣化之要求，由於可縮小源極線之佔用面積，因此考慮將源極線數量減半之像素接線的構成(如日本特開2004－185006號公報之第5圖)。
第19圖係為了達成此種窄邊緣所考慮之一種方法的在顯示畫面內像素接線例的概略圖。這是由鄰接1條源極線之2個像素200所共用者。此時，此等2個像素200之TFT202分別連接於不同之閘極線。如在第19圖中，左上方之紅(R)的像素200之TFT202連接於閘極線G1與源極線S1，其右鄰之綠(G)的像素200之TFT202連接於閘極線G2與源極線S1。
第20圖係顯示在此種像素接線中，輸出至複數源極線S1,S2,S3,…之由按照應顯示之資訊的影像信號Vsig之組合的輸出順序與複數閘極線G1,G2,G3,…之選擇順序構成的時序圖。如該圖所示，由於閘極線係像素行數的2倍，因此複數閘極線G1,G2,G3,…按照次序每1/2個水平期間(1/2H)選擇1條閘極線(形成H信號)。而後，應分別寫入對應於其選出之閘極線的像素200之影像信號Vsig之組合，在1/2個水平期間一次輸出至複數源極線S1,S2,S3,…。如係在選擇閘極線G1之1/2個水平期間中，成為”S－1”之影像信號Vsig的組合輸出至複數源極 線S1,S2,S3,…，其次，在選擇閘極線G2之1/2個水平期間中，成為”S－2”之影像信號Vsig的組合輸出至複數源極線S1,S2,S3,…的情況。
第21圖係顯示在各像素200中寫入影像信號Vsig之次序圖。前述像素接線中，對各像素200寫入影像信號Vsig，如第20圖所示，由於係按照閘極線之排列順序執行，因此成為如第21圖所示者。
用於將上述源極線數量減半的像素接線，在像素間包含有源極線之部位與無源極線之部位，在無源極線之部位，存在之像素間的寄生電容比有源極線之部位大。第22圖係顯示此時之等效電路圖。在該像素間寄生電容204存在之像素間，發生漏電壓，藉此，之前寫入之像素200的電位受到之後寫入之像素200的電位影響而變化。該電位之變化在畫面上成為顯示不均一而出現。如第21圖所示，由於像素寫入次序固定，因此該洩漏發生所造成之顯示不均一，始終在相同部位發生。
第23圖係顯示該顯示不均一之例圖。該圖為了容易瞭解，係僅就G的像素200而顯示者。此處，閘極線之掃描次序係G1→G2→G3→．．．→G8。此外，第23圖中，於塗黑之其他色的像素200中，亦同樣地，之前寫入的像素200之電位變化(詳細內容於後述)。
以下，就該像素電位變動更詳細地說明。第24圖係顯示顯示面板為TFTLCD時各像素之構成圖。各像素200係在經由連接於閘極線之TFT202，而連接於源極線的像素電極，與施加共通電壓Vcom的共通電極(無圖示)之間夾 著液晶(無圖示)而構成。而後，藉由在液晶電容Clc中，持續場期間(非交錯方式時為訊框期間)而保持電荷，以實現對應之顯示。為了針對液晶電容Clc及經由TFT之漏電流採取對策，而與液晶電容Clc並聯地設有輔助電容Cs。
第25圖A係顯示第24圖中之閘極驅動器對閘極線G1~G4之掃描時序圖，第25圖B係顯示每個1/2水平期間(1/2H)，進行共通電壓Vcom之極性反轉的水平線反轉驅動時，連接於之前寫入的第22圖之如源極線S3的綠像素(以下稱為G前之像素)及連接於之後寫入的第22圖之如源極線S2的紅像素(以下稱為R後之像素)的像素電位波形圖。
以下，係就施加於像素之電壓愈大，透過率愈降低(變暗)之正常白模式的液晶顯示裝置之情況作敘述。另外，第25圖B顯示共通電壓Vcom之振幅為5.0V，G前之像素F的寫入電壓(影像信號Vsig)，對共通電壓Vcom為2.0V(中間色調)，R後之像素L的寫入電壓(影像信號Vsig)對共通電壓Vcom為4.0V(黑，暗)的情況。此外，由於TFT202從接通變成斷開時發生之牽引電壓(饋通電壓)△V的影響，可藉由調整共通電壓Vcom(將Vcom向下方移位△V部分)而消除，因此未記載於第25圖B之波形中(以下說明之其他像素電位波形的圖中亦同)。
將用於對顯示畫面中之1行部分的像素寫入影像信號的期間作為1個水平期間時，如第25圖A所示，在1個水平期間依序選擇2條閘極線。換言之，將選擇1條閘極線之期間作為1個掃描期間時，1個水平期間相當於2個掃描期間(1個掃描期間相當於上述之1/2個水平期間)。而後， 在1個水平期間選擇之2條閘極線，於各場中每1個水平期間依序切換。此時，如第25B圖所示，連接於選出之閘極線的TFT202接通，寫入從源極線施加於對應之像素200的影像信號Vsig。因此，G前之像素F的寫入時序成為第25圖B中之WG ，R後之像素L的寫入時序成為WR 。以此等寫入時序而寫入之像素電位維持至在其次場重寫。
第25圖B係前述像素間寄生電容204為0時之理想狀態下的像素電位波形。但是如上述，在無源極線之部位存在像素間寄生電容204。第26圖A係顯示考慮像素間寄生電容204時之與第25圖B相同電壓條件下的像素電位波形圖。此外，第26圖B係顯示考慮像素間寄生電容204時之共通電壓Vcom的振幅為5.0v，G前之像素F的寫入電壓對共通電壓Vcom為2.0v，R後之像素L的寫入電壓對共通電壓Vcom為1.0V(白，亮)時之像素電位波形。
亦即，如第26圖A及第26圖B所示，在G前之像素F中，藉由選擇閘極線G1而寫入之像素電位，在選擇閘極線G2而寫入R後之像素L時，對共通電壓Vcom向遠離之方向(變暗之方向)移位Vc部分。該Vc之大小表示如下：Vc＝(Vsig(Fn－1)＋Vsig(Fn))×Cpp/(Cs＋Clc＋Cpp)×α………(1)
該(1)式中，Vsig(Fn)係目前場之R後之像素L的寫入電壓，Vsig(Fn－1)係之前場的R後之像素L的寫入電壓。因此，第26圖A之情況下為Vsig(Fn－1)＋Vsig(Fn)＝8.0V，第26圖B之情況下為Vsig(Fn－1)＋Vsig(Fn)＝2.0V。此外，Cpp係像素間寄生電容204之電容值，Cs係輔助電容Cs之電容 值，Clc為液晶電容Clc之電容值，α係正比係數，且係依面板構造等而決定之值。
如此，Vsig(Fn－1)＋Vsig(Fn)愈大，電位變動之值Vc愈大，而與Vcom之振幅大小無關。
以上，係在鄰接於沿著源極線方向之像素間，共通電壓Vcom之極性(施加於液晶之電壓的極性)不同的水平線反轉驅動之情況。亦即，如第21圖中，在連接於閘極線G1或G2之像素間，連接於閘極線G3或閘極線G4之像素間，連接於閘極線G5或閘極線G6之像素間，連接於閘極線G7或閘極線G8之像素間，使共通電壓Vcom之極性反轉。
再者，共通電壓Vcom之極性反轉時，亦存在在鄰接於沿著源極線之方向的像素間及鄰接於沿著閘極線之方向的像素間，共通電壓Vcom之極性不同的點反轉驅動之驅動方法。此時，係以在鄰接於上下左右之像素間，共通電壓Vcom之極性反轉的方式，而在第21圖之閘極線G1與閘極線G2之間，閘極線G3與閘極線G4之間，閘極線G5與閘極線G6之間，閘極線G7與閘極線G8之間，使共通電壓Vcom之極性反轉。
另外，不論是水平線反轉驅動或是點反轉驅動，各像素中之共通電壓Vcom的極性均為每場反轉。
進行此種點反轉驅動情況下，為第27圖A及第27圖B所示。此處，第27圖A係顯示考慮像素間寄生電容204時之共通電壓Vcom的振幅為5.0V，G前之像素F的寫入電壓對共通電壓Vcom為2.0V(中間色調)，R後之像素L的寫入電壓對共通電壓Vcom為4.0V(黑)時之像素電位波形， 第27圖B係顯示考慮像素間寄生電容204時之共通電壓Vcom的振幅為5.0v，G前之像素F的寫入電壓對共通電壓Vcom為2.0V，R後之像素L的寫入電壓對共通電壓Vcom為1.0V(白)時之像素電位波形。
亦即，如第27圖A及第27圖B所示，進行點反轉驅動時，亦與前述進行水平線反轉驅動時同樣地，在G前之像素F中，藉由選擇閘極線G1而寫入之像素電位，在選擇閘極線G2而寫入R後之像素L時，移位Vc部分。
此時，與水平線反轉驅動時同樣地，亦係Vsig(Fn－1)＋Vsig(Fn)愈大，電位變動之值Vc愈大，而與Vcom之振幅大小無關。
不過，水平線反轉驅動時，係以與共通電壓Vcom之電位差變大的方式作電位變動，而點反轉驅動時，係以與共通電壓Vcom之電位差變小的方式作電位變動。
因此，在不施加電壓時為白顯示，在施加電壓時為黑顯示之正常白模式中，藉由如以上之Vc部分的變動，G前之像素於水平線反轉驅動時比實際顯示時為暗。此外，點反轉驅動時比實際顯示時為亮。另外，G後之像素的像素電位由於寫入正常之電壓，因此，進行如G光柵之顯示時，任何一種反轉驅動時，均是在縱方向每隔1條顯示明暗之綠色。
同樣之Vc部分的變動，亦在R前之像素及B前之像素中發生。
此外，前述之情況不限於帶狀排列像素200時，於三角形排列時亦同。
前述揭示於日本特開2004－185006號公報之方法，並不能解決因此種像素間寄生電容204而發生於之前寫入的像素中之電位變動造成顯示不均一的問題。
本發明係鑑於該先前之問題者，其目的為提供一種不易辨識出像素間寄生電容存在時之顯示不均一的主動矩陣型顯示裝置之驅動電路、驅動方法及主動矩陣型顯示裝置。
本發明適合態樣之一種主動矩陣型顯示裝置的驅動電路，該顯示裝置每2個像素配置1條信號線，夾著前述信號線而鄰接之2個像素共用前述信號線，並且在各個不同之掃描線上，經由切換元件而連接，且具備：掃描線驅動電路，其係選擇前述複數掃描線；及信號線驅動電路，其係輸出按照應顯示之資訊的信號至前述複數信號線。
而前述掃描線驅動電路具備：第一驅動部，其係依序選擇2條掃描線，該2條掃描線對應於連接至不同之信號線而鄰接配置的2個像素；及第二驅動部，其係與前述第一驅動部相反地進行前述2條掃描線之選擇順序。
此外，本發明適合態樣之一種主動矩陣型顯示裝置之驅動方法，該顯示裝置每2個像素配置1條信號線，夾著前述信號線而鄰接之2個像素共用前述信號線，並且在各個不同之掃描線上，經由切換元件而連接，且具有：第一驅動步驟，其係依序選擇2條掃描線，該2條掃描線對應於連接至不同之信號線而鄰接配置的2個像素；及 第二驅動步驟，其係與前述第一驅動步驟相反地進行前述2條掃描線之選擇順序。
此外，本發明適合態樣之一種主動矩陣型顯示裝置具備：顯示面板，其係每2個像素配置1條信號線，夾著前述信號線而鄰接之2個像素共用前述信號線，並且在各個不同之掃描線上，經由切換元件而連接；掃描線驅動電路，其係選擇前述複數掃描線；及信號線驅動電路，其係輸出按照應顯示之資訊的信號至前述複數信號線。
而前述掃描線驅動電路具備：第一驅動部，其係依序選擇2條掃描線，該2條掃描線對應於連接至不同之信號線而鄰接配置的2個像素；及第二驅動部，其係與前述第一驅動部相反地進行前述2條掃描線之選擇順序。
藉由本發明，即使在像素間寄生電容存在的情況下，依然不易辨識出顯示不均一。
以下，參照圖式說明實施本發明之最佳形態。
另外，係將用於對全部像素寫入影像信號之期間設為1場，將用於對1行部分之像素寫入影像信號的期間設為1個水平期間，將用於對1條閘極線部分之像素寫入影像信號的期間設為1個掃描期間作說明。
[第一種實施形態]
第1圖A係顯示本發明第一種實施形態之主動矩陣型顯示裝置的全體構成之概略構成圖，第1圖B係第1圖A中之LCD面板(液晶顯示面板)的像素接線之概略圖。
亦即，本實施形態之主動矩陣型顯示裝置如第1圖A所示，係由配置有複數像素之LCD面板(顯示面板)10，驅動控制該LCD面板10之各像素的驅動電路12，及在LCD面板10中施加共通電壓Vcom的Vcom電路14而構成。
LCD面板10如第1圖B所示，複數像素配置成矩陣狀。並配置成複數源極線(信號線)S1~S480與複數閘極線(掃描線)G1~G480彼此交叉。而後，各像素分別經由作為切換元件之TFT18而與源極線之其中一條及閘極線之其中一條連接。此處，各像素係以鄰接1條源極線之2個像素16共用之方式而配置。此時，對應於此等2個像素16之各個TFT18連接於彼此不同之閘極線。如第1圖B中，左上方之R的像素16之TFT18連接於閘極線G1與源極線S1，其右鄰之G的像素16之TFT18連接於閘極線G2與源極線S1。另外，此處顯示像素16以帶狀排列而並排，奇數列之各像素連接於奇數項之閘極線，偶數列之各像素連接於偶數項之閘極線的情況。
LCD面板10之複數源極線S1~S480及複數閘極線G1~G480，藉由在該LCD面板10之基板(無圖示)上環繞的配線20而電性連接於驅動電路12。
第2圖係第1圖A中之驅動電路12的區塊構成圖。該驅動電路12如該圖所示，由閘極驅動器區塊(掃描線驅動電路)22、源極驅動器區塊(信號線驅動電路)24、位準移位電路26、時序產生器(以下簡稱為TG)部邏輯電路28、Gamma(以下簡稱為γ)電路區塊30、充電泵/調節器區塊32、類比區塊34及其他區塊而構成。
此處，閘極驅動器區塊22係選擇LCD面板10之複數閘極線G1~G480者，源極驅動器區塊24係輸出按照應顯示之資訊的影像信號Vsig至LCD面板10之複數源極線S1~S480者。
位準移位電路26係將從外部供給之信號的位準移位成特定位準者。TG部邏輯電路28依據藉由該位準移位電路26移位成特定位準之信號及從外部供給之信號，產生需要之時序信號及控制信號，而供給至該驅動電路12內之各部者。
γ電路區塊30係用於實施γ修正以使從前述源極驅動器區塊24輸出之影像信號Vsig形成良好之色調特性者。
充電泵/調節器區塊32係從外部電源發生需要之邏輯位準的各種電壓者，類比區塊34係從該充電泵/調節器區塊32所發生之電壓進一步發生各種電壓者。前述Vcom電路14從該類比區塊34所發生之電壓VVCOM而發生前述共通電壓Vcom。就其他之區塊，由於與本專利發明並無直接之關係，因此省略其說明。
第3圖係顯示本第一種實施形態之輸出至複數源極線S1~S480的由按照應顯示資訊之影像信號Vsig的組合之輸出順序與複數閘極線G1~G480(圖中為了簡化而僅取出閘極線G1~G8作顯示)之選擇順序而構成的時序圖。此外，第4A圖及第4B圖係顯示在各像素16中寫入影像信號Vsig之次序圖。此處，第4A圖在權宜上，顯示第一場(奇數場)，第4B圖顯示第二場(偶數場)(第一場與第二場亦可替換)。
本實施形態中，如第3圖所示，每場使複數閘極線G1~G480之選擇次序變化。
亦即，第一場(1st field)與先前相同，閘極驅動器區塊22進行第一驅動，按照其排列順序每1/2個水平期間(1/2H)依序選擇(成為H信號)複數之閘極線G1~G480。而後，源極驅動器區塊24將分別應寫入對應於其選擇之閘極線的像素16的影像信號Vsig之組合，在1/2個水平期間一次輸出至複數源極線S1~S480。如係在選擇閘極線G1之1/2個水平期間中，將屬於”S1－1”之影像信號Vsig的組合輸出至複數之源極線S1~S480，其次，在選擇閘極線G2之1/2個水平期間中，將屬於”S1－2”之影像信號Vsig的組合輸出至複數之源極線S1~S480的情況。
換言之，源極驅動器區塊24對應於從上段側各2條作區分之閘極線的各組中之各閘極線的選擇順序(選擇奇數項之閘極線後，選擇偶數項之閘極線)，而在1個水平期間，按照對應於奇數列之像素的資料→對應於偶數列之像素的資料之順序輸出。
因此，由於第一場係在上述將源極線數量減半之像素接線中，如第3圖所示地，按照閘極線之排列順序執行對各像素16寫入影像信號Vsig，因此成為第4A圖所示者。藉此，在無源極線部位之像素間寄生電容204存在的像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16之電位的影響而變化。
此外，第二場(2nd field)如第3圖所示，閘極驅動器區塊22進行將對應於與不同之源極線連接而鄰接配置的2個 像素16之2條閘極線組的選擇順序與第一場相反的第二驅動。亦即，以首先就對應於與不同之源極線連接而鄰接配置的2個像素16之2條閘極線G1,G2，按照與第一場相反次序之閘極線G2、閘極線G1的順序作選擇，其次，就對應於與不同之源極線連接而鄰接配置的2個像素16之2條閘極線G3,G4，按照與第一場相反次序之閘極線G4、閘極線G3的順序作選擇之方式，在各2條之閘極線組中替換其選擇順序。而後，在其閘極線之選擇順序替換的同時，源極驅動器區塊24因應其選擇順序，將分別應寫入對應於其選擇之閘極線的像素16之影像信號Vsig的組合，在1/2個水平期間，一次輸出至複數之源極線S1~S480。
換言之，源極驅動器區塊24對應於從上段側各2條作區分之閘極線的各組中之各閘極線的選擇順序(選擇偶數項之閘極線後，選擇奇數項之閘極線)，而在1個水平期間，按照對應於偶數列之像素的資料→對應於奇數列之像素的資料之順序輸出。
藉此，如第一場係以”S1－1”→”S1－2”→”S1－3”→”S1－4”→”S1－5”→”S1－6”→…之影像信號Vsig的組合順序輸出，第二場係以”S1－2”→”S1－1”→”S1－4”→”S1－3”→”S1－6”→”S1－5”→…之影像信號Vsig的組合順序輸出。
因此，由於第二場係在上述將源極線數量減半之像素接線中，如第3圖所示地，按照與對應於與不同之源極線連接而鄰接配置的2個像素16之2條閘極線的選擇順序相反的次序執行對各像素16寫入影像信號Vsig，因此成為第 4B圖所示者。藉此，仍然於第二場中，在無源極線部位之像素間寄生電容204存在的像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16電位的影響而變化。
但是，於第二場中電位變化之像素16，與第一場中電位變化之像素16不同。亦即，由於該第二場中，影像信號Vsig之寫入順序與第一場相反，因此在第一場與第二場替換對相鄰之像素16的寫入次序。因而，在第一場與第二場發生電位差之像素位置相反，結果，像素電位之偏差被時間性平均化，而減輕顯示不均一。
第5圖係顯示用於進行前述之驅動的閘極驅動器區塊22之具體構成圖。另外，為了簡化說明及圖示，此處就8條閘極線作說明。此時，該閘極驅動器區塊22由3位元計數器36、32個AND閘38~100、4個NOT閘102~108、及8個OR閘110~124而構成(另外，在此處邏輯電路之輸入同時切換時產生的危險性對策並非重點，因此為了簡化而未做記載。以下相同)。
亦即在3位元計數器36中從TG部邏輯電路28供給閘極時脈與上/下(以下簡稱為U/D)信號。U/D信號係通常顯示之不反轉移位時成為「1」，進行上下反轉之顯示的上下反轉移位時成為「0」者。此因不反轉移位時與上下反轉移位時，閘極線之掃描方向上下顛倒，結果之前寫入之像素與之後寫入之像素相反，所以需要因應其而切換動作。
而後，在解除用於重設3位元計數器36之計數值的重 設信號的時序後，因應閘極時脈與上/下信號，3位元計數器36開始計數。
該3位元計數器36之Q1輸出供給至被解碼之偶數項的線X2,X4,X6,X8用之AND閘40,44,48,52，並且經由NOT閘102供給至被解碼之奇數項的線X1,X3,X5,X7用之AND閘38,42,46,50。此外，前述3位元計數器36之Q2輸出供給至前述線X3,X4,X7,X8用之AND閘42,44,50,52，並且經由NOT閘104而供給至前述線X1,X2,X5,X6用之AND閘38,40,46,48。而後，前述3位元計數器36之Q3輸出供給至前述線X5,X6,X7,X8用之AND閘46,48,50,52，並且經由NOT閘106而供給至前述線X1,X2,X3,X4用之AND閘38,40,42,44。
前述線X1用之AND閘38之輸出供給至閘極線G1,G2用第一AND閘54,56。前述閘極線G1用第一AND閘54中，從TG部邏輯電路28供給場切換(以下簡稱為FI)信號，前述閘極線G2用第一AND閘56中，經由NOT閘108而供給前述FI信號。
前述線X2用之AND閘40的輸出供給至閘極線G1,G2用第二AND閘58,60。此等閘極線G1,G2用第二AND閘58,60中，與前述閘極線G1,G2用第一AND閘54,56相反地，在前述閘極線G1用第二AND閘58中，經由前述NOT閘108而供給前述FI信號，並在前述閘極線G2用第二AND閘60中供給前述FI信號。
而後，前述閘極線G1用第一AND閘54之輸出與前述閘極線G1用第二AND閘58之輸出，供給至閘極線G1用 OR閘110，該閘極線G1用OR閘110之輸出，通過藉由來自TG部邏輯電路28之用於在特定時序時允許閘極輸出的閘極致能信號而控制之閘極線G1用第三AND閘86，而供給至閘極線G1。此外，前述閘極線G2用第一AND閘56之輸出與前述閘極線G2用第二AND閘60之輸出，供給至閘極線G2用OR閘112，該閘極線G2用OR閘112之輸出通過藉由前述閘極致能信號而控制之閘極線G2用第三AND閘88，而供給至閘極線G2。
以下，同樣地，前述線X3用,X5用,X7用之AND閘42,46,50的輸出，賦予閘極線G3,G4用第一AND閘62,64、閘極線G5,G6用第一AND閘70,72、閘極線G7,G8用第一AND閘78,80，前述閘極線G3用,G5用,G7用第一AND閘62,70,78中供給前述FI信號，前述閘極線G4用,G6用,G8用第一AND閘64,72,80中，經由前述NOT閘108而供給前述FI信號。此外，前述線X4用,X6用,X8用之AND閘的輸出44,48,52賦予閘極線G3,G4用第二AND閘66,68、閘極線G5,G6用第二AND閘74,76、閘極線G7,G8用第二AND閘82,84，前述閘極線G3用,G5用,G7用第二AND閘66,74,82中，經由前述NOT閘108而供給前述FI信號，前述閘極線G4用,G6用,G8用第二AND閘68,76,84中供給前述FI信號。而後，前述閘極線G3用,G5用,G7用第一AND閘62,70,78之輸出，與前述閘極線G3用,G5用,G7用第二AND閘66,74,82之輸出，供給至閘極線G3用,G5用,G7用OR閘114,118,122，該閘極線G3,G5用,G7用OR閘114,118,122之輸出，通過藉由前述閘極致能 信號而控制之閘極線G3用,G5用,G7用第三AND閘90,94,98，而供給至閘極線G3,G5,G7。此外，前述閘極線G4用,G6用,G8用第一AND閘64,72,80之輸出，與前述閘極線G4用,G6用,G8用第二AND閘68,76,84之輸出，供給至閘極線G4用,G6用,G8用OR閘116,120,124，該閘極線G4用,G6用,G8用OR閘116,120,124之輸出，通過藉由前述閘極致能信號而控制之閘極線G4用,G6用,G8用第三AND閘92,96,100，而供給至閘極線G3,G5,G7。
第6A圖係顯示如此構成之閘極驅動器區塊22於不反轉移位時第一場的時序圖，第6B圖係顯示其第二場之時序圖。
不反轉移位時，第一場如第6A圖所示，在線X1~X8中，以相當於1個閘極時脈部分的期間，分別按照次序輸出H信號。亦即，按照時序地成為線X1為選擇狀態(H信號)→線X2為選擇狀態→線X3為選擇狀態→線X4為選擇狀態→線X5為選擇狀態→線X6為選擇狀態→線X7為選擇狀態→線X8為選擇狀態。
此處，該第一場係供給H信號作為前述FI信號。因此，在線X1成為選擇狀態之期間，僅前述閘極線G1用第一AND閘54成為選擇狀態，通過G1用OR閘110與藉由閘極致能信號而控制之閘極線G1用第三AND閘86，而閘極線G1成為選擇狀態。此外，在線X2成為選擇狀態之期間，僅前述閘極線G2用第二AND閘60成為選擇狀態，通過G2用OR閘112與藉由閘極致能信號而控制之閘極線G2用第三AND閘88，而閘極線G2成為選擇狀態。以下，同樣地， 閘極線G3~G8依序成為選擇狀態。
而後，到達第二場時，如第6B圖所示，線X1~X8中，與前述第一場同樣地，按照線X1→線X2→線X3→線X4→線X5→線X6→線X7→線X8之順序成為選擇狀態。
此處，在該第二場係供給L信號作為前述FI信號。因此，在線X1成為選擇狀態之期間，僅前述閘極線G2用第一AND閘56成為選擇狀態，通過G2用OR閘112與藉由閘極致能信號而控制之閘極線G2用第三AND閘88，而閘極線G2成為選擇狀態。此外，在線X2成為選擇狀態之期間，僅前述閘極線G1用第二AND閘58成為選擇狀態，通過G1用OR閘110與藉由閘極致能信號而控制之閘極線G1用第三AND閘86，而閘極線G1成為選擇狀態。以下同樣地，按照閘極線G4→閘極線G3→閘極線G6→閘極線G5→閘極線G8→閘極線G7之順序成為選擇狀態。
此外，第7A圖係顯示第5圖構成之閘極驅動器區塊22於上下反轉移位時之第一場的時序圖，第7B圖係顯示其第二場之時序圖(另外，上下反轉移位時，重設信號比第6A圖及第6B圖提早1個閘極時脈部分下降)。此外，第8A圖及第8B圖係顯示該上下反轉移位時，在各像素16中寫入影像信號Vsig之次序圖。此處，第8A圖顯示第一場，第8B圖顯示第二場。
上下反轉移位時，如第7A圖所示，第一場係在線X1~X8中，以相當於1個閘極時脈部分之期間，分別以相反方向按照次序輸出H信號。亦即，按照時序地成為線X8為選擇狀態→線X7為選擇狀態→線X6為選擇狀態→線X5 為選擇狀態→線X4為選擇狀態→線X3為選擇狀態→線X2為選擇狀態→線X1為選擇狀態。
此處，該第一場係供給H信號作為前述FI信號。因此，在線X8成為選擇狀態之期間，僅前述閘極線G8用第二AND閘84成為選擇狀態，通過G8用OR閘124與藉由閘極致能信號而控制之閘極線G8用第三AND閘100，而閘極線G8成為選擇狀態。此外，在線X7成為選擇狀態之期間，僅前述閘極線G7用第一AND閘78成為選擇狀態，通過G7用OR閘122與藉由閘極致能信號而控制之閘極線G7用第三AND閘98，而閘極線G7成為選擇狀態。以下，同樣地，閘極線G6~G1依序成為選擇狀態。
因此，由於在第一場對各像素16寫入影像信號Vsig，如第7A圖所示，係按照閘極線之相反方向的次序執行，因此成為第8A圖所示者。藉此，在無源極線之部位的像素間寄生電容204存在之像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16的電位影響而變化。
而後，到達第二場時，如第7B圖所示，線X1~X8中，與前述第一場同樣地，按照線X8→線X7→線X6→線X5→線X4→線X3→線X2→線X1之順序成為選擇狀態。
此處，在該第二場係供給L信號作為前述FI信號。因此，在線X8成為選擇狀態之期間，僅前述閘極線G7用第二AND閘82成為選擇狀態，通過G7用OR閘122與藉由閘極致能信號而控制之閘極線G7用第三AND閘98，而閘極線G7成為選擇狀態。此外，在線X7成為選擇狀態之期間，僅前述閘極線G8用第一AND閘80成為選擇狀態，通 過G8用OR閘124與藉由閘極致能信號而控制之閘極線G8用第三AND閘100，而閘極線G8成為選擇狀態。以下同樣地，按照閘極線G5→閘極線G6→閘極線G3→閘極線G4→閘極線G1→閘極線G2之順序成為選擇狀態。
因此，第二場在上述將源極線數量減半的像素接線中，如第7B圖所示，由於對各像素16寫入影像信號Vsig係以對應於與不同源極線連接而鄰接配置之2個像素16的2條閘極線之選擇順序相反的反方向之次序來執行，因此成為第8B圖所示者。藉此，仍然在第二場中，無源極線之部位的像素間寄生電容204存在之像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16的電位影響而變化。
但是，於第二場中電位變化之像素16，與第一場中電位變化之像素16不同。亦即，由於該第二場中，影像信號Vsig之寫入順序與第一場相反，因此在第一場與第二場替換對相鄰之像素16的寫入次序。因而，在第一場與第二場發生電位差之像素位置相反，結果，像素電位之偏差在時間上被平均化，而減輕顯示不均一。
如以上所述，本第一種實施形態係每場替換藉由閘極驅動器區塊22依序選擇複數閘極線時，對應於與不同之源極線連接而鄰接配置的2個像素之2條閘極線的選擇順序，藉由將像素之電位差時間性予以平均化，可減低顯示不均一。
而後，由於第二場如第3圖所示，係因應閘極線之選擇順序的替換，來替換奇數列與偶數列之資料次序，而輸出 按照從源極驅動器區塊24輸出至前述複數源極線之應顯示資訊的影像信號Vsig之組合，因此可不致混亂地進行顯示。另外，在該第二場之影像信號Vsig組合的輸出順序之變更，如亦可以TG部邏輯電路28至少保持1條線部分之影像信號Vsig的組合，替換奇數列與偶數列之資料次序，而供給至源極驅動器區塊24，或是，亦可在源極驅動器區塊24內替換奇數列與偶數列之資料次序，或是，亦可在該主動矩陣型顯示裝置中供給影像信號之側，於第二場中替換影像信號之奇數列與偶數列的資料順序而供給(此與上下反轉移位時進行之操作基本上相同)，不過並未特別圖示詳細電路構成。
(進行上下反轉移位時，需要場記憶體，但不進行上下反轉移位時，可以線記憶體來實現)。
[改良例]
前述第一種實施形態，係每場切換依序選擇對應於與不同之源極線連接而鄰接配置之2個像素的2條閘極線之順序，不過，如第9圖所示，亦可每2條閘極線(每1H期間，換言之即2個掃描期間)切換。
如此，由於對各像素16寫入影像信號Vsig，在第一場為第10A圖所示之次序，第二場為第10B圖所示之次序，因此，即使受到寄生電容之影響的像素在同一場內，因為縱向不一致，所以可避免縱條紋更明顯。
實現此種驅動之電路例顯示於第11圖。其除了係在第5圖中追加互斥或(XOR)閘126，輸入FI信號與Q2信號，取代FI信號而輸出FI’信號之外，其餘相同。
不反轉移位時第11圖的電路動作情況顯示於第12A圖及第12B圖。
而上下反轉移位時第11圖之電路動作情況顯示於第13A圖及第13B圖(另外，上下反轉移位時，重設信號比第12A圖及第12B圖提早1個閘極時脈部分而下降)。
該電路更適合之例，係每2條閘極線(每1H期間，換言之即每2個掃描期間)且每場切換閘極線之選擇順序。
藉由在第5圖之閘極驅動器區塊中實施簡單之變更，即可實現此種驅動。
此外，這在像素與TFT如第14圖所示地接線而構成之LCD面板10中亦可適用。
此時，亦如第15A圖及第15B圖所示之順序而依序選擇閘極線。第14圖之像素接線的情況，實現驅動之電路例可使用第5圖者。而第5圖所示之電路例之所以適合，係亦可挪用於每個像素列對應於1條源極線，並且每個像素行對應於1條閘極線的主動矩陣型顯示裝置之閘極驅動器。
如以上所述，由於本改良例藉由進行此種驅動，即使在同一場中，縱條紋本身仍為交錯之條紋，因此具有不易看出縱條紋本身的效果。
另外，此處係顯示每場亦切換閘極線之選擇順序的更適合例，不過，即使每場不切換閘極線之選擇順序的方法，仍係在同一場內，縱條紋本身形成交錯之條紋，因此具有不易看出縱條紋本身的效果。此時，只須在第11圖之電路中固定FI信號即可。
此外，此處係每2條閘極線作切換，不過，亦可每2j (j係2以上之整數)條閘極線(宜為周期短者)。
[第二種實施形態]
其次，說明本發明之第二種實施形態。
在主動矩陣型顯示裝置中，除了如第1圖B所示地使像素16縱橫整齊排列之帶狀排列之外，還瞭解亦有將RGB之3種像素配置成三角形狀的三角形排列。
第16圖係採用此種三角形排列之LCD面板的像素接線之概略圖。該三角形排列，並非如第1圖B所示地，將複數源極線S1~S480如帶狀排列地形成直線狀，而係如第16圖所示，穿過像素16間形成交錯，而將對應於奇數項之行的像素與對應於偶數項之行的像素配置成各個列方向之鄰接像素間距各離開一半。
第17A圖係顯示本第二種實施形態於不反轉移位時之第一場中，在各像素16中寫入影像信號Vsig的次序圖，第17B圖係顯示其在第二場中，在各像素16中寫入影像信號Vsig之次序圖。
本第二種實施形態中，亦如第3圖所示，使複數閘極線G1~G480之選擇次序每場變化。
亦即，第一場係閘極驅動器區塊22進行第一驅動，按照其次序每1/2個水平期間依序選擇複數閘極線G1~G480。而後，源極驅動器區塊24將分別應寫入對應於其選擇之閘極線的像素16之影像信號Vsig的組合，在1/2個水平期間一次輸出至複數源極線S1~S480。因此，在該第一場，對各像素16寫入影像信號Vsig，係如第3圖所示地按照閘極線之次序而執行，因此成為第17A圖所示者。藉 此，在無源極線之部位的像素間寄生電容204存在之像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16的電位影響而變化。
此外，在第二場，如第3圖所示，閘極驅動器區塊22進行第二驅動，其將對應於與不同之源極線連接而鄰接配置之2個像素16的2條閘極線組之選擇順序形成與第一場相反。而後，在其閘極線之選擇順序替換的同時，源極驅動器區塊24按照其選擇順序，將分別應寫入對應於其選擇之閘極線的像素16之影像信號Vsig的組合，在1/2個水平期間一次輸出至複數源極線S1~S480。因此，在該第二場，對各像素16寫入影像信號Vsig，由於如第3圖所示，係以將對應於與不同之源極線連接而鄰接配置之2個像素16的2條閘極線之選擇順序顛倒的次序而執行，因此，成為第17B圖所示者。藉此，仍然在第二場中，在無源極線之部位的像素間寄生電容204存在之像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16的電位影響而變化。
但是，第二場中電位變化之像素16與第一場中電位變化之像素16不同。亦即，由於該第二場中，影像信號Vsig之寫入順序與第一場相反，因此在第一場與第二場替換對相鄰之像素16的寫入次序。因而，在第一場與第二場發生電位差之像素位置相反，結果，像素電位之偏差被時間性平均化，而減輕顯示不均一。
此外，第18A圖係顯示第5圖構成之閘極驅動器區塊22於上下反轉移位時之第一場中，在各像素16中寫入影像信 號Vsig的次序圖，第18B圖係顯示在其上下反轉移位時之第二場中，在各像素16中寫入影像信號Vsig之次序圖。
上下反轉移位時，由於在第一場對各像素16寫入影像信號Vsig，係如第7A圖所示地按照閘極線之反方向的次序執行，因此成為第18A圖所示者。藉此，在無源極線部位之像素間寄生電容204存在的像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16的電位影響而變化。
而後，到達第二場時，由於對各像素16寫入影像信號Vsig，係如第7B圖所示地以將對應於與不同之源極線連接而鄰接配置的2個像素16之2條閘極線的選擇順序顛倒之反方向的次序來執行，因此成為如第18B圖所示者。藉此，仍然在第二場中，在無源極線之部位的像素間寄生電容204存在之像素間發生漏電壓，之前寫入之像素16的電位受到之後寫入之像素16的電位影響而變化。
但是，第二場中電位變化之像素16與第一場中電位變化之像素16不同。亦即，由於該第二場中，影像信號Vsig之寫入順序與第一場相反，因此在第一場與第二場替換對相鄰之像素16的寫入次序。因而，在第一場與第二場發生電位差之像素位置相反，結果，像素電位之偏差被時間性平均化，而減輕顯示不均一。
如以上所述，即使採用三角形排列，藉由進行與前述第一種實施形態相同之驅動，同樣地可減低顯示不均一。
再者，將像素16排列成三角形之情況者，比前述第一種實施形態之帶狀排列的情況，由於顯示不均一(如對應 於第16圖之縱條紋)曲折，因此亦有比帶狀排列不易明顯的效果。
此外，藉由如第一種實施形態之改良例(第9圖)所示的驅動，使形成曲折者更加複雜，亦可使縱條紋更加不易明顯。
以上，係依據實施形態而說明本發明，不過本發明並非限定於上述實施形態者，在本發明之要旨的範圍內當然可作各種改良及應用。
如在相鄰像素間之寫入次序係每場替換時，各閘極線G1~G480之選擇順序不限定於前述實施形態之順序。
此外，前述實施形態係每1場切換寫入次序，不過，即使每2場(每1個訊框)切換，仍可獲得大致相同的效果。
再者，亦可每k場(k係3以上之整數)切換，但宜為周期短者。
此處，係敘述施加於像素之電壓愈大，透過率愈降低(變暗)的正常白模式之液晶顯示裝置的情況，當然亦可適用於施加於像素之電壓愈大，透過率愈提高(變亮)的正常黑模式之液晶顯示裝置的情況。
此外，此處係以彩色顯示之液晶為例作說明，當然亦可為單色(黑白)顯示液晶。
再者，切換元件不限於TFT，當然亦可為二極體等。此外，閘極線及源極線之數量，當然不限定於第1圖之例。
此外，主動矩陣型顯示裝置之像素不限於液晶，若是電容性元件，由於發生像素間寄生電容，因此，藉由本發明同樣地可減低顯示不均一。
10‧‧‧LCD面板
12‧‧‧驅動電路
14‧‧‧Vcom電路
16‧‧‧像素
18‧‧‧TFT
20‧‧‧配線
22‧‧‧閘極驅動器區塊
24‧‧‧源極驅動器區塊
26‧‧‧位準移位電路
28‧‧‧時序產生器部邏輯電路
30‧‧‧Gamma電路區塊
32‧‧‧充電泵/調節器區塊
34‧‧‧類比區塊
36‧‧‧3位元計數器
38‧‧‧AND閘
40‧‧‧AND閘
42‧‧‧AND閘
44‧‧‧AND閘
46‧‧‧AND閘
48‧‧‧AND閘
50‧‧‧AND閘
52‧‧‧AND閘
54‧‧‧第一AND閘
56‧‧‧第一AND閘
58‧‧‧第二AND閘
60‧‧‧第二AND閘
62‧‧‧第一AND閘
64‧‧‧第一AND閘
66‧‧‧第二AND閘
68‧‧‧第二AND閘
70‧‧‧第一AND閘
72‧‧‧第一AND閘
74‧‧‧第二AND閘
76‧‧‧第二AND閘
78‧‧‧第一AND閘
80‧‧‧第一AND閘
82‧‧‧第二AND閘
84‧‧‧第二AND閘
86‧‧‧第三AND閘
88‧‧‧第三AND閘
90‧‧‧第三AND閘
92‧‧‧第三AND閘
94‧‧‧第三AND閘
96‧‧‧第三AND閘
98‧‧‧第三AND閘
100‧‧‧第三AND閘
102‧‧‧NOT閘
104‧‧‧NOT閘
106‧‧‧NOT閘
108‧‧‧NOT閘
110‧‧‧OR閘
112‧‧‧OR閘
114‧‧‧OR閘
116‧‧‧OR閘
118‧‧‧OR閘
120‧‧‧OR閘
122‧‧‧OR閘
124‧‧‧OR閘
200‧‧‧像素
202‧‧‧TFT
204‧‧‧像素間寄生電容
第1圖A係顯示本發明第一種實施形態之主動矩陣型顯示裝置的全體構成之概略構成圖。
第1圖B係第1圖A中之LCD面板(顯示面板)的像素接線之概略圖。
第2圖係第1圖A中之驅動電路的區塊構成圖。
第3圖係顯示第一種實施形態之輸出至複數源極線的由按照應顯示資訊之影像信號的組合之輸出順序與複數閘極線之選擇順序而構成的時序圖。
第4A圖係顯示在第一種實施形態之第一場於各像素中寫入影像信號的次序圖。
第4B圖係顯示在第一種實施形態之第二場於各像素中寫入影像信號的次序圖。
第5圖係顯示第2圖中之第一種實施形態的閘極驅動器區塊之具體構成圖。
第6A圖係顯示第5圖之閘極驅動器區塊不反轉移位時之第一場的時序圖。
第6B圖係顯示第5圖之閘極驅動器區塊不反轉移位時之第二場的時序圖。
第7A圖係顯示第5圖之閘極驅動器區塊上下反轉移位時之第一場的時序圖。
第7B圖係顯示第5圖之閘極驅動器區塊上下反轉移位時之第二場的時序圖。
第8A圖係顯示第一種實施形態上下反轉移位時之第一場中，在各像素中寫入影像信號的次序圖。
第8B圖係顯示第一種實施形態上下反轉移位時之第二場中，在各像素中寫入影像信號的次序圖。
第9圖係顯示第一種實施形態之改良例的輸出至複數源極線之由按照應顯示資訊的影像信號之組合的輸出順序與複數閘極線之選擇順序而構成的時序圖。
第10A圖係顯示在第一種實施形態之改良例的第一場於各像素中寫入影像信號之次序圖。
第10B圖係顯示在第一種實施形態之改良例的第二場於各像素中寫入影像信號之次序圖。
第11圖係顯示第一種實施形態之改良例的閘極驅動器區塊之具體構成圖。
第12A圖係顯示第11圖之閘極驅動器區塊不反轉移位時之第一場的時序圖。
第12B圖係顯示第11圖之閘極驅動器區塊不反轉移位時之第二場的時序圖。
第13A圖係顯示第11圖之閘極驅動器區塊上下反轉移位時之第一場的時序圖。
第13B圖係顯示第11圖之閘極驅動器區塊上下反轉移位時之第二場的時序圖。
第14圖係LCD面板(顯示面板)之另外像素接線的概略圖。
第15A圖係顯示在第14圖之像素接線的第一場於各像素中寫入影像信號之次序圖。
第15B圖係顯示在第14圖之像素接線的第二場於各像素中寫入影像信號之次序圖。
第16圖係採用本發明第二種實施形態之三角形排列的LCD面板之像素接線的概略圖。
第17A圖係顯示在本發明第二種實施形態之不反轉移位時的第一場中，於各像素中寫入影像信號之次序圖。
第17B圖係顯示在本發明第二種實施形態之不反轉移位時的第二場中，於各像素中寫入影像信號之次序圖。
第18A圖係顯示在本發明第二種實施形態之上下反轉移位時的第一場中，於各像素中寫入影像信號之次序圖。
第18B圖係顯示在本發明第二種實施形態之上下反轉移位時的第二場中，於各像素中寫入影像信號之次序圖。
第19圖係顯示先前之主動矩陣型顯示裝置將源極線數量減半的顯示面板之像素接線的概略圖。
第20圖係顯示第19圖之像素接線的掃描時序圖。
第21圖係顯示第19圖之像素接線中在各像素中寫入影像信號的次序圖。
第22圖係顯示第19圖之顯示面板的等效電路圖。
第23圖係顯示第19圖之顯示面板上之顯示不均一的例圖。
第24圖係顯示顯示面板為TFTLCD面板時之各像素的構成圖。
第25圖A係顯示掃描時序圖。
第25圖B係顯示無像素間寄生電容時水平線反轉驅動形成之像素電位波形圖。
第26圖A係顯示考慮像素間寄生電容時水平線反轉驅動形成之像素電位波形圖，且係顯示共通電壓之振幅為 5.0V，G前之像素的寫入電壓對共通電壓為2.0V，R後之像素的寫入電壓對共通電壓為4.0V時的像素電位波形圖。
第26圖B係顯示考慮像素間寄生電容時水平線反轉驅動形成之像素電位波形圖，且係顯示共通電壓之振幅為5.0V，G前之像素的寫入電壓對共通電壓為2.0V，R後之像素的寫入電壓對共通電壓為1.0V時的像素電位波形圖。
第27圖A係顯示考慮像素間寄生電容時點反轉驅動形成之像素電位波形圖，且係顯示共通電壓之振幅為5.0V，G前之像素的寫入電壓對共通電壓為2.0V，R後之像素的寫入電壓對共通電壓為4.0V時的像素電位波形圖。
第27圖B係顯示考慮像素間寄生電容時點反轉驅動形成之像素電位波形圖，且係顯示共通電壓之振幅為5.0V，G前之像素的寫入電壓對共通電壓為2.0V，R後之像素的寫入電壓對共通電壓為1.0V時的像素電位波形圖。

Claims (11)

  1. 一種主動矩陣型顯示裝置之驅動電路，該主動矩陣型顯示裝置具有複數掃描線、複數信號線、複數像素，以沿著掃描線方向所排列之2個前述像素為單位配置1條前述信號線，夾著前述信號線而鄰接之2個前述像素共用前述信號線，並且經由切換元件而連接於夾著1個前述像素而鄰接之2條前述掃描線之各者，具備：掃描線驅動電路，其係選擇前述複數掃描線；及信號線驅動電路，其係輸出按照應顯示之資訊的信號至前述複數信號線；前述掃描線驅動電路係以夾著前述像素而鄰接之前述2條掃描線作為1個掃描線群，將前述複數掃描線分為互相鄰接之複數前述掃描線群，於連續之第1特定期間與第2特定期間中，以相同順序依序選擇前述各掃描線群，於前述第1特定期間以第1順序選擇前述各掃描線群之前述2條掃描線，於前述第2特定期間以相對於前述第1順序為相反之第2順序選擇前述各掃描線群之前述2條掃描線。
  2. 如申請專利範圍第1項之主動矩陣型顯示裝置之驅動電路，其中前述第1特定期間及第2特定期間係k場(k：1以上的整數)。
  3. 如申請專利範圍第1項之主動矩陣型顯示裝置之驅動電路，其中前述信號線驅動電路將與藉前述掃描線驅動電路之前述掃描線的選擇順序對應之信號輸出至前述複數信號線。
  4. 一種主動矩陣型顯示裝置之驅動方法，該主動矩陣型顯示裝置具有複數掃描線、複數信號線、複數像素，以沿著掃描線方向所排列之2個前述像素為單位配置1條前述信號線，夾著前述信號線而鄰接之2個前述像素共用前述信號線，並且經由切換元件而連接於夾著1個前述像素而鄰接之2條前述掃描線之各者，前述複數掃描線以夾著前述像素而鄰接之前述2條掃描線作為1個掃描線群而分為互相鄰接之複數前述掃描線群，於連續之第1特定期間與第2特定期間中，以相同順序依序選擇前述各掃描線群，於前述第1特定期間以第1順序選擇前述各掃描線群之前述2條掃描線，於前述第2特定期間以相對於前述第1順序為相反之第2順序選擇前述各掃描線群之前述2條掃描線。
  5. 如申請專利範圍第4項之主動矩陣型顯示裝置之驅動方法，其中前述第1特定期間及第2特定期間係k場(k：1以上的整數)。
  6. 如申請專利範圍第4項之主動矩陣型顯示裝置之驅動方法，其中將按照輸出至前述複數信號線之應顯示的資訊之信號，依掃描線之選擇順序輸出。
  7. 一種主動矩陣型顯示裝置，其具備： 顯示面板，其係具有配設於列方向之複數掃描線、沿著行方向配設之複數信號線、沿著列及行方向2維排列之複數像素，以沿著列方向而排列之2個前述像素為單位配置1條前述信號線，夾著前述信號線而鄰接之2個前述像素共用前述信號線，並且經由切換元件而連接於夾著1個前述像素而鄰接之2條前述掃描線之各者；掃描線驅動電路，其係選擇前述複數掃描線；及信號線驅動電路，其係輸出按照應顯示之資訊的信號至前述複數信號線；前述掃描線驅動電路係以夾著前述像素而鄰接之前述2條掃描線作為1個掃描線群，將前述複數掃描線分為互相鄰接之複數前述掃描線群，於連續之第1特定期間與第2特定期間中，以相同順序依序選擇前述各掃描線群，於前述第1特定期間以第1順序選擇前述各掃描線群之前述2條掃描線，於前述第2特定期間以相對於前述第1順序為相反之第2順序選擇前述各掃描線群之前述2條掃描線。
  8. 如申請專利範圍第7項之主動矩陣型顯示裝置，其中前述第1特定期間及第2特定期間係k場(k：1以上的整數)。
  9. 如申請專利範圍第7項之主動矩陣型顯示裝置，其中前述信號線驅動電路將與藉前述掃描線驅動電路之前述掃描線的選擇順序對應之信號輸出至前述複數信號線。
  10. 如申請專利範圍第7項之主動矩陣型顯示裝置，其中前述顯示面板係將前述複數像素排列成帶狀的帶狀排列 之顯示面板。
  11. 如申請專利範圍第7項之主動矩陣型顯示裝置，其中前述顯示面板係將前述複數像素排列成三角狀的三角排列之顯示面板。
TW097111168A 2007-03-29 2008-03-28 主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置 TWI413958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007089664 2007-03-29
JP2007210328A JP4270310B2 (ja) 2007-03-29 2007-08-10 アクティブマトリックス型表示装置の駆動回路、駆動方法及びアクティブマトリックス型表示装置

Publications (2)

Publication Number Publication Date
TW200849187A TW200849187A (en) 2008-12-16
TWI413958B true TWI413958B (zh) 2013-11-01

Family

ID=39995935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111168A TWI413958B (zh) 2007-03-29 2008-03-28 主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置

Country Status (4)

Country Link
JP (1) JP4270310B2 (zh)
KR (1) KR100935789B1 (zh)
CN (1) CN101276535B (zh)
TW (1) TWI413958B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237041A (ja) * 2008-03-26 2009-10-15 Sony Corp 画像表示装置及び画像表示方法
WO2010116436A1 (ja) * 2009-03-30 2010-10-14 Ｎｅｃディスプレイソリューションズ株式会社 駆動回路、液晶表示装置および駆動方法
JP5305266B2 (ja) * 2009-07-02 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置およびその画素配線方法
TWI489437B (zh) * 2010-06-02 2015-06-21 Novatek Microelectronics Corp 驅動模組、驅動方法及液晶顯示裝置
CN102881268A (zh) * 2012-09-07 2013-01-16 北京京东方光电科技有限公司 一种液晶显示器驱动方法及液晶显示器
CN104299559B (zh) * 2014-10-20 2017-01-25 深圳市华星光电技术有限公司 一种三栅型显示面板
WO2019017301A1 (ja) * 2017-07-19 2019-01-24 シャープ株式会社 タッチパネル付き表示装置
CN107507600B (zh) * 2017-10-18 2020-03-06 京东方科技集团股份有限公司 显示装置、像素电路及其驱动方法、驱动装置
CN109658867A (zh) * 2018-12-10 2019-04-19 北京欧徕德微电子技术有限公司 数据读写方法及其装置
CN113870806B (zh) * 2020-06-30 2023-10-10 晶门科技（中国）有限公司 用于双闸极显示器的补偿***和方法
CN114937418B (zh) * 2022-06-24 2023-07-18 业泓科技(成都)有限公司 具有生物辨识功能的像素电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511047B (en) * 2001-06-12 2002-11-21 Prime View Int Co Ltd Scan driving circuit and method for an active matrix liquid crystal display
US20040183768A1 (en) * 2003-03-20 2004-09-23 Asahi Yamato Liquid crystal display device and method for driving the same
US20050243044A1 (en) * 2004-04-19 2005-11-03 Samsung Electronics Co., Ltd. Display device
TWI271115B (en) * 2005-08-30 2007-01-11 Au Optronics Corp Active display and driving circuit of a pixel thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168974B2 (ja) 1998-02-24 2001-05-21 日本電気株式会社 液晶表示装置の駆動方法と、それを用いた液晶表示装置
KR100291770B1 (ko) 1999-06-04 2001-05-15 권오경 액정표시장치
JP3821701B2 (ja) * 2001-12-12 2006-09-13 シャープ株式会社 液晶表示装置
KR100890025B1 (ko) 2002-12-04 2009-03-25 삼성전자주식회사 액정 표시 장치, 액정 표시 장치의 구동 장치 및 방법
KR100933446B1 (ko) * 2003-06-20 2009-12-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511047B (en) * 2001-06-12 2002-11-21 Prime View Int Co Ltd Scan driving circuit and method for an active matrix liquid crystal display
US20040183768A1 (en) * 2003-03-20 2004-09-23 Asahi Yamato Liquid crystal display device and method for driving the same
US20050243044A1 (en) * 2004-04-19 2005-11-03 Samsung Electronics Co., Ltd. Display device
TWI271115B (en) * 2005-08-30 2007-01-11 Au Optronics Corp Active display and driving circuit of a pixel thereof

Also Published As

Publication number Publication date
CN101276535B (zh) 2012-05-23
KR20080088483A (ko) 2008-10-02
JP2008268843A (ja) 2008-11-06
CN101276535A (zh) 2008-10-01
KR100935789B1 (ko) 2010-01-06
JP4270310B2 (ja) 2009-05-27
TW200849187A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
TWI413958B (zh) 主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置
US8330700B2 (en) Driving circuit and driving method of active matrix display device, and active matrix display device
KR100910711B1 (ko) 액티브 매트릭스형 표시장치
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
US9286842B2 (en) Liquid crystal display device
JP3039404B2 (ja) アクティブマトリクス型液晶表示装置
US8624812B2 (en) Liquid crystal display
RU2487379C1 (ru) Устройство стереоскопического отображения
JP4720261B2 (ja) 電気光学装置、駆動方法および電子機器
JP2010033038A (ja) 表示パネル駆動方法及び表示装置
US20070013631A1 (en) Liquid crystal display driving methodology with improved power consumption
KR101037259B1 (ko) 전기 광학 장치, 구동 방법 및 전자 기기
US20080180462A1 (en) Liquid crystal display device and method of driving liquid crystal display device
JP5115001B2 (ja) 表示パネル及びそれを用いたマトリックス表示装置
KR101518326B1 (ko) 액정 표시 장치
JP2009020197A (ja) 表示装置ならびにその駆動回路および駆動方法
US6603454B1 (en) Display panel having pixels arranged in matrix
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
JP4893726B2 (ja) 表示装置及びその駆動方法
KR20070063944A (ko) 표시 장치
US20080186299A1 (en) Display device
KR20070006072A (ko) 액정 표시 장치 및 그 구동 방법