JP4975322B2 - アクティブマトリクス型液晶表示装置およびその制御方法 - Google Patents
アクティブマトリクス型液晶表示装置およびその制御方法 Download PDFInfo
- Publication number
- JP4975322B2 JP4975322B2 JP2005380396A JP2005380396A JP4975322B2 JP 4975322 B2 JP4975322 B2 JP 4975322B2 JP 2005380396 A JP2005380396 A JP 2005380396A JP 2005380396 A JP2005380396 A JP 2005380396A JP 4975322 B2 JP4975322 B2 JP 4975322B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- pixel
- liquid crystal
- transistor
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
マトリクス状に配設され、それぞれ画素容量を持つ液晶素子を有する複数の画素部を備えた画素アレイと、
前記画素アレイの複数の行単位に設けられ、独立に制御される第1及び第2のゲート線と、
前記画素アレイの複数の列単位に設けられ、正負各極性の信号が正負の書き込みに応じて供給されるソース線とを備え、
前記画素部は、画素電極と前記ソース線とを選択的に接続し、前記第1及び第2のゲート線にそれぞれのゲートが接続され、かつ直列接続された複数のトランジスタであって、トランジスタは前記第1のゲート線にゲートが接続される第1のトランジスタ群と、前記第2のゲート線にゲートが接続される第2のトランジスタ群を含み、
前記第1のゲート線と前記第2のゲート線には、互いに異なるトランジスタ非導通選択電位が供給され、
前記第1のゲート線には画素電極電位が正極性に保持されている場合に画素電荷の最小漏洩となる電位近傍の電位が与えられ、前記第2のゲート線には画素電極電位が負極性に保持されている場合に画素電荷の最小漏洩となる電位近傍の電位が与えられ、
前記画素容量と前記第1及び第2のゲート線にそれぞれのゲートが接続され、かつ直列接続された前記第1及び第2のトランジスタのうち前記液晶素子に最も近いトランジスタのゲートが接続されるゲート線と液晶素子間に接続され、前記画素容量と所定の比例関係にある補助容量を備えたキックバック用容量素子をさらに備え、前記キックバック用容量素子に蓄積された電荷によるキックバックを利用して逆極性書き込みを行っていることを特徴とする。
Vgab>Vgbb
である。
Vgbb≦Vdb−Vth (1)
である必要がある。ここで、Vthはドレイン電位からトランジスタに最適オフ状態に至るマージンである。
(Vgbt-Vgbb)cgd/(Cgd+Cpx) = Vnb-Vdb (2)
Vdt-Vdb = Vdpp (3)
と定義される。
Vgbt > Vpt+Vth’ (4)
の関係を満たす必要がある。ここでVth’はトランジスタのオン状態に対するマージンである。
Vdc= 0 (V)
Vpt = Vnt = 4 (V)
Vpb = Vnb = 0 (V)
Vth = 3 (V), Vth’ = 3 (V)
とすれば、
Vgat = Vgbt = 7 (V)
Vgab = - 3 (V)
Vdpp = 8 (V)
Vgbb = - 7 (V)
であるから、 (2)式に当てはめると、
14Cgd/(Cgd+Cpx) = +4 (V)
Cgd/(Cgd+Cpx) = 4/14 = 4/(4+10)
となり、
Cgd : Cpx = 4 : 10 = 2 : 5
の関係が得られる。したがって、キックバック用の容量は液晶容量の2/5とし、このような値に補助容量Cgdを設計すればよいことがわかる。
Clc 液晶容量
Cpx 画素容量
Ga、Gb ゲート線
PX 画素部
S ソース線
Ta、Tb トランジスタ
Claims (5)
- マトリクス状に配設され、それぞれ画素容量を持つ液晶素子を有する複数の画素部を備えた画素アレイと、
前記画素アレイの複数の行単位に設けられ、独立に制御される第1及び第2のゲート線と、
前記画素アレイの複数の列単位に設けられ、正負各極性の信号が正負の書き込みに応じて供給されるソース線とを備え、
前記画素部は、画素電極と前記ソース線とを選択的に接続し、前記第1及び第2のゲート線にそれぞれのゲートが接続され、かつ直列接続された複数のトランジスタであって、トランジスタは前記第1のゲート線にゲートが接続される第1のトランジスタ群と、前記第2のゲート線にゲートが接続される第2のトランジスタ群を含み、
前記第1のゲート線と前記第2のゲート線には、互いに異なるトランジスタ非導通選択電位が供給され、
前記第1のゲート線には画素電極電位が正極性に保持されている場合に画素電荷の最小漏洩となる電位近傍の電位が与えられ、前記第2のゲート線には画素電極電位が負極性に保持されている場合に画素電荷の最小漏洩となる電位近傍の電位が与えられ、
前記画素容量と前記第1及び第2のゲート線にそれぞれのゲートが接続され、かつ直列接続された前記第1及び第2のトランジスタのうち前記液晶素子に最も近いトランジスタのゲートが接続されるゲート線と液晶素子間に接続され、前記画素容量と所定の比例関係にある補助容量を備えたキックバック用容量素子をさらに備え、前記キックバック用容量素子に蓄積された電荷によるキックバックを利用して逆極性書き込みを行っていることを特徴とするアクティブマトリクス型液晶表示装置。 - 前記補助容量は、当該画素に対して設けられた前記第1及び第2のゲート線上に形成されたことを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。
- 前記第1のトランジスタは正極性書き込み時に前記第1のゲート線によりバイアスされ、前記第2のトランジスタは逆極性書き込み時に前記第2のゲート線によりバイアスされることを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。
- 前記キックバック用容量素子は、その値が、前記第2のゲート電圧の降下振幅を該画素電極電位に伝達する際に、画素電極電位が交流化のための極性反転振幅を与えるべく設定されていることを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。
- 前記ソース線に供給されるデータは、正極性書き込み時の低レベルと負極性書き込み時の高レベル、正極性書き込み時の高レベルと負極性書き込み時の低レベルがそれぞれほぼ等しく設定されたことを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005380396A JP4975322B2 (ja) | 2005-12-28 | 2005-12-28 | アクティブマトリクス型液晶表示装置およびその制御方法 |
TW95149573A TWI356382B (en) | 2005-12-28 | 2006-12-28 | Active matrix liquid crystal display device and co |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005380396A JP4975322B2 (ja) | 2005-12-28 | 2005-12-28 | アクティブマトリクス型液晶表示装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007178952A JP2007178952A (ja) | 2007-07-12 |
JP4975322B2 true JP4975322B2 (ja) | 2012-07-11 |
Family
ID=38304163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005380396A Expired - Fee Related JP4975322B2 (ja) | 2005-12-28 | 2005-12-28 | アクティブマトリクス型液晶表示装置およびその制御方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4975322B2 (ja) |
TW (1) | TWI356382B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8248341B2 (en) * | 2009-04-15 | 2012-08-21 | Store Electronic Systems Sa | Low power active matrix display |
KR20110081637A (ko) | 2010-01-08 | 2011-07-14 | 삼성전자주식회사 | 능동형 표시 장치의 스위칭 소자 및 그 구동 방법 |
KR101953805B1 (ko) | 2012-02-22 | 2019-06-03 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01291216A (ja) * | 1988-05-19 | 1989-11-22 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
JP2798540B2 (ja) * | 1992-01-21 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス基板とその駆動方法 |
JP3162013B2 (ja) * | 1992-08-28 | 2001-04-25 | 株式会社日立製作所 | インバータ駆動スクリュー圧縮機の運転方法 |
JPH08313870A (ja) * | 1995-05-19 | 1996-11-29 | Fuji Xerox Co Ltd | アクティブマトリクス型液晶表示装置の駆動方法 |
JP3468986B2 (ja) * | 1996-04-16 | 2003-11-25 | 株式会社半導体エネルギー研究所 | アクティブマトリクス回路および表示装置 |
KR100271092B1 (ko) * | 1997-07-23 | 2000-11-01 | 윤종용 | 서로 다른 공통 전압을 가지는 액정 표시 장치 |
JP2002244585A (ja) * | 2001-02-02 | 2002-08-30 | Koninkl Philips Electronics Nv | 画像表示装置 |
-
2005
- 2005-12-28 JP JP2005380396A patent/JP4975322B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-28 TW TW95149573A patent/TWI356382B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200725552A (en) | 2007-07-01 |
JP2007178952A (ja) | 2007-07-12 |
TWI356382B (en) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101318043B1 (ko) | 액정표시장치 및 그 구동방법 | |
US7215309B2 (en) | Liquid crystal display device and method for driving the same | |
US9978323B2 (en) | Liquid crystal display panel and display device | |
US8922470B2 (en) | Liquid crystal display apparatus with row counter electrodes and driving method therefor | |
US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
JP4859464B2 (ja) | 液晶表示装置 | |
JPWO2008152848A1 (ja) | 液晶表示装置、走査信号駆動装置、液晶表示装置の駆動方法、走査信号駆動方法、およびテレビジョン受像機 | |
US8072409B2 (en) | LCD with common voltage driving circuits | |
US20060170639A1 (en) | Display control circuit, display control method, and liquid crystal display device | |
JP4846217B2 (ja) | 液晶表示装置 | |
JPH07181927A (ja) | 画像表示装置 | |
US7463232B2 (en) | Thin film transistor LCD structure and driving method thereof | |
KR20070099295A (ko) | 액정표시장치 및 그 구동방법 | |
JP2004354742A (ja) | 液晶表示装置、液晶表示装置の駆動方法および製造方法 | |
JP4975322B2 (ja) | アクティブマトリクス型液晶表示装置およびその制御方法 | |
WO2009148006A1 (ja) | 表示装置 | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
JP4270442B2 (ja) | 表示装置およびその駆動方法 | |
JP2008233283A (ja) | 液晶表示装置およびその駆動方法 | |
KR20080000844A (ko) | 액정표시장치 및 그 구동 방법 | |
WO2010125716A1 (ja) | 表示装置および表示装置の駆動方法 | |
US8878832B2 (en) | Pixel circuit, display device, and method for driving display device | |
JP5418388B2 (ja) | 液晶表示装置 | |
JPH08328515A (ja) | 画像表示装置 | |
JP2009205044A (ja) | 電気光学装置、駆動回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |