JP7419764B2 - 情報処理装置およびコンフィグレーション方法 - Google Patents
情報処理装置およびコンフィグレーション方法 Download PDFInfo
- Publication number
- JP7419764B2 JP7419764B2 JP2019209910A JP2019209910A JP7419764B2 JP 7419764 B2 JP7419764 B2 JP 7419764B2 JP 2019209910 A JP2019209910 A JP 2019209910A JP 2019209910 A JP2019209910 A JP 2019209910A JP 7419764 B2 JP7419764 B2 JP 7419764B2
- Authority
- JP
- Japan
- Prior art keywords
- fpga
- configuration data
- information processing
- prom
- fpgas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 61
- 238000000034 method Methods 0.000 title claims description 30
- 238000012545 processing Methods 0.000 claims description 58
- 230000015654 memory Effects 0.000 claims description 22
- 238000004891 communication Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 102100031190 Prominin-2 Human genes 0.000 description 3
- 101710143063 Prominin-2 Proteins 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
図1は、本発明の一実施形態に係る情報処理装置10のシステム構成を示す図である。本実施形態では、「複数のFPGA」の一例として、3つのFPGAを備える情報処理装置10に対し、本発明を適用する例について説明する。但し、これに限らず、本発明は、2つまたは4つ以上のFPGAを備える情報処理装置にも適用可能である。
以下、図1を参照して、情報処理装置10のシステム構成について、具体的に説明する。図1に示すように、情報処理装置10は、CPU101、FROM102、複数のFPGA110(FPGA_1,FPGA_2,FPGA_3)、およびパラレルバス103を備える。
複数のFPGA110(FPGA_1,FPGA_2,FPGA_3)の各々は、情報処理装置10が備える特定の機能を実行する。複数のFPGA110の各々は、パラレルバス103によって、CPU101と通信可能に接続されている。複数のFPGA110の各々は、コンフィグレーションデータが書き込まれることで、特定の機能を実行するためのロジック回路を形成する。
また、情報処理装置10は、FPGA_1,FPGA_2,FPGA_3の各々と1対1で対応する、複数のPROM120(PROM_1,PROM_2,PROM_3)を備える。PROM_1,PROM_2,PROM_3は、それぞれ、FPGA_1,FPGA_2,FPGA_3のコンフィグレーションデータを格納する。
PROM_1は、シリアルバス131,132によって、FPGA_1に接続されている。PROM_1は、FPGA_1のコンフィグレーションデータを格納する。シリアルバス131は、FPGA_1がPROM_1に対し、通信コマンド、コンフィグレーションデータの送信を行う際の、通信経路となる。シリアルバス132は、PROM_1がFPGA_1に対し、通信コマンドに対する応答、コンフィグレーションデータ等の送信を行う際の、通信経路となる。
シリアルバス131,132は、シリアルバス137,138によって、シリアルバス133,134と接続されている。
また、また、情報処理装置10は、「切替手段」の一例として、セレクタ141~145を備える。セレクタ141は、シリアルバス131,132上に設けられている。セレクタ141は、シリアルバス131,132を接続状態または遮断状態に選択的に切り替え可能である。
図2は、本発明の一実施形態に係る情報処理装置10が備える処理回路およびデータの一覧を示す図である。
図3は、本発明の一実施形態に係る情報処理装置10による通常起動処理の手順を示すフローチャートである。
図4は、本発明の一実施形態に係る情報処理装置10による更新処理の手順を示すフローチャートである。
図5は、本発明の一実施形態に係る情報処理装置10によるFPGA_1のコンフィグレーションデータの更新処理を示すフローチャートである。
図6は、本発明の一実施形態に係る情報処理装置10による他のFPGAのコンフィグレーションデータの更新処理を示すフローチャートである。
<通常起動時の状態>
図7は、本発明の一実施形態に係るセレクタ141~145の通常起動時の状態を示す図である。図7に示すように、通常起動時においては、セレクタ141,142,143の各々が、「接続」状態に切り替えられる。これにより、FPGA_1,FPGA-2,FPGA-3の各々が、PROM_1,PROM-2,PROM-3の各々と通信可能に接続される。よって、FPGA_1,FPGA-2,FPGA-3の各々が、PROM_1,PROM-2,PROM-3の各々から、通常起動用のコンフィグレーションデータを読み出すことが可能となる。
図8は、本発明の一実施形態に係るセレクタ141~145のFPGA_1のコンフィグレーションデータの更新処理時の状態を示す図である。図8に示すように、FPGA_1のコンフィグレーションデータの更新処理時においては、少なくともセレクタ141が「接続」状態に切り替えられる。これにより、FPGA_1が、シリアルバス131,132を介して、PROM_1と通信可能に接続される。よって、FPGA_1の更新処理部112が、PROM_1に記憶されている、FPGA_1用のコンフィグレーションデータを更新することが可能となる。
図9は、本発明の一実施形態に係るセレクタ141~145のFPGA_2のコンフィグレーションデータの更新処理時の状態を示す図である。図9に示すように、FPGA_2のコンフィグレーションデータの更新処理時においては、少なくともセレクタ144が「接続」状態に切り替えられ、セレクタ141,142が「遮断」状態に切り替えられる。これにより、FPGA_1が、シリアルバス131,132、シリアルバス137,138、およびシリアルバス133,134を介して、PROM_2と通信可能に接続される。よって、FPGA_1の更新処理部112が、PROM_2に記憶されている、FPGA_2用のコンフィグレーションデータを更新することが可能となる。
図10は、本発明の一実施形態に係るセレクタ141~145のFPGA_3のコンフィグレーションデータの更新処理時の状態を示す図である。図9に示すように、FPGA_3のコンフィグレーションデータの更新処理時においては、少なくともセレクタ145が「接続」状態に切り替えられ、セレクタ141,143,144が「遮断」状態に切り替えられる。これにより、FPGA_1が、シリアルバス131,132、シリアルバス139,140、およびシリアルバス135,136を介して、PROM_3と通信可能に接続される。よって、FPGA_1の更新処理部112が、PROM_3に記憶されている、FPGA_3用のコンフィグレーションデータを更新することが可能となる。
101 CPU
102 FROM
103 パラレルバス
110 FPGA
111 通常動作部
112 更新処理部
120 PROM
131~140 シリアルバス
141~145 セレクタ
Claims (5)
- CPUと、
前記CPUと通信可能に接続された複数のFPGAと、
複数のFPGAの各々に対して1対1で対応して設けられ、各々が対応するFPGAのコンフィグレーションデータを記憶する複数のメモリと
を備え、
前記複数のFPGAのうちのいずれか一のFPGAは、
前記複数のメモリの各々に記憶されている、前記複数のFPGAの各々の前記コンフィグレーションデータを更新する更新処理部を有する
ことを特徴とする情報処理装置。 - 前記複数のメモリの中から、前記一のFPGAの接続先を切り替える切替手段をさらに備え、
前記更新処理部は、
前記切替手段を制御して、前記一のFPGAの接続先を、他のFPGAに対応する前記メモリに切り替えることにより、当該メモリに記憶されている、前記他のFPGAの前記コンフィグレーションデータを更新する
ことを特徴とする請求項1に記載の情報処理装置。 - 前記複数のFPGAの各々と、前記複数のメモリの各々とを1対1で接続する、複数のシリアルバスをさらに備え、
前記更新処理部は、
前記一のFPGAに繋がる前記シリアルバスの接続先を、前記他のFPGAに対応するメモリに繋がる前記シリアルバスに切り替えることにより、前記一のFPGAの接続先を、前記他のFPGAに対応するメモリに切り替える
ことを特徴とする請求項2に記載の情報処理装置。 - 前記一のFPGAは、
当該一のFPGAに対応する前記メモリに格納されている、更新処理用のコンフィグレーションデータが書き込まれることにより、前記複数のメモリの各々に記憶されている、前記複数のFPGAの各々の前記コンフィグレーションデータを更新する
ことを特徴とする請求項1から3のいずれか一項に記載の情報処理装置。 - CPUと、
前記CPUと通信可能に接続された複数のFPGAと、
複数のFPGAの各々に対して1対1で対応して設けられ、各々が対応するFPGAのコンフィグレーションデータを記憶する複数のメモリと
を備えた情報処理装置用のコンフィグレーション方法であって、
前記複数のFPGAのうちのいずれか一のFPGAが、前記複数のメモリの各々に記憶されている、前記複数のFPGAの各々の前記コンフィグレーションデータを更新する更新処理工程を含む
ことを特徴とするコンフィグレーション方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019209910A JP7419764B2 (ja) | 2019-11-20 | 2019-11-20 | 情報処理装置およびコンフィグレーション方法 |
US17/063,849 US11461524B2 (en) | 2019-11-20 | 2020-10-06 | Information processing apparatus and configuration method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019209910A JP7419764B2 (ja) | 2019-11-20 | 2019-11-20 | 情報処理装置およびコンフィグレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021082081A JP2021082081A (ja) | 2021-05-27 |
JP7419764B2 true JP7419764B2 (ja) | 2024-01-23 |
Family
ID=75908711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019209910A Active JP7419764B2 (ja) | 2019-11-20 | 2019-11-20 | 情報処理装置およびコンフィグレーション方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11461524B2 (ja) |
JP (1) | JP7419764B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023056664A (ja) | 2021-10-08 | 2023-04-20 | 株式会社リコー | 画像読取装置、及び、画像形成装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132010A (ja) | 2001-07-30 | 2003-05-09 | Hewlett Packard Co <Hp> | Jtagバス−シリアルバス間をブリッジ接続する方法および装置 |
JP2010113630A (ja) | 2008-11-10 | 2010-05-20 | Panasonic Electric Works Co Ltd | シリアルバスシステム |
JP2014175891A (ja) | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | コンフィグレーション装置、コンフィグレーション方法、およびプロジェクター |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493239A (en) * | 1995-01-31 | 1996-02-20 | Motorola, Inc. | Circuit and method of configuring a field programmable gate array |
JP3736855B2 (ja) * | 1995-07-10 | 2006-01-18 | ジーリンクス インコーポレイテッド | フィールドプログラマブル・ゲートアレイ及びインテリジェント・メモリを含んでいるシステム |
US6097211A (en) * | 1996-07-18 | 2000-08-01 | Altera Corporation | Configuration memory integrated circuit |
US6898101B1 (en) * | 1997-12-16 | 2005-05-24 | Cypress Semiconductor Corp. | Microcontroller with programmable logic on a single chip |
US6198303B1 (en) * | 1998-03-25 | 2001-03-06 | Altera Corporation | Configuration eprom with programmable logic |
US6347346B1 (en) * | 1999-06-30 | 2002-02-12 | Chameleon Systems, Inc. | Local memory unit system with global access for use on reconfigurable chips |
US6883109B2 (en) | 2001-07-30 | 2005-04-19 | Hewlett-Packard Development Company, L.P. | Method for accessing scan chains and updating EEPROM-resident FPGA code through a system management processor and JTAG bus |
GB0122477D0 (en) * | 2001-09-18 | 2001-11-07 | Anadigm Ltd | Methods and apparatus for reconfiguring programmable devices |
JP3845389B2 (ja) | 2003-05-12 | 2006-11-15 | 埼玉日本電気株式会社 | コンフィグレーション装置 |
US7320064B2 (en) * | 2004-07-23 | 2008-01-15 | Honeywell International Inc. | Reconfigurable computing architecture for space applications |
US7538577B2 (en) * | 2005-06-29 | 2009-05-26 | Thomas Bollinger | System and method for configuring a field programmable gate array |
US7589558B1 (en) * | 2008-02-27 | 2009-09-15 | Xilinx, Inc. | Method and apparatus for configuring an integrated circuit |
JP2011173382A (ja) | 2010-02-25 | 2011-09-08 | Ricoh Co Ltd | 電子機器 |
JP5774941B2 (ja) | 2011-08-11 | 2015-09-09 | 日本信号株式会社 | コンフィグレーション装置及びコンフィグレーション方法 |
JP2014081825A (ja) | 2012-10-17 | 2014-05-08 | Ricoh Co Ltd | 画像形成装置、画像形成方法、及びプログラム |
JP6149585B2 (ja) | 2013-08-01 | 2017-06-21 | 株式会社リコー | パラレルバス装置、電気機器及び配線制御方法 |
JP2015061238A (ja) * | 2013-09-19 | 2015-03-30 | 株式会社東芝 | 再構成可能な半導体集積回路および電子機器 |
JP2018005762A (ja) | 2016-07-07 | 2018-01-11 | 株式会社リコー | 情報処理装置及びコンフィグレーション方法 |
JP6750489B2 (ja) | 2016-12-06 | 2020-09-02 | 株式会社リコー | 電子機器、画像形成装置、制御方法、およびプログラム |
-
2019
- 2019-11-20 JP JP2019209910A patent/JP7419764B2/ja active Active
-
2020
- 2020-10-06 US US17/063,849 patent/US11461524B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132010A (ja) | 2001-07-30 | 2003-05-09 | Hewlett Packard Co <Hp> | Jtagバス−シリアルバス間をブリッジ接続する方法および装置 |
JP2010113630A (ja) | 2008-11-10 | 2010-05-20 | Panasonic Electric Works Co Ltd | シリアルバスシステム |
JP2014175891A (ja) | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | コンフィグレーション装置、コンフィグレーション方法、およびプロジェクター |
Also Published As
Publication number | Publication date |
---|---|
US11461524B2 (en) | 2022-10-04 |
US20210150113A1 (en) | 2021-05-20 |
JP2021082081A (ja) | 2021-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299816B2 (en) | Data processing apparatus | |
US9313364B2 (en) | Image processing apparatus and control method for the same | |
US9292777B2 (en) | Information processing apparatus, information processing method, and storage medium | |
US10289787B2 (en) | Control program and control method for programmable logic device and information processing apparatus including the same | |
US9774671B2 (en) | Parallel processing system and operation method of parallel processing system | |
JP7419764B2 (ja) | 情報処理装置およびコンフィグレーション方法 | |
JP2016035692A (ja) | 画像処理装置、システム、情報処理方法及びプログラム | |
US20100070260A1 (en) | Verification device, verifying apparatus and verification system | |
KR101886609B1 (ko) | 프로그래머블 표시기 및 제어 시스템 | |
KR100849212B1 (ko) | 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법 | |
JP6111680B2 (ja) | 信号処理装置およびプログラマブルロジックデバイスの構成方法 | |
US8537405B2 (en) | Controller, control apparatus, and image-forming apparatus | |
JP6576556B2 (ja) | 通信デバイス、通信処理方法、通信処理装置及び通信システム | |
JP7006410B2 (ja) | 制御装置、画像形成装置および回路装置 | |
JP5223612B2 (ja) | ディスク制御装置およびファームウェアの更新方法 | |
JP5951123B2 (ja) | 制御装置 | |
JP7468260B2 (ja) | 二重系制御システムのメモリ等価方式 | |
US10782975B1 (en) | Information processing apparatus, dynamic reconfiguration device, and non-transitory computer readable medium | |
WO2014020745A1 (ja) | 情報処理装置およびその制御方法 | |
JP2007193501A (ja) | ファームウェアダウンロード装置 | |
JP5889372B2 (ja) | 情報処理装置、情報処理システム、情報処理方法、制御装置および制御方法 | |
JP5904148B2 (ja) | 再構成可能回路、画像形成装置及びプログラム | |
JP2021125008A (ja) | サイクリック通信システムおよびその通信方法 | |
JP2009223357A (ja) | 機器およびそのパラメータ設定方法 | |
US20160005144A1 (en) | Programmable display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7419764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |