JP7409508B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP7409508B2 JP7409508B2 JP2022536238A JP2022536238A JP7409508B2 JP 7409508 B2 JP7409508 B2 JP 7409508B2 JP 2022536238 A JP2022536238 A JP 2022536238A JP 2022536238 A JP2022536238 A JP 2022536238A JP 7409508 B2 JP7409508 B2 JP 7409508B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- signal conductor
- section
- right direction
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 481
- 239000012212 insulator Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 22
- 239000010410 layer Substances 0.000 description 415
- 230000008878 coupling Effects 0.000 description 13
- 238000010168 coupling process Methods 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09163—Slotted edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Description
複数の絶縁体層が積層された構造を有している基板本体と、
前記基板本体に設けられており、かつ、第1区間を有している第1信号導体層と、
前記基板本体に設けられており、かつ、第3区間を有している第2信号導体層と、
を備えており、
前記第1信号導体層の線幅方向を信号導体層左右方向と定義し、
前記第1信号導体層が延びる方向を信号導体層前後方向と定義し、
前記第1区間は、前記複数の絶縁体層の積層方向に見て、前記第3区間の前記信号導体層左右方向における左に配置され、かつ、前記第3区間と前記信号導体層前後方向に並走しており、
前記第1区間は、複数の第1細線部と、前記複数の第1細線部の線幅より太い線幅を有する複数の第1太線部とを有しており、
前記複数の第1細線部と前記複数の第1太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記複数の第1細線部の前記信号導体層左右方向の中心線は、前記複数の第1太線部の前記信号導体層左右方向の中心線より前記信号導体層左右方向における左に位置している。
以下に、本発明の実施形態に係る回路基板10について図面を参照しながら説明する。
回路基板10によれば、第1信号導体層22と第2信号導体層24との距離が短くなった場合であっても、第1信号導体層22と第2信号導体層24との結合を抑制できる。より詳細には、図1に示すように、回路基板10が電子部品4と接触することを回避したい場合がある。このような場合、基板本体12の左右方向の中間部における基板本体12の左右方向の幅は、基板本体12の左右方向の中間部以外の部分における基板本体12の左右方向の幅より細くなる。そのため、基板本体12の左右方向の中間部では、第1信号導体層22と第2信号導体層24との距離が短くなる。すなわち、基板本体12の左右方向の中間部では、第1区間22bと第3区間24bとは、信号導体層前後方向に並走している。このような場合、第1区間22bと第3区間24bとが結合しやすくなる。そのため、第1信号導体層22と第2信号導体層24とのアイソレーションが低下しやすくなる。
以下に、第1の変形例に係る回路基板10aについて図面を参照しながら説明する。図4は、回路基板10aの第1信号導体層22、第2信号導体層24及び絶縁体層16bの上面図である。
以下に、第2の変形例に係る回路基板10bについて図面を参照しながら説明する。図5は、回路基板10bの第1信号導体層22、第2信号導体層24及び絶縁体層16bの上面図である。
以下に、第3の変形例に係る回路基板10cについて図面を参照しながら説明する。図6は、回路基板10cの第1信号導体層22、第2信号導体層24、第3信号導体層32及び絶縁体層16bの上面図である。
以下に、第4の変形例に係る回路基板10dについて図面を参照しながら説明する。図7は、回路基板10dの第1信号導体層22、第2信号導体層24、第3信号導体層32及び第4信号導体層34及び絶縁体層16bの上面図である。
以下に、第5の変形例に係る回路基板10eについて図面を参照しながら説明する。図8は、回路基板10eの第1信号導体層22、第2信号導体層24及び絶縁体層16bの上面図である。
本発明に係る回路基板は、回路基板10,10a~10eに限らず、その要旨の範囲内において変更可能である。また、回路基板10,10a~10eの構成を任意に組み合わせてもよい。
2:マザーボード
4:電子部品
10,10a~10e:回路基板
12:基板本体
16a,16b:絶縁体層
17a,17b:レジスト層
22:第1信号導体層
22a,22c:第2区間
22b:第1区間
24:第2信号導体層
24a,24c:第4区間
24b:第3区間
26:第1グランド導体層
28:第2グランド導体層
32:第3信号導体層
32a,32c:第6区間
32b:第5区間
34:第4信号導体層
34a,34c:第8区間
34b:第7区間
222:第1細線部
224:第1太線部
242:第2細線部
244:第2太線部
322:第3細線部
324:第3太線部
342:第4細線部
344:第4太線部
L1~L8,La~Ld:中心線
Claims (13)
- 複数の絶縁体層が積層された構造を有している基板本体と、
前記基板本体に設けられており、かつ、第1区間を有している第1信号導体層と、
前記基板本体に設けられており、かつ、第3区間を有している第2信号導体層と、
を備えており、
前記第1信号導体層の線幅方向を信号導体層左右方向と定義し、
前記第1信号導体層が延びる方向を信号導体層前後方向と定義し、
前記第1区間は、前記複数の絶縁体層の積層方向に見て、前記第3区間の前記信号導体層左右方向における左に配置され、かつ、前記第3区間と前記信号導体層前後方向に並走しており、
前記第1区間は、複数の第1細線部と、前記複数の第1細線部の線幅より太い線幅を有する複数の第1太線部とを有しており、
前記複数の第1細線部と前記複数の第1太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記複数の第1細線部の前記信号導体層左右方向の中心線は、前記複数の第1太線部の前記信号導体層左右方向の中心線より前記信号導体層左右方向における左に位置している、
回路基板。 - 前記第1信号導体層は、前記第1信号導体層における前記第1区間を除く区間である第2区間を有しており、
前記第2信号導体層は、前記第2信号導体層における前記第3区間を除く第4区間を有しており、
前記第1区間と前記第3区間との距離は、前記第2区間と前記第4区間との距離より短い、
請求項1に記載の回路基板。 - 前記第1区間における前記基板本体の前記信号導体層左右方向の幅は、前記第2区間における前記基板本体の前記信号導体層左右方向の幅より細い、
請求項2に記載の回路基板。 - 前記第1細線部の前記信号導体層前後方向の長さ及び前記第1太線部の前記信号導体層前後方向の長さの合計は、前記第1信号導体層を伝送される高周波信号の波長の半分以下である、
請求項1ないし請求項3のいずれかに記載の回路基板。 - 前記第1細線部の前記信号導体層前後方向の長さは、前記第1太線部の前記信号導体層前後方向の長さ以下である、
請求項1ないし請求項4のいずれかに記載の回路基板。 - 前記積層方向に見て、前記第1区間及び前記第3区間は、グランド導体層と重なっておらず、
前記第1太線部の線幅は、前記第1太線部の右端と前記第1細線部の右端との前記信号導体層左右方向における距離の2倍以下である、
請求項1ないし請求項5のいずれかに記載の回路基板。 - 前記第3区間は、複数の第2細線部と、前記複数の第2細線部の線幅より太い線幅を有する複数の第2太線部とを有しており、
前記複数の第2細線部と前記複数の第2太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記複数の第2細線部の前記信号導体層左右方向の中心線は、前記複数の第2太線部の前記信号導体層左右方向の中心線より前記信号導体層左右方向における右に位置している、
請求項1ないし請求項6のいずれかに記載の回路基板。 - 前記第1細線部の前記信号導体層前後方向の長さ及び前記第1太線部の前記信号導体層前後方向の長さの合計は、前記第2細線部の前記信号導体層前後方向の長さ及び前記第2太線部の前記信号導体層前後方向の長さの合計と異なる、
請求項7に記載の回路基板。 - 前記第3区間は、複数の第2細線部と、前記複数の第2細線部の線幅より太い線幅を有する複数の第2太線部とを有しており、
前記複数の第2細線部と前記複数の第2太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記回路基板は、
前記基板本体に設けられており、かつ、第5区間を有している第3信号導体層を、
更に備えており、
前記第5区間は、前記積層方向に見て、前記第3区間の前記信号導体層左右方向における右に配置され、かつ、前記第3区間と前記信号導体層前後方向に並走しており、
前記第5区間は、複数の第3細線部と、前記複数の第3細線部の線幅より太い線幅を有する複数の第3太線部とを有しており、
前記複数の第3細線部と前記複数の第3太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記複数の第3細線部の前記信号導体層左右方向の中心線は、前記複数の第3太線部の前記信号導体層左右方向の中心線より前記信号導体層左右方向における右に位置している、
請求項1に記載の回路基板。 - 前記第3区間は、複数の第2細線部と、前記複数の第2細線部の線幅より太い線幅を有する複数の第2太線部とを有しており、
前記複数の第2細線部と前記複数の第2太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記複数の第2細線部の前記信号導体層左右方向の中心線は、前記複数の第2太線部の前記信号導体層左右方向の中心線より前記信号導体層左右方向における右に位置しており、
前記回路基板は、
前記基板本体に設けられており、かつ、第5区間を有している第3信号導体層と、
前記基板本体に設けられており、かつ、第7区間を有している第4信号導体層と、
を更に備えており、
前記第5区間は、前記積層方向に見て、前記第3区間の前記信号導体層左右方向における右に配置され、かつ、前記第3区間と前記信号導体層前後方向に並走しており、
前記第5区間は、複数の第3細線部と、前記複数の第3細線部の線幅より太い線幅を有する複数の第3太線部とを有しており、
前記複数の第3細線部と前記複数の第3太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記複数の第3細線部の前記信号導体層左右方向の中心線は、前記複数の第3太線部の前記信号導体層左右方向の中心線より前記信号導体層左右方向における左に配置されており、
前記第7区間は、前記積層方向に見て、前記第1区間の前記信号導体層左右方向における左に配置され、かつ、前記第1区間と前記信号導体層前後方向に並走しており、
前記第7区間は、複数の第4細線部と、前記複数の第4細線部の線幅より太い線幅を有する複数の第4太線部とを有しており、
前記複数の第4細線部と前記複数の第4太線部とは、前記信号導体層前後方向に交互に並んでおり、
前記複数の第4細線部の前記信号導体層左右方向の中心線は、前記複数の第4太線部の前記信号導体層左右方向の中心線より前記信号導体層左右方向における右に位置している、
請求項1に記載の回路基板。 - 前記第1細線部及び前記第1太線部の前記信号導体層前後方向の長さの合計は、前記第4細線部及び前記第4太線部の前記信号導体層前後方向の長さの合計とは等しく、
前記第2細線部及び前記第2太線部の前記信号導体層前後方向の長さの合計は、前記第3細線部及び前記第3太線部の前記信号導体層前後方向の長さの合計とは等しい、
請求項10に記載の回路基板。 - 前記第1信号導体層及び前記第4信号導体層には、第1差動信号が伝送され、
前記第2信号導体層及び前記第3信号導体層には、第2差動信号が伝送される、
請求項10及び請求項11のいずれかに記載の回路基板。 - 少なくとも1つの絶縁体層を有している基板本体と、
前記基板本体に設けられている第1信号導体層と、
前記基板本体に設けられている第2信号導体層と、
を備えており、
前記第1信号導体層の線幅方向を信号導体層左右方向と定義し、
前記第1信号導体層が延びる方向を信号導体層前後方向と定義し、
前記第1信号導体層の少なくとも一部であり、前記信号導体層左右方向において異なる位置で前記第2信号導体層と並走している領域において、複数の第1細線部と、前記複数の第1細線部の線幅より太い線幅を有する複数の第1太線部とが、前記信号導体層前後方向に交互に並んでおり、
前記第1信号導体層の少なくとも一部であり、前記信号導体層左右方向において異なる位置で前記第2信号導体層と並走している領域において、前記複数の第1細線部の前記信号導体層左右方向の中心線の少なくとも一部は、前記複数の第1太線部の前記信号導体層左右方向の中心線より前記第2信号導体層との距離が長い、
回路基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020122128 | 2020-07-16 | ||
JP2020122128 | 2020-07-16 | ||
PCT/JP2021/024760 WO2022014334A1 (ja) | 2020-07-16 | 2021-06-30 | 回路基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022014334A1 JPWO2022014334A1 (ja) | 2022-01-20 |
JPWO2022014334A5 JPWO2022014334A5 (ja) | 2023-03-08 |
JP7409508B2 true JP7409508B2 (ja) | 2024-01-09 |
Family
ID=79554613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022536238A Active JP7409508B2 (ja) | 2020-07-16 | 2021-06-30 | 回路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230156913A1 (ja) |
JP (1) | JP7409508B2 (ja) |
CN (1) | CN220456625U (ja) |
WO (1) | WO2022014334A1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150280778A1 (en) | 2014-03-27 | 2015-10-01 | Ruihua Ding | Differential interconnect with stub traces |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3527410B2 (ja) * | 1998-06-15 | 2004-05-17 | 株式会社リコー | コプレーナーストリップライン |
US8274307B1 (en) * | 2007-06-18 | 2012-09-25 | Marvell Israel (M.I.S.L.) Ltd. | Impedance discontinuity compensator for electronic packages |
-
2021
- 2021-06-30 CN CN202190000617.7U patent/CN220456625U/zh active Active
- 2021-06-30 JP JP2022536238A patent/JP7409508B2/ja active Active
- 2021-06-30 WO PCT/JP2021/024760 patent/WO2022014334A1/ja active Application Filing
-
2023
- 2023-01-12 US US18/096,048 patent/US20230156913A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150280778A1 (en) | 2014-03-27 | 2015-10-01 | Ruihua Ding | Differential interconnect with stub traces |
Also Published As
Publication number | Publication date |
---|---|
WO2022014334A1 (ja) | 2022-01-20 |
US20230156913A1 (en) | 2023-05-18 |
CN220456625U (zh) | 2024-02-06 |
JPWO2022014334A1 (ja) | 2022-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6048633B1 (ja) | 複合伝送線路および電子機器 | |
US10056669B2 (en) | Transmission line | |
JP5696819B2 (ja) | 伝送線路、および電子機器 | |
JP2013510407A (ja) | 多層回路部材とそのためのアセンブリ | |
JP6137360B2 (ja) | 高周波線路及び電子機器 | |
TWI510143B (zh) | High frequency circuit module | |
CN216529280U (zh) | 传输线路构件 | |
US6674645B2 (en) | High frequency signal switching unit | |
JP2016092561A (ja) | 伝送線路およびフラットケーブル | |
JP7001154B2 (ja) | 伝送線路及びその実装構造 | |
JP3635873B2 (ja) | ストリップライン給電装置 | |
US20230156910A1 (en) | Circuit board and electronic device | |
JP7409508B2 (ja) | 回路基板 | |
JP5194722B2 (ja) | 配線基板及び半導体装置 | |
CN109688698B (zh) | 电路板及具有该电路板的电连接器 | |
US9960471B2 (en) | Transmission line | |
JP7409493B2 (ja) | 信号伝送線路及び信号伝送線路の製造方法 | |
WO2023204099A1 (ja) | 多層基板 | |
WO2022113739A1 (ja) | 伝送線路及び電子機器 | |
CN220306489U (zh) | 传输线路以及电子设备 | |
CN219979789U (zh) | 传输线路以及电子设备 | |
US20230100141A1 (en) | Transmission line | |
WO2023085177A1 (ja) | 多層基板 | |
JP2007027518A (ja) | 高周波回路モジュール及び積層型高周波回路モジュール | |
JP2006032270A (ja) | 電気コネクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7409508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |