JP7001154B2

JP7001154B2 - 伝送線路及びその実装構造

Info

Publication number: JP7001154B2
Application number: JP2020518237A
Authority: JP
Inventors: 邦明用水
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2018-05-08
Filing date: 2019-04-23
Publication date: 2022-01-19
Anticipated expiration: 2039-04-23
Also published as: CN213938408U; US11291109B2; US20210029822A1; WO2019216188A1; JPWO2019216188A1

Description

本発明は、信号を伝送する伝送線路と、この伝送線路を回路基板等へ実装する実装構造に関する。

複数の絶縁基材を積層した積層体で構成される伝送線路は、伝送線路の信号導体の端部を、積層体の上面又は下面に形成された端子電極に接続する構造を備える。そのため、複数の信号導体を備える伝送線路においては、複数の信号導体の積層方向の位置が異なるので、各信号導体に接続される層間接続導体の長さが異なり、そのことに起因して、信号導体ごとの伝送線路の電気的特性が不揃いとなる。

特許文献１には、各信号導体の端部に、信号導体の経路長を調整するための導体パターンを形成することによって、上記伝送線路ごとの電気的特性の不揃いを抑制した伝送線路が示されている。

国際公開第２０１８／０２５６９７号

特許文献１に示されるような、伝送線路の信号導体の端部から端子電極が引き出された伝送線路においては、信号導体の端部から端子電極までの構造部に、その他の構造部（主要な伝送線路部）とは異なる寄生容量や寄生インダクタンス等の寄生成分が生じる。そのため、信号導体の端部から端子電極までの構造部でインピーダンス不整合が生じやすい。このようなインピーダンス不整合が生じると、挿入損失が増大し、また信号の反射による高周波回路上の不具合が生じる。

そこで、本発明の目的は、信号導体の端部から端子電極までの構造部におけるインピーダンス整合を図った伝送線路及びその伝送線路の実装構造を提供することにある。

（１）本開示の一例としての伝送線路は、
外部にそれぞれ接続される複数の接続部と、当該接続部同士の間に位置する本体部と、で構成される。前記接続部は、外部の電極に接続される端子電極と、信号導体と、グランド導体と、を有し、前記本体部は信号導体とグランド導体とを有し、前記複数の接続部のうち少なくとも一つは、端子電極を含む第１領域と、信号伝搬経路に沿って第１領域に隣接する第２領域と、当該第２領域と本体部との間に位置する第３領域とで構成される。そして、第１領域は、本体部に生じるインダクタンス成分に比べて、信号導体に生じるインダクタンス成分が大きく、第２領域は、前記本体部に生じるキャパシタンス成分に比べて、前記端子電極と前記グランド導体との間に生じるキャパシタンス成分が大きく、第３領域は、本体部に生じるインダクタンス成分に比べて、信号導体に生じるインダクタンス成分が大きい。

上記構成により、第１領域のインダクタンス成分と第２領域のキャパシタンス成分と第３領域のインダクタンス成分とでＬ－Ｃ－Ｌ回路が構成される。そのため、第１領域に生じるインダクタンス成分によるインピーダンスのずれは、第２領域のキャパシタンス成分及び第３領域のインダクタンス成分によって補正され、伝送線路の本体部の特性インピーダンスに整合させることができる。したがって、インピーダンスの不連続性による反射及び挿入損失の増加が抑制される。

本発明によれば、外部に接続される接続部におけるインピーダンス整合を図った伝送線路及びその伝送線路の実装構造が得られる。

図１（Ａ）は第１の実施形態に係る伝送線路１０１の斜視図であり、図１（Ｂ）は伝送線路１０１の断面図である。図２は伝送線路１０１を構成する積層体の各層の下面図である。図３は伝送線路１０１の接続部ＴＡ部分の拡大断面図である。図４は、接続部ＴＡに形成された、第１領域Ａ１、第２領域Ａ２、第３領域Ａ３による作用を示すスミスチャートである。図５（Ａ）、図５（Ｂ）は、第２の実施形態に係る電子機器３０１の構造を示す斜視図である。図６は、基板２０１に伝送線路１０１が実装された、伝送線路の実装構造、の部分拡大断面図である。図７は第３の実施形態に係る伝送線路１０３の分解斜視図である。図８は伝送線路１０３の接続部ＴＡ部分の拡大断面図である。図９（Ａ）は、コネクタ付き伝送線路１０３の実装状態を示す、携帯電子機器の断面図であり、図９（Ｂ）は当該携帯電子機器の筐体内部の平面図である。図１０は第４の実施形態に係る伝送線路１０４の断面図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１（Ａ）は第１の実施形態に係る伝送線路１０１の斜視図であり、図１（Ｂ）は伝送線路１０１の断面図である。

伝送線路１０１は、所定の導体パターンが形成された絶縁基材Ｓ１～Ｓ４とカバーフィルム３との積層体である。

伝送線路１０１は、外部にそれぞれ接続される二つの接続部ＴＡと、二つの接続部ＴＡ－ＴＡ間に位置する本体部ＢＡと、で構成される。接続部ＴＡは、後に示す外部の電極に接続される端子電極１１と信号導体１０とグランド導体２１，２２とを有する。本体部ＢＡは信号導体１０とグランド導体２１，２２とを有する。カバーフィルム３には、グランド導体２１を部分的に露出させる開口Ｂ１が形成されている。

図２は伝送線路１０１を構成する積層体の各層の下面図である。図１（Ａ）、図１（Ｂ）に示す向きで、絶縁基材Ｓ１～Ｓ４には、それらの下面に所定の導体パターンが形成されている。また、図３は伝送線路１０１の接続部ＴＡ部分の拡大断面図である。図１（Ｂ）、図３においては、図の明瞭化のため、絶縁体層部分のハッチングは省略している。以降に示す各実施形態においても、断面図には、絶縁体層部分のハッチングを省略して図示する。

絶縁基材Ｓ１には、その全面にグランド導体２２が形成されている。

絶縁基材Ｓ２には、層間接続導体（ビア導体）Ｖを介してグランド導体２２と導通する電極２４と、層間接続導体Ｖを介してグランド導体２２と導通する補助グランド導体２３とが形成されている。

絶縁基材Ｓ３には信号導体１０が形成されている。また、絶縁基材Ｓ３には層間接続導体Ｖを介して電極２４に繋がる電極２５が形成されている。

上記信号導体１０の端部１０Ｅと本体部ＢＡの信号導体１０との間には、本体部ＢＡの信号導体１０より線幅が細く、ミアンダライン状に形成されたインダクタ部１０Ｍが形成されている。このインダクタ部１０Ｍの形成領域Ａ３は本発明に係る「第３領域」に相当する。

絶縁基材Ｓ４には端子電極１１とグランド導体２１が形成されている。カバーフィルム３には、上記端子電極１１及びグランド導体２１の所定箇所を露出させる開口が形成されている。

上記絶縁基材Ｓ１～Ｓ４は例えば液晶ポリマー（ＬＣＰ）やポリ・エーテル・エーテル・ケトン（ＰＥＥＫ）等の可撓性を有する樹脂シートである。また、上記各電極（導体）は、上記絶縁基材に銅箔を張り付け、その銅箔をフォトリソグラフィによってパターニングすることによって形成されたものである。カバーフィルム３は例えばポリイミドフィルムである。なお、このようにカバーフィルムを貼付すること以外に、レジスト膜を印刷形成してもよい。

本体部ＢＡは、信号導体１０とグランド導体２１，２２と、これらグランド導体２１，２２と信号導体１０との間に存在する絶縁基材とによってストリップラインが構成されている。同様に、接続部ＴＡは、信号導体１０とグランド導体２１，２２と、これらグランド導体２１，２２と信号導体１０との間に存在する絶縁基材とによってストリップラインが構成されている。

図２、図３に表れているように、信号導体１０の端部１０Ｅと補助グランド導体２３との間隔は、本体部ＢＡの信号導体１０とグランド導体２２との間隔に比較して近接している。そのため、信号導体１０の端部１０Ｅと補助グランド導体２３との間に生じるキャパシタンス成分は、本体部ＢＡに生じるキャパシタンス成分に比べて大きい。この大きなキャパシタンス成分が生じる領域Ａ２は本発明に係る「第２領域」に相当する。

また、図３において、信号導体１０の端部１０Ｅと補助グランド導体２３との対向領域から端子電極１１までの領域にインダクタンス成分が生じる。このインダクタンス成分が生じる領域Ａ１が本発明に係る「第１領域」に相当する。

このように、接続部ＴＡは、端子電極１１を含む第１領域Ａ１と、信号伝搬経路に沿って第１領域Ａ１に隣接する第２領域Ａ２と、この第２領域Ａ２と本体部ＢＡとの間に位置する第３領域Ａ３とで構成される。上記「信号伝搬経路に沿った」方向とは、信号導体の一部１０Ｍ，１０Ｅと、グランド電位の導体２１，２２，２３とで、構成されるストリップラインを伝搬する信号の伝搬方向であり、グランド電位の導体２１，２２，２３等を垂直方向に視た状態での方向である。

本体部ＢＡは通常のストリップラインを構成するので、分布定数回路である。接続部ＴＡもストリップラインを構成するが、この接続部ＴＡにおいては、信号導体の一部１０Ｅ，１０Ｍとグランド電位の導体２１，２２，２３とで、インダクタンス成分の大きい箇所とキャパシタンス成分の大きい箇所とが集中定数回路的に構成される。

第１領域Ａ１に生じるインダクタンス成分は、本体部ＢＡに生じるインダクタンス成分より大きい。また、第２領域Ａ２に生じるキャパシタンス成分は、本体部ＢＡに生じるキャパシタンス成分より大きい。さらに、第３領域Ａ３に生じるインダクタンス成分は、本体部ＢＡに生じるインダクタンス成分より大きい。

図４は、接続部ＴＡに形成された、第１領域Ａ１、第２領域Ａ２、第３領域Ａ３による作用を示すスミスチャートである。図４において、各点は、伝送線路１０１の各部におけるインピーダンスを表し、曲線は第１領域Ａ１、第２領域Ａ２、第３領域Ａ３によるリアクタンスの挿入によるインピーダンスの変化過程を表している。

図３に示した第１領域Ａ１のインダクタンス成分の影響で、この第１領域Ａ１の手前から第１領域Ａ１側をみたインピーダンスは、基準点Ｐ０から等抵抗円に沿ってＰ１へ変位する。また、第２領域Ａ２のキャパシタンス成分の作用で、第２領域Ａ２の手前から第２領域Ａ２側をみたインピーダンスは等コンダクタンス円に沿ってＰ２へ変位する。そして、第３領域Ａ３のインダクタンス成分の作用で、第３領域Ａ３の手前から第３領域Ａ３側をみたインピーダンスは等抵抗円に沿ってＰ０へ変位する。つまり、基準インピーダンス（５０Ω）に整合する。

図４に示した例は、あるインダクタンス値、あるキャパシタンス値、あるインダクタンス値の組み合わせについて示したが、これは無論一例である。

また、図３では二つの接続部ＴＡのうち一方の接続部ＴＡについて図示したが、伝送線路１０１の一方の接続部ＴＡと他方の接続部ＴＡとにおいて、第１領域Ａ１のインダクタンス成分、第２領域Ａ２のキャパシタンス成分、第３領域Ａ３のインダクタンス成分の値をそれぞれ等しくすると、より広範囲の周波数帯域に対応できるので、好ましい。

本体部ＢＡの信号導体１０の幅は一定であり、かつ信号導体１０とグランド導体２１，２２との間隔も一定であるので、この本体部ＢＡの特性インピーダンスの変化は小さく、伝送損失は小さい。

なお、図２に示した例では、信号導体１０は、第３領域Ａ３を構成する線幅の細い部分と本体部ＢＡ（線幅の太い部分）との境界で段差形状となっているが、信号導体１０の線幅の変化する境界をテーパー状にする等して、信号伝搬方向に沿った線幅の変化を緩やかにする方が好ましい。信号導体１０の線幅の変化部で生じる損失が抑制されるからである。

《第２の実施形態》
第２の実施形態では伝送線路の実装構造の例を示す。

図５（Ａ）、図５（Ｂ）は、第２の実施形態に係る電子機器３０１の構造を示す斜視図である。図５（Ａ）は電子機器３０１の主要部の分解斜視図であり、図５（Ｂ）は電子機器３０１の主要部の斜視図である。

図５（Ｂ）に示すように、本実施形態の電子機器３０１は、基板２０１と、この基板２０１に実装された伝送線路１０１とを備える。基板２０１には伝送線路１０１以外の素子も実装されるが、図５（Ａ）、図５（Ｂ）では現れていない。

図５（Ａ）、図５（Ｂ）に示す伝送線路１０１の構成は第１の実施形態で示したとおりである。

伝送線路１０１の下面（実装面）には、カバーフィルム３からグランド導体２１を露出させている。

基板２０１の実装面にはレジスト膜が形成されている。基板２０１は、伝送線路１０１の端子電極１１が接続される基板側接続電極６１を備え、これがレジスト膜から露出している。また、基板２０１の実装面には、基板側グランド導体５１が露出している。

基板２０１に伝送線路１０１が表面実装されることで、伝送線路１０１の端子電極１１は基板側接続電極６１に接続され、伝送線路１０１のグランド導体２１は基板側グランド導体５１に接続される。また、伝送線路１０１のグランド導体２１は基板側グランド導体５１に接続される。これらの接続は例えばはんだ付けにより行われる。

図６は、基板２０１に伝送線路１０１が実装された、伝送線路の実装構造、の部分拡大断面図である。図６において、基板２０１側の信号導体４０の端部から端子電極１１まで領域Ａ１２にもインダクタンス成分が生じる。伝送線路１０１単独での第１領域Ａ１は図３に示したとおりである。つまり、伝送線路１０１を基板２０１に実装することで、第１領域Ａ１に付加されるインダクタンス成分が増大する。伝送線路１０１の接続部に形成する第１領域Ａ１、第２領域Ａ２、第３領域Ａ３によるインピーダンス整合回路は、上記基板への実装状態で第１領域Ａ１に付加されるインダクタンス成分の増大に応じて定めればよい。そのことで、伝送線路１０１を基板２０１に実装した状態で接続部のインピーダンス整合がより高精度に行われる。

《第３の実施形態》
第３の実施形態では、コネクタ付き伝送線路及びその実装構造の例について示す。

図７は第３の実施形態に係る伝送線路１０３の分解斜視図である。図８は伝送線路１０３の接続部ＴＡ部分の拡大断面図である。この伝送線路１０３は、二つの同軸コネクタ４を備える。この同軸コネクタ４を取り付ける前の伝送線路の基本的な構造は図１（Ａ）に示した伝送線路１０１と同じである。同軸コネクタ４の中心導体４１は端子電極１１に接続され、同軸コネクタ４の外導体４２はグランド導体２１に接続される。

このように、コネクタ４を設けると、コネクタ４の中心導体４１と端子電極１１との間の経路が形成された領域Ａ１１にインダクタンス成分が生じ、このインダクタンス成分が伝送線路の第１領域Ａ１に付加される。このような場合でも、伝送線路１０３の接続部に形成する第１領域Ａ１、第２領域Ａ２、第３領域Ａ３によるインピーダンス整合回路は、上記コネクタ４の取り付けによって第１領域Ａ１に付加されるインダクタンス成分の増大に応じて定めればよい。そのことで、コネクタ４の取り付け状態で、接続部のインピーダンス整合がより高精度に行われる。

図９（Ａ）は、上記コネクタ付き伝送線路１０３の実装状態を示す、携帯電子機器の断面図であり、図９（Ｂ）は当該携帯電子機器の筐体内部の平面図である。

携帯電子機器３０２は、薄型の筐体２１０を備える。筐体２１０内には、回路基板２０２ａ，２０２ｂと、バッテリーパック２０６等が配置される。回路基板２０２ａ，２０２ｂの表面には、チップ部品が実装される。回路基板２０２ａ，２０２ｂ及びバッテリーパック２０６は、筐体２１０を平面視して、回路基板２０２ａ，２０２ｂ間にバッテリーパック２０６が配置されるように、筐体２１０内に設置される。筐体２１０はできる限り薄型に形成されるので、筐体２１０の厚み方向での、バッテリーパック２０６と筐体２１０との間隔は極狭い。したがって、この間に通常の同軸ケーブルを配置することはできない。

本実施形態の伝送線路１０３は可撓性を有するので隙間に沿って曲げられる。この伝送線路１０３は、その厚み方向と、筐体２１０の厚み方向とが一致するように配置することで、バッテリーパック２０６と筐体２１０との間に、伝送線路１０３を通すことができる。これにより、バッテリーパック２０６を中間に配して離間された回路基板２０２ａ，２０２ｂを伝送線路１０３で接続できる。

本発明の伝送線路は伝送線路のインピーダンス整合回路部が導体パターンのみで構成されているのでプロセスが簡素化できる。また、曲げ応力に対する耐性が高い。つまり、インピーダンス整合のためのチップ部品を伝送線路に搭載した場合のように、伝送線路の曲げに伴ってチップ部品が曲げ応力を受けて脱落する、といった不具合が生じない。

《第４の実施形態》
第４の実施形態では、第１の実施形態で示した伝送線路とは第３領域の構造が異なる伝送線路について示す。

図１０は第４の実施形態に係る伝送線路１０４の断面図である。図１（Ｂ）、図３、に示した伝送線路１０１とは、第３領域Ａ３の構造が異なる。本実施形態の伝送線路１０４では、インダクタ部１０Ｍに対向する位置に、グランド導体２２の開口ＡＰが形成されている。この構造により、インダクタ部１０Ｍとグランド導体２２との間に生じるキャパシタンス成分が抑制され、インダクタンス成分を相対的に大きくできる。そのため、図１（Ｂ）、図２に示した例に比べて、インダクタ部１０Ｍにおける信号導体１０の線幅を太くでき、また線長を短くできる。その結果、インダクタ部１０Ｍにおける導体損失を低減できる。

このように、グランド導体との間に生じるキャパシタンス成分を抑制することで所定のインダクタンス成分を有する第３領域Ａ３を構成してもよい。

なお、図１０では、線幅が細くてミアンダライン状に形成されたインダクタ部１０Ｍを備える例を示したが、グランド導体２２に開口ＡＰを形成することで所定のインダクタンス成分が得られれば、第３領域Ａ３における信号導体１０は直線状であってもよい。さらには、その線幅が本体部ＢＡの信号導体１０の線幅と同じであってもよい。この構造によれば、信号導体１０の線幅が一定であるので、線幅の変化部で生じる損失が無く、線路全体の伝送損失が小さい。

なお、以上に示した幾つかの実施形態では、単一の信号導体１０を備える伝送線路を例示したが、複数の信号導体を備える伝送線路についても同様に構成できる。また、複数の信号導体は同一層に配置されていてもよいし、異なる層に配置されていてもよい。

また、以上に示した幾つかの実施形態では、信号導体１０の端部１０Ｅと補助グランド導体２３とが、絶縁基材Ｓ１～Ｓ４の積層方向に対向し、この対向部にキャパシタンスを生じさせる例を示したが、対向方向はこれに限らない。絶縁基材の面に沿った方向で、信号導体１０の端部１０Ｅの側方にグランド導体パターンを形成し、この信号導体１０の端部１０Ｅとグランド導体パターンとの間にキャパシタンスを生じさせてもよい。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。

例えば、接続部は１対に限らず、複数対であってもよい。また、複数の接続部と一つの接続部との間で信号導体が分岐する構造であっても、同様に適用できる。

また、例えば複数の接続部ＴＡのうち一つ又は幾つかだけが各実施形態で示した伝送線路の接続部ＴＡの構造であってもよい。

Ａ１…第１領域
Ａ２…第２領域
Ａ３…第３領域
Ａ１１，Ａ１２…領域
ＡＰ…開口
Ｂ１…開口
ＢＡ…本体部
Ｐ０…基準点
Ｓ１～Ｓ４…絶縁基材
ＴＡ…接続部
Ｖ…層間接続導体
３…カバーフィルム
４…同軸コネクタ
１０…信号導体
１０Ｅ…信号導体の端部
１０Ｍ…信号導体のインダクタ部
１１…端子電極
２１，２２…グランド導体
２３…補助グランド導体
２４，２５…電極
４０…信号導体
４１…中心導体
４２…外導体
５１…基板側グランド導体
６１…基板側接続電極
１０１，１０３，１０４…伝送線路
２０１…基板
２０２ａ，２０２ｂ…回路基板
２０６…バッテリーパック
２１０…筐体
３０１…電子機器
３０２…携帯電子機器

Claims

外部にそれぞれ接続される複数の接続部と、当該接続部同士の間に位置する本体部と、で構成される伝送線路であって、
前記接続部は、外部の電極に接続される端子電極と、信号導体と、グランド導体と、を有し、
前記本体部は信号導体とグランド導体とを有し、
前記複数の接続部のうち少なくとも一つは、前記端子電極を含む第１領域と、信号伝搬経路に沿って前記第１領域に隣接する第２領域と、当該第２領域と前記本体部との間に位置する第３領域とで構成され、
前記第１領域は、前記本体部に生じるインダクタンス成分に比べて、前記信号導体に生じるインダクタンス成分が大きく、
前記第２領域は、前記本体部に生じるキャパシタンス成分に比べて、前記端子電極と前記グランド導体との間に生じるキャパシタンス成分が大きく、
前記第３領域は、前記本体部に生じるインダクタンス成分に比べて、前記信号導体に生じるインダクタンス成分が大きく、
前記第１領域は、前記端子電極と前記信号導体とを接続する層間接続導体を含み、前記第２領域は、前記層間接続導体を含まず、補助グランド導体を有し、
前記補助グランド導体は、前記層間接続導体と重ならず、
前記第２領域の前記信号導体と前記補助グランド導体との間隔は、前記本体部の前記信号導体と前記グランド導体との間隔よりも小さい、
伝送線路。
外部にそれぞれ接続される複数の接続部と、当該接続部同士の間に位置する本体部と、で構成される伝送線路であって、
前記接続部は、外部の電極に接続される端子電極と、信号導体と、グランド導体と、を有し、
前記本体部は信号導体とグランド導体とを有し、
前記複数の接続部のうち少なくとも一つは、前記端子電極を含む第１領域と、信号伝搬経路に沿って前記第１領域に隣接する第２領域と、当該第２領域と前記本体部との間に位置する第３領域とで構成され、
前記第１領域は、前記本体部に生じるインダクタンス成分に比べて、前記信号導体に生じるインダクタンス成分が大きく、
前記第２領域は、前記本体部に生じるキャパシタンス成分に比べて、前記端子電極と前記グランド導体との間に生じるキャパシタンス成分が大きく、
前記第３領域は、前記本体部に生じるインダクタンス成分に比べて、前記信号導体に生じるインダクタンス成分が大きく、
前記第３領域の前記信号導体の線幅は前記本体部の前記信号導体の線幅よりも細く、前記第３領域の前記信号導体はミアンダライン状である、
伝送線路。
外部にそれぞれ接続される複数の接続部と、当該接続部同士の間に位置する本体部と、で構成される伝送線路であって、
前記接続部は、外部の電極に接続される端子電極と、信号導体と、グランド導体と、を有し、
前記本体部は信号導体とグランド導体とを有し、
前記複数の接続部のうち少なくとも一つは、前記端子電極を含む第１領域と、信号伝搬経路に沿って前記第１領域に隣接する第２領域と、当該第２領域と前記本体部との間に位置する第３領域とで構成され、
前記第１領域は、前記本体部に生じるインダクタンス成分に比べて、前記信号導体に生じるインダクタンス成分が大きく、
前記第２領域は、前記本体部に生じるキャパシタンス成分に比べて、前記端子電極と前記グランド導体との間に生じるキャパシタンス成分が大きく、
前記第３領域は、前記本体部に生じるインダクタンス成分に比べて、前記信号導体に生じるインダクタンス成分が大きく、
前記グランド導体は、前記第２領域の前記信号導体とは重なり、前記第３領域の前記信号導体に対向する位置には開口が形成されている、
伝送線路。
前記複数の接続部の全てが、前記第１領域、前記第２領域及び前記第３領域で構成される、
請求項１から３のいずれかに記載の伝送線路。
前記接続部及び前記本体部は、多層基板を構成する絶縁基材及び導体パターンで構成される、
請求項１から４のいずれかに記載の伝送線路。
補助グランド導体を有し、前記第２領域の前記信号導体と前記補助グランド導体との間隔は、前記本体部の前記信号導体と前記グランド導体との間隔よりも小さい、
請求項２又は３に記載の伝送線路。
前記第３領域の前記信号導体の線幅は前記本体部の前記信号導体の線幅よりも細い、
請求項１又は３に記載の伝送線路。
前記グランド導体の、前記第３領域の前記信号導体に対向する位置に開口が形成されている、
請求項１又は２に記載の伝送線路。
前記端子電極及び前記グランド導体にそれぞれ導通し、前記外部の電極に接続されるコネクタを備える、
請求項１から８のいずれかに記載の伝送線路。
請求項１から９のいずれかに記載の伝送線路と、当該伝送線路が実装される回路基板とを備え、
前記伝送線路の前記端子電極は、前記回路基板の表面に形成されている電極に接続されている、
伝送線路の実装構造。