JP7399012B2 - 基板処理システム、基板処理方法、および制御装置 - Google Patents

基板処理システム、基板処理方法、および制御装置 Download PDF

Info

Publication number
JP7399012B2
JP7399012B2 JP2020059692A JP2020059692A JP7399012B2 JP 7399012 B2 JP7399012 B2 JP 7399012B2 JP 2020059692 A JP2020059692 A JP 2020059692A JP 2020059692 A JP2020059692 A JP 2020059692A JP 7399012 B2 JP7399012 B2 JP 7399012B2
Authority
JP
Japan
Prior art keywords
offset time
substrates
substrate processing
processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020059692A
Other languages
English (en)
Other versions
JP2021155829A (ja
Inventor
晃一 宮下
誠 堀川
暁志 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020059692A priority Critical patent/JP7399012B2/ja
Priority to KR1020210035668A priority patent/KR102605465B1/ko
Priority to US17/208,445 priority patent/US11823877B2/en
Priority to CN202110308892.1A priority patent/CN113471098B/zh
Publication of JP2021155829A publication Critical patent/JP2021155829A/ja
Application granted granted Critical
Publication of JP7399012B2 publication Critical patent/JP7399012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/248—Components associated with the control of the tube
    • H01J2237/2485—Electric or electronic means
    • H01J2237/2487—Electric or electronic means using digital signal processors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、基板処理システム、基板処理方法、および制御装置に関する。
半導体製造プロセスにおいては、安定した処理結果を得るために、種々のプロセスパラメータを用いて制御を行っている。例えば、特許文献１には、ＣＶＤ成膜においてウエハ（基板）を載置する載置台の温度を制御することにより基板の温度制御を行うことが記載されている。引用文献１では、複数枚のウエハ（基板）に対して成膜処理を繰り返すと、処理容器の内壁等にも膜が付着してこれが内部の熱反射率を低下させ、温度設定が初期状態のままでは、基板温度が目標温度に到達しないため、設定温度値を校正することが記載されている。
特開２００４－７９９８５号公報
本開示は、処理結果の変動をより効果的に抑制することができる基板処理システム、基板処理方法、および制御装置を提供する。
本開示の一態様に係る基板処理システムは、複数の基板に対して処理を行う基板処理システムであって、基板に対して処理を行う処理モジュールと、前記処理モジュールに対し複数の基板を繰り返し搬送する搬送機構と、前記処理モジュールにおける基板の処理を制御する制御装置とを有し、前記制御装置は、前記処理を実行するための制御プログラムであるプロセスレシピに基づいて、前記処理を実行させるものであり、前記プロセスレシピのステップのステップ時間に対し、前記処理モジュールで処理した基板枚数に対応する関数、または処理した基板枚数に相当するパラメータに対応する関数であるオフセット時間を設定する機能を有し、前記関数は２次関数である。
本開示によれば、処理結果の変動をより効果的に抑制することができる基板処理システム、基板処理方法、および制御装置が提供される。
一実施形態に係る基板処理システムを概略的に示す模式図である。 図１の基板処理システムに搭載された処理モジュール（ＰＭ）の一例を示す断面図である。 図１の基板処理システムの制御装置を示すブロック図である。 オフセット時間設定画面の一例を示す図である。 図４のオフセット時間設定画面に設けられたテーブル切替ボタンをタッチまたはクリックすることにより表示される選択画面を示す図である。 図４のオフセット時間設定画面で設定された実際のオフセット時間を模式的に示す図である。
以下、添付図面を参照して実施形態について説明する。
＜基板処理システム＞
図１は、一実施形態に係る基板処理システムを概略的に示す模式図である。
基板処理システム１００は、複数の基板に対して繰り返し処理を行うものである。このような基板処理としては、成膜処理、特に、ＣＶＤ法による成膜処理、例えばＴｉ膜およびＴｉＮ膜の積層膜の成膜処理（Ｔｉ－ＴｉＮ膜成膜処理）を挙げることができる。基板は、特に限定されるものではないが、以下の説明では、基板として半導体ウエハ（ウエハ）を用いた場合を例にとって説明する。
図１に示すように、基板処理システム１００は、４つの処理モジュール（ＰＭ）１、２、３、４を備えており、これらの処理モジュール（ＰＭ）１～４は六角形をなす真空搬送室５の４つの辺に対応する壁部にそれぞれ対応して設けられている。真空搬送室５内は真空ポンプ（図示せず）により排気されて所定の真空度に保持されるようになっている。処理モジュール（ＰＭ）１、２、３、４は上述のような成膜処理を行うものが例示され、Ｔｉ－ＴｉＮ膜成膜処理の場合は、処理モジュール（ＰＭ）１～４のうち２つがＴｉ膜成膜用、他の２つがＴｉＮ膜成膜用とされる。処理モジュール（ＰＭ）１～４は真空雰囲気で処理が行われる。処理モジュール（ＰＭ）１～４については後述する。
また、真空搬送室５の他の壁部には２つのロードロック室６が接続されている。２つのロードロック室６の真空搬送室５と反対側には大気搬送室８が接続されている。ロードロック室６は、大気搬送室８と真空搬送室５との間でウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。なお、ロードロック室６は１つであっても３つ以上であってもよい。
大気搬送室８のロードロック室６と反対側にはウエハＷの収容容器であるフープ（ＦＯＵＰ）を取り付ける３つのポート９、１０、１１が設けられている。大気搬送室８の上部には清浄空気のダウンフローを形成するためのフィルタ（図示せず）が設けられている。
処理モジュール（ＰＭ）１～４は、同図に示すように、真空搬送室５の各壁部に対応する壁部にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより真空搬送室５と連通され、対応するゲートバルブＧを閉じることにより真空搬送室５から遮断される。また、２つのロードロック室６は、真空搬送室５の残りの壁部のそれぞれに、第１のゲートバルブＧ１を介して接続され、また、大気搬送室８に第２のゲートバルブＧ２を介して接続されている。
真空搬送室５内には、処理モジュール（ＰＭ）１～４、ロードロック室６に対して、ウエハＷの搬入出を行う真空搬送装置１２が設けられている。この真空搬送装置１２は、真空搬送室５の略中央に配設されたベース１３と、ベース１３に基端部が取り付けられた２つの多関節アーム１４とを有している。ウエハＷは、多関節アーム１４の先端に設けられたハンド１４ａに支持された状態で搬送される。
大気搬送室８のウエハ収納容器であるポート９，１０、１１にはそれぞれ図示しないシャッターが設けられており、これらポート９，１０，１１にウエハＷを収容した、または空のフープＦがステージＳに直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつ大気搬送室８と連通するようになっている。また、大気搬送室８の側面にはアライメントチャンバ１５が設けられており、そこでウエハＷのアライメントが行われる。
大気搬送室８内には、フープＦに対するウエハＷの搬入出およびロードロック室６に対するウエハＷの搬入出を行う大気搬送装置１６が設けられている。この大気搬送装置１６は、２つの多関節アームを有しており、これら２つの多関節アーム１７がフープＦの配列方向に沿ってレール１８上を走行可能となっていて、その先端のハンド１７ａ上にウエハＷを支持した状態でウエハＷの搬送を行う。
また、基板処理システム１００は、プロセスの制御を行う制御装置２０を有している。制御装置２０については後で詳細に説明する。
このような基板処理システム１００においては、まず、大気搬送装置１６の支持アーム１７により大気搬送室８に接続されたフープＦからウエハＷを取り出し、大気雰囲気のロードロック室６に搬入する。そして、ウエハＷが搬入されたロードロック室６を真空搬送室５に対応する真空状態とした後、その中のウエハＷを真空搬送装置１２のいずれかの多関節アーム１４のハンド１４ａにより、いずれかの処理モジュール（ＰＭ）に搬入する。ウエハＷが搬入された処理モジュール（ＰＭ）では、成膜処理等の処理が行われる。
処理モジュール（ＰＭ）での基板処理が終了した後、真空搬送装置１２のいずれかの多関節アーム１４のハンド１４ａがその処理モジュール（ＰＭ）からウエハＷを搬出し、ロードロック室６に搬送する。そして、ウエハＷが搬入されたロードロック室６を大気雰囲気とした後、大気搬送装置１６の支持アーム１７によりにそのロードロック室からウエハＷを取り出し、フープＦに収納する。
以上の処理を複数のウエハＷに対して同時並行的に行い、フープＦ内の全てのウエハＷについて処理を実施する。そして、メンテナンス周期に達するまでフープＦを交換しながら連続的にウエハＷの処理を行う。
＜処理モジュール＞
次に、処理モジュール（ＰＭ）の構造例について説明する。
図２は、処理モジュール（ＰＭ）の一例を示す断面図であり、成膜処理を行うものを例示している。図２は処理モジュール（ＰＭ）１を示しているが、処理モジュール（ＰＭ）２～４の基本的な構造は処理モジュール（ＰＭ）１と同様である。
処理モジュール（ＰＭ）１は、チャンバ３１を有する。チャンバ３１内には、基板であるウエハＷを水平に載置するための載置台３２が設けられている。載置台３２の内部にウエハＷを予め定められた温度に加熱するヒータ３３が設けられている。ヒータ３３の出力は、載置台３２内のウエハＷ近傍位置に設けられた温度センサ（図示せず）の信号に基づいてウエハＷ（載置台３２）の温度が予め定められた温度になるように制御される。
チャンバ３１の底部には排気管３４が接続され、この排気管３４にはチャンバ３１内の圧力制御機能を有する排気機構３５が接続されている。チャンバ３１の側壁には、ウエハＷが搬送される搬送口３６が形成されており、搬送口３６はゲートバルブＧにより開閉される。
チャンバ３１の上部には載置台３２に対向するようにガスシャワーヘッド３８が設けられている。ガスシャワーヘッド３８は、内部にガス室３８ａを有し、底部に複数のガス吐出孔３８ｂを有する。ガスシャワーヘッド３８とチャンバ３１の天壁との間は、絶縁部材４４で絶縁されている。
ガスシャワーヘッド３８には、ガス流路４０を介してガス供給部４１が接続されている。ガス供給部４１は、成膜用のガスを供給する。成膜用のガスとしては、成膜原料ガス、反応ガス、および不活性ガスが供給される。成膜原料ガスおよび反応ガスは、成膜する膜に応じて適宜選択される。不活性ガスは、キャリアガス、希釈ガス、プラズマ生成ガス等として用いられる。Ｔｉ膜を成膜する場合は、成膜原料ガスとして例えばＴｉＣｌ４ガスが用いられ、反応ガスとして例えばＨ２ガスが用いられる。ＴｉＮ膜を成膜する場合は、成膜原料ガスとして例えばＴｉＣｌ４ガスが用いられ、反応ガスとして例えばＮＨ３ガスが用いられる。
ガスシャワーヘッド３８には、整合器４２を介してプラズマ生成機構である高周波電源４３が接続されている。高周波電源４３は、例えば１３．５６ＭＨｚの高周波電力をガスシャワーヘッド３８に印加する。ガスシャワーヘッド３８に高周波電力が印加されることにより、ガスシャワーヘッド３８と載置台３２との間に高周波電界が形成され、ガスシャワーヘッド３８から吐出されたガスによる容量結合プラズマが生成される。なお、プラズマ生成機構としては、誘導結合プラズマ、マイクロ波プラズマを生成するものであってもよい。また、成膜する膜によっては、プラズマ生成機構は設けなくてもよい。例えば、Ｔｉ膜を成膜する場合はプラズマ生成機構が用いられ、ＴｉＮ膜を成膜する場合はプラズマ生成機構が不要である。
このように構成される処理モジュール（ＰＭ）１においては、ウエハＷを載置台３２上に載置し、ヒータ３３により載置台３２を介してウエハＷを設定温度に加熱し、排気機構３５により真空排気して圧力を制御する。そして、ガス供給部４１から成膜原料ガスおよび反応ガスを含むガスをガスシャワーヘッド３８を介してチャンバ３１内に供給するとともに、必要に応じて高周波電源４３から高周波電力をガスシャワーヘッドに供給してチャンバ３１内に供給されたガスをプラズマ化する。これにより、ウエハＷ上に所望の膜が成膜される。
＜制御装置＞
次に、制御装置２０について説明する。
図３は制御装置２０の主要部を示すブロック図である。図３に示すように、制御装置２０は、主制御部５１と、表示部５２と、設定部５３と、記憶部５４と、出力部５５とを有する。
主制御部５１は、ＣＰＵを有し、基板処理システム１００を構成する各構成部の制御を実行する。各構成部は、処理モジュール（ＰＭ）１～４、真空搬送室５、真空搬送装置１２、ロードロック室６、大気搬送装置１６、ゲートバルブＧ、Ｇ１、Ｇ２等であり、処理モジュール（ＰＭ）では、ガス供給部４１、排気機構３５、ヒータ３３等が個別的に制御される。また、真空搬送室５においては、真空排気系の制御が行われる。
記憶部５４は、制御に必要なデータが格納されたハードディスク等の記憶媒体を内蔵している。また、制御に必要なデータが格納された可搬性の記憶媒体をセット可能となっている。記憶媒体には、例えば基板処理システム１００での処理を実行するためのプロセスレシピや、その他の制御データが格納されている。記憶媒体には、処理モジュール（ＰＭ）１～４に対応して複数のプロセスレシピが格納されている。プロセスレシピは各処理モジュール（ＰＭ）に対して複数あってもよい。
プロセスレシピには、種々のプロセスパラメータが設定されているが、本実施形態では、プロセスパラメータとしてのステップ時間に対するオフセット時間の設定に特徴がある。オフセット時間は、ウエハＷの処理枚数または処理枚数に相当するパラメータに対応する関数であり、プロセスレシピに最初に設定されたステップ時間に加えられることによりステップ時間を調整する。すなわち、制御装置２０は、プロセスレシピに最初に設定されたステップ時間に対し、オフセット時間を設定する機能（ステップ時間にオフセット時間を加える機能）を有する。プロセスレシピのステップ時間は、処理モジュール（ＰＭ）での処理を行うためのステップの時間であり、典型的には、目的の処理を行うための処理時間、例えば、成膜処理の場合は、成膜時間である。オフセット時間については後で詳細に説明する。
設定部５３は、処理のために必要な設定を行うためのものであり、必要な情報を入力することにより各種設定を行う。設定部５３としてはキーボード等の入力機器を用いることができる。表示部５２がタッチパネルディスプレイのときは、表示部５２が設定部５３としても機能する。
表示部５２には、基板処理システム１００の処理に必要な情報を有する複数の画面が表示されるようになっている。例えば、基板処理システム１００の特定の操作を行うための複数の操作画面が表示されるようになっている。表示部５２はタッチパネルディスプレイであってもよい。表示部５２に表示される操作画面では各種設定を行うことができるようになっている。すなわち、表示部５２に操作画面を表示した状態で、設定部５３により種々の設定を行うことができる。表示部５２がタッチパネルディスプレイのときは、これらの操作画面自体が設定部５３として機能する。
操作画面としては、上述したステップ時間に加えられるオフセット時間を設定可能なオフセット時間設定画面が含まれていてもよい。
＜オフセット時間＞
次に、オフセット時間について詳細に説明する。
基板処理システム１００においては、上述したように、処理モジュール（ＰＭ）１～４で複数のウエハＷが繰り返し処理されるが、ウエハＷの処理枚数が増加していくに従って、チャンバ３１内の状態が変化する。このため、プロセスレシピに設定されているプロセスパラメータを初期の状態のままにしていると、所望の処理が行えない場合が生じる。特に、処理モジュール（ＰＭ）１～４での処理が成膜処理、例えばＣＶＤ成膜処理の際には、ウエハＷの処理枚数が増加すると、チャンバ３１の内壁に付着する反応生成物が増加する。このため、ウエハＷの処理枚数が増加した際にはチャンバ３１内の状態が初期の状態と大きく変化している場合があり、所望の処理が行い難くなる。
そこで、本実施形態では、制御装置２０は、プロセスレシピにおいて、最初に設定されたステップ時間（処理時間）に対し、ウエハＷの処理枚数または処理枚数に相当するパラメータに対応する関数であるオフセット時間を設定する機能（ステップ時間にオフセット時間を加える機能）を有する。このようなオフセット時間の設定は処理に先立って行われ、オフセット時間を設定した後に処理が実施される。
本実施形態の場合は、処理モジュール（ＰＭ）として成膜装置を例示しているが、成膜装置の場合は、処理枚数に相当するパラメータとして累積膜厚を用いることができる。
このように、プロセスレシピのステップ時間にオフセット時間を加えることにより、ウエハＷの処理枚数が増加しても比較的容易に処理の最適化を行うことができる。従来は、成膜処理を行う処理モジュール（ＰＭ）において、載置台温度や高周波電力といったプロセスパラメータにオフセットをかけてウエハＷの枚数が多くなったことによるチャンバ状態の変化にともなう処理結果のずれを補正することは行われていた。しかし、このような温度やＲＦ電力等のパラメータの調整は多くのデータや試行錯誤が必要であり、スループットを低下させてしまう。また、プロセスレシピのステップ時間自体を変更することも、処理結果に基づいた厳密な調整が必要であり、やはりスループットが低下してしまう。これに対し、プロセスレシピのステップ時間に対し処理枚数（または累積膜厚）に対応する関数であるオフセット時間を設定することにより、プロセスレシピ自体に変更を加えることがないため、比較的容易にかつ柔軟に処理の最適化を図り、処理結果の変動を抑制することができる。
オフセット時間は、ウエハＷの処理枚数または処理枚数に対応したパラメータの２次関数であることが好ましい。この場合は、ウエハＷの処理枚数または処理枚数に対応したパラメータ（例えば、成膜の場合は累積膜厚）をｘとしたとき、オフセット時間ｙは、ｙ＝ａｘ２＋ｂｘ＋ｃと表すことができる（ａ，ｂ，ｃは定数）。
オフセット時間は、処理モジュール（ＰＭ）ごとに一つ用意しておき、設定部５３により、オフセット時間の適用の有無を設定するようにすることができる。
また、表示部５２に表示される操作画面として、オフセット時間設定画面を設けて、オフセット時間設定画面でオフセット時間を設定するようにしてもよい。具体的には、オフセット時間設定画面で２次関数ｙ＝ａｘ２＋ｂｘ＋ｃのａ，ｂ，ｃを設定するようにする。これにより、オフセット時間を任意に設定することができる。このため、処理に応じてステップ時間を柔軟に調整することができる。
オフセット時間設定画面としては、オフセット時間を、ウエハＷの処理枚数（または累積膜厚）に応じて設定できるものとすることができる。また、オフセット時間を、各処理モジュールで用いられるプロセスレシピごとに設定できるものとすることもできる。
図４は、このようなオフセット時間設定画面の一例を示す図である。図４のオフセット時間設定画面６０は、処理モジュール（ＰＭ）１でＴｉ膜の成膜を行う際のプロセスレシピについてのものを例示している。オフセット時間設定画面６０の左上部分には、オフセット時間を設定する処理モジュールの情報を表示するステータス表示部６１が存在する。
オフセット時間設定画面６０には、設定のためのテーブル６２が表示されている。このテーブル６２は、オフセット時間設定をウエハＷの処理枚数または累積膜厚によって切り替え可能となっている。図４では、テーブル６２は、ウエハＷの枚数によってオフセット時間設定を切り替えるように「枚数」が表示され、枚数の段階ごとに２次関数ｙ＝ａｘ２＋ｂｘ＋ｃで表されるオフセット時間の２次係数ａ、１次係数ｂ、および定数ｃを入力することができるようになっている。具体的には、ウエハの処理枚数が１００枚までが第１段階であり、２００枚までが第２段階、３００枚までが第３段階、４００枚までが第４段階、４００枚超えが第５段階となっている。基板処理が成膜処理の場合、オフセット時間設定を切り替える変数として、ウエハＷの枚数の代わりに、ウエハＷの枚数に対応するパラメータとして累積膜厚を用いることができる。そのときはオフセット時間設定画面６０の左上部分にある「オフセット切替」と表示されたオフセット切替ボタン６３をタッチまたはクリックすることによりウエハ枚数表示から累積膜厚表示に切り替えることができる。ウエハ枚数表示のときは、オフセット切替ボタン６３に「枚数」という表示がされているが、オフセット切替ボタン６３をタッチまたはクリックすると、「膜厚」の表示に切り替わる。
オフセット時間設定画面６０の右上には、テーブル切替ボタン６４が存在している。テーブル切替ボタン６４には表示中のテーブルの番号が表示されるようになっており、テーブル切替ボタン６４に「表示中のテーブル」とラベリングされている。図４の例では、テーブル切替ボタン６４に処理モジュール（ＰＭ）１のプロセスレシピに対応する「テーブル１」が表示されている。テーブル切替ボタン６４をタッチまたはクリックすることにより、例えば、図５に示すような複数の処理モジュールの複数のプロセスレシピに対応する複数のテーブル番号の選択ボタンを有する選択画面が表示される。そして、いずれかの選択ボタンをタッチまたはクリックすることによりオフセット時間を設定するテーブル番号を選択できるようになっている。すなわち、複数のプロセスレシピのそれぞれに対応する複数のテーブルのうち、所望のテーブル番号のテーブルを選択してオフセット時間を設定することができる。
オフセット時間設定画面を用いて設定部５３によりオフセット時間の設定を行う際には、選択されたオフセット時間設定画面に対応するプロセスレシピが主制御部５１に呼び出される。そして、主制御部５１において、設定部５３の設定情報に基づいて、該当するプロセスレシピのステップ時間に、設定されたオフセット時間が加えられる。
図６は、図４のオフセット時間設定画面で設定された実際のオフセット時間を模式的に示す図であり、ｘ軸にウエハ枚数または累積膜厚をとり、ｙ軸にオフセット時間をとっている。図６において、（１）～（５）は図４の第１段階、第２段階、第３段階、第４段階、第５段階を示し、これら段階のそれぞれにｘの２次関数で表されるオフセット時間を設定している。オフセット時間は、第１段階ではｙ＝ａ１ｘ２＋ｂ１ｘ＋ｃ１、第２段階ではｙ＝ａ２ｘ２＋ｂ２ｘ＋ｃ２、第３段階ではｙ＝ａ３ｘ２＋ｂ３ｘ＋ｃ３、第４段階ではｙ＝ａ４ｘ２＋ｂ４ｘ＋ｃ４、第５段階ではｙ＝ａ５ｘ２＋ｂ５ｘ＋ｃ５となっている。また、図６の例では、オフセット時間の最小値および最大値を設定し、設定された関数が最小値未満または最大値超えとなった場合のリミッタとして機能するようにしている。最小値および最大値を設けるのは、過剰な成膜の抑制と最低限の成膜を確保するためである。ただし、最小値および最大値は設けなくてもよく、また、いずれか一方のみ設けてもよい。また、図６の例では、オフセット時間の設定が有効なウエハ枚数（累積膜厚）の最大値を規定している。
このように、ウエハ枚数や累積膜厚に応じてオフセット時間の関数を設定することにより、ステップ時間をきめ細かく調整することができ、処理がより最適化されて処理結果の変動をより抑制することができる。
また、他のプロセスレシピについても、同様にウエハ枚数や累積膜厚に応じてオフセット時間の関数を設定することができる。すなわち、ウエハ枚数や累積膜厚に応じたオフセット時間の関数の設定をプロセスレシピごとに行うことができる。このため、プロセスレシピごとに処理の最適化を図ることができる。
＜他の適用＞
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記実施形態では、主に処理としてＴｉ－ＴｉＮ膜処理のような成膜処理を行う場合を示したが、これに限るものではない。また、オフセット時間を適用するステップ時間として、主目的とする処理の時間（例えば、成膜処理の場合は成膜時間）の場合を示したが、これに限るものではない。さらに、オフセットされるパラメータとしては処理の時間に限られず、載置台の設定温度であってもよい。
さらに、図示した処理システムおよび処理モジュールはあくまで例示であり、複数の基板を連続して処理できるものであれば特に限定されない。
さらにまた、基板として半導体ウエハを用いた場合について示したが、半導体ウエハに限らず、ＬＣＤ（液晶ディスプレイ）用基板に代表されるＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
１～４；処理モジュール（ＰＭ）
５；真空搬送室
６；ロードロック室
８；大気搬送室 １２；真空搬送装置
１６；大気搬送装置
２０；制御装置
３１；チャンバ
３２；載置台
３３；ヒータ
３５；排気機構
３８；ガスシャワーヘッド
４１；ガス供給部
４３；高周波電源
１００；基板処理システム
Ｆ；フープ
Ｇ，Ｇ１，Ｇ２；ゲートバルブ
Ｗ；ウエハ（基板）

Claims (17)

  1. 複数の基板に対して処理を行う基板処理システムであって、
    基板に対して処理を行う処理モジュールと、
    前記処理モジュールに対し複数の基板を繰り返し搬送する搬送機構と、
    前記処理モジュールにおける基板の処理を制御する制御装置とを有し、
    前記制御装置は、前記処理を実行するための制御プログラムであるプロセスレシピに基づいて、前記処理を実行させるものであり、前記プロセスレシピのステップのステップ時間に対し、前記処理モジュールで処理した基板枚数に対応する関数、または処理した基板枚数に相当するパラメータに対応する関数であるオフセット時間を設定する機能を有し、
    前記関数は２次関数である、基板処理システム。
  2. 前記処理モジュールは、基板に対し成膜処理を行うものであり、前記処理した基板枚数に相当するパラメータは、累積膜厚である、請求項１に記載の基板処理システム。
  3. 前記制御装置は、処理に必要な情報が表示される表示部を有し、前記表示部には前記オフセット時間を設定するオフセット時間設定画面が表示され、前記オフセット時間設定画面で前記オフセット時間が設定される、請求項１または請求項２に記載の基板処理システム。
  4. 前記オフセット時間設定画面は、前記処理モジュールで処理した基板枚数ごと、または前記パラメータごとに、複数段階の前記オフセット時間を設定可能なテーブルを有する、請求項３に記載の基板処理システム。
  5. 前記制御装置は、前記プロセスレシピを複数有し、前記プロセスレシピのそれぞれに対して前記テーブルを有し、前記オフセット時間設定画面は、複数の前記プロセスレシピに対応した前記テーブルのいずれかを表示可能である、請求項４に記載の基板処理システム。
  6. 前記処理モジュールを複数有し、複数の前記プロセスレシピは、複数の前記処理モジュールのいずれかに対応する、請求項５に記載の基板処理システム。
  7. 前記制御装置は、前記オフセット時間の最小値、および／または最大値をリミッタとして設定する、請求項１から請求項６のいずれか一項に記載の基板処理システム。
  8. 処理を実行するための制御プログラムであるプロセスレシピに基づいて、処理モジュールにより複数の基板に対して処理を行う基板処理方法であって、
    前記プロセスレシピのステップのステップ時間に対し、前記処理モジュールで処理した基板枚数に対応する関数、または処理した基板枚数に相当するパラメータに対応する関数であるオフセット時間を設定することと、
    前記オフセット時間が設定されたプロセスレシピに基づいて前記処理モジュールに複数の基板を繰り返し搬送して基板に対して処理を行うことと、
    を有し、
    前記関数は２次関数である、基板処理方法。
  9. 前記処理モジュールは、基板に対し成膜処理を行うものであり、前記処理した基板枚数に相当するパラメータは、累積膜厚である、請求項８に記載の基板処理方法。
  10. 処理に必要な情報が表示される表示部に前記オフセット時間を設定するオフセット時間設定画面が表示され、前記オフセット時間設定画面で前記オフセット時間を設定する、請求項８または請求項９に記載の基板処理方法。
  11. 前記オフセット時間設定画面は、前記処理モジュールで処理した基板枚数ごと、または前記パラメータごとに、複数段階の前記オフセット時間を設定可能なテーブルを有する、請求項１０に記載の基板処理方法。
  12. 前記プロセスレシピが複数存在し、前記プロセスレシピのそれぞれに対して前記テーブルを有し、前記オフセット時間設定画面は、複数の前記プロセスレシピに対応した前記テーブルのいずれかを表示可能である、請求項１１に記載の基板処理方法。
  13. 前記処理モジュールを複数有し、複数の前記プロセスレシピは、複数の前記処理モジュールのいずれかに対応する、請求項１２に記載の基板処理方法。
  14. 前記オフセット時間の最小値、および／または最大値をリミッタとして設定する、請求項８から請求項１３のいずれか一項に記載の基板処理方法。
  15. 基板に対して処理を行う処理モジュールと、前記処理モジュールに対し複数の基板を繰り返し搬送する搬送機構とを有し、複数の基板に対して処理を行う基板処理システムの制御を行う制御装置であって、
    前記処理を実行するための制御プログラムであるプロセスレシピに基づいて、前記処理を実行させるものであり、前記プロセスレシピのステップのステップ時間に対し、前記処理モジュールで処理した基板枚数に対応する関数、または処理した基板枚数に相当するパラメータに対応する関数であるオフセット時間を設定する機能を有し、
    前記関数は２次関数である、制御装置。
  16. 処理に必要な情報が表示される表示部を有し、前記表示部には前記オフセット時間を設定するオフセット時間設定画面が表示され、前記オフセット時間設定画面で前記オフセット時間が設定される、請求項１５に記載の制御装置。
  17. 前記オフセット時間設定画面は、前記処理モジュールで処理した基板枚数ごと、または前記パラメータごとに、複数段階の前記オフセット時間を設定可能なテーブルを有する、請求項１６に記載の制御装置。
JP2020059692A 2020-03-30 2020-03-30 基板処理システム、基板処理方法、および制御装置 Active JP7399012B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020059692A JP7399012B2 (ja) 2020-03-30 2020-03-30 基板処理システム、基板処理方法、および制御装置
KR1020210035668A KR102605465B1 (ko) 2020-03-30 2021-03-19 기판 처리 시스템, 기판 처리 방법, 및 제어 장치
US17/208,445 US11823877B2 (en) 2020-03-30 2021-03-22 Substrate processing system, substrate processing method, and controller
CN202110308892.1A CN113471098B (zh) 2020-03-30 2021-03-23 基板处理***、基板处理方法以及控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020059692A JP7399012B2 (ja) 2020-03-30 2020-03-30 基板処理システム、基板処理方法、および制御装置

Publications (2)

Publication Number Publication Date
JP2021155829A JP2021155829A (ja) 2021-10-07
JP7399012B2 true JP7399012B2 (ja) 2023-12-15

Family

ID=77856525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020059692A Active JP7399012B2 (ja) 2020-03-30 2020-03-30 基板処理システム、基板処理方法、および制御装置

Country Status (4)

Country Link
US (1) US11823877B2 (ja)
JP (1) JP7399012B2 (ja)
KR (1) KR102605465B1 (ja)
CN (1) CN113471098B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295179A (ja) 2005-04-13 2006-10-26 Asm Japan Kk レシピ制御オペレーションの方法
JP2010171336A (ja) 2009-01-26 2010-08-05 Fujitsu Semiconductor Ltd 半導体製造装置及び半導体素子の製造方法
JP2019218626A (ja) 2018-06-21 2019-12-26 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、記憶媒体、基板処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982402B2 (ja) 2002-02-28 2007-09-26 東京エレクトロン株式会社 処理装置及び処理方法
JP2003318172A (ja) * 2002-04-19 2003-11-07 Tokyo Electron Ltd 成膜方法、成膜処理時間補正式の導出方法、成膜装置、およびプログラム
JP4477982B2 (ja) * 2004-10-08 2010-06-09 東京エレクトロン株式会社 クラスタツールの処理システム及び滞在時間監視プログラム
JP5192122B2 (ja) * 2005-01-19 2013-05-08 東京エレクトロン株式会社 基板処理装置の検査方法及び検査プログラム
JP4448082B2 (ja) * 2005-10-31 2010-04-07 大日本スクリーン製造株式会社 基板処理装置
KR101107170B1 (ko) * 2010-05-04 2012-01-25 삼성모바일디스플레이주식회사 스퍼터링 시스템 및 스퍼터링 방법
JP5712741B2 (ja) * 2011-03-31 2015-05-07 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP6301083B2 (ja) * 2012-09-12 2018-03-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、及びレシピの作成方法
JP6420609B2 (ja) * 2013-11-21 2018-11-07 株式会社Ｓｃｒｅｅｎホールディングス 基板搬送方法および基板処理装置
JP6756540B2 (ja) 2016-08-08 2020-09-16 株式会社荏原製作所 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体
JP6881010B2 (ja) * 2017-05-11 2021-06-02 東京エレクトロン株式会社 真空処理装置
JP7109287B2 (ja) * 2018-07-09 2022-07-29 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295179A (ja) 2005-04-13 2006-10-26 Asm Japan Kk レシピ制御オペレーションの方法
JP2010171336A (ja) 2009-01-26 2010-08-05 Fujitsu Semiconductor Ltd 半導体製造装置及び半導体素子の製造方法
JP2019218626A (ja) 2018-06-21 2019-12-26 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、記憶媒体、基板処理方法

Also Published As

Publication number Publication date
US11823877B2 (en) 2023-11-21
KR102605465B1 (ko) 2023-11-24
KR20210122104A (ko) 2021-10-08
CN113471098B (zh) 2024-01-26
JP2021155829A (ja) 2021-10-07
US20210305029A1 (en) 2021-09-30
CN113471098A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
KR100887445B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP5712741B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
KR101170356B1 (ko) 기판 처리 시스템 및 기판 반송 방법
JP2009062604A (ja) 真空処理システムおよび基板搬送方法
US20050257747A1 (en) Worktable device, film formation apparatus, and film formation method for semiconductor process
TWI496230B (zh) A substrate processing apparatus, and a substrate processing apparatus
JP6105436B2 (ja) 基板処理システム
JP2020002452A (ja) 選択的に膜を形成する方法およびシステム
JP7399012B2 (ja) 基板処理システム、基板処理方法、および制御装置
TWI457975B (zh) A control device for a substrate processing device, and a control program for a substrate processing device
TWI409850B (zh) A control device for a substrate processing apparatus, and a control method thereof
JP5571122B2 (ja) 基板処理装置および基板処理装置の制御方法
JP2001257164A (ja) 基板処理装置、基板処理方法及び圧力制御方法
JP6363929B2 (ja) 処理装置および処理方法
JP2003077863A (ja) Ｃｖｄ成膜方法
WO2018179496A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102151323B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 기록된 프로그램
WO2017056149A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2018055699A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20240105485A1 (en) Susceptor transfer for process chamber
JP7493362B2 (ja) 基板の処理方法及び基板処理装置
WO2020213506A1 (ja) 基板処理装置、基板処理システム及び基板処理方法
JP4625783B2 (ja) 基板ステージ及び基板処理装置
JP2000306903A (ja) 基板処理装置
JP2018085399A (ja) 成膜装置および成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231205

R150 Certificate of patent or registration of utility model

Ref document number: 7399012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150