JP7398162B2 - テスト対象モジュールのテスト回路、方法及び装置 - Google Patents

テスト対象モジュールのテスト回路、方法及び装置 Download PDF

Info

Publication number
JP7398162B2
JP7398162B2 JP2022557732A JP2022557732A JP7398162B2 JP 7398162 B2 JP7398162 B2 JP 7398162B2 JP 2022557732 A JP2022557732 A JP 2022557732A JP 2022557732 A JP2022557732 A JP 2022557732A JP 7398162 B2 JP7398162 B2 JP 7398162B2
Authority
JP
Japan
Prior art keywords
test
module
test data
data
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022557732A
Other languages
English (en)
Other versions
JP2023527631A (ja
Inventor
リー、ジン
チョウ、イー
ジャン、ルーヤン
リー、ウェンシン
Original Assignee
地平▲線▼征程（杭州）人工智能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 地平▲線▼征程（杭州）人工智能科技有限公司 filed Critical 地平▲線▼征程（杭州）人工智能科技有限公司
Publication of JP2023527631A publication Critical patent/JP2023527631A/ja
Application granted granted Critical
Publication of JP7398162B2 publication Critical patent/JP7398162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

関連出願の相互参照
本開示は、２０２１年４月３０日に中国国家知的財産局に提出された、出願番号が２０２１１０４８７７０４．６であり、発明名称が「テスト対象モジュールのテスト回路、方法及び装置」である中国特許出願の優先権を主張し、その内容の全てが参照により本開示に組み込まれる。
本開示は、テスト技術分野に関し、特に、テスト対象モジュールのテスト回路、方法及び装置に関する。
多くの場合、モジュールのテストを行う必要があり、例えば、画像処理分野において、画像パス（Ｉｍａｇｅ ｐａｔｈ）、画像信号処理（Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ、ＩＳＰ）ユニットなどのテストをテスト回路で実現する必要がある。
なお、技術の継続的な進歩に伴い、画像処理分野では、マルチパスに対して処理を行うという利用需要が存在するが、従来のテスト回路は、シングルパスのテストにしか適用されず、このような利用需要に応えることができなかった。
上記技術的問題を解決するために、本開示が創作された。本開示の実施例は、テスト対象モジュールのテスト回路、方法及び装置を提供する。具体的には、以下の技術的解決手段を開示する。
本開示の実施例の一態様によれば、かかるテスト対象モジュールのテスト回路は、テストデータ発生モジュールと、機能安全モジュールと、を含み、
前記テストデータ発生モジュールは、前記機能安全モジュールとそれぞれ電気的に接続される複数のテストデータ発生ユニットを含み、
各前記テストデータ発生ユニットは、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、前記データ類型と一致するテストデータを生成し、
前記機能安全モジュールは、前記テスト対象モジュールと電気的に接続され、前記テストデータに対して検査演算処理を行って第１の処理結果を得、前記テストデータに対して検査演算処理及びフォールトインジェクション処理を行って第２の処理結果を得、
前記テスト対象モジュールは、前記テストデータ、前記第１の処理結果及び前記第２の処理結果に基づいて、テスト結果を生成する。
また、本開示の実施例の別の態様によれば、かかるテスト対象モジュールのテスト方法は、上記テスト対象モジュールのテスト回路に適用され、この方法は、
前記テスト回路における各テストデータ発生ユニットを呼び出し、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、前記データ類型と一致するテストデータを生成するステップと、
前記テストデータに対して検査演算処理を行って第１の処理結果を得るステップと、
前記テストデータに対して検査演算処理及びフォールトインジェクション処理を行って第２の処理結果を得るステップと、
前記テストデータ、前記第１の処理結果及び前記第２の処理結果に基づいて、前記テスト対象モジュールのテスト結果を生成するステップと、を含む。
また、本開示の実施例のさらに別の態様によれば、かかるテスト対象モジュールのテスト装置は、上記テスト対象モジュールのテスト回路に適用され、この装置は、
前記テスト回路における各テストデータ発生ユニットを呼び出し、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、前記データ類型と一致するテストデータを生成するための第１の生成モジュールと、
前記第１の生成モジュールが生成した前記テストデータに対して検査演算処理を行って第１の処理結果を得るための第１の処理モジュールと、
前記第１の生成モジュールが生成した前記テストデータに対して検査演算処理及びフォールトインジェクション処理を行って第２の処理結果を得るための第２の処理モジュールと、
前記第１の生成モジュールが生成した前記テストデータ、前記第１の処理モジュールが得た前記第１の処理結果及び前記第２の処理モジュールが得た前記第２の処理結果に基づいて、前記テスト対象モジュールのテスト結果を生成するための第２の生成モジュールと、を含む。
また、本開示の実施例のさらに別の態様によれば、かかるコンピュータ読み取り可能な記憶媒体は、コンピュータプログラム命令を記憶し、前記コンピュータプログラム命令が実行されると、上記テスト対象モジュールのテスト方法を実現することができる。
また、本開示の実施例のさらに別の態様によれば、かかる電子機器は、プロセッサと、前記プロセッサにより実行可能な命令を記憶するためのメモリと、を含み、
前記プロセッサは、前記メモリから前記実行可能な命令を読み取り、前記命令を実行して、上記テスト対象モジュールのテスト方法を実現する。
本開示の上記実施例に係るテスト対象モジュールのテスト回路、方法、装置、コンピュータ読み取り可能な記憶媒体及び電子機器によれば、テストデータ発生モジュールにおける各テストデータ発生ユニットは、いずれもデータ発生チャネルとなることができ、各データ発生チャネルは、いずれも相応のテストデータを機能安全モジュールに提供することができ、機能安全モジュールは、これらのテストデータに基づいて機能安全関連処理を行い、テストデータと、処理によって得られた第１の処理結果及び第２の処理結果と、をテスト対象モジュールに提供することにより、これらに基づいてテスト対象モジュールのテストが実現することができる。これから分かるように、本開示の実施例では、複数のテストデータ発生ユニットを設け、複数のテストデータ発生ユニットと機能安全モジュールとを組み合わせて使用することにより、マルチテストを実現することができ、それによりマルチパスに対して処理を行うという利用需要に応えることができる。
本開示の上記及び他の目的、特徴、及び優位性は、図面と結び付けて本開示の実施例をより詳細に説明することから、より明らかになる。図面は、本開示の実施例へのさらなる理解を提供し、明細書の一部として、本開示の実施例とともに本開示を解釈し、本開示を制限するものではない。図面では、同じ参照番号は、通常、同じ部材又はステップを示す。
本開示の例示的な一実施例に係るテスト対象モジュールのテスト回路の構造を示す図である。 本開示の別の例示的な実施例に係るテスト対象モジュールのテスト回路の構造を示す図である。 本開示の例示的な一実施例に係るテスト対象モジュールのテスト方法のフローを示す図である。 本開示の例示的な一実施例に係るテスト対象モジュールのテスト装置の構造を示す図である。 本開示の例示的な一実施例に係る電子機器の構造図である。
以下、本開示の例示的な実施例を、図面を参照して詳細に説明する。明らかに、説明される実施例は、本開示の実施例の一部に過ぎず、本開示のすべての実施例ではなく、本開示は、本明細書で説明される例示的な実施例に制限されないことを理解されたい。
これらの実施例に記載される部材及びステップの相対的なレイアウト、数式表現及び数値は、別の具体的に説明がない限り、本開示の範囲を制限しないことに留意されたい。
本開示の実施例における「第１」、「第２」などの用語は、単に異なるステップ、機器、又はモジュールなどを区別し、いかなる特定の技術的意味も示すものではなく、それらの間の必然的で論理的な順序を示すものでもないことを当業者は理解し得る。
本開示の実施例では、「複数」は、２つ又は２つ以上を指してよく、「少なくとも１つ」は、１つ、２つ、又は２つ以上を指してよいことをさらに理解されたい。
本開示の実施例で言及されるいずれか１つの部材、データ、又は構造は、明示的に限定されないか、又は文脈からの逆の示唆が与えられない場合、一般的に１つ又は複数と理解され得ることをさらに理解されたい。
また、本開示における「及び／又は」という用語は、単に関連対象を説明する関連関係であり、３つの関係が存在し得ることを示し、例えば、Ａ及び／又はＢは、Ａのみが存在する場合、ＡとＢとの両方が存在する場合、Ｂのみが存在する場合という３つの場合を示すことができる。また、本開示において「／」という符号は、一般に前後の関連対象が「又は」の関係であることを示す。
本開示の各実施例に対する説明は、各実施例の間の相違点に重点を置き、それらの同じ又は類似のものは、互いに参照することができ、簡潔化のために、一々説明しないことをさらに理解されたい。
しかも、図面に示される各部分の寸法は、説明の便宜上、実際の比例関係で描かれるものではないことを理解されたい。
以下、少なくとも１つの例示的な実施例についての説明は、実際に単なる説明的なものであり、本開示及びその利用、又は使用へのいかなる制限とするものではない。
当業者が熟知している技術、方法、及び機器については、詳細に検討しないことがあるが、適切な場合に、前記技術、方法、及び機器は、本明細書の一部と見なされるべきである。
以下の図面において、同様の番号及びアルファベットは、類似の項目を示し、したがって、ある項目が一度１つの図面において定義されると、それ以降の図面においてそれをさらに検討する必要がない。
本開示の実施例は、多くの他の汎用又は専用のコンピューティングシステム環境又はデプロイとともに動作し得る、端末機器、コンピュータシステム、サーバなどの電子機器に適用され得る。なお、電子機器は、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ、ＳＯＣ）を含み得、ＳＯＣは、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）、各種の他の類型のプロセッサ、各種のデータ処理パス、メモリなどを含み得、ＳＯＣではオペレーティングシステムが動作され得、本開示の実施例は、具体的に、ＳＯＣ内部に適用され得、例えば車載ＳＯＣ内部に適用され得る。端末機器、コンピュータシステム、サーバなどの電子機器とともに使用することに適した周知の端末機器、コンピューティングシステム、環境及び／又はデプロイの例としては、自動車チップを含む機器又はシステム、パーソナルコンピュータシステム、サーバコンピュータシステム、シンクライアント、シッククライアント、ハンドヘルド又はラップトップ機器、マイクロプロセッサに基づくシステム、セットトップボックス、プログラム可能な家庭用電化製品、ウェブパーソナルコンピュータ、小型コンピュータシステム、大型コンピュータシステム、及び上記のいかなるシステムを含む分散クラウドコンピューティング技術環境などを含むが、こられに限定されない。
ここで、端末機器、コンピュータシステム、サーバなどの電子機器は、コンピュータシステムにより実行可能な命令（例えば、プログラムモジュール）の一般的な文脈で説明され得る。通常、プログラムモジュールは、ルーチン、プログラム、オブジェクトプログラム、コンポーネント、論理、データ構造などを含み得、これらは、特定のタスクを実行するか、又は特定の抽象データ類型を実現する。コンピュータシステム／サーバは、分散クラウドコンピューティング環境において実施され得、分散クラウドコンピューティング環境において、タスクが通信ネットワークを介してリンクされたリモート処理機器により実行される。分散クラウドコンピューティング環境において、プログラムモジュールは、記憶機器を含むローカル又はリモートコンピューティングシステム記憶媒体上に位置し得る。
（出願の概要）
画像処理分野では、常に画像パス、ＩＳＰユニットなどのテスト対象モジュールのテストをテスト回路で実現する必要があり、従来のテスト手段では、一般にカラーテストデータストリーム又は静的グレースケールテストデータストリームをシングルパス形態でテスト対象モジュールに出力し、しかしながら、この手段においては、シングルパスのテストのみを実現することができ、マルチパスのテストは実現することができないので、マルチパスに対して処理を行うというユーザの利用需要に応えることができなかった。
（例示的なシステム）
上記出願の概要で言及された従来のテスト手段がマルチパスに対して処理を行うというユーザの利用需要に応えることができなかったという問題を解決するために、テスト対象モジュールに対して本開示の実施例に係るテスト対象モジュールのテスト回路を設置することができ、テスト対象モジュールのテスト回路は、テスト対象モジュールと電気的に接続することができ、ハードウェアの初期化が完了した後、テスト対象モジュールのテスト回路が自動的に動作してマルチパスのテストを実現することができ、それによりマルチパスに対して処理を行うというユーザの利用需要に応えることができる。
（例示的な回路）
図１は、本開示の例示的な一実施例に係るテスト対象モジュール１００のテスト回路の構造を示す図である。図１に示すように、テスト対象モジュール１００のテスト回路は、テストデータ発生モジュール１１と、機能安全モジュール１２と、を含む。
そのうち、テストデータ発生モジュール１１は、それぞれ機能安全モジュール１２に電気的に接続される複数のテストデータ発生ユニット１１１を含む。
各テストデータ発生ユニット１１１は、当該テストデータ発生ユニット１１１がサポートするデータ類型と一致する原データに基づいて、データ類型と一致するテストデータを生成する。
機能安全モジュール１２は、テスト対象モジュール１００と電気的に接続され、テストデータに対して検査演算処理を行って第１の処理結果を得、前記テストデータに対して検査演算処理及びフォールトインジェクション（即ち、Ｆａｕｌｔ ｉｎｊｅｃｔｉｏｎ）処理を行って第２の処理結果を得る。
テスト対象モジュール１００は、テストデータ、第１の処理結果及び第２の処理結果に基づいて、テスト結果を生成する。
例えば、テストデータ発生モジュール１１におけるテストデータ発生ユニット１１１の数は、２つ、３つ、４つ、又は４つ以上であることができる。また、異なるテストデータ発生ユニット１１１がサポートするデータ類型は、同じであってもよく、異なってもよく、例えば、２つ又は２つ以上のテストデータ発生ユニット１１１がサポートするデータ類型は、いずれもＹＵＶであり、前記ＹＵＶは、カラーコーディング形態と理解され得、「Ｙ」は、輝度（Ｌｕｍｉｎａｎｃｅ又はＬｕｍａ）、即ち、グレースケール値を示し、「Ｕ」及び「Ｖ」は、色度（Ｃｈｒｏｍｉｎａｎｃｅ又はＣｈｒｏｍａ）を示し、映像の色彩及び彩度を説明する役割を果たし、画素の色を指定する。また、例えば、あるテストデータ発生ユニット１１１がサポートするデータ類型は、ＹＵＶ型であり、他のテストデータ発生ユニット１１１がサポートするデータ類型は、Ｒａｗ（未加工を意味する）型であり、及び／又は、異なるテストデータ発生ユニット１１１に対応する原データは、同じであってもよく、異なってもよい。
また、テスト対象モジュール１００は、自動車人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）チップにおいてテストが必要である、例えば画像パス、ＩＳＰユニット、又は他の後段処理モジュールなどのようなモジュールであることができる。
いずれか１つのテストデータ発生ユニット１１１は、設定されたデータ生成ロジックに従って、自身がサポートするデータ類型と一致する原データを生成し、生成された原データに基づいて、自身がサポートするデータ類型と一致するテストデータを生成することができる。ここで、異なるテストデータ発生ユニット１１１が生成したテストデータは異なってよい。
なお、本開示の実施例に係るテストデータは、いずれもカメラ露光データをシミュレーションするための画像データである。また、機能安全モジュール１２がテスト対象モジュール１００と電気的に接続されることは、機能安全モジュール１２が、テスト回路の一部としてテスト対象モジュール１００と接続され、テストデータに対して検査演算処理及びフォールトインジェクション処理などの動作を行うが、テスト対象モジュール１００は、テスト回路の構成要素でないと理解することができる。テスト対象モジュール１００は、テスト対象部材としてテスト回路と接続することができる。
テストデータ発生ユニット１１１は、テストデータを生成した後、その自身と機能安全モジュール１２との電気的な接続により、生成されたテストデータを機能安全モジュール１２に提供することができる。それに応じて、機能安全モジュール１２は、取得したテストデータに基づいて、機能安全関連処理を行うことができる。例えば、取得したテストデータに対して検査演算処理を行って第１の処理結果を得、取得したテストデータに対して検査演算処理及びフォールトインジェクション処理を行って第２の処理結果を得る。
選択的に、機能安全モジュール１２は、取得したテストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行って第１の処理結果を得ることができる。例えば、機能安全モジュール１２は、取得したテストデータに対して、予め設定された巡回冗長検査（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ、ＣＲＣ）多項式に従ってＣＲＣ演算を行って相応のＣＲＣ数値を得、得たＣＲＣ数値を第１の処理結果とすることができる。
また、例えば、機能安全モジュール１２は、パリティ（Ｐａｒｉｔｙ）保護アルゴリズムに従って、取得したテストデータ中の８ｂｉｔ又は１６ｂｉｔデータ毎に１ｂｉｔの保護ビットを生成し、この１ｂｉｔの保護ビットを前記第１の処理結果とすることもできる。
以下、理解の便宜上、予め設定された検査アルゴリズムがＣＲＣアルゴリズムのみを含む場合を例として説明する。
選択的に、機能安全モジュール１２は、取得したテストデータに基づいて、検査演算処理及びフォールトインジェクション処理を行って第２の処理結果を得るとき、検査演算処理をフォールトインジェクション処理に先立って実行してもよく、フォールトインジェクション処理の後に実行してもよいが、本実施例では、当該処理の実行順序を限定しない。
第１の処理結果及び第２の処理結果を得た後、機能安全モジュール１２は、自身とテスト対象モジュール１００との電気的な接続に基づいて、取得したテストデータと第１の処理結果と第２の処理結果とを一括してテスト対象モジュール１００に提供することで、テスト対象モジュール１００がこれらに基づいてテスト結果を生成するようにする。ここで、テスト結果は、機能安全モジュール１２により提供されたテストデータに対応するテストデータ発生ユニット１１１を用いてテストを行うときに、テスト対象モジュール１００のテストが合格であるかを表現するためのものである。これは、テスト対象モジュール１００のシングルパスのテストの実現に相当し、テストデータ発生モジュール１１におけるテストデータ発生ユニット１１１の数が複数であるため、当該複数のテストデータ発生ユニット１１１に基づいて、テスト対象モジュール１００のマルチパスのテストを実現することができる。
本開示の実施例に係るテスト対象モジュール１００のテスト回路において、テストデータ発生モジュール１１における各テストデータ発生ユニット１１１は、いずれもデータ発生チャネルとして機能することができ、各データ発生チャネルは、相応のテストデータを機能安全モジュール１２に提供することができ、それにより機能安全モジュール１２は、これに基づいて機能安全関連処理を行い、データ発生チャネルにより提供されたテストデータと、処理して得られた第１の処理結果及び第２の処理結果とをテスト対象モジュール１００に提供することで、テスト対象モジュール１００のテストを実現することができる。これから分かるように、本実施例では、複数のテストデータ発生ユニット１１１を設置し、複数のテストデータ発生ユニット１１１と機能安全モジュール１２とを組み合わせて使用することで、マルチテストを実現することができ、それによりマルチパスに対して処理を行うというユーザの利用需要に応えることができる。
選択的な一例では、機能安全モジュール１２は、テストデータに対してフォールトインジェクション処理を行い、フォールトインジェクション処理済みのテストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行って第２の処理結果を得る。
あるいは、機能安全モジュール１２は、テストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行い、得られた検査演算処理結果に対してフォールトインジェクション処理を行って第２の処理結果を得る。
あるいは、機能安全モジュール１２は、予め設定された検査アルゴリズムのアルゴリズム引数に対してフォールトインジェクション処理を行い、テストデータに対して、アルゴリズム引数に対するフォールトインジェクション処理済みの予め設定された検査アルゴリズムに従って検査演算処理を行って第２の処理結果を得る。
なお、本開示の実施例では、３つの方式により第２の処理結果を得ることができ、以下、これら３つの方式についてそれぞれ例を挙げて説明する。
（第１の方式）
機能安全モジュール１２は、いずれか１つのテストデータ発生ユニット１１１からのテストデータを取得した後、取得したテストデータに対して、予め設定されたフォールトインジェクション形態に従ってフォールトインジェクション処理を行うことができる。例えば、取得したテストデータにおける少なくとも１つの文字を他の文字に修正して、フォールトインジェクション処理済みのテストデータを得る。次に、機能安全モジュール１２は、フォールトインジェクション処理済みのテストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行うことができ、例えば、機能安全モジュール１２は、フォールトインジェクション処理済みのテストデータに対して、予め設定されたＣＲＣ多項式に従ってＣＲＣ演算を行って相応のＣＲＣ数値を得ることができ、得られたＣＲＣ数値を第２の処理結果とすることができる。
（第２の方式）
機能安全モジュール１２は、いずれか１つのテストデータ発生ユニット１１１からのテストデータを取得した後、取得したテストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行うことができる。例えば、機能安全モジュール１２は、フォールトインジェクション処済みのテストデータに対して、予め設定されたＣＲＣ多項式に従ってＣＲＣ演算を行って相応のＣＲＣ数値を得ることができ、得られたＣＲＣ数値を検査演算処理結果とすることができる。次に、機能安全モジュール１２は、得られた検査演算処理結果に対して、予め設定されたフォールトインジェクション形態に従ってフォールトインジェクション処理を行うことができ、例えば、得られた検査演算処理結果における少なくとも１つの文字を他の文字に修正して、フォールトインジェクション処理済みの検査演算処理結果を得ることができ、フォールトインジェクション処理済みの検査演算処理結果を第２の処理結果とすることができる。
（第３の方式）
機能安全モジュール１２は、いずれか１つのテストデータ発生ユニット１１１からのテストデータを取得した後、予め設定された検査アルゴリズムのアルゴリズム引数に対してフォールトインジェクション処理を行うことができる。例えば、予め設定された検査アルゴリズムがＣＲＣアルゴリズムである場合、ＣＲＣアルゴリズムを用いるとき、一般に、伝送対象データの後に特定ビットの冗長ビットを追加する必要があるため、当該特定ビットの数値をＣＲＣアルゴリズムのアルゴリズム引数とすることができる。そうすると、特定のビットを他のビットに修正して、アルゴリズム引数に対するフォールトインジェクション処理済みの予め設定された検査アルゴリズムを得ることができる。
また、例えば、ＣＲＣアルゴリズムに係るＣＲＣ多項式には、複数の数値が存在することができ、これらの数値をＣＲＣアルゴリズムのアルゴリズム引数とすることもでき、そうすると、これらの数値の少なくとも一部を他の数値に修正することで、アルゴリズム引数に対するフォールトインジェクション処理済みの予め設定された検査アルゴリズムを得ることができる。次に、機能安全モジュール１２は、取得したテストデータに対して、アルゴリズム引数に対するフォールトインジェクション処理済みの予め設定された検査アルゴリズムに従って検査演算処理を行うことができ、例えば、機能安全モジュール１２は、取得したテストデータに対して、数値の少なくとも一部が修正されたＣＲＣ多項式に従ってＣＲＣ演算を行って相応のＣＲＣ数値を得ることができ、得られたＣＲＣ値を第２の処理結果とすることができる。
これから分かるように、上記「第１の方式」では、テストデータに対して、まずはフォールトインジェクション処理を実行し、その後に検査演算処理を実行することで、非常に効率よくかつ確実に第２の処理結果を得ることができる。上記「第２の方式」では、テストデータに対して、まずは検査演算処理を実行し、その後にフォールトインジェクション処理を実行することで、非常に効率よくかつ確実に第２の処理結果を得ることができる。上記「第３の方式」では、まずは予め設定された検査アルゴリズムの計算部分にフォールトを導入し、続いてテストデータに対して検査演算処理を実行することで、非常に効率よくかつ確実に第２の処理結果を得ることができる。
選択的な一例では、図２に示すように、この回路は、メタデータ発生モジュール１３をさらに含み、メタデータ発生モジュール１３は、テスト対象モジュール１００と電気的に接続され、メタデータ発生モジュール１３は、テストデータ発生モジュール１１における１つのテストデータ発生ユニット１１１に対応する。
メタデータ発生モジュール１３は、それに対応するテストデータ発生ユニット１１１が生成したテストデータに対応するメタデータ（Ｍｅｔａ ｄａｔａ）を生成し、テスト対象モジュール１００は、テストデータ、第１の処理結果、第２の処理結果及びメタデータに基づいて、テスト結果を生成する。
なお、メタデータ発生モジュール１３がテストデータ発生モジュール１１における１つのテストデータ発生ユニット１１１に対応することは、メタデータ発生モジュール１３が生成したメタデータとこのテストデータ発生ユニット１１１が生成したテストデータとのシーケンスが同じであることを指し、メタデータ発生モジュール１３が生成したメタデータは、このテストデータ発生ユニット１１１が生成したメタデータに対するものであり、このように、メタデータ発生モジュール１３とこのテストデータ発生ユニット１１１とがバインディングされたとすることができる。
選択的に、メタデータのデータビット幅は、実際の状況に応じて、例えば４ｂｉｔや８ｂｉｔなどになることができる。また、メタデータの数値は、ランダムな値であってもよく、固定的な仕組みに基づいて生成されてもよい。
メタデータ発生モジュール１３は、自身とバインディングされたテストデータ発生ユニット１１１が生成したテストデータに対応するメタデータ（これは、実のメタデータをシミュレーションするために用いられる）を生成することができ、生成されたメタデータは、当該テストデータが修正されることがあるか否かを示すために用いることができる。
また、自身とテスト対象モジュール１００との電気的な接続により、生成されたメタデータをテスト対象モジュール１００に提供することができる。このように、テスト対象モジュール１００は、機能安全モジュール１２により提供されるテストデータと、第１の処理結果と、第２の処理結果と、メタデータ発生モジュール１３により提供されるメタデータと、を組合わせてテスト結果を生成することができる。
具体的には、上記「第３の方式」により第２の処理結果が得られた場合、テスト対象モジュール１００は、機能安全モジュール１２により提供されるテストデータに対して、予め設定されたＣＲＣ多項式に従ってＣＲＣ演算を行って、相応のＣＲＣ数値を得ることができる。得られたＣＲＣ値が機能安全モジュール１２により提供される第１の処理結果と同じ、得られたＣＲＣ値が機能安全モジュール１２により提供される第２の処理結果とは異なり、且つメタデータ発生モジュール１３により提供されるメタデータがテストデータが修正されていないことを示す場合、生成されたテスト結果は、メタデータ発生モジュール１３とバインディングされたテストデータ発生ユニット１１１を用いてテストを行うときにテスト対象モジュール１００のテストが合格であると表現することができる。そうでない場合、生成されたテストデータは、メタデータ発生モジュール１３とバインディングされたテストデータ発生ユニット１１１を用いてテストを行うときにテスト対象モジュール１００のテストが不合格であると表現することができる。
本開示の実施例では、メタデータ発生モジュール１３の設置により、メタデータ発生モジュール１３が生成したメタデータをテスト対象モジュール１００に提供することができ、このように、テスト結果を生成するときに、テストデータ、第１の処理結果及び第２の処理結果に加えて、メタデータを参照することができ、即ち、テスト結果を生成するときに参照可能なデータがより豊富になり、テスト結果の正確性及び確実性を向上させるに有利である。
選択的な一例では、図２に示すように、この回路は、機能安全モジュール１２と電気的に接続される付加データ発生モジュール１４をさらに含む。
付加データ発生モジュール１４は、テストデータに対応する付加データ（Ｅｍｂｅｄ ｌｉｎｅ ｄａｔａ）を生成し、機能安全モジュール１２は、さらに、付加データに対して検査演算処理を行って第３の処理結果を得、前記付加データに対して検査演算処理及びフォールトインジェクション処理を行って第４の処理結果を得る。
テスト対象モジュール１００は、さらに、テストデータ、第１の処理結果、第２の処理結果、付加データ、第３の処理結果及び第４の処理結果に基づいてテスト結果を生成する。
なお、上記のメタデータ発生モジュール１３とは異なり、付加データ発生モジュール１４は、テストデータ発生モジュール１１におけるあるテストデータ発生ユニット１１１にバインディングされずテストデータ発生モジュール１１における各テストデータ発生ユニット１１１に対して、いずれも相応の付加データの生成を行うことができる。ここで、付加データのライン数、各ラインにおける有効ドット数、出現位置などは、いずれも予め設定されることができる。付加データには、タグ（ＴＡＧ）が追加されることができ、ＴＡＧは、付加データにおいてどのデータが有効であり、どのデータが無効であるかを示すために用いられる。また、当該ＴＡＧは、パケットヘッダを認識するために用いられることもできる。
付加データ発生モジュール１４は、いずれか１つのテストデータ発生ユニット１１１が生成したテストデータに対応する付加データ（実の付加データをシミュレーションするために用いられる）を生成することができ、生成された付加データには、当該テストデータの歪みの関連情報、当該テストデータ生成時の自動車ＡＩチップの状態情報（例えば、温度情報、電圧情報）などが含まれることができる。また、自身と機能安全モジュール１２との間の電気的な接続により、生成された付加データを機能安全モジュール１２に提供することができる。
また、機能安全モジュール１２は、取得した付加データに基づいて、機能安全関連処理を行うことができ、例えば、取得した付加データに対して検査演算処理を行って第３の処理結果を得、取得した付加データに対して検査演算処理及びフォールトインジェクション処理を行って第４の処理結果を得る。具体的には、第３の処理結果及び第４の処理結果を得る方式は、上記実施例における第１の処理結果及び第２の処理結果を得る方式についての説明を参照すればよく、ここでその説明を省略する。
機能安全モジュール１２は、第３の処理結果及び第４の処理結果を得た後、自身とテスト対象モジュール１００との間の電気的な接続により、取得した付加データと第３の処理結果と第４の処理結果とを一括してテスト対象モジュール１００に提供することができる。このように、テスト対象モジュール１００は、機能安全モジュール１２により提供されるテストデータと、第１の処理結果と、第２の処理結果と、付加データと、第３の処理結果と、第４の処理結果と、を組み合わせてテスト結果を生成することができる。
具体的には、上記の「第３の方式」により第２の処理結果が得られ、類似の方式により第４の処理結果が得られる場合、テスト対象モジュール１００は、機能安全モジュール１２により提供されるテストデータに対して、予め設定されたＣＲＣ多項式に従ってＣＲＣ演算を行って、相応のＣＲＣ値を得ることができ、区別の便宜上、以下、当該ＣＲＣ値を第１のＣＲＣ値と呼ぶ。機能安全モジュール１２により提供される付加データに対して、予め設定されたＣＲＣ多項式に従ってＣＲＣ演算を行って、相応のＣＲＣ値を得、区別の便宜上、以下、それを第２のＣＲＣ値と呼ぶ。
前記第１のＣＲＣ数値が機能安全モジュール１２により提供される第１の処理結果と同じであり、第１のＣＲＣ数値が機能安全モジュール１２により提供される第２の処理結果と異なり、前記第２のＣＲＣ数値が機能安全モジュール１２により提供される第３の処理結果と同じであり、第２のＣＲＣ数値が機能安全モジュール１２により提供される第４の処理結果と異なると、生成されたテスト結果は、機能安全モジュール１２により提供される付加データに対応するテストデータ発生ユニット１１１を用いてテストするときにテスト対象モジュール１００のテストが合格であると表現することができ、そうでない場合、生成されたテストデータは、機能安全モジュール１２により提供される付加データに対応するテストデータ発生ユニット１１１を用いてテストを行うときにテスト対象モジュール１００のテストが不合格であると表現することができる。
本開示の実施例では、付加データ発生モジュール１４の設置により、付加データ発生モジュール１４が生成した付加データをテスト対象モジュール１００に提供することができ、このように、テスト結果を生成するときに、テストデータ、第１の処理結果及び第２の処理結果に加えて、付加データ、第３の処理結果及び第４の処理結果を参照することができ、即ち、テスト結果を生成する時に参照可能なデータがより豊富になり、このように、テスト結果の正確性及び確実性を向上させることに有利である。
選択的な一例では、図２に示すように、この回路は、コンフィギュレーションモジュール１５と、シーケンス信号発生モジュール１６と、をさらに含む。当該回路がメタデータ発生モジュール１３と付加データ発生モジュール１４とをさらに含むと、コンフィギュレーションモジュール１５には、テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６のそれぞれのコンフィギュレーション情報が記憶される。
そのうち、シーケンス信号発生モジュール１６は、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４のそれぞれのコンフィギュレーション情報に基づいて、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３、及び付加データ発生モジュール１４のそれぞれのシーケンス信号を生成する。
各テストデータ発生ユニット１１１、メタデータ発生モジュール１３、及び付加データ発生モジュール１４は、それぞれ、自身のシーケンス信号に基づいてデータを生成する。
ここで、コンフィギュレーションモジュール１５は、周辺機器用バス（ＡＰＢ Ｂｕｓ）１７を介して中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ，ＣＰＵ）に電気的に接続されることができ、ＣＰＵは、ＡＰＢ Ｂｕｓ１７を介してコンフィギュレーションモジュール１５に対してコンフィギュレーションを行うことにより、コンフィギュレーションモジュール１５にテストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６のそれぞれのコンフィギュレーション情報が記憶されるようにすることができる。
本開示の実施例では、コンフィギュレーションモジュール１５は、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６とそれぞれ電気的に接続され、これらの電気的な接続により、コンフィギュレーションモジュール１５が、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６のそれぞれに相応のコンフィギュレーション情報を提供することにより、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６は、取得した自身のコンフィギュレーション情報に基づいて自身をコンフィギュレーションすることができる。
例えば、コンフィグレーション処理により、メタデータ発生モジュール１３は、テストデータ発生モジュール１１におけるいずれか１つのテストデータ発生ユニット１１１にバインディングされることができ、付加データ発生モジュール１４が生成した付加データのライン数、出現位置（テストデータの先頭でもテストデータの末尾でもよい）などは、予め設定されることができ、付加データと対応するテストデータとのデータフォーマットは、異なってもよく、付加データにＴＡＧを追加するかは、予め設定されることができ、テストデータ発生モジュール１１における実際のテストに用いるテストデータ発生ユニット１１１は、予め選定されることができ、各テストデータ発生ユニット１１１が生成したテストデータ間での複数ラインの遅延及びその具体的な遅延値は、予め設定されることができる。コンフィグレーションが完了した後、イネーブル信号（Ｅｎａｂｌｅ信号）によりトリガするだけで、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６を、コンフィグレーションされた情報に応じて自動的に動作させることができる。
なお、シーケンス信号発生モジュール１６は、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４のそれぞれのコンフィグレーション情報を参照して、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４がいつデータの生成を行うかを決定することにより、テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４のそれぞれのシーケンス信号を生成することができる。
選択的に、シーケンス信号には、ＳＯＦ信号、ＥＯＦ信号、Ｈｓｙｎｃ信号及びＤａｔｅ Ｅｎａｂｌｅ信号のうちの少なくとも１種以上が含まれる。そのうち、ＳＯＦ信号は、テストデータの開始を示す信号であり、ＥＯＦ信号は、テストデータの終了を示す信号であり、Ｈｓｙｎｃ信号は、ライン同期信号であり、Ｄａｔｅ Ｅｎａｂｌｅ信号は、ラインデータの有効信号である。
また、付加データ発生モジュール１４のシーケンス信号は、ラインシーケンス信号を含み得、このラインシーケンス信号は、ラインブランキング（ラインｂｌａｎｋｉｎｇ）周期数及び１ラインの有効ドット数を含み得る。各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４のそれぞれのシーケンス信号は、独立的なものであってもよく、異なるテストデータ発生ユニット１１１のシーケンス信号間はオーバーラップ不可であり（これは、データ間のｂｌａｎｋｉｎｇ周期数を制御することで実現することができる）、異なるテストデータ発生ユニット１１１間のシーケンスは、フレームストラドリング可能である。例えば、あるテストデータ発生ユニット１１１がテストデータの出力を終了していない場合、他のテストデータ発生ユニット１１１は、テストデータの出力を開始することができる。
また、シーケンス信号発生モジュール１６は、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４とそれぞれ電気的に接続することができ、シーケンス信号発生モジュール１６は、これらの電気的な接続により、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４に相応のシーケンス信号を提供することができ、それにより、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４は、取得した自身のシーケンス信号に基づいて、相応の時点にデータを生成して出力するようにすることができる。
本開示の実施例では、コンフィギュレーションモジュール１５の設置により、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６は、いずれもそれぞれのコンフィギュレーション情報を取得することにより、ユニット及びモジュールのそれぞれのコンフィギュレーションが実現することができ、それによりユニット及びモジュールのそれぞれの確実な動作を確保することができる。また、シーケンス信号発生モジュール１６の設置により、各テストデータ発生ユニット１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４は、いずれもそれぞれのシーケンス信号を取得することにより、適切な時点でデータを生成して出力することができ、それにより回路全体の確実且つ安定的な動作を確保するに有利である。
選択的な一例では、機能安全モジュール１２は、さらに、シーケンス信号に対してフォールトインジェクション処理を行い、テスト対象モジュール１００は、テストデータ、第１の処理結果、第２の処理結果及びフォールトインジェクション処理を行われたシーケンス信号に基づいて、テスト結果を生成する。
本開示の実施例では、各テストデータ発生ユニット１１１及び付加データ発生モジュール１４は、いずれも自身のシーケンス信号を機能安全モジュール１２に提供することができる。機能安全モジュール１２には、いずれか１つのテストデータ発生ユニット１１１又は付加データ発生モジュール１４からのシーケンス信号を取得した後、取得したシーケンス信号に対してフォールトインジェクション処理を行うことができる。例えば、取得したシーケンス信号中の一部の有効ラインのＤａｔｅ Ｅｎａｂｌｅ信号を除去（ＣＲＯＰ）し、取得したシーケンス信号中のＳＯＦ信号やＥＯＦ信号などを除去することができる。
また、自身とテスト対象モジュール１００との間の電気的な接続により、フォールトインジェクション処理済みのシーケンス信号は、テスト対象モジュール１００に提供されることができる。このように、テスト対象モジュール１００は、機能安全モジュール１２により提供されるテストデータ、第１の処理結果、第２の処理結果及びフォールトインジェクション処理済みのシーケンス信号を組合わせてテスト結果を生成することができる。テスト結果を生成するときに参照される情報には、テストデータ、第１の処理結果及び第２の処理結果に加えて、フォールトインジェクション処理済みのシーケンス信号も含まれ、それにより、当該情報は、データフレーム全体又はデータライン全体の欠落を検出するに有利である。選択的に、テスト結果にデータ欠落状況も含まれれば、テスト結果は、より完璧になることができる。
選択的な一例では、図２に示すように、コンフィギュレーションモジュール１５は、記憶ユニット１５１と、複数のレジスタ１５２と、を含み、各レジスタ１５２には、コンフィギュレーション情報が記憶され、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４、シーケンス信号発生モジュール１６は、コンフィギュレーションモジュール１５における異なるレジスタ１５２にそれぞれ対応する。
各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６は、それぞれ、コンフィギュレーションモジュール１５における相応のレジスタ１５２内のコンフィギュレーション情報に基づいて、自身をコンフィギュレーションする。
機能安全モジュール１２は、さらに、第１の処理結果を記憶ユニット１５１に記憶させる。
ここで、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６のそれぞれと、コンフィギュレーションモジュール１５における相応のレジスタ１５２との対応関係を、予め設定してもよい。
選択的に、当該対応関係において、テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６のそれぞれの対応するレジスタ１５２の数は、同じであってもよく、異なってもよい。
本開示の実施例では、コンフィギュレーションモジュール１５は、当該対応関係に基づいて、各レジスタ１５２に記憶されたコンフィギュレーション情報を相応のユニット又はモジュールに提供することができ、このように、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６は、いずれも自身のコンフィギュレーション情報を取得して、自身のコンフィギュレーション情報に基づいて自身のコンフィギュレーションを完了することができ、それにより、各テストデータ発生ユニット１１１、機能安全モジュール１２、メタデータ発生モジュール１３、付加データ発生モジュール１４及びシーケンス信号発生モジュール１６の自動動作を保証することができる。各ユニット及びモジュールのコンフィギュレーション情報が相応のレジスタ１５２にそれぞれ記憶されるため、コンフィギュレーションモジュール１５がユニット及びモジュールにコンフィギュレーション情報を提供する時に、フォールトが生成する可能性を可能な限り低減させることができる。
また、機能安全モジュール１２は、さらに、コンフィギュレーションモジュール１５が第１の処理結果を記憶ユニット１５１に記憶させるように、第１の処理結果をコンフィギュレーションモジュール１５に提供することができ、続いて、ＣＰＵは、必要な場合に、記憶ユニット１５１における第１の処理結果を読み取り、読み取られた第１の処理結果は、テスト対象モジュール１００の外部検査に用いられることができる。
なお、機能安全モジュール１２は、さらに、上記の第３の処理結果を記憶ユニット１５１に記憶させてもよく、ＣＰＵは、必要な場合に、記憶ユニット１５１における第３の処理結果を読み取り、読み取られた第３の処理結果は、テスト対象モジュール１００の外部検査に用いられることができる。
選択的な一例では、図２に示すように、この回路は、データ出力モジュール１８をさらに含む。
データ出力モジュール１８は、それぞれ、機能安全モジュール１２、メタデータ発生モジュール１３、テスト対象モジュール１００と電気的に接続され、データ出力モジュール１８は、現在メタデータを出力しているかを表現する情報、現在付加データを出力しているかを表現する情報、現在テストデータを出力しているかを表現する情報、現在出力しているテストデータに対応するシーケンス信号、現在出力しているテストデータに対応するテストデータ発生ユニット１１１を示す情報、メタデータ、テストデータ、付加データ、及び、現在出力しているテストデータのデータ類型を示す情報のうちの少なくとも１つをテスト対象モジュール１００に出力する。
ここで、データ出力モジュール１８には、メタデータイネーブルインタフェース（即ち、図２の右側にＭｅｔａ Ｄａｔａ Ｅｎａｂｌｅと表示されているインタフェース）、付加データイネーブルインタフェース（即ち、図２の右側にＥｍｂｅｄ ｌｉｎｅ Ｄａｔａ Ｅｎａｂｌｅと表示されているインタフェース）、シーケンス信号出力インタフェース（図２の右側にＳＯＦ ｏｕｔｐｕｔ、ＥＯＦ ｏｕｔｐｕｔ、Ｈｙｓｎｃ ｏｕｔｐｕｔと表示されているインタフェースを含む）、テストデータイネーブルインタフェース（即ち、図２の右側にＤａｔａ Ｅｎａｂｌｅと表示されているインタフェース）、チャネル指示インタフェース（即ち、図２の右側にＶｉｒｔｕａｌ Ｃｈａｎｎｅ１ Ｎｕｍｂｅｒと表示されているインタフェース）、メタデータ出力インタフェース（即ち、図２の右側にＭｅｔａ Ｄａｔａ ｏｕｔｐｕｔと表示されているインタフェース）、テスト付加データ出力インタフェース（即ち、図２の右側にＰａｔｔｅｒｎ Ｄａｔａ ｏｕｔｐｕｔと表示されているインタフェース）、データ類型指示インタフェース（即ち、図２の右側にＹＵＶ Ｆｏｒｍａｔ ｏｕｔｐｕｔ、Ｒａｗ Ｆｏｒｍａｔ ｏｕｔｐｕｔと表示されているインタフェースを含む）が設けられることができる。
そのうち、メタデータイネーブルインタフェースは、現在メタデータを出力しているかを表現する情報を出力するために用いられ、付加データイネーブルインタフェースは、現在付加データを出力しているかを表現する情報を出力するために用いられ、テストデータイネーブルインタフェースは、現在テストデータを出力しているかを表現する情報を出力するために用いられ、シーケンス信号出力インタフェースは、現在出力しているテストデータに対応するシーケンス信号を出力するために用いられ、チャネル指示インタフェースは、現在出力しているテストデータに対応するテストデータ発生ユニット１１１を示す情報を出力するために用いられ、メタデータ出力インタフェースは、メタデータを出力するために用いられ、テスト付加データ出力インタフェースは、テストデータ及び付加データを出力するために用いられ、データ類型指示インタフェースは、現在出力しているテストデータのデータ類型を示す情報を出力するために用いられる。
本開示の実施例では、データ出力モジュール１８は、それぞれ、機能安全モジュール１２、メタデータ発生モジュール１３と電気的に接続され、機能安全モジュール１２は、それぞれ、各テストデータ発生モジュール１１１及び付加データ発生モジュール１４と電気的に接続され、各テストデータ発生モジュール１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４のそれぞれが生成したデータ、並びにテストデータ発生モジュール１１１、メタデータ発生モジュール１３及び付加データ発生モジュール１４のそれぞれのシーケンス信号は、いずれもデータ出力モジュール１８に提供されるため、データ出力モジュール１８は、これらに基づいて関連情報、信号及びデータの出力を行うことができ、それにより、テスト対象モジュール１００は、データ出力モジュール１８が出力した情報、信号及びデータに基づいてテスト結果の生成を行うことができる。
具体的には、図２に示すように、テストデータ発生モジュール１１は、上から下への順に、第１のデータ発生チャネル、第２のデータ発生チャネル、第３のデータ発生チャネル、第４のデータ発生チャネルとの４つのテストデータ発生ユニット１１１を含み得る。選択的に、メタデータ発生モジュール１３は、具体的には、第２のデータ発生チャネルであるテストデータ発生ユニット１１１にバインディングされることができる。
現在、第２のデータ発生チャネルであるテストデータ発生ユニット１１１が生成したテストデータ、及びメタデータ発生モジュール１３が生成したメタデータを出力するとすると、図２のデータ出力モジュール１８に設けられたインタフェースのうち、右側にＭｅｔａ Ｄａｔａ ｏｕｔｐｕｔと表示されたインタフェースは、メタデータ発生モジュール１３が生成したメタデータを出力することができ、右側にＰａｔｔｅｒｎ Ｄａｔａ ｏｕｔｐｕｔと表示されたインタフェースは、第２のデータ発生チャネルであるテストデータ発生ユニット１１１が生成したテストデータを出力することができ、第２のデータ発生チャネルであるテストデータ発生ユニット１１１が生成したテストデータがＹＵＶデータである場合、図２の右側にＹＵＶ Ｆｏｒｍａｔ ｏｕｔｐｕｔと表示されたインタフェースは、「１」を出力し、図２の右側にＲａｗ Ｆｏｒｍａｔ ｏｕｔｐｕｔと表示されたインタフェースは、現在出力しているテストデータのデータ類型がＹＵＶ類型であり、Ｒａｗ類型ではないことを示すために、「０」を出力することができる。第２のデータ発生チャネルであるテストデータ発生ユニット１１１が生成したテストデータがＲａｗデータである場合、図２の右側にＹＵＶ Ｆｏｒｍａｔ ｏｕｔｐｕｔと表示されたインタフェースは、「０」を出力することができ、図２の右側にＲａｗ Ｆｏｒｍａｔ ｏｕｔｐｕｔと表示されたインタフェースは、現在出力しているテストデータのデータ類型がＲａｗ類型であり、ＹＵＶ類型ではないことを示すために、「１」を出力することができる。
これから分かるように、本開示の実施例では、データ出力モジュール１８の設置により、関連情報、信号及びデータをテスト対象モジュール１００に効率よく確実に出力することができ、テスト対象モジュール１００は、これらに基づいて後処理を行うことができる。
選択的な一例では、異なるテストデータ発生ユニット１１１は、異なるゲイン値に対応する。
各テストデータ発生ユニット１１１は、当該テストデータ発生ユニット１１１がサポートするデータ類型と一致する原データに、相応のゲイン値を与えて、データ類型と一致するテストデータを生成する。
具体的な一実施形態では、異なるテストデータ発生ユニットは、異なるゲイン値セットに対応する。
各テストデータ発生ユニット１１１に対応するゲイン値は、相応のゲイン値セットから選択され、各テストデータ発生ユニット１１１に対応するゲイン値は、予め設定された方式で繰り返して切り替える。
ここで、テストデータ発生ユニット１１１とゲイン値セットとの間の対応関係を予め設定することができ、異なるテストデータ発生ユニット１１１に対応するゲイン値セットは、異なることができる。
いずれか１つのテストデータ発生ユニット１１１は、予め設定された対応関係に応じて、自身に対応するゲイン値セットを決定することができ、続いて自身に対応するゲイン値セットから、１つのゲイン値を自身に対応するゲイン値として選択し、自身に対応するゲイン値を原データに与えることで、相応のテストデータを生成することができる。
なお、いずれか１つのテストデータ発生ユニット１１１は、その対応するゲイン値が、予め設定された方式で繰り返して切り替えられることができ、以下、繰り返して切り替える２つの具体的な方式について説明する。
（第１の方式）
テストデータ発生ユニット１１１に対応するゲイン値セットにそれぞれゲイン値１、ゲイン値２、ゲイン値３との３つのゲイン値があり、且つその初期の対応するゲイン値がゲイン値１であるとすると、予め設定された時間（例えば、１秒、２秒、５秒など）が経過した後、その対応するゲイン値をゲイン値２に切り替え、また、予め設定された時間が経過した後、その対応するゲイン値をゲイン値３に切り替え、さらに、予め設定された時間が経過した後、その対応するゲイン値をゲイン値１に切り替えるようにすることができ、このように類推することができるので、その説明を省略する。
（第２の方式）
テストデータ発生ユニット１１１に対応するゲイン値セットにそれぞれゲイン値１、ゲイン値２、ゲイン値３との３つのゲイン値があり、且つその初期の対応するゲイン値がゲイン値１であるとすると、ゲイン値１に従って予め設定された回数（例えば、３回、４回、５回など）のテストデータ生成を行った後、その対応するゲイン値をゲイン値２に切り替え、ゲイン値２に従って予め設定された回数のテストデータ生成を行った後、その対応するゲイン値をゲイン値３に切り替え、ゲイン値３に従って予め設定された回数テストデータ生成を行った後、その対応するゲイン値をゲイン値１に切り替えるようにすることができ、このように類推することができるので、その説明を省略する。
このような実施形態では、ゲイン値セットからゲイン値を選択することで、テストデータ発生ユニット１１１に対応するゲイン値を非常に効率よく確実に決定することができ、ゲイン値を繰り返して切り替えることで、テストデータ発生ユニット１１１が生成したテストデータの変化を実現することができる。
当然ながら、各テストデータ発生ユニット１１１のために、対応するゲイン値セットをそれぞれ設置することなく、各テストデータ発生ユニット１１１のために、ゲイン値をそれぞれ設置することができ、各テストデータ発生ユニット１１１は、それのために設置されたゲイン値を固定的に用いてテストデータの生成を行ってもよい。又は、各テストデータ発生ユニット１１１は、それのために設置されたゲイン値に対して下位ビットを繰り返して反転させる処理、特定のデータビットをオール０又はオール１にする処理を行ってもよく、各テストデータ発生ユニット１１１は、それのために設置されたゲイン値の処理結果を用いてテストデータの生成を行ってもよい。
これから分かるように、本開示の実施例では、いずれか１つのテストデータ発生ユニット１１１に原データに相応のゲイン値を与えることで、テストデータの生成を非常に効率よく確実に実現して、生成したテストデータを用いて後処理を行うことができ、また、各テストデータ発生ユニット１１１に対応する原データが同じであっても、異なるテストデータ発生ユニット１１１に対応するゲイン値が異なることを保証するだけで、異なるテストデータ発生ユニット１１１が生成したテストデータが異なることを保証し、それにより長短露光の効果をシミュレーションすることができる。
以上、本開示の実施例に係るテスト対象モジュール１００のテスト回路を用いることで、マルチパスの露光カメラデータストリームをシミュレーションで生成する（即ち、異なるテストデータ発生ユニット１１１により異なるテストデータを生成する）ことができるだけでなく、各露光データストリームのシーケンスが独立することができ、さらに、メタデータ及びテストデータをシミュレーションで生成することができる。
また、専用の機能安全モジュール１２をさらに設計して機能安全関連処理を行い、データストリームにパリティデータ保護ビット（上記のＰａｒｉｔｙ保護アルゴリズムに対応する）を追加し、各データ発生チャネルのフレームＣＲＣ値（上記のＣＲＣアルゴリズムに対応する）を計算して記憶することができ、さらに、データストリームにフォールトインジェクションを行う方法（上記のフォールトインジェクション処理に対応する）により、感知システムにおける安全メカニズムを検査することで、最終的にマルチパスのテストを実現して、マルチパスに対して処理を行うという利用需要に応えることができる。
（例示的な方法）
図３は、本開示の例示的な一実施例に係るテスト対象モジュールのテスト方法のフローを示す図である。図３に示す方法は、上記の例示的な回路部分のテスト対象モジュールのテスト回路に適用され、図３に示す方法は、ステップ３０１と、ステップ３０２と、ステップ３０３と、ステップ３０４と、を含む。
具体的には、ステップ３０１では、回路における各テストデータ発生ユニットを呼び出し、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、データ類型と一致するテストデータを生成する。
ステップ３０２では、テストデータに対して検査演算処理を行って第１の処理結果を得る。
ステップ３０３では、テストデータに基づいて、検査演算処理及びフォールトインジェクション処理を行って第２の処理結果を得る。
ステップ３０４では、テストデータ、第１の処理結果及び第２の処理結果に基づいて、テスト対象モジュールのテスト結果を生成する。
なお、ステップ３０１～３０４の具体的な実施過程は、上記の例示的な回路部分の関連説明を参照すればよく、その説明を省略する。上記の例示的なシステム部分に対応し、本開示の実施例に係るテスト対象モジュールのテスト方法は、マルチパスのテストを実現することができ、それによりマルチパスに対して処理を行うという利用需要に応えることができる。
本開示の実施例に係るいずれか１つのテスト対象モジュールのテスト方法は、データ処理能力を有する任意の適切な機器により実行することができ、前記機器は、端末機器及びサーバなどを含むが、これらに限定されない。選択的に、本開示の実施例に係るいずれか１つのテスト対象モジュールのテスト方法は、プロセッサにより実行されることができ、例えば、プロセッサが、メモリに記憶された相応の命令を呼び出すことで、本開示の実施例に言及されるいずれか１つのテスト対象モジュールのテスト方法を実行する。
（例示的な装置）
図４は、本開示の例示的な一実施例に係るテスト対象モジュールのテスト装置の構造を示す図である。図４に示す装置は、上記の例示的な回路部分のテスト対象モジュールのテスト回路に適用され、図４に示す装置は、第１の生成モジュール４０１と、第１の処理モジュール４０２と、第２の処理モジュール４０３と、第２の生成モジュール４０３と、を含む。
ここで、第１の生成モジュール４０１は、回路における各テストデータ発生ユニットを呼び出し、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、データ類型と一致するテストデータを生成する。
第１の処理モジュール４０２は、第１の生成モジュール４０１が生成したテストデータに対して検査演算処理を行って第１の処理結果を得る。
第２の処理モジュール４０３は、第１の生成モジュール４０１が生成したテストデータに基づいて、検査演算処理及びフォールトインジェクション処理を行って第２の処理結果を得る。
第２の生成モジュール４０４は、第１の生成モジュール４０１が生成したテストデータ、第１の処理モジュール４０２が得た第１の処理結果及び第２の処理モジュール４０３が得た第２の処理結果に基づいて、テスト対象モジュールのテスト結果を生成する。
（例示的な電子機器）
以下、図５を参照して、本開示の実施例に係る電子機器について説明する。当該電子機器は、第１の機器及び第２の機器のいずれか１つ若しくは両方、又はそれらとは別個のスタンドアロン機器であってもよく、当該スタンドアロン機器は、第１の機器及び第２の機器と通信して、それらから収集された入力信号を受信することができる。
図５は、本開示の実施例に係る電子機器のブロック図を示す。
図５に示すように、電子機器５００は、１つ又は複数のプロセッサ５０１及びメモリ５０２を含む。
そのうち、プロセッサ５０１は、中央処理装置（ＣＰＵ）又はデータ処理能力及び／又は命令実行能力を有する他の形態の処理ユニットであってもよく、電子機器５００内の他のコンポーネントを制御して所望の機能を実行することができる。
メモリ５０２は、１つ又は複数のコンピュータプログラム製品を含み得、前記コンピュータプログラム製品は、例えば、揮発性メモリ及び／又は不揮発性メモリなどの様々な形態のコンピュータ読み取り可能な記憶媒体を含み得る。前記揮発性メモリは、例えば、ランダムアクセスメモリ（ＲＡＭ）及び／又はキャッシュ（ｃａｃｈｅ）などを含み得る。前記不揮発性メモリは、例えば、リードオンリーメモリ（ＲＯＭ）、ハードディスク、フラッシュメモリなどを含み得る。前記コンピュータ読み取り可能な記憶媒体には１つ又は複数のコンピュータプログラム命令が記憶され得、プロセッサ５０１は、前記プログラム命令を実行して、上記の本開示の各実施例のテスト対象モジュールのテスト方法及び／又は他の所望の機能を実現することができる。前記コンピュータ読み取り可能な記録媒体には、例えば、入力信号、信号成分、ノイズ成分などの様々なコンテンツが記憶され得る。
一例では、電子機器５００は、入力装置５０３及び出力装置５０４をさらに含み得、これらのコンポーネントは、バスシステム及び／又は他の形態の接続機構（図示せず）により互いに接続される。例えば、当該入力装置５０３は、センサ又はセンサアレイであってもよく、又は、当該入力装置５０３は、収集された入力信号を受信するための通信ネットワーク接続機器であってもよい。
また、当該入力装置５０３は、例えば、キーボードやマウスなどをさらに含み得る。
当該出力装置５０４は、決定された距離情報、方向情報などを含む様々な情報を外部へ出力することができる。当該出力装置５０４は、例えば、ディスプレイ、スピーカ、プリンタ、通信ネットワーク及びそれらが接続されたリモート出力機器などを含み得る。
当然ながら、簡略化のため、図５では、当該電子機器５００における、本開示に関するコンポーネントの一部のみを示し、例えば、バス、入力／出力インタフェースなどのコンポーネントが省略された。それ以外、具体的な利用状況に応じて、電子機器５００は、いかなる他の適切なコンポーネントをさらに含み得る。
（例示的なコンピュータプログラム製品及びコンピュータ読み取り可能な記憶媒体）
上記の方法及び機器に加えて、本開示の実施例は、コンピュータプログラム命令を含むコンピュータプログラム製品であることもでき、当該コンピュータプログラム命令がプロセッサにより実行されると、プロセッサに、本明細書の上記の「例示的な方法」部分で説明された本開示の様々な実施例に係るテスト対象モジュールのテスト方法のステップを実行させる。
ここで、前記コンピュータプログラム製品は、１つ又は複数のプログラミング言語の任意の組み合わせで本開示の実施例の動作を実行するためのプログラムコードを作成することができ、前記プログラミング言語は、例えば、Ｊａｖａ（登録商標）、Ｃ＋＋などのオブジェクト指向プログラミング言語を含み、例えば、「Ｃ」言語又は類似のプログラミング言語などの一般的な手続き型プログラミング言語をさらに含む。プログラムコードは、下記のように実行されることができ、すなわち、ユーザコンピューティング機器上で全体的に実行される、ユーザ機器上で部分的に実行される、別個のソフトウェアパッケージとして実行される、一部はユーザコンピューティング機器上で実行され、別の一部はリモートコンピューティング機器上で実行される、又は、リモートコンピューティング機器又はサーバ上で全体的に実行される。
さらに、本開示の実施例は、さらに、コンピュータプログラム命令が記憶されるコンピュータ読み取り可能な記憶媒体であり得、コンピュータプログラム命令がプロセッサにより実行されると、プロセッサに、本明細書の上記の「例示的な方法」部分で説明される本開示の様々な実施例に係るテスト対象モジュールのテスト方法のステップを実行させる。
前記コンピュータ読み取り可能な記憶媒体は、１つ又は複数の読み取り可能な媒体の任意の組み合わせを用いることができる。読み取り可能な記憶媒体は、読み取り可能な信号媒体又は読み取り可能な記憶媒体であってもよい。読み取り可能な記憶媒体は、例えば、電気、磁気、光学、電磁、赤外線、若しくは半導体のシステム、装置、又はデバイス、あるいはこれらの任意の組み合わせを含み得るが、これらに限定されない。読み取り可能な記憶媒体のより具体的な例（非網羅的なリスト）は、１つ又は複数の導線を有する電気的な接続、ポータブルディスク、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバ、ポータブルコンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、光記憶デバイス、磁気記憶デバイス、又は上記の任意の適切な組み合わせを含む。
以上、具体的な実施例を参照すながら本開示の基本的原理を説明してきたが、本開示に言及される利点、優位性、効果などは、制限されず、例示されるものに過ぎず、これらの利点、優位性、効果などは、本開示の各実施例が必ず備えられるのではない。また、以上開示された具体的な細部は、制限されず、例示する役割及び理解を容易にする役割を果たすためのものに過ぎず、上記細部は、本開示を必ず上記具体的な詳細により実現されるように制限するものではない。
本明細書における各実施例は、いずれも逐次的な形態で説明され、各実施例は、他の実施例との相違点を主に説明し、各実施例間の同じ又は同様の部分は、互いに参照すればよい。システムの実施例には、基本的に方法の実施例に対応するので、説明は比較的簡単であるが、関連内容は、方法の実施例の説明の一部を参照すればよい。
本開示に係るデバイス、装置、機器、システムのブロック図は、単なる例示的な例に過ぎず、必ずブロック図に示される形態で接続、レイアウト、配置を行うことを要求又は暗示することを意図しない。当業者が理解できるように、これらのデバイス、装置、機器、システムを任意の形態で接続、レイアウト、配置することができる。例えば、「含む」、「備える」、「有する」などの単語は開放的語彙であり、「含むが限定されない」ことを指し、互いに置き換えて使用され得る。本明細書で使用される「又は」及び「及び」という用語は、「及び／又は」という用語を指し、そのようでないと明記しない限り、互いに置き換えて使用され得る。ここで使用される語彙「例えば」とは、「例えば、…であるが、これに限定されない」という連語を指し、互いに置き換えて使用され得る。
本開示の方法及び装置は、多くの形態で実現され得る。例えば、本開示の方法及び装置は、ソフトウェア、ハードウェア、ファームウェア、又はソフトウェア、ハードウェア、ファームウェアのいかなる組み合わせで実現され得る。前記方法に使用されるステップの上記順序は、単なる説明のためのものであり、本開示の方法のステップは、特に他の形態で説明しない限り、以上具体的に説明された順序に限定されない。また、いくつかの実施例では、本開示は、記録媒体に記録されたプログラムとして実施されてもよく、これらのプログラムは、本開示に係る方法を実現するための機械読み取り可能な命令を含む。したがって、本開示に係る方法を実行するためのプログラムを記憶する記録媒体も本開示に含まれる。
また、本開示の装置、機器、及び方法において、各部材又は各ステップは、分解及び／又は再度組み合わせされてもよいことに指摘されたい。これらの分解及び／又は再度組み合わせは、本開示の同等な形態とみなされるべきである。
開示された態様の上記の説明は、当業者が本開示を作成又は使用することを可能にするために提供される。これらの態様に対する様々な修正は、当業者にとって非常に明らかであり、本明細書で定義された一般的な原理は、本開示の範囲から逸脱することなく他の態様に適用され得る。したがって、本開示は、本明細書に示された態様に制限されることを意図しておらず、本明細書に開示された原理及び新規な特徴と一致する最も広い範囲に従うものである。
上記の説明は、例示及び説明のために提供される。さらに、この説明は、本開示の実施例を本明細書に開示された形態に制限することを意図しない。以上、複数の例示的な態様及び実施例を説明したが、当業者であれば、それらの特定の変形、修正、変更、追加、及びサブコンビネーションを認識できるであろう。

Claims (13)

  1. テスト対象モジュールのテスト回路であって、
    テストデータ発生モジュールと、機能安全モジュールと、を含み、
    前記テストデータ発生モジュールは、それぞれ前記機能安全モジュールに電気的に接続される複数のテストデータ発生ユニットを含み、
    各前記テストデータ発生ユニットは、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、前記データ類型と一致するテストデータを生成し、
    前記機能安全モジュールは、前記テスト対象モジュールと電気的に接続され、前記テストデータに対して検査演算処理を行って第１の処理結果を得、前記テストデータに対してフォールトインジェクション処理を行い、フォールトインジェクション処理済みのテストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行うことにより、あるいは、前記テストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行い、得られた検査演算処理結果に対してフォールトインジェクション処理を行うことにより、あるいは、予め設定された検査アルゴリズムのアルゴリズム引数に対してフォールトインジェクション処理を行い、前記テストデータに対して、アルゴリズム引数に対するフォールトインジェクション処理済みの前記予め設定された検査アルゴリズムに従って検査演算処理を行うことにより、第２の処理結果を得、
    前記テスト対象モジュールは、前記テストデータ、前記第１の処理結果及び前記第２の処理結果に基づいて、テスト結果を生成する、
    ことを特徴とするテスト対象モジュールのテスト回路。
  2. 前記テスト回路は、前記テスト対象モジュールと電気的に接続されるメタデータ発生モジュールをさらに含み、
    前記メタデータ発生モジュールは、前記テストデータ発生モジュールにおける１つの前記テストデータ発生ユニットに対応し、
    前記メタデータ発生モジュールは、それに対応する前記テストデータ発生ユニットが生成した前記テストデータに対応するメタデータを生成し、
    前記テスト対象モジュールは、前記テストデータ、前記第１の処理結果、前記第２の処理結果及び前記メタデータに基づいて、前記テスト結果を生成する、
    ことを特徴とする請求項１に記載のテスト対象モジュールのテスト回路。
  3. 前記テスト回路は、前記機能安全モジュールと電気的に接続される付加データ発生モジュールをさらに含み、
    前記付加データ発生モジュールは、前記テストデータに対応する付加データを生成し、
    前記機能安全モジュールは、さらに、前記付加データに対して検査演算処理を行って第３の処理結果を得、前記付加データに対して検査演算処理及びフォールトインジェクション処理を行って第４の処理結果を得、
    前記テスト対象モジュールは、前記テストデータ、前記第１の処理結果、前記第２の処理結果、前記付加データ、前記第３の処理結果及び前記第４の処理結果に基づいて前記テスト結果を生成する、
    ことを特徴とする請求項１に記載のテスト対象モジュールのテスト回路。
  4. 前記テスト回路は、コンフィギュレーションモジュールと、シーケンス信号発生モジュールと、をさらに含み、
    前記コンフィギュレーションモジュールには、各前記テストデータ発生ユニット、前記機能安全モジュール、メタデータ発生モジュール、付加データ発生モジュール、及び前記シーケンス信号発生モジュールのそれぞれのコンフィギュレーション情報が記憶され、
    前記シーケンス信号発生モジュールは、各前記テストデータ発生ユニット、前記メタデータ発生モジュール及び前記付加データ発生モジュールのそれぞれのコンフィギュレーション情報に基づいて、各前記テストデータ発生ユニット、前記メタデータ発生モジュール及び前記付加データ発生モジュールのそれぞれのシーケンス信号を生成し、
    各前記テストデータ発生ユニット、前記メタデータ発生モジュール及び前記付加データ発生モジュールは、それぞれ、自身の前記シーケンス信号に基づいてデータを生成する、
    ことを特徴とする請求項１に記載のテスト対象モジュールのテスト回路。
  5. 前記機能安全モジュールは、さらに、前記シーケンス信号に対してフォールトインジェクション処理を行い、
    前記テスト対象モジュールは、前記テストデータ、前記第１の処理結果、前記第２の処理結果及びフォールトインジェクション処理を行われた前記シーケンス信号に基づいて、前記テスト結果を生成する、
    ことを特徴とする請求項４に記載のテスト対象モジュールのテスト回路。
  6. 前記コンフィギュレーションモジュールは、記憶ユニットと、複数のレジスタと、を含み、
    各前記レジスタには、前記コンフィギュレーション情報が記憶され、各前記テストデータ発生ユニット、前記機能安全モジュール、前記メタデータ発生モジュール、前記付加データ発生モジュール、前記シーケンス信号発生モジュールは、前記コンフィギュレーションモジュールにおける異なる前記レジスタにそれぞれ対応し、
    各前記テストデータ発生ユニット、前記機能安全モジュール、前記メタデータ発生モジュール、前記付加データ発生モジュール及び前記シーケンス信号発生モジュールは、それぞれ、前記コンフィギュレーションモジュールにおける相応の前記レジスタ内の前記コンフィギュレーション情報に基づいて、自身をコンフィギュレーションし、
    前記機能安全モジュールは、さらに、前記第１の処理結果を前記記憶ユニットに記憶させる、
    ことを特徴とする請求項４に記載のテスト対象モジュールのテスト回路。
  7. 前記テスト回路は、データ出力モジュールをさらに含み、
    前記データ出力モジュールは、それぞれ、前記機能安全モジュール、前記メタデータ発生モジュール及び前記テスト対象モジュールと電気的に接続され、
    前記データ出力モジュールは、現在メタデータを出力しているかを表現する情報、現在付加データを出力しているかを表現する情報、現在前記テストデータを出力しているかを表現する情報、現在出力している前記テストデータに対応する前記シーケンス信号、現在出力している前記テストデータに対応する前記テストデータ発生ユニットを示す情報、前記メタデータ、前記テストデータ、前記付加データ、及び、現在出力している前記テストデータのデータ類型を示す情報のうちの少なくとも１つを前記テスト対象モジュールに出力する、
    ことを特徴とする請求項４に記載のテスト対象モジュールのテスト回路。
  8. 異なる前記テストデータ発生ユニットは、異なるゲイン値に対応し、
    各前記テストデータ発生ユニットは、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに、相応のゲイン値を与えて、前記データ類型と一致するテストデータを生成する、
    ことを特徴とする請求項１に記載のテスト対象モジュールのテスト回路。
  9. 異なる前記テストデータ発生ユニットは、異なるゲイン値セットに対応し、
    各前記テストデータ発生ユニットに対応するゲイン値は、相応のゲイン値セットから選択され、各前記テストデータ発生ユニットに対応するゲイン値は、予め設定された方式で繰り返して切り替える、
    ことを特徴とする請求項８に記載のテスト対象モジュールのテスト回路。
  10. 請求項１から９のいずれか１項に記載のテスト対象モジュールのテスト回路に適用されるテスト対象モジュールのテスト方法であって、
    前記テスト方法は、
    前記テスト回路における各テストデータ発生ユニットを呼び出し、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、前記データ類型と一致するテストデータを生成するステップと、
    前記テストデータに対して検査演算処理を行って第１の処理結果を得るステップと、
    前記テストデータに対してフォールトインジェクション処理を行い、フォールトインジェクション処理済みのテストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行うことにより、あるいは、前記テストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行い、得られた検査演算処理結果に対してフォールトインジェクション処理を行うことにより、あるいは、予め設定された検査アルゴリズムのアルゴリズム引数に対してフォールトインジェクション処理を行い、前記テストデータに対して、アルゴリズム引数に対するフォールトインジェクション処理済みの前記予め設定された検査アルゴリズムに従って検査演算処理を行うことにより、第２の処理結果を得るステップと、
    前記テストデータ、前記第１の処理結果及び前記第２の処理結果に基づいて、前記テスト対象モジュールのテスト結果を生成するステップと、を含む、
    ことを特徴とするテスト対象モジュールのテスト方法。
  11. 請求項１から９のいずれか１項に記載のテスト対象モジュールのテスト回路に適用されるテスト対象モジュールのテスト装置であって、
    前記テスト装置は、
    前記テスト回路における各テストデータ発生ユニットを呼び出し、当該テストデータ発生ユニットがサポートするデータ類型と一致する原データに基づいて、前記データ類型と一致するテストデータを生成するための第１の生成モジュールと、
    前記第１の生成モジュールが生成した前記テストデータに対して検査演算処理を行って第１の処理結果を得るための第１の処理モジュールと、
    前記第１の生成モジュールが生成した前記テストデータに対してフォールトインジェクション処理を行い、フォールトインジェクション処理済みのテストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行うことにより、あるいは、前記テストデータに対して、予め設定された検査アルゴリズムに従って検査演算処理を行い、得られた検査演算処理結果に対してフォールトインジェクション処理を行うことにより、あるいは、予め設定された検査アルゴリズムのアルゴリズム引数に対してフォールトインジェクション処理を行い、前記テストデータに対して、アルゴリズム引数に対するフォールトインジェクション処理済みの前記予め設定された検査アルゴリズムに従って検査演算処理を行うことにより、第２の処理結果を得るための第２の処理モジュールと、
    前記第１の生成モジュールが生成した前記テストデータ、前記第１の処理モジュールが得た前記第１の処理結果及び前記第２の処理モジュールが得た前記第２の処理結果に基づいて、前記テスト対象モジュールのテスト結果を生成するための第２の生成モジュールと、を含む、
    ことを特徴とするテスト対象モジュールのテスト装置。
  12. コンピュータ読み取り可能な記憶媒体であって、
    前記記憶媒体には、コンピュータプログラムが記憶され、
    前記コンピュータプログラムは、請求項１０に記載のテスト対象モジュールのテスト方法を実行する、
    ことを特徴とするコンピュータ読み取り可能な記憶媒体。
  13. プロセッサと、
    前記プロセッサにより実行可能なコンピュータプログラム命令を記憶するためのメモリと、
    を含み、
    前記プロセッサは、前記メモリから前記コンピュータプログラム命令を読み取り、この命令を実行して、請求項１０に記載のテスト対象モジュールのテスト方法を実現する、
    ことを特徴とする電子機器。
JP2022557732A 2021-04-30 2022-03-30 テスト対象モジュールのテスト回路、方法及び装置 Active JP7398162B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110487704.6A CN113295943B (zh) 2021-04-30 2021-04-30 待测试模块的测试电路、方法及装置
CN202110487704.6 2021-04-30
PCT/CN2022/084160 WO2022228014A1 (zh) 2021-04-30 2022-03-30 待测试模块的测试电路、方法及装置

Publications (2)

Publication Number Publication Date
JP2023527631A JP2023527631A (ja) 2023-06-30
JP7398162B2 true JP7398162B2 (ja) 2023-12-14

Family

ID=77320685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022557732A Active JP7398162B2 (ja) 2021-04-30 2022-03-30 テスト対象モジュールのテスト回路、方法及び装置

Country Status (5)

Country Link
US (1) US20240211361A1 (ja)
EP (1) EP4246153A1 (ja)
JP (1) JP7398162B2 (ja)
CN (1) CN113295943B (ja)
WO (1) WO2022228014A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113295943B (zh) * 2021-04-30 2023-03-24 地平线征程(杭州)人工智能科技有限公司 待测试模块的测试电路、方法及装置
CN113656230B (zh) * 2021-08-20 2023-06-16 地平线(上海)人工智能技术有限公司 故障诊断电路、方法、装置及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017215665A (ja) 2016-05-30 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置、電子制御システムおよび電子制御システムの評価方法
US20180164369A1 (en) 2016-12-13 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for robustness verification
US20190113572A1 (en) 2017-10-18 2019-04-18 International Business Machines Corporation Determination and correction of physical circuit event related errors of a hardware design
CN113295943A (zh) 2021-04-30 2021-08-24 地平线征程(杭州)人工智能科技有限公司 待测试模块的测试电路、方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
US8914687B2 (en) * 2011-04-15 2014-12-16 Advanced Micro Devices, Inc. Providing test coverage of integrated ECC logic en embedded memory
US8868989B2 (en) * 2012-07-12 2014-10-21 Freescale Semiconductor, Inc. System for testing error detection circuits
US10625752B2 (en) * 2017-12-12 2020-04-21 Qualcomm Incorporated System and method for online functional testing for error-correcting code function
CN108600047B (zh) * 2018-04-04 2021-04-27 天津芯海创科技有限公司 串行传输芯片及serdes电路测试方法
US11335428B2 (en) * 2018-10-09 2022-05-17 Intel Corporation Methods, systems and apparatus for in-field testing for generic diagnostic components
CN112242177A (zh) * 2019-07-16 2021-01-19 北京地平线机器人技术研发有限公司 存储器测试方法、装置、计算机可读存储介质及电子设备
CN110634530B (zh) * 2019-09-10 2021-05-25 珠海博雅科技有限公司 芯片的测试***和测试方法
CN111400116A (zh) * 2020-03-10 2020-07-10 珠海全志科技股份有限公司 芯片测试验证方法、计算机装置及计算机可读存储介质
CN111445115B (zh) * 2020-03-20 2023-10-17 Oppo（重庆）智能科技有限公司 测试项校验方法、装置、电子设备和计算机可读存储介质
CN111624477A (zh) * 2020-05-31 2020-09-04 西南电子技术研究所（中国电子科技集团公司第十研究所） 智能诊断高集成数字信号处理***故障的测试***
CN111856258B (zh) * 2020-07-24 2023-05-09 北京百度网讯科技有限公司 用于芯片的测试的方法、设备、存储介质和相应的芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017215665A (ja) 2016-05-30 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置、電子制御システムおよび電子制御システムの評価方法
US20180164369A1 (en) 2016-12-13 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for robustness verification
US20190113572A1 (en) 2017-10-18 2019-04-18 International Business Machines Corporation Determination and correction of physical circuit event related errors of a hardware design
CN113295943A (zh) 2021-04-30 2021-08-24 地平线征程(杭州)人工智能科技有限公司 待测试模块的测试电路、方法及装置

Also Published As

Publication number Publication date
EP4246153A1 (en) 2023-09-20
CN113295943A (zh) 2021-08-24
JP2023527631A (ja) 2023-06-30
US20240211361A1 (en) 2024-06-27
WO2022228014A1 (zh) 2022-11-03
CN113295943B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
JP7398162B2 (ja) テスト対象モジュールのテスト回路、方法及び装置
CN108897691A (zh) 基于接口模拟服务的数据处理方法、装置、服务器和介质
CN111160548A (zh) 计算装置以及计算方法
TWI497418B (zh) 狀態機引擎、用於處置一狀態機引擎中之狀態向量資料之方法及用於組態一狀態機引擎之一狀態機晶格之方法
US10209306B2 (en) Methods and systems for generating functional test patterns for manufacture test
TW201411357A (zh) 用於程式化狀態機引擎之方法與裝置
JP6214824B2 (ja) 自動試験装置
CN104918119A (zh) 基于iOS浏览器的视频处理方法及视频处理装置
JP7456674B2 (ja) データパスの保護回路
JP2024503675A (ja) 故障診断回路、方法、装置およびコンピュータ可読記憶媒体
CN114676040A (zh) 一种测试覆盖率验证方法、装置及存储介质
JP2009211503A (ja) ソースコード検証装置、及びソースコード検証方法
US10659321B2 (en) Electronic apparatus for recording debugging information and control method thereof
US8688608B2 (en) Verifying correctness of regular expression transformations that use a post-processor
JP5906906B2 (ja) ログ管理方法、ログ管理システムおよび情報処理装置
CN113706131B (zh) 一种基于加密卡的区块链交易方法、装置和设备
US9721053B2 (en) Method and system for printed circuit board layout
US20120131536A1 (en) Verification apparatus for semiconductor integrated circuit and verification method for semiconductor integrated circuit
CN115184771B (zh) 图像信号处理器的故障检测方法和装置、电子设备和介质
KR102017473B1 (ko) 컨텐츠를 테스트하는 방법 및 그 방법을 수행하는 서버
CN110321274B (zh) 一种应用程序的测试方法、装置、计算设备及存储介质
JP7319516B2 (ja) プログラム、情報処理装置及びその制御方法
JP2009223366A (ja) ソフトウェア生成システム、ソースコード共通化方法、及びソフトウェア生成用プログラム
CN117112027A (zh) 数据处理方法、装置、电子设备及可读介质
CN117119241A (zh) 音视频效果同步的录制方法、装置、计算机设备及介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231127

R150 Certificate of patent or registration of utility model

Ref document number: 7398162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150