JP7385154B2 - システムコンポーネント、電子デバイス及び制御信号を提供する方法 - Google Patents

システムコンポーネント、電子デバイス及び制御信号を提供する方法 Download PDF

Info

Publication number
JP7385154B2
JP7385154B2 JP2022136346A JP2022136346A JP7385154B2 JP 7385154 B2 JP7385154 B2 JP 7385154B2 JP 2022136346 A JP2022136346 A JP 2022136346A JP 2022136346 A JP2022136346 A JP 2022136346A JP 7385154 B2 JP7385154 B2 JP 7385154B2
Authority
JP
Japan
Prior art keywords
control signal
voltage
output
voltage regulator
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022136346A
Other languages
English (en)
Other versions
JP2023035997A (ja
Inventor
ドミニク・クラウス
ダニヤル・ノール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Publication of JP2023035997A publication Critical patent/JP2023035997A/ja
Application granted granted Critical
Publication of JP7385154B2 publication Critical patent/JP7385154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)

Description

本発明は、電圧監視回路を有するシステムコンポーネント、特にミニPCのマザーボードに関する。本発明は、前記システムコンポーネントを備える電子デバイス及び前記システムコンポーネントに制御信号を提供するための方法に関する。
電圧監視回路を有するシステムコンポーネントは先行技術から知られている。特に統合電圧レギュレータは内部監視回路を有することが多く、電圧レギュレータによって提供されるすべての出力電圧が所定の電圧レベルに達し、場合によっては安定すると直ぐに、「パワーグッド(Power Good)」又は「パワーオーケー(Power OK)」信号を出力する。既知の監視回路の問題の1つは、個々の提供された電圧を選択的に監視できないことである。これは、統合電圧レギュレータによって生成されたパワーグッド信号が、場合によっては、個々の動作状態にある関連するシステムコンポーネントのさらなる回路によって評価されないことを意味する。
本発明の目的は、システムコンポーネントのさらなる動作状態において動作電圧の確実な監視を可能にする改良された監視回路を有するシステムコンポーネントを画定することである。
第1態様によれば、電圧監視回路を有するシステムコンポーネント、特にミニPCのマザーボードが開示される。電圧監視回路は、少なくとも2つの出力電圧を提供するための少なくとも2つの電圧出力と、電圧レギュレータが両方の出力電圧を提供しているかどうかを示す第1制御信号を提供するための第1御信号出力と、を有する電圧レギュレータを備える。電圧監視回路はさらに、電圧レギュレータの第1電圧出力に接続される第1電圧入力と、電圧レギュレータが第1出力電圧を提供しているかどうかを示す第2制御信号を提供するための第2制御信号出力と、を有する監視回路を備える。電圧監視回路はさらにコンバイナ回路を備え、コンバイナ回路は、電圧レギュレータの第1制御信号出力に接続される第1制御信号入力と、監視回路の第2制御信号出力に接続される第2制御信号入力と、システムコンポーネントの現在の動作状態に応じて、電圧レギュレータが動作状態のために必要とされる全ての出力電圧を提供しているかどうかを示す、第3の制御信号を提供するための第3の制御信号出力と、を有する。
第1態様による電圧監視回路は、システムコンポーネントに対するさらなる制御信号、第3制御信号を生成し、これは電圧レギュレータのどの電圧出力がアクティブか(active)に関係なく、全ての動作状態を監視することができる。複合第3制御信号(The combined third control signa)は、電圧レギュレータによって内部的に生成された第1制御信号と、監視回路によって外部的に生成された第2制御信号と、を複合する、結合する又は組み合わせること(combining)によって生成され、システムコンポーネントの異なる動作状態について、電圧レギュレータが現在の動作状態に必要な全ての出力電圧を提供しているかどうかを確実に示す。
例えば、第2出力電圧を選択的にアクティブ化するためのさらなる制御信号に基づいて、電圧レギュレータによって生成される第1制御信号と、監視回路によって生成される第2制御信号のどちらが、複合第3の制御信号の電圧源として選択されることを意味するかを選択することができる。
異なる実施形態によれば、コンバイナ回路は、マルチプレクサ、特に統合マルチプレクサIC、又は様々な制御信号を複合するための個別の回路を含むことができる。
第2態様によれば、第1態様によるシステムコンポーネントを有する電子デバイス、特にミニPCが記述される。
特にコンパクトな設計のミニPCは、通常、異なる動作状態、特に省電力動作状態を仮定することができる。したがって、それぞれの動作状態において必要な動作電圧の有無を確実に監視することができ、該当する場合には、現在の動作モードに必要な動作電圧が確実に提供されていない場合には、電子ミニPCを再起動するなどの必要な措置を講じることができる。
本開示の第3態様によれば、システムコンポーネントのための制御信号、特にミニPCのマザーボードのための複合パワーグッド信号を提供するための方法が開示される。
方法は、
- マルチチャネル電圧レギュレータ から複数の可能な動作電圧のうち少なくとも1つの動作電圧を要求するステップと、
- 全ての動作電圧がマルチチャネル電圧レギュレータから要求される場合に、システムコンポーネントの制御信号ラインを介して、マルチチャネル電圧レギュレータによって提供される共通制御信号を提供するステップと、
- マルチチャネル電圧レギュレータから、所定の動作電圧が1つだけ要求された場合に、マルチチャネル電圧レギュレータとは別個の監視回路を用いて、電圧出力が所定の動作電圧に対応するマルチチャネル電圧レギュレータの電圧出力を監視するステップ、及び、システムコンポーネントの制御信号ラインを介して、監視回路によって生成される制御信号を提供するステップと、を含む。
この方法は、マルチチャネル電圧レギュレータによって直接生成される制御信号を、この信号が有効である時間間隔で監視する利点と、電圧レギュレータによって内部的に生成される制御信号が有効でない時間間隔で、少なくとも1つの所定の動作電圧を個別に監視する機能とを複合したものである。
本発明は、添付の図を参照して、例示的な実施形態を用いて以下に詳細に説明される。
図1は、電子デバイスを模式的に示す図である。 図2は、電圧監視回路を模式的に示す図である。 図3は、個別設計における組み合わされた監視及びコンバイナ回路の回路図である。 図4は、制御信号を提供する方法のフローチャートである。
図1にミニPC形態の電子機器10の設計を模式的に示す。電子デバイス10は、マザーボードの形でシステムコンポーネント20を構成し、必要な動作電力は内部電源ユニット12又は外部電源ユニット14から選択的に供給されることができる。この目的のために、システムコンポーネント20上に配置された電圧レギュレータ22は、システムコンポーネント20の電力消費部又はパワーコンシューマ(power consumers)の正しい動作のために異なる動作電圧を利用可能にする。この例示的な実施形態では、システムコンポーネント20は、例えばプロセッサ24を含み、電子デバイス10の通常動作状態、例えばACPI S0状態では、通常の動作電圧が供給される。システムコンポーネント20はさらに制御回路26を含む。制御回路26は、とりわけ電子デバイス10の現在の動作状態を選択する役割を果たす。適切な制御信号を用いて電圧レギュレータ22とプロセッサ24の両方を制御し、それらが提供する制御信号を用いてその動作を監視する。
例えば、制御回路26は、通常の動作状態において、電圧レギュレータ22によって生成できる全ての供給電圧が提供されていることを示す「パワーグッド」信号を電圧レギュレータ22が提供しているかどうかを監視する。制御回路26は、例えばオペレーティングシステムを実行するために、制御回路26がこの制御信号を検出するまでプロセッサ24を起動しない。この目的のために、制御回路26は、例えば、パワーシーケンシングチップ(power sequencing chip)又はチップセットの一部として知られるものを含むことができる。
しかしながら、特に、複数の可能な供給電圧の個々の供給電圧を選択的に利用可能にするマルチチャネル電圧レギュレータ22を採用する場合、これは電子デバイス10の正しい動作を保証するために全ての状況で十分ではない。
例えば、ミニPCには通常、電圧レギュレータ22が全ての可能な動作電圧を提供しない、1つ以上の省電力又はスタンバイ状態を有する。スタンバイ状態では、例えば、スタンバイ電圧のみが提供され、とりわけ制御回路に供給するために使用される。また、デバイスの初期化状態中、たとえば、パワーシーケンシングチップによるシステムコンポーネントのさまざまな回路のシーケンス起動中に、全ての動作電圧がまだ提供されていないことも一般的である。このような場合、電圧レギュレータ22からのパワーグッド信号は有効性を有さず、また通常は制御回路26によって評価されない。かかる動作状態の1つで、電圧レギュレータ22によって提供される供給電圧、例えばスタンバイ電圧に中断が生じた場合、制御回路26がこれを検知できない可能性がある。その結果、電子デバイス10の動作又は起動の障害につながる可能性がある。かかる問題を回避するために、電圧レギュレータ22が、複数の可能な動作電圧のうちの個別の動作電圧のみを提供する場合、システムコンポーネント20は、本発明の例示的実施形態によれば、電圧レギュレータとは独立して、かかる動作状態の1つのために必要とされる動作電圧を監視する改良された電圧監視回路を有する。
図2は、本開示の例示的な実施形態による電圧監視回路30を示す。図2に示す電圧監視回路30は、例えば図1に示す電子デバイス10の電圧レギュレータ22などのマルチチャネル電圧レギュレータ32と、監視回路34及びコンバイナ回路3と、を備える。
例示的な実施形態では、マルチチャネル電圧レギュレータ32は、対応する制御信号EN1及びEN2を提供するための2つの制御入力EN_CH1及びEN_CH2を有する。さらに、マルチチャネル電圧レギュレータ32は、2つの電圧出力VOUT_CH1及びVOUT_CH2と、制御信号出力PWROKを有する。制御信号EN1及びEN2を介してそれぞれ、第1動作電圧VOUT1、例えばスタンバイ電圧、又は第2動作電圧VOUT2、例えば通常動作電圧、又はその両方を提供するように要求された場合、マルチチャネル電圧レギュレータ32はそれぞれの電圧出力VOUT_CH1及びVOUT_CH2においてこれらを提供する。さらに、第1要求動作電圧VOUT1及び第2要求動作電圧VOUT2の両方が2つの電圧出力VOUT_CH1及びVOUT_CH2において提供される場合、電圧レギュレータ32は、制御信号出力PWROKにおいて正の制御信号を提供する。それ以外の場合、マルチチャネル電圧レギュレータ32が全ての可能な出力電圧VOUT1及びVOUT2を提供していない(not providing all the possible output voltages)ことを示す制御信号出力PWROKを介して、負の制御信号が提供される。
それゆえに、マルチチャネル電圧レギュレータ32によって提供される制御信号PWROK_VRは、2つの制御信号EN1及びEN2が対応する出力電圧VOUT1及びVOUT2を要求している動作状態においてのみ有効である。
システムコンポーネント20のための有効なパワーグッド信号を少なくとも1つのさらなる動作状態でも提供できるように、監視回路34は、マルチチャネル電圧レギュレータ32によって提供される第1動作電圧VOUT1を監視する。監視回路34には、例えば、監視回路34の第1電圧入力VINに供給される電圧VOUT1を、監視回路34の第2電圧入力VREFを介して供給される基準電圧VTHと比較するコンパレータを有する。第1電圧入力VINで供給される電圧が第2電圧入力VREFで供給される基準電圧VTHを超える場合に、監視回路34は制御信号出力VOUTにおいて第2制御信号PWROK_CH1を生成する。
それゆえ、動作状態に応じて、2つの異なるパワーグッド信号、詳しくは、マルチチャネル電圧レギュレータ32によって内部的に生成される第1制御信号PWROK_VRと、外部監視回路34によって生成されるPWROK_CH1と、が利用可能になる。コンバイナ回路34は、現在関連する制御信号を選択するために、制御信号EN2に基づいて、第1制御信号PWROK_VR又は第2制御信号PWROK_CH1のいずれかを選択し、これを、さらなる制御信号出力OUTを介して、複合第3制御信号SYSTEM_PWROKとしてシステムコンポーネント20のさらなるコンポーネントに利用可能にする。特に、制御信号EN2がアクティ化されると第1制御信号PWROK_VRが選択され、制御信号EN2が非アクティブ化されると第2制御信号PWROK_CH1が選択される。この目的のために、コンバイナ回路36は、例えば、1つ以上の入力制御信号に基づいて、2つ以上の信号源のうちの1つを選択して対応するパワーグッド信号を提供する統合マルチプレクサICを備えることができる。
図2は、2つの動作電圧VOUT1及びVOUT2と、それに対応する2つの動作状態を有する回路のみを示しており、2つの動作電圧VOUT1及びVOUT2の両方又は一方のみが選択的に提供されるが、明らかに記述された概念は、異なる動作状態で必要とされ、対応する、複数の動作電圧を有するシステムコンポーネント20にも拡張することができる。この場合、該当する場合は、コンバイナ回路36のためにさらなる監視回路及びマルチチャネルマルチプレクサが必要とされ、マルチチャネル電圧レギュレータの関連する動作電圧を選択するために、さらなる動作電圧及び制御信号を監視する。
図3は、個別設計での監視とコンバイナの複合回路40を示している。したがって、回路40は図2に示すコンポーネント34及び36を置き換える。
明確にするため、実際の電圧レギュレータは図3には示されていない。回路40はまた、2つの可能な動作状態をカバーする。まず、通常動作状態では、2チャネル電圧レギュレータの両方のチャネルがアクティブである。さらに、制限された動作モードでは、2チャネル電圧レギュレータのうちの第1チャネルはアクティブであり、第2チャネルは非アクティブである。
図3の上部に示す回路部分は、さらなる制御信号PWROK_CH1_R_Hを生成するために使用される。この目的のために、複合監視コンバイナ回路40は、コンパレータ42を備え、マルチチャネル電圧レギュレータ32によって提供される動作電圧VR_VOUT1を基準電圧VREFの形態のしきい値と比較する。電圧レギュレータ32から供給される動作電圧VR_VOUT1が基準電圧VREFを超えると、論理正の制御信号PWROK_CH1_Hがコンパレータ42の出力に供給される。それ以外の場合は、論理負の制御信号がコンパレータ42の出力に提供される。
しかしながら、このようにコンパレータ42が生成する制御信号PWROK_CH1_Hは、電子デバイスの全ての動作状態において有効ではない。正の制御信号PWROK_CH1_Hが意図せずに発行されるのを防ぐために、回路40は、したがって2つのトランジスタQ1A及びQ1Bを含む抑制回路44を有し、この抑制回路を介して、上部の回路部分によって生成される制御信号PWROK_CH1_R_Hを提供するための信号ラインを選択的に低電圧電位、特に接地電位GNDに引き込むことができる。
第1トランジスタQ1AはMOSFETトランジスタの形態であり、その制御出力において第2動作電圧VOUT2を選択するための制御信号EN2_CH2_Hに接続されている。制御信号EN_CH2_Hは、電圧レギュレータ32が第2動作電圧を提供することも意図されている場合にアクティブ化される。この場合、コンパレータ42によって生成される制御信号PWROK_CH1_Hは有効性を有さず、第1トランジスタQ1Aをスイッチオンすることで抑制される。この目的のため、第1トランジスタQ1Aのソース端子は接地電位GNDに接続され、第1トランジスタQ1Aのドレイン端子は制御信号PWROK_CH1_R_Hを提供するために内部ノード46に接続される。コンパレータ42を保護するため、内部ノード46は抵抗R1によってその出力から切り離されている。
回路を最適化するために、さらなる第2トランジスタQ1Bが提供され、マルチチャネル電圧レギュレータ32が制御信号PWROK_VR_OUT_Hを介して、全ての可能な供給電圧が供給されていることをすでに示している場合、回路40の内部ノード46を選択的に接地電位GNDに接続する。この場合、コンパレータ42による監視はもはや必要なく、以下に説明する、2つの可能な制御信号PWROK_VR_OUT_H及びPWROK_CH1_R_Hのカップリングイン(coupling-in)において問題を引き起こす可能性がある。
図3の下部は、マルチチャネル電圧レギュレータ32からの第1制御信号PWROK_VR_OUT_Hを回路40からの第2制御信号PWROK_CH1_R_Hと複合することを示している。2つの制御信号はそれぞれのダイオードD1、D2を介して共通ノード48で結合され、論理和によって効果的に複合される。特に、2つの制御信号PWROK_VR_OUT_H又はPWROK_CH1_R_Hのうちの少なくとも1つが論理的ハイレベルを有する場合に、複合制御信号SYSTEM_PWROK_Rは論理的ハイレベルを想定する。
記述された例示的な実施形態では、電圧レギュレータ32からの第1制御信号「PWROK_VR_OUT_H」は、「オープンドレイン」タイプの出力信号である。したがって、第1制御信号「PWROK_VR_OUT_H」の未定義状態を回避するために、関連する信号ラインはプルアップ抵抗R2を介して電位P3V3P_ALWに接続される。
このように共通ノード48に提供される複合制御信号SYSTEM_PWROK_Rは、信号源切り替え時の干渉パルスを避けるためにローパスフィルタ50を介してフィルタリングされる。このため、共通ノード48はさらなる抵抗R3及びコンデンサC1を介して接地電位GNDに接続される。実際の出力制御信号SYSTEM_PWROKは、抵抗R3及びコンデンサC1の間のノードにおいてオフにされ、システムコンポーネントのさらなる回路、例えば図1に示す電子デバイス10の制御回路26に提供される。
別個の監視コンバイナ回路40は比較的シンプルな設計であり、その実装には、1つのコンパレータ42と2つのトランジスタQ1AとQ1Bの形態の3つの能動コンポーネントのみを必要とすることは明らかである。さらに、2つのショットキーダイオードD1、D3、3つの抵抗器R1~R3、コンデンサC1の形態で比較的少数の受動コンポーネントが設けられている。したがって、かかる回路は、非常に小さなスペースで実装することができ、該当する場合は、既にあるの制御回路26の一部として実装することができる。
図4に、複合制御信号SYSTEM_PWROKを提供する方法のフロー図を模式的に示す。
第1ステップS1では、電子デバイス10のシステムコンポーネント20の動作状態を選択する。例えば、通常のACPI-S0動作状態、ACPI-S5スタンバイ状態、又は初期化状態若しくは異なる動作状態間の遷移状態を選択できる。
電圧レギュレータによって生成できる全ての動作電圧が供給されている動作状態である場合に、電圧レギュレータによって内部的に生成される制御信号PWROK_VRは、ステップS2において、すべてのシステムコンポーネントに対する制御信号SYSTEM_PWROKとして直接出力することができる。
しかしながら、他の動作状態において電圧レギュレータが複数の可能な動作電圧のうちの1つ又はサブセットのみを提供している場合、提供された動作電圧は対応する外部監視回路によって個別に監視される。例えば、ステップS3では、電圧レギュレータ22の出力VOUT_CH1において、電圧レギュレータ22によって生成される第1電圧VOUT1を監視する。
さらに、該当する場合は、任意のさらなるステップS4で、現在の動作状態での電子デバイスの動作に必要なさらなる電圧を監視することができる。
必要に応じて全ての電圧が提供される場合、ステップS5で対応する複合制御信号SYSTEM_PWROKが提供され、これはステップS1で選択した動作状態のために必要な全ての動作電圧が提供されていることを示す。
一方では、要求された電圧のいずれかが要求どおりに提供されていない場合は、代替ステップS6で制御信号SYSTEM_PWROKが提供され、要求された動作電圧のすべてが提供されていないことを示す。
10 電子デバイス
12 内部電力供給ユニット
14 外部電力供給ユニット
20 システムコンポーネント
22 電圧レギュレータ
24 プロセッサ
26 制御回路
30 電圧監視回路
32 マルチチャネル電圧レギュレータ
34 監視回路
36 コンバイナ回路
40 監視コンバイナ回路
42 コンパレータ
44 抑制回路
46 内部ノード
48 共通ノード
50 ローパスフィルタ
S1からS6 方法ステップ

Claims (9)

  1. 電圧監視回路を有するシステムコンポーネントあって、
    前記電圧監視回路は、
    - 少なくとも2つの出力電圧(VOUT1、VOUT2)を提供するための少なくとも2つの電圧出力(VOUT_CH1、VOUT_CH2)と、電圧レギュレータが両方の出力電圧を提供しているかどうかを示す第1制御信号を提供するための第1制御信号出力と、を有する電圧レギュレータ、
    - 前記電圧レギュレータの第1電圧出力に接続される第1電圧入力と、前記電圧レギュレータが第1出力電圧(VOUT1)を提供しているかどうかを示す第2制御信号を提供するための第2制御信号出力と、を有する監視回路、及び、
    - 前記電圧レギュレータの前記第1制御信号出力に接続される第1制御信号入力と、前記監視回路の前記第2制御信号出力に接続される第2制御信号入力と、前記システムコンポーネントの現在の動作状態に応じて、前記電圧レギュレータが前記動作状態のために必要とされる全ての出力電圧を提供しているかどうかを示す、第3の制御信号を提供するための第3制御信号出力と、を有するコンバイナ回路、
    を備える、システムコンポーネント。
  2. - 前記電圧レギュレータはさらに、第2電圧出力(VOUT_CH2)において第2出力電圧(VOUT2)を選択的にアクティブするための第3制御信号入力を有し、
    - 前記コンバイナ回路はさらに、第4制御信号入力を有し、前記第4制御信号入力を介して、前記第1制御信号入力又は第2制御信号入力は選択的に、前記第3制御信号出力のためのソースとして選択されることができ、
    - 前記第3制御信号入力及び前記第4制御信号入力は、共通制御信号を提供するために共に結合されており、前記共通制御信号は、前記第2出力電圧(VOUT2)が前記現在の動作状態で提供されることを意味するかどうかを示す、
    請求項1記載のシステムコンポーネント。
  3. - 前記コンバイナ回路は、前記現在の動作状態に応じて前記第1制御信号又は前記第2制御信号を選択するためのマルチプレクサを備えるか、又は
    - 電圧監視回路は、前記第1制御信号又は第2制御信号に結合するための2つのダイオードと、第2出力電圧が前記現在の動作状態で提供されることを意味する場合に、前記第2制御信号を選択的に抑制するためのトランジスタと、を有する、
    請求項1記載のシステムコンポーネント。
  4. 請求項1記載のシステムコンポーネントとして構成されたマザーボードを有するミニPC。
  5. 前記ミニPCは、
    - 前記第1出力電圧及び第2出力電圧(VOUT1、VOUT2)が前記電圧レギュレータによって提供されることを意味する通常動作状態を有し、
    - 前記第1出力電圧(VOUT1)のみが前記電圧レギュレータによって提供されることを意味する、少なくとも1つの制限された動作状態、タンバイ状態、初期状態及び/又は遷移状態を有する、
    請求項4記載のミニPC
  6. 前記システムコンポーネントはさらに、
    前記電圧レギュレータが前記現在の動作状態に必要とされる全ての出力電圧を提供していないことを3制御信号が示す場合に、前記ミニPCを所定の動作状態にシフトさせるように構成された、制御コンポーネント、ワーシーケンシングチップ及び/又はチップセット、を備える、
    請求項4又は5記載のミニPC
  7. システムコンポーネントのための制御信号提供するための方法であって、
    - マルチチャネル電圧レギュレータから複数の可能な動作電圧(VOUT1、VOUT2)のうち少なくとも1つの動作電圧を要求するステップと、
    - 全ての動作電圧が前記マルチチャネル電圧レギュレータから要求される場合に、システムコンポーネントの制御信号ラインを介して、前記マルチチャネル電圧レギュレータによって提供される共通制御信号を提供するステップと、
    - 前記マルチチャネル電圧レギュレータから、所定の動作電圧(VOUT1)が1つだけ要求された場合に、前記マルチチャネル電圧レギュレータとは別個の監視回路を用いて、電圧出力が前記所定の動作電圧(VOUT1)に対応する前記マルチチャネル電圧レギュレータの電圧出力(VOUT_CH1)を監視するステップ、及び、前記システムコンポーネントの前記制御信号ラインを介して、前記監視回路によって生成される制御信号を提供するステップと、
    を含む方法。
  8. - 前記可能な動作電圧の所定のサブセットが前記マルチチャネル電圧レギュレータから要求される場合に、前記マルチチャネル電圧レギュレータと別個の少なくとも1つの監視回路を用いて要求される動作電圧に対応する前記マルチチャネル電圧レギュレータの全ての電圧出力を監視するステップ、及び
    全ての要求される動作電圧が提供されている場合にのみ、前記システムコンポーネントの前記制御信号ラインを介して、前記少なくとも1つの監視回路によって生成される制御信号を提供するステップと、
    を有する、
    請求項7記載の方法。
  9. 前記制御信号は、ミニPCのマザーボードのための複合パワーグッド信号である、
    請求項7又は8記載の方法。
JP2022136346A 2021-08-31 2022-08-29 システムコンポーネント、電子デバイス及び制御信号を提供する方法 Active JP7385154B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021122493.4 2021-08-31
DE102021122493.4A DE102021122493B3 (de) 2021-08-31 2021-08-31 Systemkomponente, elektronisches Gerät und Verfahren zum Bereitstellen eines Steuersignals

Publications (2)

Publication Number Publication Date
JP2023035997A JP2023035997A (ja) 2023-03-13
JP7385154B2 true JP7385154B2 (ja) 2023-11-22

Family

ID=81345882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022136346A Active JP7385154B2 (ja) 2021-08-31 2022-08-29 システムコンポーネント、電子デバイス及び制御信号を提供する方法

Country Status (3)

Country Link
JP (1) JP7385154B2 (ja)
DE (1) DE102021122493B3 (ja)
GB (1) GB2611614A (ja)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188829A (ja) 1998-12-21 2000-07-04 Nec Corp 電源シーケンス検出装置および電源シーケンス検出方法
US20060224907A1 (en) 2005-03-31 2006-10-05 Daniel Feldman Computer volatile memory power backup system
JP2006323822A (ja) 2005-04-20 2006-11-30 Denso Corp 電子制御装置
US20080048665A1 (en) 2006-08-23 2008-02-28 Micrel Inc. Generation of System Power-Good Signal in Hot-Swap Power Controllers
US20090037751A1 (en) 2007-08-02 2009-02-05 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Power regulator circuit of a motherboard
JP2012226756A (ja) 2011-04-19 2012-11-15 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 電源アダプタ回路
JP2013008167A (ja) 2011-06-24 2013-01-10 Lenovo Singapore Pte Ltd 計時回路を備える携帯式電子機器の電力システム
US20130082662A1 (en) 2011-09-29 2013-04-04 Texas Instruments, Incorporated Circuits, devices, methods and systems to secure power-up for battery operating devices even with low current chargers and to execute other performances
US20130162036A1 (en) 2011-12-23 2013-06-27 Jason J. Mangattur Complementary Detection of Power Supplies Stability and Notifying Multiple Domains Regardless of Other Power Domains Readiness
JP2014067191A (ja) 2012-09-25 2014-04-17 Fujitsu Ltd 演算処理回路及び電源制御方法
JP2014099151A (ja) 2012-11-15 2014-05-29 Inventec Pudong Technology Corp ラックおよびラックの電力制御方法
US20140189412A1 (en) 2012-12-29 2014-07-03 Hon Hai Precision Industry Co., Ltd. Time sequence circuit for power supply unit
JP2014137680A (ja) 2013-01-16 2014-07-28 Lenovo Singapore Pte Ltd パワー・オン状態から省電力状態に移行させる方法およびコンピュータ
JP2015066685A (ja) 2013-09-26 2015-04-13 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2016101697A (ja) 2014-11-28 2016-06-02 京セラドキュメントソリューションズ株式会社 画像形成装置
JP2020154431A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 電子機器及び電子機器の情報記録方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172317A (ja) * 1987-01-09 1988-07-16 Fujitsu Ltd 電源制御方式
US5838929A (en) * 1995-06-01 1998-11-17 Ast Research, Inc. Upgrade CPU module with integral power supply
US6882942B1 (en) 1999-04-23 2005-04-19 Intersil Corporation Accessing main ATX outputs without monitoring all outputs
US6462438B1 (en) 2000-09-27 2002-10-08 Intel Corporation Supply voltage sequencing
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
US8108700B2 (en) * 2009-03-10 2012-01-31 International Business Machines Corporation Power supply identification using a modified power good signal
KR102252643B1 (ko) 2014-10-20 2021-05-17 삼성전자주식회사 시스템 온 칩의 전원 경로 제어기
US10209279B2 (en) 2015-06-24 2019-02-19 Allegro Microsystems, Llc Methods and apparatus for monitoring a level of a regulated source

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188829A (ja) 1998-12-21 2000-07-04 Nec Corp 電源シーケンス検出装置および電源シーケンス検出方法
US20060224907A1 (en) 2005-03-31 2006-10-05 Daniel Feldman Computer volatile memory power backup system
JP2006323822A (ja) 2005-04-20 2006-11-30 Denso Corp 電子制御装置
US20080048665A1 (en) 2006-08-23 2008-02-28 Micrel Inc. Generation of System Power-Good Signal in Hot-Swap Power Controllers
US20090037751A1 (en) 2007-08-02 2009-02-05 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Power regulator circuit of a motherboard
JP2012226756A (ja) 2011-04-19 2012-11-15 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 電源アダプタ回路
JP2013008167A (ja) 2011-06-24 2013-01-10 Lenovo Singapore Pte Ltd 計時回路を備える携帯式電子機器の電力システム
US20130082662A1 (en) 2011-09-29 2013-04-04 Texas Instruments, Incorporated Circuits, devices, methods and systems to secure power-up for battery operating devices even with low current chargers and to execute other performances
US20130162036A1 (en) 2011-12-23 2013-06-27 Jason J. Mangattur Complementary Detection of Power Supplies Stability and Notifying Multiple Domains Regardless of Other Power Domains Readiness
JP2014067191A (ja) 2012-09-25 2014-04-17 Fujitsu Ltd 演算処理回路及び電源制御方法
JP2014099151A (ja) 2012-11-15 2014-05-29 Inventec Pudong Technology Corp ラックおよびラックの電力制御方法
US20140189412A1 (en) 2012-12-29 2014-07-03 Hon Hai Precision Industry Co., Ltd. Time sequence circuit for power supply unit
JP2014137680A (ja) 2013-01-16 2014-07-28 Lenovo Singapore Pte Ltd パワー・オン状態から省電力状態に移行させる方法およびコンピュータ
JP2015066685A (ja) 2013-09-26 2015-04-13 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2016101697A (ja) 2014-11-28 2016-06-02 京セラドキュメントソリューションズ株式会社 画像形成装置
JP2020154431A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 電子機器及び電子機器の情報記録方法

Also Published As

Publication number Publication date
JP2023035997A (ja) 2023-03-13
GB2611614A (en) 2023-04-12
GB202211305D0 (en) 2022-09-14
DE102021122493B3 (de) 2022-05-19

Similar Documents

Publication Publication Date Title
JP2009534832A (ja) 多電圧チップのためのパワーokの伝達
JP2006262180A (ja) 半導体装置
JP6201890B2 (ja) スレーブ通信装置及びバス通信システム
US7543162B2 (en) CPU frequency regulating circuit
KR20200108786A (ko) 볼티지 디텍터
US7847441B2 (en) Semiconductor integrated circuit
JP2015215638A (ja) 電源管理装置、電子装置および電源管理方法
CN111630763B (zh) 升压型开关电源电路
JP7385154B2 (ja) システムコンポーネント、電子デバイス及び制御信号を提供する方法
US7711971B1 (en) Multi-input power supply supervisor
US20030038673A1 (en) Semiconductor device
JP6638068B2 (ja) システム電源回路および電子機器、電子機器の保護方法
JP2021114859A (ja) 継電装置、車載器
KR101446929B1 (ko) 전원 시퀀스 제어 시스템
JP6671271B2 (ja) 電源放電回路
JP5293216B2 (ja) 電源制御装置および電源制御システム
US20200136426A1 (en) Method And Apparatus To Switch Power Supply For Low Current Standby Operation
KR101952967B1 (ko) 반도체 기억 회로를 구비한 반도체 장치
JP4730356B2 (ja) 電源制御装置
JP2010206382A (ja) 電源シーケンス回路
JP2013190256A (ja) 半導体集積回路及びその半導体集積回路のテストモード設定方法
JP4259999B2 (ja) 電源切換回路
JP7518150B2 (ja) 電源用半導体集積回路及び電源システム
EP2820748A1 (en) Method for remote control of a power converter module and a device therefor
KR20110067709A (ko) 마이콤의 오동작 방지 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R150 Certificate of patent or registration of utility model

Ref document number: 7385154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150