KR102470499B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102470499B1
KR102470499B1 KR1020170058841A KR20170058841A KR102470499B1 KR 102470499 B1 KR102470499 B1 KR 102470499B1 KR 1020170058841 A KR1020170058841 A KR 1020170058841A KR 20170058841 A KR20170058841 A KR 20170058841A KR 102470499 B1 KR102470499 B1 KR 102470499B1
Authority
KR
South Korea
Prior art keywords
dummy
scan
pixels
electrode
data
Prior art date
Application number
KR1020170058841A
Other languages
English (en)
Other versions
KR20180125081A (ko
Inventor
박종원
이승규
김현웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170058841A priority Critical patent/KR102470499B1/ko
Priority to US15/868,961 priority patent/US11348529B2/en
Priority to CN201810448304.2A priority patent/CN108877681B/zh
Publication of KR20180125081A publication Critical patent/KR20180125081A/ko
Application granted granted Critical
Publication of KR102470499B1 publication Critical patent/KR102470499B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치에 관한 것이다. 본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 제공된 화소들; 상기 화소들과 연결되며, 상기 화소들로 데이터 신호들을 제공하는 데이터선들; 상기 화소들과 연결되며, 상기 화소들로 주사 신호들을 제공하는 주사선들; 및 상기 표시 영역을 둘러싸는 주변 영역에서 상기 데이터선들과 교차하는 더미 주사선들을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 소자를 포함하는 복수 개의 화소를 포함하며, 각 화소에는 상기 화소에 여러가지 신호를 제공하는 배선들이 제공된다. 상기 배선들은 각 화소에 신호를 제공하기 위해 다양한 방식으로 배치된다.
본 발명은 영역과 상관없이 균일한 휘도를 갖는 표시 장치를 제공하는 데에 있다.
본 발명의 일 실시예에 따른 표시 장치는, 표시 영역에 제공된 화소들; 상기 화소들과 연결되며, 상기 화소들로 데이터 신호들을 제공하는 데이터선들; 상기 화소들과 연결되며, 상기 화소들로 주사 신호들을 제공하는 주사선들; 및 상기 표시 영역을 둘러싸는 주변 영역에서 상기 데이터선들과 교차하는 더미 주사선들을 포함할 수 있다.
또한, 상기 주사선들 및 상기 더미 주사선들은 제1 방향으로 연장되고, 상기 데이터선들은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
또한, 상기 더미 주사선들은 상기 화소들에 연결되지 않을 수 있다.
또한, 상기 더미 주사선들에 공급되는 더미 주사 신호들의 변화에 대응하여, 제1 화소 행들에 배치된 화소들로 공급되는 데이터 신호의 크기와 제2 화소 행들에 배치된 화소들로 공급되는 데이터 신호의 크기의 차이가 보상될 수 있다.
또한, 상기 제2 화소 행들은 상기 제1 화소 행들의 하부에 위치하며, 상기 주사 신호들은, 상기 제2 화소 행들에 배치된 화소들보다 상기 제1 화소 행들에 배치된 화소들로 먼저 공급될 수 있다.
또한, 상기 더미 주사선 및 상기 더미 주사선과 교차하는 상기 데이터선 간에 커패시턴스가 형성될 수 있다.
또한, 상기 주사선들로 주사 신호들을 공급하고, 상기 더미 주사선들로 상기 더미 주사 신호들을 공급하는 주사 구동부를 더 포함할 수 있다.
또한, 상기 화소들 각각은 트랜지스터를 포함하며, 상기 트랜지스터는, 액티브 패턴; 게이트 절연막을 사이에 두고 상기 액티브 패턴 상에 제공된 게이트 전극; 상기 게이트 전극을 덮는 제1 층간 절연막, 및 상기 제1 층간 절연막 상에 배치되는 제2 층간 절연막을 포함하는 층간 절연막; 및 상기 층간 절연막 상에 배치되고, 상기 액티브 패턴에 각각 연결된 소스 전극 및 드레인 전극을 포함할 수 있다.
또한, 상기 제1 층간 절연막 상에 제공된 제1 더미 전극을 더 포함하고, 상기 제1 더미 전극과 상기 더미 주사선 사이에 상기 커패시턴스가 형성되도록, 상기 제1 더미 전극의 일부는 상기 더미 주사선과 중첩될 수 있다.
또한, 상기 제1 더미 전극은 상기 제2 층간 절연막을 관통하는 컨택홀을 통해 상기 더미 주사선과 교차하는 데이터선과 연결될 수 있다.
또한, 상기 더미 주사선에 공급되는 상기 더미 주사 신호의 변화에 대응하여, 상기 데이터선으로 공급되는 데이터 신호의 크기가 변화할 수 있다.
또한, 제1 더미 액티브 패턴을 더 포함하고, 상기 제1 더미 액티브 패턴과 상기 더미 주사선 사이에 상기 커패시턴스가 형성되도록, 상기 제1 더미 액티브 패턴의 일부는 상기 더미 주사선과 중첩될 수 있다.
또한, 상기 더미 주사선은 상기 게이트 절연막 및 상기 층간 절연막을 관통하는 콘택 홀들을 통해 상기 더미 주사선과 교차하는 데이터선과 연결될 수 있다.
또한, 상기 더미 주사선, 상기 제1 더미 액티브 패턴 및 상기 데이터선은 제1 더미 트랜지스터를 형성할 수 있다.
또한, 상기 더미 주사선에 공급되는 상기 더미 주사 신호의 변화에 대응하여, 상기 데이터선으로 공급되는 데이터 신호의 크기가 변화할 수 있다.
또한, 상기 기판 상에 제공된 제2 더미 액티브 패턴; 상기 게이트 절연막 상에 제공된 제2 더미 전극; 및 상기 층간 절연막 상에 제공된 보조 데이터선들을 더 포함할 수 있다.
또한, 상기 제2 더미 액티브 패턴과 상기 제2 더미 전극 사이에 상기 커패시턴스가 형성되도록, 상기 제2 더미 액티브 패턴의 일부는 상기 제2 더미 전극과 중첩될 수 있다.
또한, 상기 보조 데이터선들의 일 측은 상기 게이트 절연막 및 상기 층간 절연막을 관통하는 콘택 홀들에 의하여 상기 제2 더미 액티브 패턴과 연결되고, 상기 보조 데이터선들의 타 측은 상기 층간 절연막을 관통하는 콘택 홀들에 의하여 상기 더미 주사선과 연결되며, 상기 제2 보조 전극은 상기 층간 절연막을 관통하는 콘택 홀을 통해 상기 더미 주사선과 교차하는 데이터선에 연결될 수 있다.
또한, 상기 제2 더미 액티브 패턴, 상기 제2 더미 전극 및 상기 보조 데이터선들은 제2 더미 트랜지스터를 형성할 수 있다.
또한, 상기 더미 주사선 및 상기 보조 데이터선들을 통해 상기 제2 더미 액티브 패턴으로 공급된 상기 더미 주사 신호의 변화에 대응하여, 상기 데이터선으로 공급되는 데이터 신호의 크기가 변화할 수 있다.
또한, 상기 표시 영역의 경계는 적어도 일부가 곡선의 형상일 수 있다.
또한, 상기 더미 주사선들 및 상기 데이터선들의 교차 지점 각각에는 커패시턴스가 형성되며, 상기 커패시턴스의 크기는 영역 별로 상이할 수 있다.
또한, 외곽부에 위치한 데이터선에 의하여 형성된 커패시턴스일수록 크기가 클 수 있다.
다음으로, 본 발명의 다른 실시예에 의한 표시 장치는, 표시 영역에 제공된 화소들; 상기 화소들로 데이터 신호들을 제공하는 데이터선들; 상기 화소들로 주사 신호들을 제공하는 주사선들; 및 상기 데이터선들과 교차하는 더미 주사선들을 포함하며, 상기 더미 주사선들로 더미 주사 신호들이 공급되면, 상기 더미 주사 신호들의 변화에 대응하여 상기 화소들로 공급되는 데이터 신호의 크기가 변화할 수 있다.
또한, 상기 더미 주사선들은 상기 화소들에 연결되지 않을 수 있다.
또한, 상기 주사선들로 주사 신호들을 공급하고, 상기 더미 주사선들로 상기 더미 주사 신호들을 공급하는 주사 구동부를 더 포함할 수 있다.
또한, 상기 주사 신호들 각각은 복수 개의 로우 레벨 구간을 포함할 수 있다.
또한, 상기 화소들은, 제1 화소 행들에 배치된 화소들과 제2 화소 행들에 배치된 화소들을 포함하며, 상기 더미 주사선들로 상기 더미 주사 신호들이 공급되면, 상기 제2 화소 행들에 배치된 화소들로 공급되는 데이터 신호의 크기가 변화할 수 있다.
본 발명에 따르면, 균일한 휘도를 갖는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치의 구성을 구체적으로 나타내는 도면이다.
도 2는 도 1에 도시된 화소의 실시예를 나타내는 등가 회로도이다.
도 3은 도 2에 도시된 화소를 상세하게 도시한 평면도이다.
도 4는 도 3의 I-I'선에 따른 단면도이다.
도 5는 도 3의 II-II'선에 따른 단면도이다.
도 6은 도 1에 도시된 주사 구동부의 구성을 보다 자세히 나타낸 도면이다.
도 7은 주사 구동부로부터 출력되는 주사 신호들의 출력 타이밍을 설명하기 위한 파형도이다.
도 8a 및 도 8b는 화소의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호의 파형을 예시적으로 설명하기 위한 도면이다.
도 9는 더미 주사선과 데이터선의 교차 영역을 상세하게 도시한 평면도이다.
도 10은 도 9의 Ⅲ-Ⅲ'선에 따른 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 더미 주사선과 데이터선의 교차 영역을 상세하게 도시한 평면도이다.
도 12는 도 11의 Ⅳ-Ⅳ'선에 따른 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 더미 주사선과 데이터선의 교차 영역을 상세하게 도시한 평면도이다.
도 14는 도 11의 Ⅴ-Ⅴ'선에 따른 단면도이다.
도 15는 본 발명의 다른 실시예에 의한 표시 장치의 구성을 나타내는 도면이다.
도 16은 본 발명의 다른 실시예에 따른 주사 신호들의 출력 타이밍을 설명하기 위한 파형도이다.
도 17은 본 발명의 다른 실시예에 의한 표시 장치의 구성을 구체적으로 나타내는 도면이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 표시 장치에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치(10)의 구성을 구체적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(10)는 화소들(PXL)과 표시 구동부를 포함할 수 있다. 표시 장치(10)는 표시 영역(AA)과, 상기 표시 영역(AA)을 제외한 나머지 영역인 주변 영역을 포함할 수 있다.
표시 구동부는 상기 주변 영역에 위치하며, 주사 구동부(110), 데이터 구동부(120), 발광 구동부(130) 및 타이밍 제어부(150)를 포함할 수 있다.
화소들(PXL)은 표시 영역(AA)에 위치하며, 주사선들(S0~Sn), 데이터선들(D1~Dm) 및 발광 제어선들(E1~En)과 연결될 수 있다.
화소들(PXL)은 일 방향으로 연장된 복수의 화소 행들, 및 화소 행들에 교차하는 방향으로 연장된 복수의 화소 열들을 따라 매트릭스(matrix) 형태로 배열될 수 있다.
즉, 화소 행들은 일 방향으로 배열된 화소들(PXL)을 포함하며, 화소 열들은 화소 행들에 교차하는 방향으로 배열된 화소들(PXL)을 포함할 수 있다.
한편, 본 실시예에서는 화소들이 매트릭스 형태로 배열되는 것을 예로서 설명하였으나, 이에 한정된 것은 아니며, 화소들(PXL)은 다양한 형태로 배열될 수 있다.
이와 같은 화소들(PXL)은 주사선들(S0~Sn)로부터 주사 신호가 공급될 때 데이터선들(D1~Dm)로부터 데이터 신호를 공급받을 수 있다.
데이터 신호를 공급받은 화소들(PXL)은 제1 전원(ELVDD)으로부터 유기 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있으며, 이때 상기 유기 발광 소자는 상기 전류량에 대응하는 휘도의 빛을 생성할 수 있다.
본 발명에 의한 표시 장치(10)는 더미 주사선들(DS1~DS4)을 포함할 수 있다. 더미 주사선들(DS1~DS4)은 주변 영역에 위치할 수 있으며, 주사선들(S0~Sn)이 화소들(PXL)에 연결된 것과 달리 더미 주사선들(DS1~DS4)은 화소들(PXL)과 연결되지 않을 수 있다.
더미 주사선들(DS1~DS4) 각각은 데이터선들(D1~Dm)과 교차하도록 위치할 수 있으며, 더미 주사선들(DS1~DS4)과 데이터선들(D1~Dm)이 교차하는 영역마다 소정의 커패시턴스가 형성될 수 있다.
예를 들어, 도 1를 참조하면, 더미 주사선들(DS1~DS4)과 연결되는 제1 노드(N1)와, 데이터선들(D1~Dm)과 연결되는 제2 노드(N2) 사이에 로드 매칭(load matching)용 커패시턴스(C)가 형성될 수 있다.
로드 매칭용 커패시턴스(C)는 플로팅(floating)된 상태인 데이터 신호의 크기를 낮추는 기능을 수행할 수 있다. 특히 더미 주사선들(DS1~DS4)에 더미 주사 신호들이 공급될 때 제1 노드(N1)로 공급되는 전압의 레벨이 하이(high)에서 로우(low)로 바뀌므로 커플링 효과에 의해 플로팅된 상태인 데이터 신호의 크기가 작아질 수 있다.
주사 구동부(110)는 타이밍 제어부(150)로부터의 제1 주사 구동부 제어신호(FLM1, CLK1, CLK2)에 대응하여, 주사선들(S0~Sn)로 주사 신호들을 공급할 수 있다. 또한, 주사 구동부(110)는 더미 주사선들(DS1~DS4)로도 더미 주사신호들을 공급할 수도 있다.
예를 들어, 주사 구동부(110)는, 주사선들(S0~Sn) 및 더미 주사선들(DS1~DS4)로 주사 신호들 및 더미 주사 신호들을 순차적으로 공급할 수 있다. 주사 신호들이 순차적으로 공급되면 화소들(PXL)이 수평라인 단위로 순차적으로 선택될 수 있다.
발광 구동부(130)는 타이밍 제어부(150)로부터의 발광 구동부 제어신호(EFLM1, CLK3, CLK4)에 대응하여 발광 제어선들(E1~En)로 발광 제어 신호들을 공급할 수 있다.
예를 들어, 발광 구동부(130)는 발광 제어선들(E1~En)로 발광 제어 신호들을 순차적으로 공급할 수 있다.
한편, 발광 제어 신호들은 화소들(PXL)에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 전압)으로 설정될 수 있다.
또한, 주사 신호는 화소들(PXL)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우 전압)으로 설정될 수 있다.
데이터 구동부(120)는 데이터 제어신호(DCS)에 대응하여 데이터선들(D1~Dm)로 데이터 신호들을 공급할 수 있다.
데이터선들(D1~Dm)로 공급된 데이터 신호들은 각 주사 신호에 의하여 선택된 화소들(PXL)로 공급된다.
*데이터 구동부(120)의 내부 또는 데이터선들(D1~Dm)과 데이터 구동부(120) 사이에는 소정의 스위치(미도시됨)가 구비될 수 있으며, 스위치가 턴 온되면 데이터선들(D1~Dm)에 데이터 신호들이 충전되고, 스위치가 턴 오프되면 데이터선들(D1~Dm)은 플로팅 상태가 될 수 있다.
데이터선들(D1~Dm)로 데이터 신호들이 충전된 이후 스위치는 턴 오프될 수 있으며, 데이터선들(D1~Dm)에 충전된 데이터 신호들이 화소들(PXL) 각각에 인가되는 동안, 데이터선들(D1~Dm) 은 플로팅 상태가 될 수 있다.
타이밍 제어부(150)는 데이터 제어신호(DCS)를 데이터 구동부(120)로 공급할 수 있다. 또한, 타이밍 제어부(150)는 외부에서 입력되는 영상 데이터를 데이터 구동부(120)의 사양에 맞는 영상 데이터(DATA)로 변환하여, 데이터 구동부(120)로 공급할 수 있다.
데이터 제어신호(DCS)에는 소스 시작신호, 소스 출력 인에이블 신호, 소스 샘플링 클럭 등이 포함될 수 있다. 소스 시작신호는 데이터 구동부(120)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(120)의 샘플링 동작을 제어할 수 있다. 소스 출력 인에이블 신호는 데이터 구동부(120)의 출력 타이밍을 제어할 수 있다.
타이밍 제어부(150)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 주사 구동부 제어신호들(FLM1, CLK1, CLK2)을 주사 구동부(110)로 공급할 수 있다.
주사 구동부 제어신호들은 제1 시작 신호(FLM1) 및 클럭 신호들(CLK1, CLK2)을 포함할 수 있다. 제1 시작 신호(FLM1)는 주사 신호의 공급 타이밍을 제어하며, 클럭 신호들(CLK1, CLK2)은 제1 시작 신호(FLM1)를 쉬프트시키기 위하여 사용될 수 있다.
타이밍 제어부(150)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 발광 구동부 제어신호들(EFLM1, CLK3, CLK4)을 발광 구동부(130)로 공급할 수 있다.
발광 구동부 제어신호들은 제2 시작 신호(EFLM1) 및 클럭 신호들(CLK3, CLK4)을 포함할 수 있다. 제2 시작 신호(EFLM1)는 발광 제어 신호들의 공급 타이밍을 제어하며, 클럭 신호들(CLK3, CLK4)은 제2 시작 신호(EFLM1)를 쉬프트시키기 위하여 사용될 수 있다.
도 1에서는 주사 구동부(110), 발광 구동부(130), 데이터 구동부(120) 및 타이밍 제어부(150)를 개별적으로 도시하였으나, 상기 구성 요소들 중 적어도 일부는 필요에 따라 통합될 수 있다.
또한, 주사 구동부(110), 발광 구동부(130), 데이터 구동부(120) 및 타이밍 제어부(150)는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등과 같은 다양한 방식에 의하여 설치될 수 있다.
도 2는 도 1에 도시된 화소(PXL)의 실시예를 나타내는 등가 회로도이다. 도 2에서는 설명의 편의성을 위하여 m번째 데이터선(Dm) 및 i번째 주사선(Si)에 접속된 화소(PXL)를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 화소(PXL)는 유기 발광 소자(OLED), 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7) 및 스토리지 커패시터(Cst)를 구비할 수 있다.
상기 유기 발광 소자(OLED)의 애노드는 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원(ELVSS)에 접속될 수 있다. 상기 유기 발광 소자(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
상기 유기 발광 소자(OLED)로 전류가 흐를 수 있도록 상기 제1 전원(ELVDD)은 상기 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
상기 제7 트랜지스터(T7)는 초기화 전원(Vint)과 상기 유기 발광 소자(OLED)의 애노드 사이에 접속될 수 있다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 i번째 주사선(Si)에 접속될 수 있다. 상기 제7 트랜지스터(T7)는 i번째 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 상기 유기 발광 소자(OLED)의 애노드로 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)와 유기 발광 소자(OLED) 사이에 접속될 수 있다. 그리고, 상기 제6 트랜지스터(T6) 게이트 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다. 상기 제6 트랜지스터(T6)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
상기 제5 트랜지스터(T5)는 상기 제1 전원(ELVDD)과 상기 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다. 상기 제5 트랜지스터(T5)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 상기 제5 트랜지스터(T5)를 경유하여 상기 제1 전원(ELVDD)에 접속되고, 제2 전극은 상기 제6 트랜지스터(T6)를 경유하여 상기 유기 발광 소자(OLED)의 애노드에 접속될 수 있다. 그리고, 상기 제1 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 상기 제1 트랜지스터(T1)는 상기 제3 노드(N3)의 전압에 대응하여 상기 제1 전원(ELVDD)으로부터 상기 유기 발광 소자(OLED)를 경유하여 상기 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 상기 제3 노드(N3) 사이에 접속될 수 있다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 i번째 주사선(Si)에 접속될 수 있다. 상기 제3 트랜지스터(T3)는 i번째 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 제2 전극과 상기 제3 노드(N3)를 전기적으로 접속시킬 수 있다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온 될 때 상기 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
상기 제4 트랜지스터(T4)는 상기 제3 노드(N3)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 주사선(Si-1)에 접속될 수 있다. 상기 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 주사 신호가 공급될 때 턴-온되어 상기 제3 노드(N3)로 초기화 전원(Vint)의 전압을 공급할 수 있다.
상기 제2 트랜지스터(T2)는 m번째 데이터선(Dm)과 상기 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 주사선(Si)에 접속될 수 있다. 상기 제2 트랜지스터(T2)는 i번째 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 m번째 데이터선(Dm)과 상기 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
상기 스토리지 커패시터(Cst)는 상기 제1 전원(ELVDD)과 상기 제3 노드(N3) 사이에 접속될 수 있다. 상기 스토리지 커패시터(Cst)는 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 저장할 수 있다.
도 3은 도 2에 도시된 화소를 상세하게 도시한 평면도이며, 도 4는 도 3의 I-I'선에 따른 단면도이고, 도 5는 도 3의 II-II'선에 따른 단면도이다.
도 3 내지 도 5에서는 i번째 행 및 j번째 열에 배치된 하나의 화소(PXL)를 기준으로, 상기 화소(PXL)에 연결된 두 개의 주사선들(Si-1, Si), 발광 제어선(Ei), 전원선(PL), 및 데이터선(Dj)을 도시하였다.
도 3 내지 도 5에 있어서, 설명의 편의를 위해, i-1번째 행의 주사선을 "i-1번째 주사선(Si-1)", i번째 행의 주사선을 "i번째 주사선(Si)", i번째 행의 발광 제어선을 "발광 제어선(Ei)", j번째 열의 데이터선을 "데이터선(Dj)"으로, 그리고, j번째 전원선을 "전원선(PL)"으로 표시한다.
도 3 내지 도 5를 참조하면, 상기 표시 장치(10)는 기판(SUB), 배선부, 및 화소들(PXL)을 포함할 수 있다. 기판(SUB)은 화소들(PXL)이 제공되는 표시 영역(AA)과 그 외의 영역인 주변 영역을 포함할 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능하다. 상기 기판(SUB)은 경성(rigid) 기판일 수 있다. 예를 들면, 상기 기판(SUB)은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판 중 하나일 수 있다.
또한, 상기 기판(SUB)은 가요성(flexible) 기판일 수도 있다. 여기서, 상기 기판(SUB)은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 상기 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 상기 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등을 포함할 수도 있다.
상기 배선부는 상기 화소들(PXL) 각각에 신호를 제공하며, 주사선들(Si-1, Si), 데이터선(Dj), 발광 제어선(E1j), 전원선(PL), 및 초기화 전원선(IPL)을 포함할 수 있다.
상기 주사선들(Si-1, Si)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 주사선들(Si-1, Si)은 상기 제2 방향(DR2)을 따라 순차적으로 배열된 i-1번째 주사선(Si-1), 및 i번째 주사선(Si)을 포함할 수 있다.
상기 주사선들(Si-1, Si)은 주사 신호를 인가 받을 수 있다. 예를 들면, 상기 i-1번째 주사선(Si-1)은 i-1번째 주사 신호를 인가받을 수 있으며, 상기 i번째 주사선(Si)은 i번째 주사 신호를 인가받을 수 있다.
상기 i번째 주사선(Si)은 두 개의 라인으로 분기될 수 있으며, 분기된 i번째 주사선들(Si)은 서로 다른 트랜지스터에 연결될 수 있다. 예를 들어, 상기 i번째 주사선(Si)은 상기 i-1번째 주사선(Si-1)과 인접한 상부 i번째 주사선(Si), 및 상기 상부 i번째 주사선(Si)보다 상기 i-1번째 주사선(Si-1)과의 거리가 먼 하부 i번째 주사선(Si)을 포함할 수 있다.
상기 발광 제어선(Ei)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 발광 제어선(Ei)은 두 개의 상기 i번째 주사선들(Si) 사이에서 상기 i번째 주사선들(Si)과 이격되도록 배치된다. 상기 발광 제어선(Ei)은 발광 제어 신호를 인가 받을 수 있다.
상기 데이터선(Dj)은 상기 제2 방향(DR2)으로 연장될 수 있다. 상기 데이터선(Dj)은 데이터 신호를 인가 받을 수 있다.
상기 전원선(PL)은 상기 제2 방향(DR2)을 따라 연장될 수 있다. 상기 전원선(PL)은 상기 데이터선(Dj)과 이격되도록 배치될 수 있다. 상기 전원선(PL)은 제1 전원(ELVDD)을 인가 받을 수 있다.
상기 초기화 전원선(IPL)은 상기 제1 방향(DR1)을 따라 연장될 수 있다. 상기 초기화 전원선(IPL)은 상기 하부 i번째 주사선(Si)과 다음 행 화소의 i-1번째 주사선(Si-1) 사이에 제공될 수 있다. 상기 초기화 전원선(IPL)은 초기화 전원(Vint)을 인가 받을 수 있다.
상기 화소들(PXL) 각각은 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7), 스토리지 캐패시터(Cst), 발광 소자(OLED)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(ACT1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 연결 라인(CNL)을 포함할 수 있다.
상기 제1 게이트 전극(GE1)은 제3 트랜지스터(T3)의 제3 드레인 전극(DE3) 및 제4 트랜지스터(T4)의 제4 드레인 전극(DE4)과 연결될 수 있다. 상기 연결 라인(CNL)은 상기 제1 게이트 전극(GE1)과, 상기 제3 드레인 전극(DE3) 및 제4 드레인 전극(DE4) 사이를 연결할 수 있다. 상기 연결 라인(CNL)의 일단은 제1 콘택 홀(CH1)을 통해 제1 게이트 전극(GE1)과 연결되고 상기 연결 라인(CNL)의 타단은 제2 콘택 홀(CH2)을 통해 상기 제3 드레인 전극(DE3)과 상기 제4 드레인 전극(DE4)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 액티브 패턴(ACT1), 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제1 액티브 패턴(ACT1)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다.
상기 제1 액티브 패턴(ACT1)은 소정 방향으로 연장된 바(bar) 형상을 가지며, 연장된 길이 방향을 따라 복수 회 절곡된 형상을 가질 수 있다.
상기 제1 액티브 패턴(ACT1)은 평면 상에서 볼 때 상기 제1 게이트 전극(GE1)과 중첩할 수 있다. 상기 제1 액티브 패턴(ACT1)이 길게 형성됨으로써 상기 제1 트랜지스터(T1)의 채널 영역이 길게 형성될 수 있다. 이에 따라, 상기 제1 트랜지스터(T1)에 인가되는 게이트 전압의 구동 범위가 넓어지게 된다. 이에 따라, 이후 유기 발광 소자(OLED)에서 방출되는 빛의 계조를 세밀하게 제어할 수 있다.
상기 제1 소스 전극(SE1)은 상기 제1 액티브 패턴(ACT1)의 일 단에 연결될 수 있다. 상기 제1 소스 전극(SE1)은 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)과 제5 트랜지스터(T5)의 제5 드레인 전극(DE5)과 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 액티브 패턴(ACT1)의 타단에 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 제3 트랜지스터(T3)의 제3 소스 전극(SE3)과 제6 트랜지스터(T6)의 제6 소스 전극(SE6)에 연결될 수 있다.
상기 제2 트랜지스터(T2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(ACT2), 제2 소스 전극(SE2), 및 제2 드레인 전극(DE2)을 포함될 수 있다.
상기 제2 게이트 전극(GE2)은 상기 상부 i번째 주사선(Si)에 연결될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 상부 i번째 주사선(Si)의 일부로 제공되거나 상기 상부 i번째 주사선(Si)으로부터 돌출된 형상으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 액티브 패턴(ACT2), 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다.
예를 들면, 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제2 액티브 패턴(ACT2)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다.
상기 제2 액티브 패턴(ACT2)은 상기 제2 게이트 전극(GE2)과 중첩된 부분에 해당한다. 상기 제2 소스 전극(SE2)의 일단은 상기 제2 액티브 패턴(ACT2)에 연결될 수 있다. 상기 제2 소스 전극(SE2)의 타단은 제6 콘택 홀(CH6)을 통해 데이터선(Dj)에 연결될 수 있다. 상기 제2 드레인 전극(DE2)의 일단은 상기 제2 액티브 패턴(ACT2)에 연결될 수 있다. 상기 제2 드레인 전극(DE2)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1)과 상기 제5 트랜지스터(T5)의 상기 제5 드레인 전극(DE5)과 연결될 수 있다.
상기 제3 트랜지스터(T3)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제3 트랜지스터(T3)는 제3a 트랜지스터(T3a)와 제3b 트랜지스터(T3b)를 포함할 수 있다. 상기 제3a 트랜지스터(T3a)는 제3a 게이트 전극(GE3a), 제3a 액티브 패턴(ACT3a), 제3a 소스 전극(SE3a), 및 제3a 드레인 전극(DE3a)을 포함할 수 있다.
상기 제3b 트랜지스터(T3b)는 제3b 게이트 전극(GE3b), 제3b 액티브 패턴(ACT3b), 제3b 소스 전극(SE3b), 및 제3b 드레인 전극(DE3b)을 포함할 수 있다.
하기에서는, 상기 제3a 게이트 전극(GE3a)과 상기 제3b 게이트 전극(GE3b)을 제3 게이트 전극(GE3), 상기 제3a 액티브 패턴(ACT3a)과 상기 제3b 액티브 패턴(ACT3b)을 제3 액티브 패턴(ACT3), 상기 제3a 소스 전극(SE3a)과 상기 제3b 소스 전극(SE3b)을 제3 소스 전극(SE3), 그리고 상기 제3a 드레인 전극(DE3a)과 상기 제3b 드레인 전극(DE3b)을 제3 드레인 전극(DE3)으로 지칭한다.
상기 제3 게이트 전극(GE3)은 상기 상부 i번째 주사선(Si)에 연결될 수 있다. 상기 제3 게이트 전극(GE3)은 상기 상부 i번째 주사선(Si)의 일부로 제공되거나 상기 상부 i번째 주사선(Si)으로부터 돌출된 형상으로 제공된다.
예를 들면, 상기 제3a 게이트 전극(GE3a)은 상기 상부 i번째 주사선(Si)로부터 돌출된 형상으로 제공되며, 상기 제3b 게이트 전극(GE3b)은 상기 상부 상기 i번째 주사선(Si)의 일부로 제공될 수 있다.
상기 제3 액티브 패턴(ACT3), 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다.
예를 들면, 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제3 액티브 패턴(ACT3)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제3 액티브 패턴(ACT3)은 상기 제3 게이트 전극(GE3)과 중첩된 부분에 해당한다. 상기 제3 소스 전극(SE3)의 일 단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 소스 전극(SE3)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1)과 제6 트랜지스터(T6)의 제6 소스 전극(SE6)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)의 일단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)의 타단은 상기 제4 트랜지스터(T4)의 상기 제4 드레인 전극(DE4)에 연결될 수 있다. 또한, 상기 제3 드레인 전극(DE3)은 상기 연결 라인(CNL), 상기 제2 콘택 홀(CH2) 및 상기 제1 콘택 홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)에 연결될 수 있다.
상기 제4 트랜지스터(T4)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제4 트랜지스터(T4)는 제4a 트랜지스터(T4a)와 제4b 트랜지스터(T4b)를 포함할 수 있다. 상기 제4a 트랜지스터(T4a)는 제4a 게이트 전극(GE4a), 제4a 액티브 패턴(ACT4a), 제4a 소스 전극(SE4a), 및 제4a 드레인 전극(DE4a)을 포함하고, 상기 제4b 트랜지스터(T4b)는 제4b 게이트 전극(GE4b), 제4b 액티브 패턴(ACT4b), 제4b 소스 전극(SE4b), 및 제4b 드레인 전극(DE4b)을 포함할 수 있다.
하기에서는, 상기 제4a 게이트 전극(GE4a)과 상기 제4b 게이트 전극(GE4b)을 제4 게이트 전극(GE4), 상기 제4a 액티브 패턴(ACT4a)과 상기 제4b 액티브 패턴(ACT4b)을 제4 액티브 패턴(ACT4), 상기 제4a 소스 전극(SE4a)과 상기 제4b 소스 전극(SE4b)을 제4 소스 전극(SE4), 그리고 상기 제4a 드레인 전극(DE4a)과 상기 제4b 드레인 전극(DE4b)을 제4 드레인 전극(DE4)으로 지칭한다.
상기 제4 게이트 전극(GE4)은 상기 i-1번째 주사선(Si-1)에 연결될 수 있다. 상기 제4 게이트 전극(GE4)은 상기 i-1번째 주사선(Si-1)의 일부로 제공되거나 상기 i-1번째 주사선(Si-1)으로부터 돌출된 형상으로 제공될 수 있다. 예를 들면, 상기 제4a 게이트 전극(GE4a)은 상기 i-1번째 주사선(Si-1)의 일부로 제공될 수 있다. 상기 제4b 게이트 전극(GE4b)은 상기 i-1번째 주사선(Si-1)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제4 액티브 패턴(ACT4), 상기 제4 소스 전극(SE4) 및 상기 제4 드레인 전극(DE4)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제4 소스 전극(SE4) 및 상기 제4 드레인 전극(DE4)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제4 액티브 패턴(ACT4)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제4 액티브 패턴(ACT4)은 상기 제4 게이트 전극(GE4)과 중첩된 부분에 해당한다.
상기 제4 소스 전극(SE4)의 일단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 소스 전극(SE4)의 타단은 i-1번째 행의 화소(PXL)의 초기화 전원선(IPL) 및 상기 i-1번째 행의 상기 화소(PXL)의 제7 트랜지스터(T7)의 제7 드레인 전극(DE7)에 연결될 수 있다.
제4 소스 전극(SE4)과 상기 초기화 전원선(IPL) 사이에는 보조 연결 라인(AUX)이 제공될 수 있다. 상기 보조 연결 라인(AUX)의 일단은 상기 제9 콘택 홀(CH9)을 통해 상기 제4 소스 전극(SE4)과 연결될 수 있다. 상기 보조 연결 라인(AUX)의 타단은 i-1번째 행의 상기 화소(PXL)의 제8 콘택 홀(CH8)을 통해 i-1번째 행의 초기화 전원선(IPL)에 연결될 수 있다.
상기 제4 드레인 전극(DE4)의 일단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 드레인 전극(DE4)의 타단은 상기 제3 트랜지스터(T3)의 상기 제3 드레인 전극(DE3)에 연결된다. 상기 제4 드레인 전극(DE4)은 또한 상기 연결 라인(CNL), 상기 제2 콘택 홀(CH2) 및 상기 제1 콘택 홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)에 연결된다.
상기 제5 트랜지스터(T5)는 제5 게이트 전극(GE5), 제5 액티브 패턴(ACT5), 제5 소스 전극(SE5), 및 제5 드레인 전극(DE5)을 포함할 수 있다.
상기 제5 게이트 전극(GE5)은 상기 발광 제어선(Ei)에 연결될 수 있다. 상기 제5 게이트 전극(GE5)은 상기 발광 제어선(Ei) 일부로 제공되거나 상기 발광 제어선(Ei)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제5 액티브 패턴(ACT5), 상기 제5 소스 전극(SE5) 및 상기 제5 드레인 전극(DE5)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성된다. 예를 들면, 상기 제5 소스 전극(SE5) 및 상기 제5 드레인 전극(DE5)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제5 액티브 패턴(ACT5)은 불순물이 도핑되지 않은 반도체층으로 이루어진다. 상기 제5 액티브 패턴(ACT5)은 상기 제5 게이트 전극(GE5)과 중첩된 부분에 해당한다.
상기 제5 소스 전극(SE5)의 일단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 소스 전극(SE5)의 타단은 제5 콘택 홀(CH5)을 통해 상기 전원선(PL)에 연결될 수 있다. 상기 제5 드레인 전극(DE5)의 일단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 드레인 전극(DE5)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1) 및 상기 제2 트랜지스터(T2)의 상기 제2 드레인 전극(DE2)에 연결될 수 있다.
상기 제6 트랜지스터(T6)는 제6 게이트 전극(GE6), 제6 액티브 패턴(ACT6), 제6 소스 전극(SE6), 및 제6 드레인 전극(DE6)을 포함할 수 있다.
상기 제6 게이트 전극(GE6)은 상기 발광 제어선(Ei)에 연결될 수 있다. 상기 제6 게이트 전극(GE6)은 상기 발광 제어선(Ei) 일부로 제공되거나 상기 발광 제어선(Ei)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제6 액티브 패턴(ACT6), 상기 제6 소스 전극(SE6) 및 상기 제6 드레인 전극(DE6)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성된다. 예를 들면, 상기 제6 소스 전극(SE6) 및 상기 제6 드레인 전극(DE6)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제6 액티브 패턴(ACT6)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제6 액티브 패턴(ACT6)은 상기 제6 게이트 전극(GE6)과 중첩된 부분에 해당한다. 상기 제6 소스 전극(SE6)의 일단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다.
상기 제6 소스 전극(SE6)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1) 및 상기 제3 트랜지스터(T3)의 상기 제3 소스 전극(SE3)에 연결될 수 있다. 상기 제6 드레인 전극(DE6)의 일단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다. 상기 제6 드레인 전극(DE6)의 타단은 상기 제7 트랜지스터(T7)의 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제7 트랜지스터(T7)는 제7 게이트 전극(GE7), 제7 액티브 패턴(ACT7), 상기 제7 소스 전극(SE7), 및 제7 드레인 전극(DE7)을 포함할 수 있다.
상기 제7 게이트 전극(GE7)은 상기 하부 i번째 주사선(Si)에 연결될 수 있다. 상기 제7 게이트 전극(GE7)은 상기 하부 i번째 주사선(Si)의 일부로 제공되거나 상기 하부 i번째 주사선(Si)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제7 액티브 패턴(ACT7), 상기 제7 소스 전극(SE7) 및 상기 제7 드레인 전극(DE7)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제7 소스 전극(SE7) 및 상기 제7 드레인 전극(DE7)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제7 액티브 패턴(ACT7)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제7 액티브 패턴(ACT7)은 상기 제7 게이트 전극(GE7)과 중첩된 부분에 해당한다.
상기 제7 소스 전극(SE7)의 일단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다. 상기 제7 소스 전극(SE7)의 타단은 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)의 일단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다.
상기 제7 드레인 전극(DE7)의 타단은 상기 초기화 전원선(IPL)에 연결될 수 있다. 또한, 상기 제7 드레인 전극(DE7)은 i+1번째 행에 배치된 화소(PXL)의 제4 트랜지스터(T4)의 제4 소스 전극(SE4)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)과 상기 i+1번째 행에 배치된 상기 화소(PXL)의 상기 제4 트랜지스터(T4)의 상기 제4 소스 전극(SE4)은 상기 보조 라인(AUX), 상기 제8 콘택 홀(CH8), 및 제9 콘택 홀(CH9)을 통해 연결될 수 있다.
상기 스토리지 캐패시터(Cst)는 하부 전극(LE)과 상부 전극(UE)을 포함할 수 있다. 상기 하부 전극(LE)은 상기 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)으로 이루어질 수 있다.
상기 상부 전극(UE)은 상기 제1 게이트 전극(GE1)과 중첩하며, 평면 상에서 볼 때 상기 하부 전극(LE)을 커버할 수 있다. 상기 상부 전극(UE)과 상기 하부 전극(LE)과의 중첩 면적을 넓힘으로써 상기 스토리지 캐패시터(Cst)의 캐패시턴스가 증가될 수 있다. 상기 상부 전극(UE)은 제1 방향(DR1)으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 상부 전극(UE)에는 상기 제1 전원과 동일한 레벨의 전압이 인가될 수 있다. 상기 상부 전극(UE)은 상기 제1 게이트 전극(GE1)과 상기 연결 라인(CNL)이 접촉되는 제1 콘택 홀(CH1)이 형성되는 영역에 개구부(OPN)를 가질 수 있다.
상기 발광 소자(OLED)는 제1 전극(AD), 제2 전극(CD), 및 상기 제1 전극(AD)과 제2 전극(CD) 사이에 제공된 발광층(EML)을 포함할 수 있다.
상기 제1 전극(AD)은 각 화소(PXL)에 대응하는 발광 영역 내에 제공될 수 있다. 상기 제1 전극(AD)은 제7 콘택 홀(CH7) 및 제10 콘택 홀(CH10)을 통해 상기 제7 트랜지스터(T7)의 상기 제7 소스 전극(SE7)과, 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다.
상기 제7 콘택 홀(CH7)과 상기 제10 콘택 홀(CH10) 사이에는 브릿지 패턴(BRP)이 제공될 수 있다. 상기 브릿지 패턴(BRP)은 상기 제6 드레인 전극(DE6), 상기 제7 소스 전극(SE7) 및 상기 제1 전극(AD)을 연결할 수 있다.
*하기에서는, 도 3 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
기판(SUB) 상에 액티브 패턴(ACT1 내지 ACT7; 이하 ACT)이 제공될 수 있다. 상기 액티브 패턴(ACT)은 제1 액티브 패턴(ACT1) 내지 제7 액티브 패턴(ACT7)을 포함할 수 있다. 상기 제1 액티브 패턴(ACT1) 내지 제7 액티브 패턴(ACT7)은 반도체 소재로 형성될 수 있다.
상기 기판(SUB)과 상기 제1 액티브 패턴(ACT1) 내지 제7 액티브 패턴(ACT7) 사이에는 버퍼층(미도시)이 제공될 수 있다.
상기 제1 액티브 패턴(ACT1) 및 상기 제7 액티브 패턴(ACT7)이 형성된 기판(SUB) 상에는 게이트 절연막(GI)이 제공될 수 있다.
상기 게이트 절연막(GI) 상에는 i-1번째 주사선(Si-1), 상기 i번째 주사선(Si), 발광 제어 라인(Ei), 및 제1 게이트 전극(GE1) 및 제7 게이트 전극(GE7)이 제공될 수 있다.
상기 제1 게이트 전극(GE1)은 상기 스토리지 캐패시터(Cst)의 하부 전극(LE)이 될 수 있다. 상기 제2 게이트 전극(GE2)과 상기 제3 게이트 전극(GE3)은 상기 상부 i번째 주사선(Si)과 일체로 형성될 수 있다. 상기 제4 게이트 전극(GE4)은 i-1번째 주사선(Si-1)과 일체로 형성될 수 있다. 제5 게이트 전극(GE5)과 제6 게이트 전극(GE6)은 발광 제어 라인(Ei)과 일체로 형성될 수 있다. 제7 게이트 전극(GE7)은 상기 하부 i번째 주사선(Si)과 일체로 형성될 수 있다.
상기 i-1번째 주사선(Si-1) 등이 형성된 상기 기판(SUB) 상에는 제1 층간 절연막(IL1)이 제공될 수 있다.
상기 제1 층간 절연막(IL1) 상에는 상기 스토리지 캐패시터(Cst)의 상부 전극(UE) 및 초기화 전원선(IPL)이 제공될 수 있다. 상기 상부 전극(UE)은 상기 하부 전극(LE)을 커버할 수 있다. 상기 상부 전극(UE)은 상기 제1 층간 절연막(IL1)을 사이에 두고 상기 하부 전극(LE)과 함께 스토리지 캐패시터(Cst)를 구성할 수 있다.
상기 상부 전극(UE) 및 상기 초기화 전원선(IPL)이 배치된 상기 기판(SUB) 상에는 제2 층간 절연막(IL2)이 제공될 수 있다.
상기 제2 층간 절연막(IL2) 상에는 데이터선(Dj), 전원선(PL), 연결 라인(CNL), 보조 연결 라인(AUX), 및 브릿지 패턴(BRP)이 제공될 수 있다.
상기 데이터선(Dj)은 상기 제1 층간 절연막(IL1), 상기 제2 층간 절연막(IL2), 및 상기 게이트 절연막(GI)을 관통하는 제6 콘택 홀(CH6)을 통해 제2 소스 전극(SE2)에 연결될 수 있다.
상기 전원선(PL)은 상기 제2 층간 절연막(IL2)을 관통하는 제3 및 제4 콘택 홀(CH3, CH4)을 통해 상기 스토리지 캐패시터(Cst)의 상기 상부 전극(UE)에 연결될 수 있다.
상기 전원선(PL)은 또한 상기 제1 층간 절연막(IL1), 상기 제2 층간 절연막(IL2), 및 게이트 절연막(GI)을 관통하는 제5 콘택 홀(CH5)을 통해 상기 제5 소스 전극(SE5)에 연결될 수 있다.
상기 연결 라인(CNL)은 상기 제1 층간 절연막(IL1) 및 상기 제2 층간 절연막(IL2)을 관통하는 제1 콘택 홀(CH1)을 통해 상기 제1 게이트 전극(GE1)에 연결될 수 있다. 또한, 상기 연결 라인(CNL)은 상기 게이트 절연막(GI), 상기 제1 층간 절연막(IL1) 및 상기 제2 층간 절연막(IL2)을 관통하는 제2 콘택 홀(CH2)을 통해 제3 드레인 전극(DE3) 및 제4 드레인 전극(DE4)에 연결될 수 있다.
상기 보조 연결 라인(AUX)은 상기 제2 층간 절연막(IL2)을 관통하는 제8 콘택 홀(CH8)을 통해 상기 초기화 전원선(IPL)에 연결될 수 있다. 또한, 상기 보조 연결 라인(AUX)은 상기 게이트 절연막(GI), 상기 제1 층간 절연막(IL1), 및 상기 제2 층간 절연막(IL2)을 관통하는 제9 콘택 홀(CH9)을 통해 상기 제4 소스 전극(SE4) 및 i-1번째 행의 화소(PXL)의 제7 드레인 전극(DE7)에 연결될 수 있다.
상기 브릿지 패턴(BRP)은 상기 제6 드레인 전극(DE6)과 제1 전극(AD) 사이에서 상기 제6 드레인 전극(DE6)과 상기 제1 전극(AD)을 연결하는 매개체로 제공되는 패턴일 수 있다. 상기 브릿지 패턴(BRP)은 상기 게이트 절연막(GI), 상기 제1 층간 절연막(IL1), 및 상기 제2 층간 절연막(IL2)을 관통하는 제7 콘택 홀(CH7)을 통해 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결된다.
상기 제1 데이터선(DL1) 등이 형성된 상기 기판(SUB)에는 보호층(PSV)이 제공될 수 있다.
상기 보호층(PSV) 상에는 상기 발광 소자(OLED)가 제공될 수 있다. 상기 발광 소자(OLED)는 제1 전극(AD), 제2 전극(CD), 및 상기 제1 전극(AD)과 제2 전극(CD) 사이에 제공된 발광층(EML)을 포함할 수 있다.
상기 제1 전극(AD)은 상기 보호층(PSV) 상에 제공될 수 있다. 상기 제1 전극(AD)은 상기 보호층(PSV)을 관통하는 제10 콘택 홀(CH10)을 통해 상기 브릿지 패턴(BRP)에 연결될 수 있다. 상기 브릿지 패턴(BRP)은 제7 콘택 홀(CH7)을 통해 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결되어 있으므로, 상기 제1 전극(AD)은 최종적으로 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제1 전극(AD) 등이 형성된 기판(SUB) 상에는 각 화소(PXL)에 대응하도록 발광 영역을 구획하는 화소 정의막(PDL)이 제공될 수 있다. 상기 화소 정의막(PDL)은 상기 제1 전극(AD)의 상면을 노출하며 상기 화소(PXL)의 둘레를 따라 상기 기판(SUB)으로부터 돌출될 수 있다.
상기 화소 정의막(PDL)에 의해 둘러싸인 발광 영역에는 상기 발광층(EML)이 제공되며, 상기 발광층(EML) 상에는 상기 제2 전극(CD)이 제공될 수 있다. 상기 제2 전극(CD) 상에는 상기 제2 전극(CD)을 커버하는 봉지막(SLM)이 제공될 수 있다.
상기 제1 전극(AD) 및 상기 제2 전극(CD) 중 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드(cathode) 전극일 수 있다. 예를 들면, 상기 제1 전극(AD)는 애노드 전극일 수 있으며, 상기 제2 전극(CD)는 캐소드 전극일 수 있다.
또한, 상기 제1 전극(AD) 및 상기 제2 전극(CD) 중 적어도 하나는 투과형 전극일 수 있다. 예를 들면, 상기 발광 소자(OLED)가 배면 발광형 유기 발광 표시 소자인 경우, 상기 제1 전극(AD)이 투과형 전극이며, 상기 제2 전극(CD)이 반사형 전극일 수 있다.
상기 발광 소자(OLED)가 전면 발광형 유기 발광 표시 소자인 경우, 상기 제1 전극이 반사형 전극이며, 상기 제2 전극이 투과형 전극일 수 있다.
상기 발광 소자(OLED)가 양면 발광형 유기 발광 표시 소자인 경우, 상기 제1 전극(AD) 및 상기 제2 전극(CD) 모두 투과형 전극일 수 있다.
본 실시예에서는 상기 발광 소자(OLED)이 전면 발광형 유기 발광 표시 소자이며, 상기 제1 전극(AD)이 애노드 전극인 경우를 예로서 설명한다.
상기 제1 전극(AD)은 광을 반사시킬 수 있는 반사막(미도시), 및 상기 반사막의 상부 또는 하부에 배치되는 투명 도전막(미도시)을 포함할 수 있다. 상기 투명 도전막 및 상기 반사막 중 적어도 하나는 상기 드레인 전극(DE)과 접속할 수 있다.
상기 반사막은 광을 반사시킬 수 있는 물질을 포함할 수 있다. 예를 들면, 상기 반사막은 알루미늄(Al), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 백금(Pt), 니켈(Ni) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 투명 도전막은 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나의 투명 도전성 산화물을 포함할 수 있다.
상기 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 폴리스티렌(polystyrene), 폴리메틸메타아크릴레이트(PMMA, polymethylmethacrylate), 폴리아크릴로니트릴(PAN, polyacrylonitrile), 폴리아미드(PA, polyamide), 폴리이미드(PI, polyimide), 폴리아릴에테르(PAE, polyarylether), 헤테로사이클릭 폴리머(heterocyclic polymer), 파릴렌(parylene), 에폭시(epoxy), 벤조시클로부텐(BCB, benzocyclobutene), 실록산계 수지(siloxane based resin) 및 실란계 수지(silane based resin) 중 적어도 하나를 포함할 수 있다.
상기 발광층(EML)은 상기 제1 전극(AD)의 노출된 표면 상에 배치될 수 있다. 상기 발광층(EML)은 적어도 광 생성층(light generation layer, LGL)을 포함하는 다층 박막 구조를 가질 수 있다.
예를 들면, 상기 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 상기 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 상기 광 생성층, 상기 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 상기 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다.
상기 광 생성층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 발광층(EML)의 상기 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수도 있다.
상기 정공 주입층, 상기 정공 수송층, 상기 정공 억제층, 상기 전자 수송층 및 상기 전자 주입층은 서로 인접하는 발광 영역들에서 연결되는 공통막일 수 있다.
상기 제2 전극(CD)은 반투과 반사막일 수 있다. 예를 들면, 상기 제2 전극(CD)은 상기 발광층(EML)에서 출사된 광을 투과시킬 수 있을 정도의 두께를 가지는 박형 금속층일 수 있다. 상기 제2 전극(CD)은 상기 발광층(EML)에서 출사된 광의 일부는 투과시키고, 상기 발광층(EML)에서 출사된 광의 나머지는 반사시킬 수 있다.
상기 제2 전극(CD)은 상기 투명 도전막에 비하여 일함수가 낮은 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(CD)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 발광층(EML)에서 출사된 광 중 일부는 상기 제2 전극(CD)을 투과하지 못하고, 상기 제2 전극(CD)에서 반사된 광은 상기 반사막에서 다시 반사될 수 있다. 즉, 상기 반사막 및 상기 제2 전극(CD) 사이에서, 상기 발광층(EML)에서 출사된 광은 공진할 수 있다. 상기 광의 공진에 의하여 상기 표시 소자들(OLED)의 광 추출 효율은 향상될 수 있다.
상기 반사막 및 상기 제2 전극(CD) 사이의 거리는 상기 발광층(EML)에서 출사된 광의 색상에 따라 상이할 수 있다. 즉, 상기 발광층(EML)에서 출사된 광의 색상에 따라, 상기 반사막 및 상기 제2 전극(CD) 사이의 거리는 공진 거리에 부합되도록 조절될 수 있다.
상기 봉지막(SLM)은 상기 발광 소자(OLED)로 산소 및 수분이 침투하는 것을 방지할 수 있다. 상기 봉지막(SLM)은 복수의 무기막(미도시) 및 복수의 유기막(미도시)을 포함할 수 있다. 예를 들면, 상기 봉지막(SLM)은 상기 무기막, 및 상기 무기막 상에 배치된 상기 유기막을 포함하는 복수의 단위 봉지층을 포함할 수 있다. 또한, 상기 봉지막(SLM)의 최상부에는 상기 무기막이 배치될 수 있다. 상기 무기막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 티타늄 산화물, 지르코늄 산화물 및 주석 산화물 중 적어도 하나를 포함할 수 있다.
도 6은 도 1에 도시된 주사 구동부의 구성을 보다 자세히 나타낸 도면이다.
도 6을 참조하면, 주사 구동부(110)는 주사 스테이지들(SST0~SSTn)을 포함할 수 있다.
주사 스테이지들(SST0~SSTn)은 각각 주사선들(S0~Sn)의 일단에 연결되고, 이를 통해 주사선들(S0~Sn)로 주사 신호들(G0~Gn)을 공급할 수 있다.
주사 스테이지들(SST0~SSTn)은 타이밍 제어부(150)로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 주사 스테이지들(SST0~SSTn)은 동일한 회로로 구현될 수 있다.
시작 주사 스테이지(SST0)는 타이밍 제어부(150)로부터 공급되는 제1 시작 신호(FLM1)를 공급받을 수 있다. 또한, 나머지 주사 스테이지들(SST1~SSTn)은 이전 주사 스테이지의 출력 신호(즉, 주사 신호)를 공급받을 수 있다.
예를 들어, 제1 주사 스테이지(SST1)는 시작 주사 스테이지(SST0)의 출력 신호(G0)를 공급받고, 제2 주사 스테이지(SST2)는 제1 주사 스테이지(SST1)의 출력 신호(G1)를 공급받을 수 있다.
본 발명의 실시예에 의하면, 주사 구동부(110)는 더미 주사 스테이지들(DSST1~DSST4)을 포함할 수 있다.
더미 주사 스테이지들(DSST1~DSST4)은 각각 더미 주사선들(DS1~DS4)의 일단에 연결되고, 이를 통해 더미 주사선들(DS1~DS4)로 더미 주사 신호들(DG1~DG4)을 공급할 수 있다.
더미 주사 스테이지들(DSST1~DSST4)은 타이밍 제어부(150)로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 더미 주사 스테이지들(DSST1~DSST4)은 주사 스테이지들(SST0~SSTn)과 동일한 회로로 구현될 수 있다.
제1 더미 주사 스테이지(DSST1)는 마지막 주사 스테이지(SSTn)의 출력 신호(Gn)를 공급받고, 나머지 더미 주사 스테이지들(DSST2~DSST4)은 이전 더미 주사 스테이지의 출력 신호(즉, 더미 주사 신호)를 공급받을 수 있다.
한편, 도 1 및 도 6에는 클럭 신호들이 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)를 포함하는 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니며, 주사 구동부(110)에 공급되는 클럭 신호들의 개수는 다양하게 변경될 수 있다.
도 7은 주사 구동부로부터 출력되는 주사 신호들의 출력 타이밍을 설명하기 위한 파형도이다.
*먼저, 도 7을 참조하면, 타이밍 제어부(150)는, 시작 주사 스테이지(SST0)로 제1 시작 신호(FLM1)를 공급할 수 있다.
제1 시작 신호(FLM1)의 로우 레벨 구간은, 2 이상의 제1 클럭 신호(CLK1)의 로우 레벨 구간과 중첩되도록 설정될 수 있다.
예를 들어 도 7에 도시된 것과 같이, 제1 시작 신호(FLM1)의 로우 레벨 구간은, 세 개의 제1 클럭 신호(CLK1)의 로우 레벨 구간과 중첩될 수 있다.
제1 시작 신호(FLM1)가 공급되면, 주사 신호들(G0~Gn)이 순차적으로 출력될 수 있다.
구체적으로, 시작 주사 스테이지(SST0)는 클럭 신호들(CLK1, CLK2)에 대응하여 제1 시작 신호(FLM1)를 쉬프트함으로써 주사 신호(G0)를 출력할 수 있다.
특히, 주사 신호(G0)의 로우 레벨 구간의 수는, 제1 시작 신호(FLM1)의 로우 레벨 구간과 중첩된 제1 클럭 신호(CLK1)의 로우 레벨 구간 수에 대응할 수 있다. 즉, 주사 신호(G0)는 세 개의 로우 레벨 구간을 가질 수 있으며, 나머지 주사 신호들 또한 세 개의 로우 레벨 구간을 가질 수 있다.
실제로 각각의 화소(PXL)는, 세 개의 로우 레벨 구간 중 마지막 로우 레벨 구간에 공급되는 데이터 신호에 대응하여 발광할 수 있다.
다음 주사 스테이지(SST1)는 주사 신호(G0)를 쉬프트함으로써 제1 주사 신호(G1)를 출력할 수 있다. 나머지 주사 신호들(G2~Gn)도 상술한 방식에 따라 순차적으로 출력될 수 있다.
첫 번째 더미 주사 스테이지(DSST1)는 마지막 주사 스테이지(SSTn)의 출력 신호(Gn)를 쉬프트함으로써 제1 더미 주사 신호(DG1)를 출력할 수 있다. 나머지 더미 주사 신호들(DG2~DG4)도 상술한 방식에 따라 순차적으로 출력될 수 있다.
제1 더미 주사 신호(DG1)는 세 개의 로우 레벨 구간을 가질 수 있으며, 나머지 더미 주사 신호들(DG2~DG4) 또한 세 개의 로우 레벨 구간을 가질 수 있다.
이하에서는 도 1 및 도 7을 참조하여, 더미 주사선들(DS1~DS4)로 더미 주사 신호들(DG1~DG4)이 공급됨에 따라, 플로팅된 상태의 데이터선에 충전된 데이터 신호의 크기가 감소하는 것에 관하여 설명하도록 한다.
도 1을 참조하면, 제1 노드(N1)의 전압은 더미 주사 신호에 대응되고, 제2 노드(N2)의 전압은 데이터선에 충전된 데이터 신호에 대응될 수 있다.
제6 기간(t6)에 제1 더미 주사 신호가 하이 레벨에서 로우 레벨로 변화하면, 커플링 효과에 의하여 제2 노드(N2)의 전압이 △V만큼 낮아질 수 있으며, △V는 아래의 수학식 1과 같이 표현될 수 있다.
[수학식 1]
Figure 112017044949136-pat00001
상기 수학식 1에서, VGH는 제1 더미 주사 신호(DS1)의 하이 레벨에 대응하는 전압의 크기, VGL은 제1 더미 주사 신호(DS1)의 로우 레벨에 대응하는 전압의 크기, C는 로드 매칭용 커패시턴스(C), Cdata는 데이터 배선과 중첩되는 다른 배선들(또는 액티브 패턴, 단 더미 주사선들은 제외) 간의 커패시턴스를 의미할 수 있다.
도 7을 참조하면, 첫 번째 주사 신호부터 n-4번째 주사 신호(G0~Gn-4)는 더미 주사 신호들(DG1~DG4)과 중첩되지 않는다. 이와 다르게 n-3번째 주사 신호부터 n번째 주사 신호(Gn-3~Gn)는 더미 주사 신호들(DG1~DG4)과 중첩된다.
첫 번째 화소 행부터 n-4번째 화소 행을 제1 화소 행들, 나머지 화소 행들을 제2 화소 행들이라고 할 때, 제2 화소 행들에 배치된 화소들(PXL)에는 △V만큼 낮아진 데이터 신호가 충전될 수 있다.
한편 로드 매칭용 커패시턴스(C)의 크기는, 화소들(PXL) 각각에 제공된 스토리지 커패시터(Cst), 상기 Cdata의 크기, 화소들(PXL) 각각에 형성된 기생 커패시터 등을 고려하여 설계될 수 있다.
본 발명의 실시예에 따르면, 데이터 신호는 복수 개의 화소 행에 위치한 화소들(PXL)로 동시에 공급될 수 있다.
예를 들어, 도 7을 참조하면, n-4번째 주사 신호(Gn-4)의 마지막 로우 레벨 구간, n-2번째 주사 신호(Gn-2)의 두 번째 로우 레벨 구간 및 n번째 주사 신호(Gn)의 첫 번째 로우 레벨 구간이 중첩될 수 있다.
화소들(PXL)은 주사 신호가 공급될 때 데이터 신호를 공급받으므로, n-4번째 화소 행에 위치한 화소들(PXL), n-2번째 화소 행에 위치한 화소들(PXL) 및 n번째 화소 행에 위치한 화소들(PXL)에 데이터 신호가 동시에 공급될 수 있다.
도 8a는 종래 기술에 의할 경우, 화소의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호의 파형을 예시적으로 설명하기 위한 도면이고, 도 8b는 본 발명에 의할 경우, 화소의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호의 파형을 예시적으로 설명하기 위한 도면이다.
특히, 도 8a 및 도 8b에서는 설명의 편의성을 위하여, j번째 데이터선과 연결된 화소들에 있어서, n-4번째 화소 행에 위치하는 화소의 구동 트랜지스터(도 2에 도시된 제1 트랜지스터(T1)에 대응함)의 게이트 전극에 공급되는 데이터 신호를 (a)로 도시하고, n-3번째 화소 행에 위치하는 화소의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호를 (b)로 도시하며, n-2번째 화소 행에 위치하는 화소의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호를 (c)로 도시하고, n-1번째 화소 행에 위치하는 화소의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호를 (d)로 도시하며, n번째 화소 행에 위치하는 화소의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호를 (e)로 도시하기로 한다. 또한, 화소들 각각에 동일한 크기의 데이터 신호를 인가하는 것으로 상정한다.
또한, 화소들(PXL) 각각의 구동 트랜지스터의 게이트 전극에 공급되는 데이터 신호가 아닌, 데이터 선들에 충전되는 데이터 신호에 대응하는 파형은, 도 8a 및 도 8b에 굵은 점선으로 도시하였다.
도 7 및 도 8a을 참조하면, n-4번째 화소 행에 위치한 화소들(PXL)로 제1 기간(t1), 제3 기간(t3) 및 제5 기간(t5)에 주사 신호가 공급됨에 따라, n-4번째 화소 행에 위치하며 j번째 데이터선과 연결된 화소의 구동 트랜지스터의 게이트 전극으로 도 8a의 (a)에 도시된 것과 같은 데이터 신호가 인가될 수 있다.
특히, 제5 기간(t5) 동안에는, n-4번째 화소 행을 포함한 세 개의 화소 행에 배치된 화소들로 데이터 신호가 공급되며, n-4번째 화소 행에 위치한 화소에 데이터 신호가 제1 값(V1)만큼 충전될 수 있다.
다음으로, n-3번째 화소 행에 위치한 화소들(PXL)로 제2 기간(t2), 제4 기간(t4) 및 제6 기간(t6)에 주사 신호가 공급됨에 따라, n-3번째 화소 행에 위치하며 j번째 데이터선과 연결된 화소의 구동 트랜지스터의 게이트 전극으로 도 8a의 (b)에 도시된 것과 같은 데이터 신호가 인가될 수 있다.
특히, 제6 기간(t6) 동안에는, n-3번째 화소 행을 포함한 두 개의 화소 행에 배치된 화소들로 데이터 신호가 공급되며, n-3번째 화소 행에 위치한 화소에 데이터 신호가 제2 값(V2)만큼 충전될 수 있다. 이 때, 제2 값(V2)은 제1 값(V1)보다 클 수 있다.
즉, n-4번째 화소 행 및 n-3번째 화소 행에 동일한 데이터 신호를 인가하더라도, 데이터 신호가 충전되는 속도가 차이남에 따라 n-3번째 화소 행의 휘도가 더 밝게 시인될 수 있다.
n-2번째 화소 행에 위치한 화소들(PXL)로 제3 기간(t3), 제5 기간(t5) 및 제7 기간(t7)에 주사 신호가 공급됨에 따라, n-2번째 화소 행에 위치하며 j번째 데이터선과 연결된 화소의 구동 트랜지스터의 게이트 전극으로 도 8a의 (c)에 도시된 것과 같은 데이터 신호가 인가될 수 있다.
특히, 제7 기간(t7) 동안에는, n-2번째 화소 행을 포함한 두 개의 화소 행에 배치된 화소들로 데이터 신호가 공급되며, n-2번째 화소 행에 위치한 화소에 데이터 신호가 제2 값(V2)만큼 충전될 수 있다.
데이터 신호가 동시에 충전되는 화소 행의 수가 증가할수록 로드(load)가 증가하며, 이에 따라 데이터 신호의 충전 속도가 지연될 수 있다. 따라서, 제2 값(V2)은 제1 값(V1)보다 클 수 있다.
즉, n-4번째 화소 행 및 n-2번째 화소 행에 동일한 데이터 신호를 인가하더라도, 데이터 신호가 충전되는 속도가 차이남에 따라 n-2번째 화소 행의 휘도가 더 밝게 시인될 수 있다.
n-1번째 화소 행에 위치한 화소들(PXL)로 제4 기간(t4), 제6 기간(t6) 및 제8 기간(t8)에 주사 신호가 공급됨에 따라, n-1번째 화소 행에 위치하며 j번째 데이터선과 연결된 화소의 구동 트랜지스터의 게이트 전극으로 도 8a의 (d)에 도시된 것과 같은 데이터 신호가 인가될 수 있다.
제8 기간(t8) 동안에는, n-1번째 화소 행에 배치된 화소들로 데이터 신호가 공급되며, n-1번째 화소 행에 위치한 화소에 데이터 신호가 제3 값(V3)만큼 충전될 수 있다. 이 때, 제3 값(V3)은 제2 값(V2)보다 클 수 있다.
즉, n-2번째 화소 행 및 n-1번째 화소 행에 동일한 데이터 신호를 인가하더라도, 데이터 신호가 충전되는 속도가 차이남에 따라 n-1번째 화소 행의 휘도가 더 밝게 시인될 수 있다.
마지막으로, n번째 화소 행에 위치한 화소들(PXL)로 제5 기간(t5), 제7 기간(t7) 및 제9 기간(t9)에 주사 신호가 공급됨에 따라, n번째 화소 행에 위치하며 j번째 데이터선과 연결된 화소의 구동 트랜지스터의 게이트 전극으로 도 8a의 (e)에 도시된 것과 같은 데이터 신호가 인가될 수 있다.
제9 기간(t9) 동안에는, n번째 화소 행에 배치된 화소들로 데이터 신호가 공급되며, n번째 화소 행에 위치한 화소에 데이터 신호가 제3 값(V3)만큼 충전될 수 있다. 이 때, 제3 값(V3)은 제2 값(V2)보다 클 수 있다.
즉, n-2번째 화소 행 및 n번째 화소 행에 동일한 데이터 신호를 인가하더라도, 데이터 신호가 충전되는 속도가 차이남에 따라 n번째 화소 행의 휘도가 더 밝게 시인될 수 있다.다만, 본 발명의 실시예에 의하면, 더미 주사 신호들(DG1~DG4)이 공급되는 제6 기간 내지 제9 기간(t6~t9) 동안 화소들로 공급되는 데이터 신호의 크기를 낮출 수 있다. 따라서, 마지막 네 개의 화소 행에 배치된 화소들에도 데이터 신호가 제1 값(V1) 또는 제1 값(V1)과 유사한 값만큼 충전될 수 있다.
도 7 및 도 8b를 참조하면, 제6 기간(t6) 동안 제1 더미 주사 신호(DG1)가 공급됨에 따라 데이터 신호의 크기는 △V만큼 작아지고, 작아진 데이터 신호에 대응하여 화소(PXL)에 충전되는 데이터 신호 또한 작아진다.
즉, 제6 기간(t6) 동안, 도 8b의 (b)에 도시된 것과 같이 n-3번째 화소 행에 위치한 화소(PXL)에는 제1 값(V1)을 갖는 데이터 신호가 충전되고, 도 8b의 (d)에 도시된 것과 같이 n-1번째 화소 행에 위치한 화소들(PXL)에도 제1 값(V1)을 갖는 데이터 신호가 충전될 수 있다.
다음으로, 제7 기간(t7) 동안 제2 더미 주사 신호(DG2)가 공급됨에 따라 데이터 신호의 크기는 △V만큼 작아지고, 작아진 데이터 신호에 대응하여 화소(PXL)에 충전되는 데이터 신호 또한 작아진다.
즉, 제7 기간(t7) 동안 도 8b의 (c)에 도시된 것과 같이 n-2번째 화소 행에 위치한 화소(PXL)에는 제1 값(V1)을 갖는 데이터 신호가 충전되고, 도 8b의 (e)에 도시된 것과 같이 n번째 화소 행에 위치한 화소들(PXL)에도 제1 값(V1)을 갖는 데이터 신호가 충전될 수 있다.
다음으로, 제8 기간(t8) 동안 제3 더미 주사 신호(DG3)가 공급됨에 따라 데이터 신호의 크기는 △V만큼 작아지고, 작아진 데이터 신호에 대응하여 화소(PXL)에 충전되는 데이터 신호 또한 작아진다.
즉, 제8 기간(t8) 동안 도 8b의 (d)에 도시된 것과 같이 n-1번째 화소 행에 위치한 화소(PXL)에는 제1 값(V1)을 갖는 데이터 신호가 충전될 수 있다.
마지막으로, 제9 기간(t9) 동안 제4 더미 주사 신호(DG4)가 공급됨에 따라 데이터 신호의 크기는 △V만큼 작아지고, 작아진 데이터 신호에 대응하여 화소(PXL)에 충전되는 데이터 신호 또한 작아진다.
즉, 제9 기간(t9) 동안 도 8b의 (e)에 도시된 것과 같이 n번째 화소 행에 위치한 화소(PXL)에는 제1 값(V1)을 갖는 데이터 신호가 충전될 수 있다.도 8b를 참조하면, 마지막 네 개의 화소 행에 배치된 화소들에도 데이터 신호가 제1 값(V1)이 충전되는 바, 본 발명의 실시예에 따르면 균일한 휘도의 영상을 표시할 수 있다.
도 9는 더미 주사선과 데이터선의 교차 영역을 상세하게 도시한 평면도이며, 도 10은 도 9의 Ⅲ-Ⅲ'선에 따른 단면도이다.
특히 설명의 편의를 위하여, 도 9 및 도 10에서는 제1 더미 주사선(DS1)과 j번째 데이터선(Dj)의 교차 영역을 도시하였다. 또한, 도 9 및 도 10을 도시함에 있어서, 도 3 내지 도 5에 도시된 구성들과 동일한 구성들에 대하여는 동일한 도면 부호를 부여하였으며, 중복되는 내용에 관한 설명은 생략하도록 한다.
제1 더미 주사선(DS1)은 제1 방향(DR1)으로 연장되며, 제1 더미 주사 신호(DG1)를 인가 받을 수 있다.
j번째 데이터선(Dj)은 상기 제2 방향(DR2)으로 연장될 수 있다. 상기 데이터선(Dj)은 데이터 신호를 인가 받을 수 있다.
제1 더미 전극(UEC1)은 제1 더미 주사선(DS1)의 일부 및 j번째 데이터선(Dj)의 일부와 중첩할 수 있으며, 특히 제1 더미 주사선(DS1)과 j번째 데이터선(Dj)이 교차하는 영역을 커버할 수 있다.
제1 더미 전극(UEC1)은 제11 콘택 홀(CH11)을 통해 j번째 데이터선(Dj)과 연결될 수 있다.
서로 중첩하는 제1 더미 주사선(DS1)과 제1 더미 전극(UEC1) 간에는 로드 매칭용 커패시턴스(C)가 형성될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
기판(SUB) 상에는 게이트 절연막(GI)이 제공될 수 있다.
상기 게이트 절연막(GI) 상에는 제1 더미 주사선(DS1)이 제공될 수 있다. 제1 더미 주사선(DS1)은 상술한 주사선들(S0~Sn)과 동일한 층에, 동시에 형성될 수 있다.
제1 더미 주사선(DS1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연막(IL1)이 제공될 수 있다.
상기 제1 층간 절연막(IL1) 상에는 제1 더미 전극(UEC1)이 제공될 수 있다. 상기 제1 더미 전극(UEC1)은 제1 더미 주사선(DS1)의 일부를 커버할 수 있으며, 상기 제1 더미 전극(UEC1)과 상기 제1 더미 주사선(DS1)은 상기 제1 층간 절연막(IL1)을 사이에 두고 로드 매칭용 커패시턴스(C)를 형성하는 커패시터를 구성할 수 있다.
상기 제1 더미 전극(UEC1)은 상술한 상부 전극(UE) 및 초기화 전원선(IPL)과 동일한 층에, 동시에 형성될 수 있다.
상기 제1 더미 전극(UEC1)이 배치된 상기 기판(SUB) 상에는 제2 층간 절연막(IL2)이 제공될 수 있다.
상기 제2 층간 절연막(IL2) 상에는 j번째 데이터선(Dj)이 제공될 수 있다. 상기 j번째 데이터선(Dj)은 상기 제2 층간 절연막(IL2)을 관통하는 제11 콘택 홀(CH11)을 통해 제1 더미 전극(UEC1)에 연결될 수 있다.
도 1, 도 9 및 도 10을 참조하면, 제1 더미 주사선(DS1)은 제1 노드(N1)에 대응하고, 제11 콘택 홀(CH11)은 제2 노드(N2)에 대응할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 더미 주사선과 데이터선의 교차 영역을 상세하게 도시한 평면도이며, 도 12는 도 11의 Ⅳ-Ⅳ'선에 따른 단면도이다.
특히 설명의 편의를 위하여, 도 11 및 도 12에서는 제1 더미 주사선(DS1)과 j번째 데이터선(Dj)의 교차 영역을 도시하였다. 또한, 도 11 및 도 12를 도시함에 있어서, 도 3 내지 도 5에 도시된 구성들과 동일한 구성들에 대하여는 동일한 도면 부호를 부여하였으며, 중복되는 내용에 관한 설명은 생략하도록 한다.
제1 더미 주사선(DS1)은 제1 방향(DR1)으로 연장되며, 제1 더미 주사 신호(DG1)를 인가받을 수 있다.
j번째 데이터선(Dj)은 상기 제2 방향(DR2)으로 연장될 수 있다. 상기 데이터선(Dj)은 데이터 신호를 인가 받을 수 있다.
제1 더미 액티브 패턴(ACT8)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다.
제1 더미 액티브 패턴(ACT8)은 평면 상에서 볼 때 제1 더미 주사선(DS1)과 중첩할 수 있다. 또한, 제1 더미 액티브 패턴(ACT8)은 평면 상에서 볼 때 j번째 데이터선(Dj)과도 중첩할 수 있다. 이때, 제1 더미 액티브 패턴(ACT8)은 제12 콘택 홀(CH12) 및 제13 콘택 홀(CH13)을 통해 j번째 데이터선(Dj)과 연결될 수 있다.
제1 더미 액티브 패턴(ACT8), 제1 더미 주사선(DS1) 및 j번째 데이터선(Dj)은 제1 더미 트랜지스터를 구성할 수 있다. 이때 제1 더미 주사선(DS1)는 상기 제1 더미 트랜지스터의 게이트 전극, j번째 데이터선(Dj)은 소스 및 드레인 전극, 제1 더미 액티브 패턴(ACT8)은 채널이 될 수 있다.
서로 중첩하는 제1 더미 액티브 패턴(ACT8)과 제1 더미 주사선(DS1) 사이에는 로드 매칭용 커패시턴스(C)가 형성될 수 있다.
이하에서는, 본 발명의 다른 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
기판(SUB) 상에는 제1 더미 액티브 패턴(ACT8)이 제공될 수 있으며, 반도체 소재로 형성될 수 있다. 이 때, 제1 더미 액티브 패턴(ACT8)은 상술한 제1 내지 제7 액티브 패턴(ACT1~ACT7)과 동일한 층에, 동시에 형성될 수 있다.
상기 제1 더미 액티브 패턴(ACT8)이 형성된 기판(SUB) 상에는 게이트 절연막(GI)이 제공될 수 있다.
상기 게이트 절연막(GI) 상에는 제1 더미 주사선(DS1)이 제공될 수 있다. 제1 더미 주사선(DS1)은 상술한 주사선들(S0~Sn)과 동일한 층에, 동시에 형성될 수 있다.
제1 더미 주사선(DS1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)이 제공될 수 있다.
상기 제2 층간 절연막(IL2) 상에는 j번째 데이터선(Dj)이 제공될 수 있다. 상기 j번째 데이터선(Dj)은 상기 게이트 절연막(GI), 상기 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)을 관통하는 제12 콘택 홀(CH12) 및 제13 콘택 홀(CH13)을 통해 제1 더미 액티브 패턴(ACT8)에 연결될 수 있다.
이때, 제1 더미 액티브 패턴(ACT8)과 제1 더미 주사선(DS1) 간에는 로드 매칭용 커패시턴스(C)가 형성될 수 있다.
도 1, 도 11 및 도 12를 참조하면, 제1 더미 주사선(DS1)은 제1 노드(N1)에 대응하고, 제12 콘택 홀(CH12) 또는 제13 콘택 홀(CH13)은 제2 노드(N2)에 대응할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 더미 주사선과 데이터선의 교차 영역을 상세하게 도시한 평면도이며, 도 14는 도 11의 Ⅴ-Ⅴ'선에 따른 단면도이다.
특히 설명의 편의를 위하여, 도 13 및 도 14에서는 제1 더미 주사선(DS1)과 j번째 데이터선(Dj)의 교차 영역을 도시하였다. 또한, 도 13 및 도 14를 도시함에 있어서, 도 3 내지 도 5에 도시된 구성들과 동일한 구성들에 대하여는 동일한 도면 부호를 부여하였으며, 중복되는 내용에 관한 설명은 생략하도록 한다.
제1 더미 주사선(DS1)은 제1 방향(DR1)으로 연장되며, 제1 더미 주사 신호(DG1)를 인가받을 수 있다.
j번째 데이터선(Dj)은 상기 제2 방향(DR2)으로 연장될 수 있다. 상기 데이터선(Dj)은 데이터 신호를 인가 받을 수 있다.
제2 더미 전극(UEC2)은 j번째 데이터선(Dj)의 일부와 중첩할 수 있다. 제2 더미 전극(UEC2)과 j번째 데이터선(Dj)은 제16 콘택 홀(CH16)을 통해 연결될 수 있다.
제1 보조 데이터선(SDj1)과 제2 보조 데이터선(SDj2)은 서로 이격되어 제2 방향(DR2)을 따라 연장되며, 제2 더미 전극(UEC2)은 제1 보조 데이터선(SDj1)과 제2 보조 데이터선(SDj2) 사이에 위치할 수 있다.
*제1 보조 데이터선(SDj1)과 제2 보조 데이터선(SDj2)은 제1 더미 주사 신호(DG1)를 제2 더미 액티브 패턴(ACT9)으로 공급할 수 있다.
이를 위하여, 제1 보조 데이터선(SDj1)의 일단은 제14 콘택 홀(CH14)을 통해 제1 더미 주사선(DS1)과 연결되며, 제1 보조 데이터선(SDj1)의 타단은 제15 콘택 홀(CH15)을 통해 제2 더미 액티브 패턴(ACT9)과 연결될 수 있다.
또한, 제2 보조 데이터선(SDj2)의 일단은 제17 콘택 홀(CH18)을 통해 제1 더미 주사선(DS1)과 연결되며, 제2 보조 데이터선(SDj2)의 타단은 제17 콘택 홀(CH17)을 통해 제2 더미 액티브 패턴(ACT9)과 연결될 수 있다.
제2 더미 액티브 패턴(ACT9)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 제2 더미 액티브 패턴(ACT9)은 제1 보조 데이터선(SDj1), 제2 보조 데이터선(SDj2) 및 j번째 데이터선(Dj)의 일부와 중첩할 수 있으며, 제2 더미 전극(UEC2)과도 중첩할 수 있다.
제2 더미 액티브 패턴(ACT9), 제2 더미 전극(UEC2), 제1 보조 데이터선(SDj1)과 제2 보조 데이터선(SDj2)은 제2 더미 트랜지스터를 구성할 수 있다. 이 경우, 제2 더미 전극(UEC2)은 상기 제2 더미 트랜지스터의 게이트 전극, 제1 보조 데이터선(SDj1)과 제2 보조 데이터선(SDj2)은 각각 소스 전극과 드레인 전극, 제2 더미 액티브 패턴(ACT9)은 채널이 될 수 있다.
서로 중첩하는 제2 더미 전극(UEC2)과 제2 더미 액티브 패턴(ACT9) 사이에는 로드 매칭용 커패시턴스(C)가 형성될 수 있다.
이하에서는, 본 발명의 다른 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
기판(SUB) 상에는 제2 더미 액티브 패턴(ACT9)이 제공될 수 있으며, 반도체 소재로 형성될 수 있다. 이 때, 제2 더미 액티브 패턴(ACT9)은 상술한 제1 내지 제1 더미 액티브 패턴(ACT1~ACT8)과 동일한 층에, 동시에 형성될 수 있다.
상기 제2 더미 액티브 패턴(ACT9)이 형성된 기판(SUB) 상에는 게이트 절연막(GI)이 제공될 수 있다.
상기 게이트 절연막(GI) 상에는 제1 더미 주사선(DS1) 및 제2 더미 전극(UEC2)이 제공될 수 있다. 제1 더미 주사선(DS1) 및 제2 더미 전극(UEC2)은 상술한 주사선들(S0~Sn)과 동일한 층에, 동시에 형성될 수 있다.
제1 더미 주사선(DS1) 등이 형성된 상기 기판(SUB) 상에는 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)이 제공될 수 있다.
상기 제2 층간 절연막(IL2) 상에는 j번째 데이터선(Dj), 제1 보조 데이터선(SDj1)과 제2 보조 데이터선(SDj2)이 제공될 수 있다.
상기 j번째 데이터선(Dj)은 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)을 관통하는 제16 콘택 홀(CH16)을 통해 제2 더미 전극(UEC2)과 연결될 수 있다.
또한, 제1 보조 데이터선(SDj1)은 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)을 관통하는 제14 콘택 홀(CH14)를 통해 제1 더미 주사선(DS1)과 연결되고, 게이트 절연막(GI), 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)을 관통하는 제15 콘택 홀(CH15)을 통해 제2 더미 액티브 패턴(ACT9)과 연결될 수 있다. 따라서, 제2 더미 액티브 패턴(ACT9)은 제1 보조 데이터선(SDj1)을 통해 제1 더미 주사선(DS1)과 연결될 수 있다.
또한, 제2 보조 데이터선(SDj2)은 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)을 관통하는 제18 콘택 홀(CH18)를 통해 제1 더미 주사선(DS1)과 연결되고, 게이트 절연막(GI), 제1 층간 절연막(IL1) 및 제2 층간 절연막(IL2)을 관통하는 제17 콘택 홀(CH17)을 통해 제2 더미 액티브 패턴(ACT9)과 연결될 수 있다. 따라서, 제2 더미 액티브 패턴(ACT9)은 제2 보조 데이터선(SDj2)을 통해 제1 더미 주사선(DS1)과 연결될 수 있다.
도 1, 도 13 및 도 14을 참조하면, 제14 콘택 홀(CH14) 또는 제18 콘택 홀(CH18)은 제1 노드(N1)에 대응하고, 제16 콘택 홀(CH16)은 제2 노드(N2)에 대응할 수 있다.
한편, 도 1 내지 도 14에서는, 더미 주사선들(DS1~DS4)과 데이터선들(D1~Dm) 사이에 더미 전극을 배치시켜 로드 매칭용 커패시턴스(C)를 형성하거나, 더미 주사선들(DS1~DS4)과 데이터선들(D1~Dm)에 연결되는 트랜지스터를 형성하고 상기 트랜지스터의 게이트 전극과 채널 영역 간 커패시턴스를 상기 로드 매칭용 커패시턴스(C)로서 사용하는 것을 설명하였으나, 본 발명이 이에 제한되는 것은 아니다.
도 15는 본 발명의 다른 실시예에 의한 표시 장치의 구성을 나타내는 도면이며, 도 16은 본 발명의 다른 실시예에 따른 주사 구동부로부터 출력되는 주사 신호들의 출력 타이밍을 설명하기 위한 파형도이다.
도 15 및 도 16을 도시함에 있어서, 도 1 및 도 7에 도시된 구성들과 동일한 구성들에 대하여는 동일한 도면 부호를 부여하였으며, 중복되는 내용에 관한 설명은 생략하도록 한다.
도 15를 참조하면, 표시 장치(10')의 표시 영역(AA) 외부에는 두 개의 더미 주사선들(DS1', DS2')이 제공될 수 있다.
도 15를 참조하면, 타이밍 제어부(150)는, 시작 주사 스테이지(SST0)로 제1 시작 신호(FLM1')를 공급할 수 있다.
제1 시작 신호(FLM1')의 로우 레벨 구간은, 도 7에 도시된 것과는 달리 두 개의 제1 클럭 신호(CLK1)의 로우 레벨 구간과 중첩될 수 있다.
제1 시작 신호(FLM1')가 공급되면, 주사 신호들(G0'~Gn')이 순차적으로 출력될 수 있다.
구체적으로, 시작 주사 스테이지(SST0)는 클럭 신호들(CLK1, CLK2)에 대응하여 제1 시작 신호(FLM1')를 쉬프트함으로써 주사 신호(G0')를 출력할 수 있다.
특히, 주사 신호(G0')의 로우 레벨 구간의 수는, 제1 시작 신호(FLM1')의 로우 레벨 구간과 중첩된 제1 클럭 신호(CLK1)의 로우 레벨 구간 수에 대응할 수 있다. 즉, 주사 신호(G0')는 두 개의 로우 레벨 구간을 가질 수 있으며, 나머지 주사 신호들 또한 두 개의 로우 레벨 구간을 가질 수 있다.
실제로 각각의 화소(PXL)는, 두 개의 로우 레벨 구간 중 마지막 로우 레벨 구간에 공급되는 데이터 신호에 대응하여 발광할 수 있다.
다음 주사 스테이지(SST1)는 주사 신호(G0')를 쉬프트함으로써 제1 주사 신호(G1')를 출력할 수 있다. 나머지 주사 신호들(G2'~Gn')도 상술한 방식에 따라 순차적으로 출력될 수 있다.
첫 번째 더미 주사 스테이지(DSST1)는 마지막 주사 스테이지(SSTn)의 출력 신호(Gn')를 쉬프트함으로써 제1 더미 주사 신호(DG1')를 출력할 수 있다. 나머지 더미 주사 신호(DG2')도 상술한 방식에 따라 순차적으로 출력될 수 있다.
제1 더미 주사 신호(DG1')는 두 개의 로우 레벨 구간을 가질 수 있으며, 나머지 더미 주사 신호들(DG2') 또한 두 개의 로우 레벨 구간을 가질 수 있다.
도 16을 참조하면, 첫 번째 내지 n-3번째 화소 행에 공급되는 주사 신호들 각각의 마지막 로우 레벨 구간은, 다른 주사 신호의 첫 번째 로우 레벨 구간과 중첩된다.
만일 본 발명의 실시예와 같이, 소정의 커패시턴스 형성을 위한 더미 주사선들(DS1, DS2)을 갖지 않는 다면, n-1번째 화소 행 및 n번째 화소 행에 공급되는 주사 신호들 각각의 마지막 로우 레벨 구간은 다른 주사 신호의 로우 레벨과 겹치지 않게 된다.
즉, 첫 번째 내지 n-3번째 화소 행에 공급되는 데이터 신호의 지연 값은 n-1번째 화소 행 및 n번째 화소 행에 공급되는 데이터 신호의 지연 값보다 크게 되어 화소 행들 간 휘도 편차가 발생할 수 있다.
다만, 본 발명의 실시예에 의하면, n-1번째 화소 행 및 n번째 화소 행의 휘도를 낮추기 위한 두 개의 더미 주사선을 구비할 수 있다.
주사 신호 각각에 포함되는 로우 레벨 구간의 수(또는, 하나의 데이터 배선을 통해 공급되는 데이터 신호가 동시에 공급되는 화소 행의 개수)에 따라 더미 주사선들의 수가 정해질 수 있다. 즉, 더미 주사선들의 개수는 도 1 및 도 15에 도시된 것에 제한되는 것은 아니며, 더미 주사선들의 개수는 다양하게 변경될 수 있다.
도 17은 본 발명의 다른 실시예에 의한 표시 장치의 구성을 구체적으로 나타내는 도면이다.
도 17을 도시함에 있어서, 도 1에 도시된 구성들과 동일한 구성들에 대하여는 동일한 도면 부호를 부여하였으며, 중복되는 내용에 관한 설명은 생략하도록 한다.
도 17을 참조하면, 표시 영역(AA')의 경계는 곡선의 형상을 갖는다. 예를 들어, 표시 영역(AA')은 원 또는 타원 형상을 가질 수 있다. 도 17에서 표시 장치(10")의 표시 영역(AA')은 원 형상을 갖도록 도시되었으나, 표시 영역(AA")을 제외한 나머지 주변 영역은 표시 영역(AA")의 형상에 대응되도록 원 형상을 가질 수도 있고, 곡선의 형태가 아닐 수도 있다.
화소들(PXL)은 표시 영역(AA') 내에 위치할 수 있으며, 화소들(PXL)은 표시 영역(AA')의 형상에 대응되도록 배치될 수 있다.
예를 들어, 첫 번째 화소 행과 마지막 화소 행에 배치된 화소들(PXL)의 개수가 가장 작고, 표시 영역(AA')의 중앙에 인접한 화소 행일수록 많은 수의 화소들(PXL)이 배치될 수 있다.
또한, 첫 번째 화소 열(제1 데이터선(D1)에 연결된 화소들(PXL))과 마지막 화소 열(제m 데이터선(Dm)에 연결된 화소들(PXL))에 배치된 화소들(PXL)의 개수가 가장 작고, 표시 영역(AA')의 중앙에 인접한 화소 열일수록 많은 수의 화소들(PXL)이 배치될 수 있다
즉, 본 발명의 실시예에 따르면 영역 별로 화소 행에 위치한 화소들(PXL)의 개수가 상이할 수 있다.
한편, 도 17에서는 주사선들(S0~Sn)의 길이가 서로 상이한 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 주사선들(S0~Sn) 각각의 길이는 서로 동일하거나 유사할 수 있다.
또한, 도 17에서는 데이터선들(D1~Dm) 각각의 길이가 서로 동일하거나 유사한 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다.
또한, 데이터선들(D1~Dm) 각각의 길이는 화소 열에 배치된 화소들(PXL)의 개수에 대응할 수 있으며, 구체적으로 표시 영역(AA')의 중앙으로 갈수록 데이터선의 길이가 증가할 수 있다.
더미 주사선들(DS1~DS4) 각각은 데이터선들(D1~Dm)과 교차하도록 위치할 수 있으며, 더미 주사선들(DS1~DS4)과 데이터선들(D1~Dm)이 교차하는 영역마다 로드 매칭용 커패시턴스가 형성될 수 있다.
다만, 데이터선들(D1~Dm) 각각에 연결되는 화소들(PXL)의 개수가 상이하므로, 각 데이터선들의 Cdata 값이 데이터선들 별로 상이할 수 있다. 따라서, 위치 별 로드 매칭용 커패시턴스의 값을 차등 설계하여 데이터선 별 로드 매칭용 커패시턴스의 값과 Cdata 값의 합이 동일하도록 할 수 있다.
예를 들어, 첫 번째 데이터선(D1)과 더미 주사선들(DS1~DS4) 사이 및 마지막 데이터선(Dm)과 더미 주사선들(DS1~DS4) 사이에는 제1 로드 매칭용 커패시턴스(C1)가 형성되고, 두 번째 데이터선(D2)과 더미 주사선들(DS1~DS4) 사이 및 m-1번째 데이터선(Dm-1)과 더미 주사선들(DS1~DS4) 사이에는 제2 로드 매칭용 커패시턴스(C2)가 형성되며, 세 번째 데이터선(D3)과 더미 주사선들(DS1~DS4) 사이 및 m-2번째 데이터선(Dm-2)과 더미 주사선들(DS1~DS4) 사이에는 제3 로드 매칭용 커패시턴스(C3)가 형성되고, 네 번째 데이터선(D4)과 더미 주사선들(DS1~DS4) 사이 및 m-3 데이터선(Dm-3)과 더미 주사선들(DS1~DS4) 사이에는 제4 로드 매칭용 커패시턴스(C4)가 형성되도록 할 수 있다.
이때, 제1 로드 매칭용 커패시턴스(C1)은 제2 로드 매칭용 커패시턴스(C2)보다 크고, 제2 로드 매칭용 커패시턴스(C2)은 제3 로드 매칭용 커패시턴스(C3)보다 크며, 제3 로드 매칭용 커패시턴스(C3)은 제4 로드 매칭용 커패시턴스(C4)보다 클 수 있다.
더미 주사선들(DS1~ DS4) 각각과 제1 더미 전극(UEC1)이 중첩되는 면적이나, 더미 주사선들(DS1~ DS4) 각각과 제8 액티브 패턴(ACT8)이 중첩되는 면적이나, 제2 더미 전극(UEC2) 각각과 중첩되는 제9 액티브 패턴(ACT9)이 중첩되는 면적을 조절함으로써 로드 매칭용 커패시턴스(C1~C4)의 값을 조절할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 10', 10": 표시 장치
110: 주사 구동부
120: 데이터 구동부
130: 발광 구동부
PXL: 화소
S0~Sn: 주사선들
DS1~DS4: 더미 주사선들
D1~Dm: 데이터선들
E1~En: 발광 제어선들

Claims (28)

  1. 표시 영역에 제공된 화소들;
    상기 화소들과 연결되며, 상기 화소들로 데이터 신호들을 제공하는 데이터선들;
    상기 화소들과 연결되며, 상기 화소들로 주사 신호들을 제공하는 주사선들; 및
    상기 표시 영역을 둘러싸는 주변 영역에서 상기 데이터선들과 교차하는 더미 주사선들을 포함하고,
    화소 행들 중 제1 화소 행들에 배치된 화소들로 공급되는 주사 신호들은 상기 더미 주사선들에 공급되는 더미 주사 신호들과 중첩되지 않게 공급되고,
    상기 화소 행들 중 상기 제1 화소 행들을 제외한 제2 화소 행들에 배치된 화소들로 공급되는 주사 신호들은 상기 더미 주사선들에 공급되는 상기 더미 주사 신호들과 중첩되어 공급되며,
    상기 더미 주사선들에 공급되는 상기 더미 주사 신호들의 변화에 대응하여, 상기 제1 화소 행들에 배치된 화소들로 공급되는 데이터 신호의 크기와 상기 제2 화소 행들에 배치된 화소들로 공급되는 데이터 신호의 크기의 차이가 보상되는 표시 장치.
  2. 제1항에 있어서,
    상기 주사선들 및 상기 더미 주사선들은 제1 방향으로 연장되고, 상기 데이터선들은 상기 제1 방향과 교차하는 제2 방향으로 연장된 표시 장치.
  3. 제1항에 있어서,
    상기 더미 주사선들은 상기 화소들에 연결되지 않은 표시 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 화소 행들은 상기 제1 화소 행들의 하부에 위치하며,
    상기 주사 신호들은, 상기 제2 화소 행들에 배치된 화소들보다 상기 제1 화소 행들에 배치된 화소들로 먼저 공급되는 표시 장치.
  6. 제1항에 있어서,
    상기 더미 주사선 및 상기 더미 주사선과 교차하는 상기 데이터선 간에 커패시턴스가 형성되는 표시 장치.
  7. 제1항에 있어서,
    상기 주사선들로 주사 신호들을 공급하고, 상기 더미 주사선들로 상기 더미 주사 신호들을 공급하는 주사 구동부를 더 포함하는 표시 장치.
  8. 제6항에 있어서,
    상기 화소들 각각은 트랜지스터를 포함하며,
    상기 트랜지스터는,
    액티브 패턴;
    게이트 절연막을 사이에 두고 상기 액티브 패턴 상에 제공된 게이트 전극;
    상기 게이트 전극을 덮는 제1 층간 절연막, 및 상기 제1 층간 절연막 상에 배치되는 제2 층간 절연막을 포함하는 층간 절연막; 및
    상기 층간 절연막 상에 배치되고, 상기 액티브 패턴에 각각 연결된 소스 전극 및 드레인 전극을 포함하는 표시 장치.
  9. 제8항에 있어서,
    상기 제1 층간 절연막 상에 제공된 제1 더미 전극을 더 포함하고,
    상기 제1 더미 전극과 상기 더미 주사선 사이에 상기 커패시턴스가 형성되도록, 상기 제1 더미 전극의 일부는 상기 더미 주사선과 중첩되는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 더미 전극은 상기 제2 층간 절연막을 관통하는 컨택홀을 통해 상기 더미 주사선과 교차하는 데이터선과 연결되는 표시 장치.
  11. 제10항에 있어서,
    상기 더미 주사선에 공급되는 상기 더미 주사 신호의 변화에 대응하여, 상기 데이터선으로 공급되는 데이터 신호의 크기가 변화하는 표시 장치.
  12. 제8항에 있어서,
    기판 상에 제공된 제1 더미 액티브 패턴을 더 포함하고,
    상기 제1 더미 액티브 패턴과 상기 더미 주사선 사이에 상기 커패시턴스가 형성되도록, 상기 제1 더미 액티브 패턴의 일부는 상기 더미 주사선과 중첩되는 표시 장치.
  13. 제12항에 있어서,
    상기 더미 주사선은 상기 게이트 절연막 및 상기 층간 절연막을 관통하는 콘택 홀들을 통해 상기 더미 주사선과 교차하는 데이터선과 연결되는 표시 장치.
  14. 제13항에 있어서,
    상기 더미 주사선, 상기 제1 더미 액티브 패턴 및 상기 데이터선은 제1 더미 트랜지스터를 형성하는 표시 장치.
  15. 제13항에 있어서,
    상기 더미 주사선에 공급되는 상기 더미 주사 신호의 변화에 대응하여, 상기 데이터선으로 공급되는 데이터 신호의 크기가 변화하는 표시 장치.
  16. 제12항에 있어서,
    상기 기판 상에 제공된 제2 더미 액티브 패턴;
    상기 게이트 절연막 상에 제공된 제2 더미 전극; 및
    상기 층간 절연막 상에 제공된 보조 데이터선들을 더 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 제2 더미 액티브 패턴과 상기 제2 더미 전극 사이에 상기 커패시턴스가 형성되도록, 상기 제2 더미 액티브 패턴의 일부는 상기 제2 더미 전극과 중첩되는 표시 장치.
  18. 제17항에 있어서,
    상기 보조 데이터선들의 일 측은 상기 게이트 절연막 및 상기 층간 절연막을 관통하는 콘택 홀들에 의하여 상기 제2 더미 액티브 패턴과 연결되고,
    상기 보조 데이터선들의 타 측은 상기 층간 절연막을 관통하는 콘택 홀들에 의하여 상기 더미 주사선과 연결되며,
    제2 보조 전극은 상기 층간 절연막을 관통하는 콘택 홀을 통해 상기 더미 주사선과 교차하는 데이터선에 연결되는 표시 장치.
  19. 제18항에 있어서,
    상기 제2 더미 액티브 패턴, 상기 제2 더미 전극 및 상기 보조 데이터선들은 제2 더미 트랜지스터를 형성하는 표시 장치.
  20. 제18항에 있어서,
    상기 더미 주사선 및 상기 보조 데이터선들을 통해 상기 제2 더미 액티브 패턴으로 공급된 상기 더미 주사 신호의 변화에 대응하여, 상기 데이터선으로 공급되는 데이터 신호의 크기가 변화하는 표시 장치.
  21. 제1항에 있어서,
    상기 표시 영역의 경계는 적어도 일부가 곡선의 형상인 표시 장치.
  22. 표시 영역에 제공된 화소들;
    상기 화소들과 연결되며, 상기 화소들로 데이터 신호들을 제공하는 데이터선들;
    상기 화소들과 연결되며, 상기 화소들로 주사 신호들을 제공하는 주사선들; 및
    상기 표시 영역을 둘러싸는 주변 영역에서 상기 데이터선들과 교차하는 더미 주사선들을 포함하고,
    화소 행들 중 제1 화소 행들에 배치된 화소들로 공급되는 주사 신호들은 상기 더미 주사선들에 공급되는 더미 주사 신호들과 중첩되지 않게 공급되고,
    상기 화소 행들 중 상기 제1 화소 행들을 제외한 제2 화소 행들에 배치된 화소들로 공급되는 주사 신호들은 상기 더미 주사선들에 공급되는 상기 더미 주사 신호들과 중첩되어 공급되며,
    상기 더미 주사선들 및 상기 데이터선들의 교차 지점 각각에는 커패시턴스가 형성되며, 상기 커패시턴스의 크기는 영역 별로 상이한 표시 장치.
  23. 제22항에 있어서,
    외곽부에 위치한 데이터선에 의하여 형성된 커패시턴스일수록 크기가 큰 표시 장치.
  24. 표시 영역에 제공된 화소들;
    상기 화소들로 데이터 신호들을 제공하는 데이터선들;
    상기 화소들로 주사 신호들을 제공하는 주사선들; 및
    상기 데이터선들과 교차하는 더미 주사선들을 포함하며,
    상기 더미 주사선들로 더미 주사 신호들이 공급되면, 상기 더미 주사 신호들의 변화에 대응하여 상기 화소들로 공급되는 데이터 신호의 크기가 변화하고,
    화소 행들 중 제1 화소 행들에 배치된 화소들로 공급되는 주사 신호들은 상기 더미 주사 신호들과 중첩되지 않게 공급되고,
    상기 화소 행들 중 상기 제1 화소 행들을 제외한 제2 화소 행들에 배치된 화소들로 공급되는 주사 신호들은 상기 더미 주사 신호들과 중첩되어 공급되는 표시 장치.
  25. 제24항에 있어서,
    상기 더미 주사선들은 상기 화소들에 연결되지 않은 표시 장치.
  26. 제24항에 있어서,
    상기 주사선들로 주사 신호들을 공급하고, 상기 더미 주사선들로 상기 더미 주사 신호들을 공급하는 주사 구동부를 더 포함하는 표시 장치.
  27. 제26항에 있어서,
    상기 주사 신호들 각각은 복수 개의 로우 레벨 구간을 포함하는 표시 장치.
  28. 제27항에 있어서,
    상기 화소들은, 상기 제1 화소 행들에 배치된 화소들과 상기 제2 화소 행들에 배치된 화소들을 포함하며,
    상기 더미 주사선들로 상기 더미 주사 신호들이 공급되면, 상기 제2 화소 행들에 배치된 화소들로 공급되는 데이터 신호의 크기가 변화하는 표시 장치.
KR1020170058841A 2017-05-11 2017-05-11 표시 장치 KR102470499B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170058841A KR102470499B1 (ko) 2017-05-11 2017-05-11 표시 장치
US15/868,961 US11348529B2 (en) 2017-05-11 2018-01-11 Display device having dummy scan lines
CN201810448304.2A CN108877681B (zh) 2017-05-11 2018-05-11 具有虚设扫描线的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170058841A KR102470499B1 (ko) 2017-05-11 2017-05-11 표시 장치

Publications (2)

Publication Number Publication Date
KR20180125081A KR20180125081A (ko) 2018-11-22
KR102470499B1 true KR102470499B1 (ko) 2022-11-28

Family

ID=64097358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058841A KR102470499B1 (ko) 2017-05-11 2017-05-11 표시 장치

Country Status (3)

Country Link
US (1) US11348529B2 (ko)
KR (1) KR102470499B1 (ko)
CN (1) CN108877681B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102522047B1 (ko) * 2018-04-19 2023-04-13 엘지디스플레이 주식회사 컨택 구조를 개선한 전계발광 표시장치
EP4131233A4 (en) * 2020-03-25 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
KR20210126187A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220042843A (ko) * 2020-09-28 2022-04-05 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR20220163555A (ko) 2021-06-02 2022-12-12 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
JP4609970B2 (ja) * 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
KR100646991B1 (ko) 2005-09-13 2006-11-23 엘지전자 주식회사 더미 스캔 라인을 포함하는 유기 전계 발광 소자 및 이를구동하는 방법
CN101401143A (zh) 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板及使用其的显示装置
KR101424012B1 (ko) * 2008-03-04 2014-08-04 삼성디스플레이 주식회사 표시장치와 그 제조방법
TWI420480B (zh) 2009-05-19 2013-12-21 Au Optronics Corp 光電裝置及其顯示器
CN101866604B (zh) 2010-03-19 2012-08-22 华映视讯（吴江）有限公司 多分区像素驱动电路及其方法
KR101663565B1 (ko) * 2010-07-06 2016-10-07 엘지디스플레이 주식회사 액정표시장치
KR101291433B1 (ko) * 2010-09-06 2013-07-30 파나소닉 주식회사 표시 장치 및 그 구동 방법
JP6004560B2 (ja) 2011-10-06 2016-10-12 株式会社ジャパンディスプレイ 表示装置
KR20140053626A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20160039892A (ko) 2014-10-02 2016-04-12 네오뷰코오롱 주식회사 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
KR102305456B1 (ko) * 2014-12-02 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102293409B1 (ko) * 2015-04-30 2021-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
CN108877681A (zh) 2018-11-23
US20180330672A1 (en) 2018-11-15
KR20180125081A (ko) 2018-11-22
US11348529B2 (en) 2022-05-31
CN108877681B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
CN107871767B (zh) 显示装置
KR102605283B1 (ko) 표시 장치
CN108878476B (zh) 显示装置
KR102613863B1 (ko) 표시 장치
CN107301831B (zh) 显示装置
KR102666831B1 (ko) 표시 장치
CN107731144B (zh) 显示装置
KR102556883B1 (ko) 유기 전계 발광 표시 장치
KR102417989B1 (ko) 표시 장치
EP3343633B1 (en) Display device
CN108122527B (zh) 显示装置
KR102470499B1 (ko) 표시 장치
CN108376694B (zh) 显示装置
KR102559544B1 (ko) 표시 장치
CN108074961B (zh) 显示装置
EP3346502B1 (en) Display device
CN107403825B (zh) 显示装置
KR102543485B1 (ko) 표시 장치
KR102591793B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant