JP7374586B2 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDFInfo
- Publication number
- JP7374586B2 JP7374586B2 JP2019006163A JP2019006163A JP7374586B2 JP 7374586 B2 JP7374586 B2 JP 7374586B2 JP 2019006163 A JP2019006163 A JP 2019006163A JP 2019006163 A JP2019006163 A JP 2019006163A JP 7374586 B2 JP7374586 B2 JP 7374586B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- switch
- inverting input
- signal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 73
- 238000000034 method Methods 0.000 title claims description 24
- 239000003990 capacitor Substances 0.000 claims description 118
- 238000006243 chemical reaction Methods 0.000 claims description 97
- 238000005070 sampling Methods 0.000 claims description 73
- 238000012545 processing Methods 0.000 claims description 46
- 238000012546 transfer Methods 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 39
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000009825 accumulation Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 42
- 230000000875 corresponding effect Effects 0.000 description 12
- JPKJQBJPBRLVTM-OSLIGDBKSA-N (2s)-2-amino-n-[(2s,3r)-3-hydroxy-1-[[(2s)-1-[[(2s)-1-[[(2s)-1-[[(2r)-1-(1h-indol-3-yl)-3-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxobutan-2-yl]-6-iminohexanamide Chemical compound C([C@H](NC(=O)[C@@H](NC(=O)[C@@H](N)CCCC=N)[C@H](O)C)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C=O)C1=CC=CC=C1 JPKJQBJPBRLVTM-OSLIGDBKSA-N 0.000 description 9
- 102100031277 Calcineurin B homologous protein 1 Human genes 0.000 description 9
- 241000839426 Chlamydia virus Chp1 Species 0.000 description 9
- 101000777252 Homo sapiens Calcineurin B homologous protein 1 Proteins 0.000 description 9
- 101000943802 Homo sapiens Cysteine and histidine-rich domain-containing protein 1 Proteins 0.000 description 9
- 101000906927 Homo sapiens N-chimaerin Proteins 0.000 description 9
- 102100023648 N-chimaerin Human genes 0.000 description 9
- 208000035196 congenital hypomyelinating 2 neuropathy Diseases 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 102100031272 Calcineurin B homologous protein 2 Human genes 0.000 description 7
- 241001510512 Chlamydia phage 2 Species 0.000 description 7
- 101000777239 Homo sapiens Calcineurin B homologous protein 2 Proteins 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 101150054516 PRD1 gene Proteins 0.000 description 5
- 101100459905 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NCP1 gene Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000002194 synthesizing effect Effects 0.000 description 5
- 101001024723 Homo sapiens Nucleoporin NDC1 Proteins 0.000 description 4
- 102100037826 Nucleoporin NDC1 Human genes 0.000 description 4
- 208000035195 congenital hypomyelinating 3 neuropathy Diseases 0.000 description 4
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 3
- 101100238374 Arabidopsis thaliana MPS1 gene Proteins 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101150011461 SWI3 gene Proteins 0.000 description 1
- 101100534783 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SWI4 gene Proteins 0.000 description 1
- 101100238616 Schizosaccharomyces pombe (strain 972 / ATCC 24843) msh3 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
CMOSイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ(PC)、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
リセットトランジスタは、所定のリセット期間に選択されて導通状態となり、フローティングディフュージョンFDを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンFDの電荷を電荷量(電位)に応じた利得をもって電圧信号に変換した列出力の読み出し信号を垂直信号線に出力する。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。そして、ソースフォロワトランジスタによりフローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換されて、信号レベルの読み出し信号(信号レベルの信号)Vsigとして垂直信号線に出力される。
画素の出力信号は、カラム読み出し回路において差分信号(Vsig-Vrst)としてCDS(相関二重サンプリング)処理される。
この場合の画素読み出し信号(画素信号)PSDは、いわゆる途切れのない読み出し信号として処理される(たとえば特許文献2参照)。
図1(A)が通常の画素読み出し信号(画素信号)PSの一例を示し、図1(B)が途切れのない画素読み出し信号(途切れのない画素信号)PSDの一例を示している。
すなわち、1つの画素信号PS[N]内には1つの基準レベルVrst[N]と1つの信号レベルVsig[N]が含まれる。
この場合の出力データOD[N]は、基準レベル(読み出しリセット信号)Vrst[N]-信号レベル(読み出し信号)Vsig[N]となる。
同様に、1つの画素信号PS[N+1]内には1つの基準レベル(読み出しリセット信号)Vrst[N+1]と1つの信号レベル(読み出し信号)Vsig[N+1]が含まれる。
この場合の出力データOD[N+1]は、基準レベル(読み出しリセット信号)Vrst[N+1]-信号レベル(読み出し信号)Vsig[N+1]となる。
すなわち、1つの途切れのない画素信号PSD[N]内にはM個の基準レベル(読み出しリセット信号)Vrst[N,1],Vrst[N,2]とM個の信号レベル(読み出し信号)Vsig[N,1],Vsig[N,2]が含まれる。
この場合の出力データOD[N,1]は、基準レベル(読み出しリセット信号)Vrst[N,1]-信号レベル(読み出し信号)Vsig[N,1]となり、出力データOD[N,2]は、基準レベル(読み出しリセット信号)Vrst[N,2]-信号レベル(読み出し信号)Vsig[N,2]となる。
同様に、1つの途切れのない画素信号PSD[N+1]内にはM個の基準レベル(読み出しリセット信号)Vrst[N+1,1],Vrst[N+1,2]とM個の信号レベル(読み出し信号)Vsig[N+1,1],Vsig[N+1,2]が含まれる。
この場合の出力データOD[N+1,1]は、基準レベル(読み出しリセット信号)Vrst[N+1,1]-信号レベル(読み出し信号)Vsig[N+1,1]となり、出力データOD[N+1,2]は、基準レベル(読み出しリセット信号)Vrst[N+1,2]-信号レベル(読み出し信号)Vsig[N+1,2]となる。
図1(B)は、M=2かつ、その中で取りうる配列の1つを示したものである。
図2は、M=2、かつ、増幅率の比K(M=1)/K(M=2)=4とした例である。
合成処理においては、出力データOD[*,2]をその比に合わせて増幅し、図2(B)に示すように、一つの合成された最終的な出力データODAを得る。
たとえば、出力データOD[*,1]は高変換利得(第2変換利得)モード読み出し(HCG)で得られたデータであり、出力データOD[*,2]は低変換利得(第1変換利得)モード読み出し(LCG)で得られたデータである。
ここでは、通常の画素信号について出力データを生成する構成に関連付けて説明する。
図3において、同一列の画素PXL(N)、PXL(N+1)が共通の読み出し用の信号線LSに接続されている。そして、信号線LSと図示しないアナログデジタコンバータ(ADC)の入力ノード[Y]との間の入力段に、新たな基準レベルを設定するためのクランプ回路1が配置されている。
クランプ回路1は、増幅器AMP1、容量C1、C2、およびスイッチSW1を含んで構成されている。
そこで、図3の例では、読み出し回路内部において、クランプ回路1による新たな基準レベル[V1]を用いて画素の個体バラツキを削除する。
図4(A)は図3のクランプ回路を容量CとスイッチSW1に簡略化して示し、図4(B)は通常の画素読み出し信号(画素信号)の一例を示している。
このとき信号レベルVsig[N]は、新たな基準レベル[V1]を基準とした新たな信号レベルVsig[N’]となる。
この場合においても、基準レベル[V1]と信号レベルVsig[N’]の差は一定である。
図5は、クランプ回路の入力段を抽出した一例を示し、クランプ回路1Aは、簡略化せず、増幅器AMP1、容量C1、C2、およびスイッチSW1を含んで構成されている例として示されている。
図6は、図5の回路の動作例を示す図である。
クランプ回路1Aにおいては、増幅器AMP1、容量C2、およびスイッチSW1を共用してクランプ部1Bが形成され、経路選択用スイッチ2-21,2-22と容量C1-1,C1-2のみが設けられている。
これにより、回路面積の増大が抑止されている。
経路選択部2は、画素PXLから読み出される合成すべき複数(本例では2)の読み出し信号の各々が個別に伝送される複数の信号経路2-11[A],2-12[B]を含み、経路選択信号に応じていずれか一つの信号経路2-11,2-12を伝送される読み出し信号をクランプ部1Bに供給する。
経路選択部2は、各信号経路2-11[A],2-12[B]に配置され、対応する経路選択信号WA,WBに応じて信号経路2-11,2-12の接続状態と非接続状態を切り替える複数の経路選択スイッチ2-21,2-22を含む。
そして、信号経路2-11に容量C1-1が配置され、信号経路2-12に容量C1-2が配置されている。
第2変換利得(高変換利得)モード読み出し(HCG)のCDS処理は、暗信号のリセットノイズキャンセルをもたらす。
第1変換利得(高変換利得)モード読み出し(LCG)においてCDS処理を行わないことは、明信号に対して√2回のリセットノイズをもたらす。
図8は、本発明の第1の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置10は、たとえばCMOSイメージセンサにより構成される。
これらの構成要素のうち、たとえば垂直走査回路30、読み出し回路40、水平走査回路50、およびタイミング制御回路60により画素信号の読み出し部70が構成される。
また、読み出し部70は、高感度の画素で得た低照度領域の信号と、低感度の画素で得た高照度領域の信号を組み合わせて(合成して)ダイナミックレンジを拡大させる方法などが適用可能である。
この場合の画素読み出し信号(画素信号)PSDは、いわゆる途切れのない読み出し信号として処理される。
本実施形態において、途切れのない画素信号PSDの配列順は、たとえば1つの出力データOD[N,M]を構成する基準レベル(読み出しリセット信号)Vrst[N,M]が必ず先に入力されてから信号レベル(読み出し信号)Vsig[N,M]が入力されることを制約とした上で複数存在する。
本実施形態においては、低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止し可能で、しかも広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるように、増幅部を構成するアンプ(増幅器)の反転入力端子(-)が少なくとも第1反転入力チャネルと第2反転入力チャネルを2チャネルを有するように構成されている。詳細は後述する。
すなわち、本実施形態の固体撮像装置10は、一度の蓄積期間(露光期間)に光電変換された電荷(電子)に対して、一つの読み出し期間に、画素内部にて、第1変換利得(たとえば低変換利得)モードと第の変換利得(高低変換利得)モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として提供される。
また、本実施形態において、読み出し部70は、リセット期間に続く読み出し期間後に行われる少なくとも一つの転送期間後の読み出し期間において、第1変換利得モード読み出し(LCG)と第2変換利得モード読み出し(HCG)のうちの少なくともいずれかを行う。本実施形態においては、転送期間後の読み出し期間において、第1変換利得モード読み出し(LCG)と第2変換利得モード読み出し(HCG)の両方を行う。
画素部20は、フォトダイオード(光電変換素子)と画素内アンプとを含む複数の画素がN行×M列の2次元の行列状(マトリクス状)に配列されている。
このフォトダイオードPDに対して、電荷転送ゲート部(転送素子)としての転送トランジスタTG-Tr、リセット素子としてのリセットトランジスタRST-Tr、ソースフォロワ素子としてのソースフォロワトランジスタSF-Tr、および選択素子としての選択トランジスタSEL-Trをそれぞれ一つずつ有する。
以下、信号電荷は電子であり、各トランジスタがn型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがp型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない3トランジスタ(3Tr)画素を採用している場合にも有効である。
フォトダイオード(PD)を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷(暗電流)が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード(PPD)では、フォトダイオード(PD)の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
転送トランジスタTG-Trは、制御信号TGがハイ(H)レベルの転送期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)をフローティングディフュージョンFDに転送する。
なお、リセットトランジスタRST-Trは、電源線VDDとフローティングディフュージョンFDの間に接続され、制御信号RSTを通じて制御されるように構成してもよい。
リセットトランジスタRST-Trは、制御信号RSTがHレベルの期間に選択されて導通状態となり、フローティングディフュージョンFDを電源線VRst(またはVDD)の電位にリセットする。
ソースフォロワトランジスタSF-TrのゲートにはフローティングディフュージョンFDが接続され、選択トランジスタSEL-Trは制御信号SELを通じて制御される。
選択トランジスタSEL-Trは、制御信号SELがHレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタSF-TrはフローティングディフュージョンFDの電荷を電荷量(電位)に応じた利得をもって電圧信号に変換した列出力の読み出し信号VSLを垂直信号線LSGNに出力する。
これらの動作は、たとえば転送トランジスタTG-Tr、リセットトランジスタRST-Tr、および選択トランジスタSEL-Trの各ゲートが行単位で接続されていることから、1行分の各画素について同時並列的に行われる。
図1においては、各制御を1本の行走査制御線として表している。
また、垂直走査回路30は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードPDに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
そして、シャッタースキャン期間PSHTには、制御信号RSTがHレベルの期間に所定期間制御信号TGがHレベルに設定されて、リセットトランジスタRST-Trおよび転送トランジスタTG-Trを通じてフォトダイオードPDおよびフローティングディフュージョンFDがリセットされる。
図10に示すように、第1変換利得モード読み出し(LCG)による読み出しリセット信号(LCGRST)および第2変換利得モード読み出し(HCG)による読み出しリセット信号(HCGRST)が読み出される。
読み出し期間PRD1後に、所定期間、制御信号TGがHレベルに設定されて転送トランジスタTG-Trを通じてフローティングディフュージョンFDにフォトダイオードPDの蓄積電荷が転送され、この転送期間PT後の読み出し期間PRD2に蓄積された電子(電荷)に応じた信号が読み出される。
図10に示すように、第2変換利得モード読み出し(HCG)による読み出し信号(HCGSIG)および第1変換利得モード読み出し(LCG)による読み出し信号(LCGSIG)が読み出される。
すなわち、カラム読み出し回路40は、後で詳述するように、画素から読み出される途切れのない画素信号PSDの複数の読み出しリセット信号および読み出し信号を増幅する増幅部41と、増幅部41の出力をアナログ信号からデジタル信号にAD(アナログデジタル)変換するADC42を含む。
次に、本第1の実施形態に係る読み出し部70のカラム処理系である列信号処理部における増幅部の構成、それに関連した読み出し処理等について詳述する。
第1反転入力チャネルCHN1は第2ノードND2に接続され、第2反転入力チャネルCHN2は第3ノードND3に接続されている。
また、本第1の実施形態において、非反転入力端子(+)411Pは第1非反転入力チャネルCHP1と第2非反転入力チャネルCHP2を有する。
第1非反転入力チャネルCHP1および第2非反転入力チャネルCHP2は基準電位に共通に接続されている。
第4ノードND4はアンプ411の出力端子に接続され、この出力端子はADC42の入力端子に接続される。
第5ノードND5は第1出力スイッチSWO41を介して第4ノードND4と接続される。第1出力スイッチSWO41は制御信号oen lがハイレベルのときに導通状態に保持される。
第6ノードND6は第2出力スイッチSWO42を介して第4ノードND4と接続される。第2出力スイッチSWO42は制御信号oen hがハイレベルのときに導通状態に保持される。
第1入力スイッチSWI41は、端子aが第1サンプリングキャパシタCS41に接続され、端子bが第1ノードND1に接続され、端子cが基準電位VSSに接続されている
第1入力スイッチSW41は、たとえば制御信号cip lがハイレベルのときは端子aを端子bに接続し、ローレベルとときは端子aを端子cに接続する。
第2入力スイッチSWI42は、端子aが第2サンプリングキャパシタCS42に接続され、端子bが第1ノードND1に接続され、端子cが基準電位VSSに接続されている。
第2入力スイッチSWI42は、たとえば制御信号cip lがハイレベルのときは端子aを端子bに接続し、ローレベルとときは端子aを端子cに接続する。
第1オートゼロスイッチSWAZ41は第2ノードND2と第5ノードND5との間に第1帰還キャパシタCF41と並列となるように接続されている。
第1帰還キャパシタCF42は第3ノードND3と第6ノードND6との間に接続されている。
第2オートゼロスイッチSWAZ42は第3ノードND3と第6ノードND6との間に第2帰還キャパシタCF42と並列となるように接続されている。
本第1の実施形態において、たとえば第2サンプリングキャパシタCS42の容量は8Cに設定され、第1サンプリングキャパシタCS41の容量はCに設定されている。すなわち、第2サンプリングキャパシタCS42の容量は第1サンプリングキャパシタCS41の容量の8倍に設定されている。
また、本第1の実施形態において、第1帰還キャパシタCF41の容量および第2帰還キャパシタCF42の容量はCに設定されている。
一方、第1ノードND1に入力され、第2入力スイッチSWI42および第2サンプリングキャパシタCS42を転送され、第3ノードND3を介してアンプ411に入力される画素信号は、第2変換利得モード読み出し(HCG)により増幅読み出しが行われる。
図13は、本発明の第1の実施形態に係るアンプの構成例を示す回路図である。
アンプ411は、基準電位VSSに接続された電流源I411、第1ドレインノードNDDR1と電流源I411との間に接続された第1非反転入力チャネルCHP1および第2非反転入力チャネルCHP2を含む2チャネルの非反転入力端子411Pと、並びに、第2ドレインノードNDDR2と電流源I411との間に接続された第1反転入力チャネルCHN1および第2反転入力チャネルCHN2を含む2チャネルの反転入力端子411Nを有する。
第2非反転入力チャネルCHP2は、第1ドレインノードNDDR1と電流源I411との間に直列に接続された第2NMOSトランジスタNT2および第2ドレインスイッチSWDR2を含む。
第1反転入力チャネルCHN1は、第2ドレインノードNDDR2と電流源I411との間に直列に接続された第3NMOSトランジスタNT3および第3ドレインスイッチSWDR3を含む。
第2反転入力チャネルCHN2は、第2ドレインノードNDDR2と電流源I411との間に直列に接続された第4NMOSトランジスタNT4および第4ドレインスイッチSWDR4を含む。
第1ドレインスイッチSWDR1および第3ドレインスイッチSWDR3は制御信号ien lにより導通状態、非導通状態が制御される。
第2ドレインスイッチSWDR2および第4ドレインスイッチSWDR4は、第2入力スイッチSWI42および第2出力スイッチSWO42と同相で導通状態、非導通状態が制御される。
第2ドレインスイッチSWDR2および第4ドレインスイッチSWDR4は制御信号ien hにより導通状態、非導通状態が制御される。
アンプ411Aにおいては、PMOSトランジスタPT1のドレインと第1ドレインノードNDDR1との間にPMOSトランジスタPT3が接続され、PMOSトランジスタPT2のドレインと第2ドレインノードNDDR2との間にPMOSトランジスタPT4が接続されている。
そして、PMOSトランジスタPT3のゲートとPMOSトランジスタPT4のゲートがバイアス電位bias2に接続されている。
また、第1ドレインノードNDDR1と非反転入力端子411Pの低インピーダンス側ノードとの間にNMOSトランジスタNT5が接続され、第2ドレインノードNDDR2と反転入力端子411Nの低インピーダンス側ノードとの間にNMOSトランジスタNT6が接続されている。
そして、NMOSトランジスタNT5およびNMOSトランジスタNT6のゲートがバイアス電位bias1に接続されている。
図13のアンプ411が初段である第1ステージに配置され、PMOSトランジスタPT5、キャパシタC411、および電流源I412を有する出力アンプ411Cが2ステージ目に配置されている。
このアンプ411Dは、基本的に、図14のテレスコピック型の接続形式を変更して折り返しカスコード型としたアンプである。詳細は省略する。
以上、固体撮像装置10の各部の特徴的な構成および機能について説明した。
次に、本第1の実施形態に係る固体撮像装置10の画素信号の読み出し動作について説明する。
選択トランジスタSEL-Trのオン(導通)、オフ(非導通)を制御する制御信号SELは、読み出しスキャン期間PRDOにはHレベルに設定されて選択トランジスタSEL-Trが導通状態に保持される。
これにより、増幅部41の第1入力スイッチSWI41,第1出力スイッチSWO41、アンプ41の第1ドレインスイッチSWDR1、第3ドレインスイッチSWDR3が導通状態に保持されている。
一方、制御信号cip h、ien h、ope hはローレベルに設定されている。
これにより、増幅部41の第2入力スイッチSWI42,第2出力スイッチSWO42、アンプ41の第2ドレインスイッチSWDR2、第4ドレインスイッチSWDR4が非導通状態に保持されている。
このリセット期間PRと並行して、制御信号az lが所定期間ハイレベルに設定されて、増幅部41の第1オートゼロスイッチSWAZ41が所定期間導通状態に保持されてアンプ411が初期化される。
そしてこのリセット期間PR後の第1読み出し期間PRD1にリセット状態の信号が読み出される。
これにより、増幅部41の第1入力スイッチSWI41,第1出力スイッチSWO41、アンプ41の第1ドレインスイッチSWDR1、第3ドレインスイッチSWDR3が非導通状態に切り替えられる。
一方、制御信号cip h、ien h、ope hがハイレベルに切り替えられる。
これにより、増幅部41の第2入力スイッチSWI42,第2出力スイッチSWO42、アンプ41の第2ドレインスイッチSWDR2、第4ドレインスイッチSWDR4が導通状態に切り替えられる。
そして,第2オートゼロスイッチSWAZ42による初期化後、増幅部41の第2入力スイッチSWI42,第2出力スイッチSWO42、アンプ41の第2ドレインスイッチSWDR2、第4ドレインスイッチSWDR4が所定期間導通状態に保持されて、第2変換利得モード読み出し(HCG)による第2リセット信号(HCGRST)の増幅読み出しが行われる。ここで、第2リセット信号HCGRSTは、制御信号az hをローレベルにして第2オートゼロスイッチSWAZ42をオフした際に生じるリセットノイズを含む。
これにより、増幅部41の第1入力スイッチSWI41,第1出力スイッチSWO41、アンプ41の第1ドレインスイッチSWDR1、第3ドレインスイッチSWDR3が導通状態に切り替えられる。
一方、制御信号cip h、ien h、ope hがローレベルに切り替えられる。
これにより、増幅部41の第2入力スイッチSWI42,第2出力スイッチSWO42、アンプ41の第2ドレインスイッチSWDR2、第4ドレインスイッチSWDR4が非導通状態に切り替えられる。
アンプ411は、反転入力端子(-)411Nと非反転入力端子(+)411Pを含み、反転入力端子(-)411Pは第1反転入力チャネルCHN1と第2反転入力チャネルCHN2を有する。
第1反転入力チャネルCHN1は第2ノードND2に接続され、第2反転入力チャネルCHN2は第3ノードND3に接続されている。
また、本第1の実施形態において、非反転入力端子(+)411Pは第1非反転入力チャネルCHP1と第2非反転入力チャネルCHP2を有する。
第1非反転入力チャネルCHP1および第2非反転入力チャネルCHP2は基準電位に共通に接続されている。
そして、本第1の実施形態において、たとえば第2サンプリングキャパシタCS42の容量は8Cに設定され、第1サンプリングキャパシタCS41の容量はCに設定されている。すなわち、第2サンプリングキャパシタCS42の容量は第1サンプリングキャパシタCS41の容量の8倍に設定されている。
図18は、本発明の第2の実施形態に係る増幅部の構成例を示す回路図である。
図19は、本発明の第2の実施形態に係るアンプの構成例を示す回路図である。
第2の実施形態の増幅部41において、アンプ411Aの非反転入力端子(+)411Pが2チャネルではなく1チャネルに構成されている。
そのため、アンプ411Aにおいては、図13のドレインスイッチSWDR1、SWDR2、およびNMOSトランジスタNT2が不要で削除されている。
図20は、本発明の第3の実施形態に係る増幅部の構成例を示す回路図である。
図21は、本第3の実施形態に係る固体撮像装置の画素信号の読み出し動作のタイミングチャートである。
本第3の実施形態の増幅部41Bでは、アンプ411の非反転入力端子(+)411Pの2つの各チャネルに画素グランドノイズキャンセル回路412,413が接続されている。
同様に、画素グランドノイズキャンセル回路413は、非反転入力端子(+)411Pの第2チャネルCHP2に接続されるチャネルノードNDC2、信号の入力ラインとチャネルノードNDC2との間に接続されたキャンセル回路用サンプリングキャパシタCCS44、チャネルノードNDC2と基準電位VSSとの間に接続されたキャンセル回路用キャパシタCCF44、およびチャネルノードNDC2と参照電位Vrefとを制御信号vref sh hに応じて選択的に接続するスイッチSWV2を含む。
画素グランドノイズキャンセル回路413のキャンセル回路用サンプリングキャパシタCCS44の容量8Cと第2サンプリングキャパシタCS42の容量8Cが等しい。
一方、第2変換利得モード読み出し(HCG)のときは、図21に示すように、制御信号Vref shがローレベルで、スイッチSWV1、SWV2が非導通状態としグランドバウンスキャンセル(GBC)機能をイネーブルにして増幅読み出しが行われる。
図22は、本発明の第4の実施形態に係る増幅部の構成例を示す回路図である。
図23は、本第4の実施形態に係る固体撮像装置の画素信号の読み出し動作のタイミングチャートである。
本第4の実施形態の増幅部41Cでは、アンプ411の非反転入力端子(+)411Pの1チャネルCHP1に画素グランドノイズキャンセル回路413Cが接続されている。
一方、第2変換利得モード読み出し(HCG)のときは、図23に示すように、制御信号Vref shがローレベルで、スイッチSWV2が非導通状態としグランドバウンスキャンセル(GBC)機能をイネーブルにして増幅読み出しが行われる。
図24は、本発明の第5の実施形態に係る増幅部の構成例を示す回路図である。
本第5の実施形態の増幅部41Dでは、アンプ411の反転入力端子(-)411Nが2チャネルではなくそれ以上のチャネルを有する。本第5の実施形態ではアンプ411の反転入力端子(-)411Nが3つの反転入力チャネルCHN1,CHN2,CHN3を有し、3ゲインコンビネーションが可能に構成されている。
増幅部41Dは、第7ノードND7と第8ノードND8との間に第3帰還キャパシタCF43と並列となるように接続された第3オートゼロスイッチSWAZ43を含む。
そして、第3サンプリングキャパシタCS43の容量2Cと第2サンプリングキャパシタCS42の容量C8と第1サンプリングキャパシタCS41の容量Cとは、それぞれ容量が異なる。
図25は、本発明の第6の実施形態に係る増幅部の構成例を示す回路図である。
本第6の実施形態の増幅部41Eでは、アンプ411の反転入力端子(-)411Nが2チャネルではなくそれ以上のチャネルを有する。本第6の実施形態ではアンプ411の反転入力端子(-)411Nが4つの反転入力チャネルCHN1,CHN2,CHN3,CHN4を有し、4ゲインコンビネーションが可能に構成されている。
増幅部41Eは、第9ノードND9と第10ノードND10との間に第4帰還キャパシタCF44と並列となるように接続された第4オートゼロスイッチSWAZ44を含む。
そして、第4サンプリングキャパシタCS44の容量4Cと,第3サンプリングキャパシタCS43の容量2Cと第2サンプリングキャパシタCS42の容量C8と第1サンプリングキャパシタCS41の容量Cとは、それぞれ容量が異なる。
さらに、電子機器100は、このCMOSイメージセンサ110の画素領域に入射光を導く(被写体像を結像する)光学系(レンズ等)120を有する。
電子機器100は、CMOSイメージセンサ110の出力信号を処理する信号処理回路(PRC)130を有する。
信号処理回路130で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
Claims (20)
- 各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置であって、
画素が配置された画素部と、
前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、
前記列信号処理部は、
前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、
前記増幅部は、
反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第1反転入力チャネルと第2反転入力チャネルを有するアンプと、
前記複数の読み出し信号が入力される第1ノードと、
前記第1反転入力チャネルに接続された第2ノードと、
前記第2反転入力チャネルに接続された第3ノードと、
前記アンプの出力端子に接続された第4ノードと、
第1出力スイッチを介して前記第4ノードと接続される第5ノードと、
第2出力スイッチを介して前記第4ノードと接続される第6ノードと、
前記第1ノードと前記第2ノードとの間に直列に接続された第1入力スイッチおよび第1サンプリングキャパシタと、
前記第1ノードと前記第3ノードとの間に直列に接続された第2入力スイッチおよび第2サンプリングキャパシタと、
前記第2ノードと前記第5ノードとの間に接続された第1帰還キャパシタと、
前記第3ノードと前記第6ノードとの間に接続された第2帰還キャパシタと、を含む
固体撮像装置。 - 前記第2サンプリングキャパシタの容量は前記第1サンプリングキャパシタの容量より大きい
請求項1記載の固体撮像装置。 - 前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記列信号処理部に出力するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記読み出し部は、
前記リセット期間に前記リセット素子を通じて前記フローティングディフュージョンをリセットし、
少なくとも前記リセット期間後の第1読み出し期間に、前記第1入力スイッチおよび前記第1出力スイッチを所定期間導通状態に保持して第1変換利得モード読み出し(LCG)による第1リセット信号の増幅読み出しを行い、
前記第1リセット信号の読み出し後、前記第1入力スイッチおよび前記第1出力スイッチを非導通状態に切り替え、
前記第2入力スイッチおよび前記第2出力スイッチを導通状態に切り替え、第2変換利得モード読み出し(HCG)による第2リセット信号の増幅読み出しを行い、
前記第1読み出し期間後の転送期間に、前記転送素子を通じて前記光電変換素子の蓄積電荷を前記フローティングディフュージョンに転送させ、
前記転送期間後の第2読み出し期間に、前記第2入力スイッチおよび前記第2出力スイッチを導通状態に保持したまま、第2変換利得モード読み出し(HCG)による第2読み出し信号の増幅読み出しを行い、
第2読み出し信号の読み出し後、前記第2入力スイッチおよび前記第2出力スイッチを非導通状態に切り替えて、前記第1入力スイッチおよび前記第1出力スイッチを導通状態に切り替え、第1変換利得モード読み出し(LCG)による第1読み出し信号の増幅読み出しを行う
請求項2記載の固体撮像装置。 - 前記増幅部は、
前記第2ノードと前記第5ノードとの間に前記第1帰還キャパシタと並列となるように接続された第1オートゼロスイッチと、
前記第3ノードと前記第6ノードとの間に前記第2帰還キャパシタと並列となるように接続された第2オートゼロスイッチと、を含み、
前記読み出し部は、
前記リセット期間に前記リセット素子を通じて前記フローティングディフュージョンをリセットし、前記第1オートゼロスイッチを所定期間導通状態に保持して前記アンプを初期化し、
前記第1リセット信号の読み出し後、前記第1入力スイッチおよび前記第1出力スイッチを非導通状態に切り替え、前記第2オートゼロスイッチを所定期間導通状態に保持して前記アンプを初期化し、
少なくとも前記第2オートゼロスイッチによる初期化後、前記第2入力スイッチおよび前記第2出力スイッチを導通状態に切り替え、第2変換利得モード読み出し(HCG)による第2リセット信号の増幅読み出しを行う
請求項3記載の固体撮像装置。 - 前記アンプは、
第1ドレインノードと、
前記第4ノードに接続される第2ドレインノードと、
ソースが電源に接続され、ゲートとドレインが接続され、当該ゲートとドレインの接続部が前記第1ドレインノードに接続された第1PMOSトランジスタと、
ソースが電源に接続され、ゲートが前記第1PMOSトランジスタのゲートおよびドレインに接続され、ドレインが前記第2ドレインノードに接続された第2PMOSトランジスタと、
基準電位に接続された電流源と、
前記第1ドレインノードと前記電流源との間に接続された第1非反転入力チャネルおよび第2非反転入力チャネルを含む2チャネルの非反転入力端子と、
前記第2ドレインノードと前記電流源との間に接続された第1反転入力チャネルおよび第2反転入力チャネルを含む2チャネルの反転入力端子と、を有し、
前記第1非反転入力チャネルは、
前記第1ドレインノードと前記電流源との間に直列に接続された第1NMOSトランジスタおよび第1ドレインスイッチを含み、
前記第2非反転入力チャネルは、
前記第1ドレインノードと前記電流源との間に直列に接続された第2NMOSトランジスタおよび第2ドレインスイッチを含み、
前記第1反転入力チャネルは、
前記第2ドレインノードと前記電流源との間に直列に接続された第3NMOSトランジスタおよび第3ドレインスイッチを含み、
前記第2反転入力チャネルは、
前記第2ドレインノードと前記電流源との間に直列に接続された第4NMOSトランジスタおよび第4ドレインスイッチを含み、
前記第1ドレインスイッチおよび前記第3ドレインスイッチは、前記第1入力スイッチおよび前記第1出力スイッチと同相で導通状態、非導通状態が制御され、
前記第2ドレインスイッチおよび前記第4ドレインスイッチは、前記第2入力スイッチおよび前記第2出力スイッチと同相で導通状態、非導通状態が制御され、
前記第1NMOSトランジスタおよび前記第2NMOSトランジスタのゲートは基準電位に接続され、
前記第3NMOSトランジスタのゲートは前記第2ノードに接続され、
前記第4NMOSトランジスタのゲートは前記第3ノードに接続されている
請求項1から4のいずれか一に記載の固体撮像装置。 - 前記アンプはテレスコピック型である
請求項5記載の固体撮像装置。 - 前記アンプは2ステージ型である
請求項5記載の固体撮像装置。 - 前記アンプは折り返しカスコード型である
請求項5記載の固体撮像装置。 - 前記アンプは、
前記非反転入力端子が、第1非反転入力チャネルおよび第2非反転入力チャネルの2チャネルを含み、
前記非反転入力端子の2チャネルのうちの少なくとも一方のチャネルに、画素グランドノイズキャンセル回路が接続されている
請求項1から8のいずれか一に記載の固体撮像装置。 - 前記画素グランドノイズキャンセル回路は、
前記非反転入力端子に接続されるチャネルノードと、
信号の入力ラインと前記チャネルノードとの間に接続されたキャンセル回路用サンプリングキャパシタと、
前記チャネルノードと基準電位との間に接続さえたキャンセル回路用帰還キャパシタと、
前記チャネルノードと参照電位とを選択的に接続するスイッチと、を含む
請求項9記載の固体撮像装置。 - 前記非反転入力端子の2チャネルの両方のチャネルに、画素グランドノイズキャンセル回路が接続されている場合、
一方のチャネルの画素グランドノイズキャンセル回路の前記キャンセル回路用サンプリングキャパシタの容量と前記第1サンプリングキャパシタの容量が等しく、
他方のチャネルの画素グランドノイズキャンセル回路の前記キャンセル回路用サンプリングキャパシタの容量と前記第2サンプリングキャパシタの容量が等しい
請求項10記載の固体撮像装置。 - 前記アンプは、
第1ドレインノードと、
前記第4ノードに接続される第2ドレインノードと、
ソースが電源に接続され、ゲートとドレインが接続され、当該ゲートとドレインの接続部が前記第1ドレインノードに接続された第1PMOSトランジスタと、
ソースが電源に接続され、ゲートが前記第1PMOSトランジスタのゲートおよびドレインに接続され、ドレインが前記第2ドレインノードに接続された第2PMOSトランジスタと、
基準電位に接続された電流源と、
前記第1ドレインノードと前記電流源との間に接続された第1非反転入力チャネルおよび第2非反転入力チャネルを含む2チャネルの非反転入力端子と、
前記第2ドレインノードと前記電流源との間に接続された第1反転入力チャネルおよび第2反転入力チャネルを含む2チャネルの反転入力端子と、を有し、
前記第1非反転入力チャネルは、
前記第1ドレインノードと前記電流源との間に直列に接続された第1NMOSトランジスタおよび第1ドレインスイッチを含み、
前記第2非反転入力チャネルは、
前記第1ドレインノードと前記電流源との間に直列に接続された第2NMOSトランジスタおよび第2ドレインスイッチを含み、
前記第1反転入力チャネルは、
前記第2ドレインノードと前記電流源との間に直列に接続された第3NMOSトランジスタおよび第3ドレインスイッチを含み、
前記第2反転入力チャネルは、
前記第2ドレインノードと前記電流源との間に直列に接続された第4NMOSトランジスタおよび第4ドレインスイッチを含み、
前記第1ドレインスイッチおよび前記第3ドレインスイッチは、前記第1入力スイッチおよび前記第1出力スイッチと同相で導通状態、非導通状態が制御され、
前記第4ドレインスイッチは、前記第2入力スイッチおよび前記第2出力スイッチと同相で導通状態、非導通状態が制御され、
前記第1NMOSトランジスタは基準電位に接続され、
前記第3NMOSトランジスタのゲートは前記第2ノードに接続され、
前記第4NMOSトランジスタのゲートは前記第3ノードに接続されている
請求項1から4のいずれか一に記載の固体撮像装置。 - 前記アンプは、
前記非反転入力端子の第1非反転入力チャネルに、画素グランドノイズキャンセル回路が接続されている
請求項12記載の固体撮像装置。 - 前記画素グランドノイズキャンセル回路は、
前記非反転入力端子に接続されるチャネルノードと、
信号の入力ラインと前記チャネルノードとの間に接続されたキャンセル回路用サンプリングキャパシタと、
前記チャネルノードと基準電位との間に接続さえたキャンセル回路用帰還キャパシタと、
前記チャネルノードと参照電位とを選択的に接続するスイッチと、を含む
請求項13記載の固体撮像装置。 - 画素グランドノイズキャンセル回路の前記キャンセル回路用サンプリングキャパシタの容量と前記第2サンプリングキャパシタの容量が等しい
請求項14記載の固体撮像装置。 - 前記増幅部は、
前記アンプの前記反転入力端子が、3チャネル以上の第n(nは3以上の整数)反転入力チャネルを有し、
前記第n反転入力チャネルに接続された第7ノードと、
第3出力スイッチを介して前記第4ノードと接続される第8ノードと、
前記第1ノードと前記第7ノードとの間に直列に接続された第3入力スイッチおよび第3サンプリングキャパシタと、
前記第7ノードと前記第8ノードとの間に接続された第3帰還キャパシタと、を含む
請求項1から15のいずれか一に記載の固体撮像装置。 - 前記第3サンプリングキャパシタと前記第2サンプリングキャパシタと、前記第1サンプリングキャパシタとは、容量が異なる
請求項16記載の固体撮像装置。 - 前記増幅部は、
前記第7ノードと前記第8ノードとの間に前記第3帰還キャパシタと並列となるように接続された第3オートゼロスイッチを含む
請求項16または17記載の固体撮像装置。 - 画素が配置された画素部と、
前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記列信号処理部に出力するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記列信号処理部は、
前記画素から読み出される複数の読み出し信号を増幅可能な増幅部を含み、
前記増幅部は、
反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第1反転入力チャネルと第2反転入力チャネルを有するアンプと、
前記複数の読み出し信号が入力される第1ノードと、
前記第1反転入力チャネルに接続された第2ノードと、
前記第2反転入力チャネルに接続された第3ノードと、
前記アンプの出力端子に接続された第4ノードと、
第1出力スイッチを介して前記第4ノードと接続される第5ノードと、
第2出力スイッチを介して前記第4ノードと接続される第6ノードと、
前記第1ノードと前記第2ノードとの間に直列に接続された第1入力スイッチおよび第1サンプリングキャパシタと、
前記第1ノードと前記第3ノードとの間に直列に接続された第2入力スイッチおよび第2サンプリングキャパシタと、
前記第2ノードと前記第5ノードとの間に接続された第1帰還キャパシタと、
前記第3ノードと前記第6ノードとの間に接続された第2帰還キャパシタと、を含み、
前記第2サンプリングキャパシタの容量は前記第1サンプリングキャパシタの容量より大きく、
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置の駆動方法であって、
前記リセット期間に前記リセット素子を通じて前記フローティングディフュージョンをリセットし、
少なくとも前記リセット期間後の第1読み出し期間に、前記第1入力スイッチおよび前記第1出力スイッチを所定期間導通状態に保持して第1変換利得モード読み出し(LCG)による第1リセット信号の増幅読み出しを行い、
前記第1リセット信号の読み出し後、前記第1入力スイッチおよび前記第1出力スイッチを非導通状態に切り替え、
前記第2入力スイッチおよび前記第2出力スイッチを導通状態に切り替え、第2変換利得モード読み出し(HCG)による第2リセット信号の増幅読み出しを行い、
前記第1読み出し期間後の転送期間に、前記転送素子を通じて前記光電変換素子の蓄積電荷を前記フローティングディフュージョンに転送させ、
前記転送期間後の第2読み出し期間に、前記第2入力スイッチおよび前記第2出力スイッチを導通状態に保持したまま、第2変換利得モード読み出し(HCG)による第2読み出し信号の増幅読み出しを行い、
第2読み出し信号の読み出し後、前記第2入力スイッチおよび前記第2出力スイッチを非導通状態に切り替えて、前記第1入力スイッチおよび前記第1出力スイッチを導通状態に切り替え、第1変換利得モード読み出し(LCG)による第1読み出し信号の増幅読み出しを行う
固体撮像装置の駆動方法。 - 各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
画素が配置された画素部と、
前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、
前記列信号処理部は、
前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、
前記増幅部は、
反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第1反転入力チャネルと第2反転入力チャネルを有するアンプと、
前記複数の読み出し信号が入力される第1ノードと、
前記第1反転入力チャネルに接続された第2ノードと、
前記第2反転入力チャネルに接続された第3ノードと、
前記アンプの出力端子に接続された第4ノードと、
第1出力スイッチを介して前記第4ノードと接続される第5ノードと、
第2出力スイッチを介して前記第4ノードと接続される第6ノードと、
前記第1ノードと前記第2ノードとの間に直列に接続された第1入力スイッチおよび第1サンプリングキャパシタと、
前記第1ノードと前記第3ノードとの間に直列に接続された第2入力スイッチおよび第2サンプリングキャパシタと、
前記第2ノードと前記第5ノードとの間に接続された第1帰還キャパシタと、
前記第3ノードと前記第6ノードとの間に接続された第2帰還キャパシタと、を含む
電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006163A JP7374586B2 (ja) | 2019-01-17 | 2019-01-17 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
US16/743,770 US11070761B2 (en) | 2019-01-17 | 2020-01-15 | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus having an amplifier with an inverting input terminal having at least a first inverting input channel and a second inverting input channel |
TW109101374A TWI742514B (zh) | 2019-01-17 | 2020-01-15 | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 |
CN202010040862.2A CN111447383B (zh) | 2019-01-17 | 2020-01-15 | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 |
EP20152113.5A EP3684050B1 (en) | 2019-01-17 | 2020-01-16 | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006163A JP7374586B2 (ja) | 2019-01-17 | 2019-01-17 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020115603A JP2020115603A (ja) | 2020-07-30 |
JP7374586B2 true JP7374586B2 (ja) | 2023-11-07 |
Family
ID=69174334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019006163A Active JP7374586B2 (ja) | 2019-01-17 | 2019-01-17 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11070761B2 (ja) |
EP (1) | EP3684050B1 (ja) |
JP (1) | JP7374586B2 (ja) |
CN (1) | CN111447383B (ja) |
TW (1) | TWI742514B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11445140B2 (en) * | 2019-08-30 | 2022-09-13 | Semiconductor Components Industries, Llc | Imaging systems with adjustable amplifier circuitry |
DE102020122248A1 (de) * | 2019-08-30 | 2021-03-04 | Semiconductor Components Industries, Llc | Bildgebungssysteme mit einstellbarer verstärkerschaltungsanordnung |
US11163021B2 (en) * | 2020-03-05 | 2021-11-02 | Allegro Microsystems, Llc | Sensors having signal redundancy |
JP2023001516A (ja) | 2021-06-21 | 2023-01-06 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
US11889219B2 (en) | 2021-11-15 | 2024-01-30 | Samsung Electronics Co., Ltd. | Analog-to-digital converting circuit for optimizing power consumption of dual conversion gain operation, operation method thereof, and image sensor including the same |
CN114363537B (zh) * | 2022-01-12 | 2024-04-26 | 锐芯微电子股份有限公司 | 像素结构和阵列、电路和方法、图像传感器、存储介质 |
JP2023163742A (ja) | 2022-04-28 | 2023-11-10 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007312361A (ja) | 2006-04-21 | 2007-11-29 | Canon Inc | 撮像装置、及び放射線撮像システム |
US20090237536A1 (en) | 2008-03-21 | 2009-09-24 | Stmicroelectronics (Research & Development) Limited | Analog-to-digital conversion in image sensors |
JP2013162493A (ja) | 2012-02-08 | 2013-08-19 | Lapis Semiconductor Co Ltd | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 |
US20130271633A1 (en) | 2012-04-12 | 2013-10-17 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
JP2014212423A5 (ja) | 2013-04-18 | 2016-04-28 | ||
US20180302578A1 (en) | 2017-04-13 | 2018-10-18 | Omnivision Technologies, Inc. | Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63266907A (ja) * | 1987-04-23 | 1988-11-04 | Mitsubishi Electric Corp | 演算増幅器 |
JPH08316747A (ja) * | 1995-05-16 | 1996-11-29 | Sharp Corp | 多入力オペアンプ |
JP3984814B2 (ja) | 2001-10-29 | 2007-10-03 | キヤノン株式会社 | 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム |
US8120423B2 (en) | 2009-12-23 | 2012-02-21 | Omnivision Technologies, Inc. | OP-AMP sharing with input and output reset |
JP5814539B2 (ja) * | 2010-11-17 | 2015-11-17 | キヤノン株式会社 | 撮像装置 |
JP2014175930A (ja) * | 2013-03-11 | 2014-09-22 | Toshiba Corp | アナログデジタル変換器 |
JP6319946B2 (ja) * | 2013-04-18 | 2018-05-09 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP6473960B2 (ja) | 2014-06-13 | 2019-02-27 | 国立研究開発法人宇宙航空研究開発機構 | スペースデブリの軌道降下方法、軌道降下システム、及び、人工衛星の軌道変換方法、軌道変換システム |
EP2966856B1 (en) * | 2014-07-08 | 2020-04-15 | Sony Depthsensing Solutions N.V. | A high dynamic range pixel and a method for operating it |
KR102320316B1 (ko) * | 2014-12-01 | 2021-11-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동방법 |
US9386240B1 (en) * | 2015-03-12 | 2016-07-05 | Omnivision Technologies, Inc. | Compensation for dual conversion gain high dynamic range sensor |
JP6546457B2 (ja) * | 2015-06-19 | 2019-07-17 | ブリルニクス インク | 固体撮像装置およびその駆動方法、電子機器 |
JP6731731B2 (ja) | 2016-01-08 | 2020-07-29 | ブリルニクス インク | 固体撮像装置およびその駆動方法、電子機器 |
JP6736906B2 (ja) * | 2016-02-18 | 2020-08-05 | 株式会社リコー | 固体撮像装置及び画像読み取り装置 |
KR20190125311A (ko) * | 2017-03-07 | 2019-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ic, 드라이버 ic, 표시 시스템, 및 전자 기기 |
-
2019
- 2019-01-17 JP JP2019006163A patent/JP7374586B2/ja active Active
-
2020
- 2020-01-15 CN CN202010040862.2A patent/CN111447383B/zh active Active
- 2020-01-15 TW TW109101374A patent/TWI742514B/zh active
- 2020-01-15 US US16/743,770 patent/US11070761B2/en active Active
- 2020-01-16 EP EP20152113.5A patent/EP3684050B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007312361A (ja) | 2006-04-21 | 2007-11-29 | Canon Inc | 撮像装置、及び放射線撮像システム |
US20090237536A1 (en) | 2008-03-21 | 2009-09-24 | Stmicroelectronics (Research & Development) Limited | Analog-to-digital conversion in image sensors |
JP2013162493A (ja) | 2012-02-08 | 2013-08-19 | Lapis Semiconductor Co Ltd | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 |
US20130271633A1 (en) | 2012-04-12 | 2013-10-17 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
JP2013236362A (ja) | 2012-04-12 | 2013-11-21 | Canon Inc | 撮像装置及び撮像システム |
JP2014212423A5 (ja) | 2013-04-18 | 2016-04-28 | ||
US20180302578A1 (en) | 2017-04-13 | 2018-10-18 | Omnivision Technologies, Inc. | Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter |
Also Published As
Publication number | Publication date |
---|---|
US11070761B2 (en) | 2021-07-20 |
CN111447383B (zh) | 2022-08-05 |
TWI742514B (zh) | 2021-10-11 |
TW202029735A (zh) | 2020-08-01 |
JP2020115603A (ja) | 2020-07-30 |
EP3684050B1 (en) | 2022-11-30 |
CN111447383A (zh) | 2020-07-24 |
US20200236318A1 (en) | 2020-07-23 |
EP3684050A1 (en) | 2020-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7374586B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
CN107770461B (zh) | 固体摄像装置、固体摄像装置的驱动方法以及电子设备 | |
US7256382B2 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
CN110771157B (zh) | 固态摄像装置、固态摄像装置的驱动方法、以及电子机器 | |
JP6385192B2 (ja) | 撮像装置、撮像システム及び撮像システムの駆動方法 | |
JP6546457B2 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
CN105917644B (zh) | 固态成像元件及成像装置 | |
JP2016219857A (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
JP5506450B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JPWO2018190363A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP7491341B2 (ja) | 撮像素子および撮像装置 | |
TWI760285B (zh) | 影像感測器的畫素單元、成像系統及讀取影像信號的方法 | |
JP2023001516A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP6043002B1 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
JP6751753B2 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
JP6731731B2 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
US20240089631A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP2018121301A (ja) | 固体撮像素子及び撮像装置 | |
JP2024040751A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190920 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231025 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7374586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |