JP5506450B2 - 固体撮像装置及び固体撮像装置の駆動方法 - Google Patents

Description

本発明は固体撮像装置、特に固体撮像装置の低消費電力化に関する。

近年、固体撮像装置では、光電変換部で生成した信号を複数の増幅段で増幅する構成が検討されている。特許文献１の図１には、光電変換手段に含まれる１段目の増幅段と、信号保持手段に含まれる２段目の増幅段とを備えた構成が開示されている。

特開２００６−１０９５３０号公報

しかしながら、特許文献１に示された構成では、２段の増幅段がそれぞれ電流源を有する構成であるために、消費電力の点で改善の余地がある。また２段よりも多く増幅段を設けた場合には、消費電力も更に大きくなる。

更に、信号読み出しの高速化が求められており、複数の画素からの信号を並列に増幅して読み出す構成が提案されている。並列処理するためのそれぞれの読み出し経路に、複数段の増幅段を設けた場合には、読み出し回路の数分だけ消費電力も増加する。例えば、高精細の画像を取得するための複写機、スキャナ用、もしくは、一眼レフデジタルカメラ用の固体撮像装置では数千の読み出し経路を並列に設ける場合があり、消費電力の影響が更に増加する。

本発明は、上記の課題に鑑みてなされたものであり、低消費電力化を可能とする固体撮像装置を提供することを目的とする。

本発明に係る固体撮像装置は、光電変換部と、前記光電変換部で発生した電荷量に基づく信号を増幅して第１増幅信号を出力する第１増幅手段と、前記第１増幅手段から出力された前記第１増幅信号を増幅して第２増幅信号を出力する第２増幅手段と、前記第１増幅手段と前記第２増幅手段とが共有する電流源と、前記第１増幅手段及び第２増幅手段のそれぞれを単独で非動作状態とすることが可能な選択手段と、を有することを特徴とする。

本発明によれば、固体撮像装置の低消費電力化が可能となる。

本発明に係る実施例１の構成を示す概略構成図である。 図１に示された固体撮像装置の動作を示すタイミングチャートである。 本発明に係る実施例２の構成を示す概略構成図である。 図３に示された固体撮像装置の動作を示すタイミングチャートである。 図１の回路ブロック５０の各動作タイミングにおける接続状態を示す図である。 図３の回路ブロック５０の各動作タイミングにおける接続状態を示す図である。 本発明に係る実施例３の構成を示す概略構成図である。 図７に示された固体撮像装置の動作を示すタイミングチャートである。 本発明に係る実施例３の変形例の構成を示す概略構成図である。 図９に示された固体撮像装置の動作を示すタイミングチャートである。 本発明に係る実施例４の構成を示す概略構成図である。 本発明に係る実施例５の構成を示す概略構成図である。

本発明に係る実施例について図面を参照して説明する。

図１は、本発明に係る実施例１のシステムブロック図である。Ｎ個の画素１０１が１次元状に配列されて画素アレイ１００を構成している。画素１０１は、フォトダイオード（ＰＤ）１０２、リセットトランジスタ（Ｔｒ）１０３、第１増幅トランジスタ（Ｔｒ）１０４、選択トランジスタ（Ｔｒ）１０５とを含む。なお、本実施例では、各トランジスタはＮＭＯＳトランジスタである。必要に応じて、ＰＭＯＳトランジスタを用いてもよい。またバイポーラトランジスタを用いてもよい。

ＰＤ１０２は光電変換部であり、入射光を光電変換して信号電荷を生成する。第１増幅Ｔｒ１０４のゲートはＰＤ１０２に接続され、ドレインは電源線に接続される。第１増幅Ｔｒ１０４のソースは選択Ｔｒ１０５を介して出力信号線１１０に接続される。第１増幅Ｔｒ１０４は、後述する電流源２０２と第１ソースフォロア回路を構成し、第１増幅Ｔｒのゲートが第１ソースフォロアの入力ノードである。リセットＴｒ１０３はＰＤ１０２及び第１ソースフォロア回路の入力ノードをリセットする。ノードＲＥＳはリセットＴｒのゲートに接続され、リセットパルスｐＲＥＳが入力される。リセットパルスｐＲＥＳに応じてリセットＴｒ１０３の動作が制御される。

第１ソースフォロア回路は、光電変換部で発生した信号電荷の電荷量に基づく信号を増幅して出力する。本明細書では、光電変換部で発生した信号電荷の電荷量に基づく信号、及び該信号が増幅手段で増幅された信号を、光電変換信号と呼称する。本実施例において、第１ソースフォロア回路から出力された光電変換信号が、特許請求の範囲に記載の第１増幅信号に対応する。

第１ソースフォロア回路は、入力ノードがリセット電圧にリセットされた状態で画素のノイズ信号を出力することが可能である。本明細書では、入力ノードの電圧がリセットされた状態における入力ノードの電圧に基づく信号、及び該信号が増幅手段で増幅された信号をノイズ信号と呼称する。入力ノードの電圧がリセットされた状態は、入力ノードに接続されたリセットＴｒ１０３が導通している状態を含む。また、入力ノードの電圧がリセットされた状態は、リセットＴｒ１０３がオフしたことによるノイズが重畳された状態を含む。リセットＴｒ１０３がオフした後に、光電変換により発生した電荷等により入力ノードの電圧が変化することが考えられる。このような場合でも、光電変換信号とノイズ信号を差分処理をする際に、基準とする状態をリセットされた状態としてよい。好ましくはリセットＴｒ１０３がオフした直後の状態をリセットされた状態とする。本実施例において、第１ソースフォロア回路から出力されたノイズ信号が、特許請求の範囲に記載の第３増幅信号に対応する。画素１０１から出力される信号は、出力ノードＯＵＴから出力信号線１１０を介して後段の回路に出力される。

選択Ｔｒ１０５は第１ソースフォロア回路の動作状態と非動作状態とを切り替える。ノードＳＥＬは選択Ｔｒ１０５のゲートに接続され、選択パルスｐＳＥＬが入力される。選択パルスｐＳＥＬに応じて選択Ｔｒ１０５の動作が制御される。

列回路ブロックアレイ２００は、出力信号線１１０のそれぞれに接続された列回路ブロック２０１で構成される。複数の画素からの信号を並列に処理可能なように構成される。列回路ブロック２０１は、電流源２０２と、サンプルホールド（Ｓ／Ｈ）スイッチ２０３、中間容量２０４、第２増幅トランジスタ（Ｔｒ）２０５を含む。

第２増幅Ｔｒ２０５は電流源２０２と第２ソースフォロア回路を構成する。第２ソースフォロア回路は、第１ソースフォロア回路から出力された光電変換信号を増幅して出力する。第２ソースフォロア回路から出力される光電変換信号が特許請求の範囲に記載の第２増幅信号に対応する。更に第２ソースフォロア回路は画素のノイズ信号を増幅して出力してもよい。第２ソースフォロア回路から出力されるノイズ信号は特許請求の範囲に記載の第４増幅信号に対応する。

Ｓ／Ｈスイッチ２０３は第１ソースフォロア回路の出力ノードである画素１０１の出力ノードＯＵＴと、第２ソースフォロア回路の入力ノードである第２増幅Ｔｒ２０５のゲートとの間の経路に設けられている。Ｓ／Ｈスイッチ２０３は、出力ノードＯＵＴと、第２増幅Ｔｒ２０５のゲートとを直接接続するように設けてもよいし、両者の間に他の回路素子が設けられていてもよい。Ｓ／Ｈスイッチ２０３は、ノードｐＣＭに入力されるＳ／Ｈパルスによってオンとオフが切り替えられ、第１ソースフォロア回路の出力ノードと第２ソースフォロア回路の入力ノードとの電気的導通を制御している。

中間容量２０４は必要に応じて設けられるもので、第１ソースフォロア回路から出力された光電変換信号を一時的に保持する。本実施例では、中間容量として容量素子を形成しているが、配線間の寄生容量を中間容量としてもよい。また、中間容量２０４が第１ソースフォロア回路から出力されたノイズ信号を保持してもよい。

電流源２０２は増幅回路を駆動する電流を供給するための負荷であり、トランジスタ等で構成される。第１増幅Ｔｒ１０４及び第２増幅Ｔｒ２０５が電流源２０２を共有して、それぞれ第１ソースフォロア回路及び第２ソースフォロア回路を構成している。詳細は後述するが、本実施例では、選択Ｔｒ１０５が、第１ソースフォロア回路の動作状態と非動作状態とを切り替える。そして、Ｓ／Ｈスイッチ２０３が、第２ソースフォロア回路の動作状態と非動作状態とを切り替える。選択Ｔｒ１０５及びＳ／Ｈスイッチ２０３が特許請求の範囲に記載の選択手段に対応する。

一般に増幅回路は、少なくとも１つのトランジスタと、該トランジスタにバイアス電流もしくはバイアス電圧を供給するバイアス電源とを含んで構成される。バイアス電流を供給する一例として電流源がある。増幅回路を非動作状態にするためには、増幅回路を構成するトランジスタがオフするように、トランジスタのバイアス状態を制御する手法が考えられる。また、増幅回路にスイッチを設けて、回路を電気的に遮断する手法が考えられる。例えば、スイッチによりトランジスタとバイアス電源との間の経路を遮断することで、増幅回路を非動作状態とすることができる。

本実施例の選択手段は、第１ソースフォロア回路が動作状態のときに、第２増幅手段を非動作状態とすることができる。かつ、本実施例の選択手段は第２ソースフォロア回路が動作状態のときに、第１ソースフォロア回路を非動作状態とすることができる。

選択手段が、第１ソースフォロア回路、及び第２ソースフォロア回路の両方を同時に非動作状態とすることが可能であってもよい。例えば、選択Ｔｒ１０５を非導通とし、Ｓ／Ｈスイッチ２０３を導通状態とすることで、両方のソースフォロア回路を非動作状態とすることができる。

また、選択Ｔｒ１０５及びＳ／Ｈスイッチ２０３は、導通状態と非導通状態とを過渡的に遷移する。そのため、過渡期においては、第１ソースフォロア回路及び第２ソースフォロア回路のいずれが非動作状態であるかが判定できない状況、あるいは両方のソースフォロア回路が動作状態になっている状況も考えられる。選択手段は、第１増幅手段及び第２増幅手段を上述のような状態とすることが可能な構成であってもよい。

必要に応じて、光電変換信号とノイズ信号とを保持する保持部３０１が、出力信号線１１０のそれぞれに対して設けられ、メモリアレイ３００を構成している。保持部３０１は、光電変換信号とノイズ信号をそれぞれ保持しておくための、保持容量（以降Ｃｔｓ）３１３および保持容量（以降Ｃｔｎ）３１４を含む。また、保持部３０１は、Ｃｔｓ３１３およびＣｔｎ３１４への信号のサンプリング動作を制御するＣｔ制御スイッチ３１１および３１２を含む。そして保持部３０１は、水平出力線４０１および４０２への信号の読み出しの制御を行う水平走査スイッチ３１５および３１６を含む。Ｃｔ制御スイッチ３１１および３１２は、制御信号ｐＴＳおよびｐＴＮによって制御され、水平走査スイッチ３１５および３１６は、水平走査回路５００によって生成される水平走査信号ｈｓｒ＜１＞、・・・ｈｓｒ＜ｎ＞によって制御される。＜ｎ＞はｎ列目を示す。

水平出力線４０１および４０２の後段には、必要に応じて、水平出力線４０１および４０２に読み出された信号の差分処理を行なう出力アンプ６００が設けられる。ノイズ信号と、画素のノイズと相関のあるノイズ成分を含んだ光電変換信号とを差分処理することで、光電変換で発生した正味の電荷量に応じた信号を得ることができる。

図２は、図１の回路の動作を示すタイミングチャートである。図２の各パルスの標記は、図１と対応している。図２の横軸は時間である。図２のタイミングチャートを用いて図１に示されるシステムの動作について詳細な説明を行う。各パルスはハイレベルで各スイッチが導通する。また保持部３０１には既に前の蓄積期間で蓄積された信号が保持されているものとする。

図２において、ＲＥＳＥＴ１の期間ではノードＲＥＳ、ノードＳＥＬ、ノードｐＣＭに、対応するスイッチを導通させるレベルのパルスが入力される。ノードＲＥＳにパルスが入力されてリセットＴｒ１０３が導通することで、ＰＤ１０２及び第１増幅Ｔｒ１０４のゲートの電位、すなわち第１ソースフォロア回路の入力ノードの電位がリセットされる。

図５（Ａ）は、図１の５０で示される一点鎖線で囲まれた領域を抜き出した回路図である。図５（Ｂ）はＲＥＳＥＴ１の期間における図５（Ａ）の回路の接続状態を示した図である。図５（Ｂ）では、スイッチ、もしくはスイッチとして動作するトランジスタがオン（導通状態）の時には、スイッチ、もしくはスイッチとして動作するトランジスタが接続する２つのノード間を実線でショートする。スイッチ、もしくはスイッチとして動作するトランジスタがオフ（非導通状態）の時には、スイッチ、もしくはスイッチとして動作するトランジスタが接続する２つのノード間をオープンにする。このようにして、回路図の表記を簡素化している（以降も同様）。

図５（Ｂ）において、第２増幅Ｔｒ２０５のゲート電圧とソース電圧は同電位である。そのため、第２増幅Ｔｒ２０５はオフであり、画素からの出力には影響を及ぼさない状態である。つまり第２ソースフォロア回路は増幅動作を行っておらず、第２ソースフォロア回路は非動作状態である。一方、第１増幅Ｔｒ１０４を含む第１ソースフォロア回路は動作状態であり、入力部である第１増幅Ｔｒ１０４のゲートに印加されたリセット電圧に応じた信号を増幅して出力信号線１１０に出力する。

図２のＲＥＳ＿ＳＨ１の期間では、ノードＲＥＳにリセットＴｒ１０３をオフにするレベルのパルスが入力される。リセットＴｒ１０３がオフになったことに起因するノイズ成分がリセット電圧に重畳される。このとき第１ソースフォロア回路から出力されるノイズ信号が、中間容量２０４へサンプリングされる。本実施例では、この期間の終了が光蓄積期間の開始を意味している。

図５（Ｃ）は、ＲＥＳ＿ＳＨ１の期間における図５（Ａ）の回路の接続状態を示した図である。この期間においても、第１ソースフォロア回路は動作状態、第２ソースフォロア回路は非動作状態である。

ＨＳＣＡＮ１の期間では、ノードＳＥＬとノードｐＣＭに、対応するスイッチをオフにするレベルのパルスが入力される。この期間に、Ｃｔｓ３１３とＣｔｎ３１４に保持された前の蓄積期間の光電変換信号とノイズ信号が、水平走査信号ｈｓｒ＜１＞、・・・ｈｓｒ＜ｎ＞によって、共通の水平出力線４０１、４０２を介して出力アンプ６００からチップ外部へ読み出される。

ＨＳＣＡＮ１の期間における図５（Ａ）の回路の接続状態を示したものが図５（Ｄ）である。図５（Ｄ）においては、Ｓ／Ｈスイッチ２０３がオフして第２増幅Ｔｒ２０５のソースとゲートとが非接続状態となる。ここで第１ソースフォロワ回路にて増幅された増幅信号のレベルを第２増幅Ｔｒ２０５が飽和領域で動作するように設定しておくことで、第２増幅Ｔｒ２０５はオンとなる。すなわち、第２ソースフォロア回路が動作状態になり、中間容量２０４に保持されたノイズ信号を入力とし、出力信号線１１０に増幅したノイズ信号を出力する。一方、選択Ｔｒ１０５によって第１増幅Ｔｒ１０４と電流源２０２とが電気的に分離されているため、第１ソースフォロア回路は非動作状態となる。

その後のＳＨＮの期間においてはノードｐＴＮにＣｔ制御スイッチ３１２を導通させるレベルのパルスが入力される。この期間も、図５（Ｄ）に示す接続状態となっている。第２増幅Ｔｒ２０５と電流源２０２によって構成される第２ソースフォロア回路により、中間容量２０４に保持されたノイズ信号を増幅し、増幅後の信号をＣｔｎ３１４にサンプリングする動作が行われる。

Ｃｔｎ３１４へのノイズ信号のサンプリング動作が終了した後に、ノードＳＥＬとノードｐＣＭに、対応するスイッチを導通させるレベルのパルスが入力される。このＬＩＧＨＴ＿ＳＨの期間も、ＲＥＳ＿ＳＨ１の期間と同様に、図５（Ｃ）の接続状態となっている。すなわち第２ソースフォロア回路は非動作状態であり、第１ソースフォロア回路は動作状態である。第１ソースフォロア回路によって増幅された光電変換信号の中間容量２０４へのサンプリング動作が行われる。この期間の終了が光蓄積期間の終了を意味している。

続いて、ＳＨＳの期間ではノードＳＥＬとノードｐＣＭに、対応するスイッチをオフにするレベルのパルスが入力され、ｐＴＳにＣｔ制御スイッチ３１１をオンにするレベルのパルスが入力される。この時、図５（Ｄ）に示す接続状態となり、第２ソースフォロア回路が動作状態になる。Ｃｔｓ３１３への光電変換信号のサンプリング動作が行われる。

その後、ＲＥＳＥＴ２とＲＥＳ＿ＳＨ２の期間で表されるリセット動作、及びノイズ信号のサンプリング動作が行われる。続いて、前述のＳＨＮとＳＨＳの期間にＣｔｓ３１３、Ｃｔｎ３１４にそれぞれサンプリングされた光電変換信号とノイズ信号の読み出しがＨＳＣＡＮ２の期間で行われる。

選択パルスｐＳＥＬとＳ／ＨパルスｐＣＭとのパルス制御を独立制御可能にすることで、第１ソースフォロア回路と第２ソースフォロア回路との動作状態、非動作状態の切り替えは、お互いの動作状態に関わらず独立して制御可能となる。具体的な実現方法としては固体撮像装置内に設けたタイミングジェネレータや外部のＣＰＵ等からの制御パルスにより実現可能である。

以上のように、本実施例においては、中間容量２０４やＣｔｓ３１３、Ｃｔｎ３１４といった各容量へのサンプリング動作時には、第１ソースフォロア回路または第２ソースフォロア回路のどちらか片方だけが増幅手段として動作状態となる。少なくとも、各ソースフォロア回路の後段に設けられた信号保持部（中間容量２０４、保持部３０１）において、増幅後の信号のサンプリング動作時に、両方のソースフォロア回路を同時に動作状態とはしない。これによって消費電力を高めることなく電流源２０２を第１増幅Ｔｒ１０４と第２増幅Ｔｒ２０５とで共有することが可能となる。そのため、本実施例では、従来に比べて電流源数を削減することが可能となり、電流源数の削減に伴う消費電力の低減が可能となる。

本実施例においては、電流源を共有することで必要な素子の数を減らすように構成してもよい。これによって、固体撮像素子を小型化することが可能となる。

また、本実施例においては、第１ソースフォロア回路の出力ノードと第２ソースフォロア回路の出力ノードが共通の出力信号線１１０に接続されている。共通の出力信号線１１０に電流源２０２が接続されている。このような構成によれば、回路の配線を削減することが可能であり、固体撮像素子を小型化することが可能となる。

本実施例においては、保持部３０１がＣｔｓ３１３およびＣｔｎ３１４を含む。このような構成によれば、Ｃｔｓ３１３に光電変換信号を保持し、Ｃｔｎ３１４にノイズ信号を保持し、両者の差分を出力アンプ６００から出力することができる。このような構成によれば、画素のトランジスタの特性ばらつきに起因したノイズを低減することが可能となる。

本実施例においては、出力アンプ６００に入力されるノイズ信号と光電変換信号は、画素のリセットに対して相関のある信号同士が用いることができる。出力アンプ６００は両者の差分を出力しているため、出力アンプ６００の出力に現れる信号は、画素のリセット動作に起因したノイズが低減される。このような構成によれば、ノイズが低減された高画質の撮像が可能となる。

本実施例では、選択Ｔｒ１０５が、第１増幅Ｔｒ１０４と出力信号線１１０に接続されているが、本発明における選択Ｔｒ１０５の接続関係はこれに限定されるものではない。例えば、選択Ｔｒ１０５が、電源線と第１増幅Ｔｒ１０４のドレインの間に接続されていてもよい。

さらに、第１ソースフォロア回路と第２ソースフォロア回路の電源電圧は同じである必要はなく、各回路の動作レンジにあった効率的な動作を行うために、第１ソースフォロア回路と第２ソースフォロア回路の電源電圧を分けてもよい。

なお、本実施例における画素１０１は、ＰＤ１０２と第１増幅Ｔｒ１０４の間のノードにＦＤ（フローティングディフュージョン）構造を備えた画素でもよい。また、本実施例におけるラインメモリ以降の読み出し回路のブロック構成は図１に限定されるものではない。例えば、列回路ブロックアレイ２００の後段にスイッチトキャパシタアンプに代表される増幅回路やＡＤＣ（Ａｎａｌｏｇ Ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を設けてもよい。

図３は、本発明に係る実施例２のシステムブロック図である。実施例１と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。ここでは、実施例１との相違点について説明する。

本実施例においては、画素１０１が、ＰＤ１０２、リセットＴｒ１０３、第１ソースフォロア回路を構成する第１増幅Ｔｒ１０４を含む。画素１０１が実施例１の選択Ｔｒ１０５を含んでいない点が、実施例１との相違点である。

回路ブロック２０１は、電流源２０２と、Ｓ／Ｈスイッチ２０３、中間容量２０４、第２増幅Ｔｒ２０５を含んでいる。中間容量２０４は、一方の端子がＳ／Ｈスイッチ２０３と第２増幅Ｔｒ２０５のゲートとの間の経路に配され、他方の端子はノードＶＳＥＬに接続される。ノードＶＳＥＬには、ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）７００によって生成される基準電位が入力される。なお、本実施例では第１増幅Ｔｒ１０４と第２増幅Ｔｒ２０５のトランジスタサイズは同じとする。

図３では、列回路ブロックアレイ２００より後段の回路が示されていない。後段の回路には、例えば実施例１と同様の回路を用いてもよいし、周知の回路を介して信号を出力する構成としてもよい。

詳細は後述するが、ＤＡＣ７００が第１ソースフォロア回路を非動作状態にする。Ｓ／Ｈスイッチ２０３が第２ソースフォロア回路を非動作状態にする。本実施例では、Ｓ／Ｈスイッチ２０３及びＤＡＣ７００が、特許請求の範囲に記載の選択手段に対応する。

図４は、図３の回路の動作を示すタイミングチャートである。ここで、図４のタイミングチャートを用いて、図３に示される回路の動作の詳細な説明を行う。

図４において、ＲＥＳＥＴ１の期間にＰＤ１０２のリセットを行う。図６（Ａ）は、図３の５０で示される一点鎖線で囲まれた領域を抜き出した回路図である。図６（Ａ）の回路は、ＲＥＳＥＴ１の期間においては図６（Ｂ）に示す接続状態となっている。図６（Ｂ）では、スイッチ、もしくはスイッチとして動作するトランジスタがオン（導通状態）の時には、スイッチ、もしくはスイッチとして動作するトランジスタが接続する２つのノード間を実線でショートする。スイッチ、もしくはスイッチとして動作するトランジスタがオフ（非導通状態）の時には、スイッチ、もしくはスイッチとして動作するトランジスタが接続する２つのノード間をオープンにする。このようにして、回路図の表記を簡素化している（以降も同様）。

図６（Ｂ）において、第２増幅Ｔｒ２０５は、ゲート電圧とソース電圧が同電位である。そのため、第２増幅Ｔｒはオフであり、第２ソースフォロア回路は非動作状態である。一方、第１増幅Ｔｒ１０４はオンであり、第１ソースフォロア回路は動作状態である。第１ソースフォロア回路は、第１増幅Ｔｒ１０４のゲートに印加されたリセット電圧に応じた信号を増幅して出力信号線１１０に出力する。このとき、ＤＡＣ７００はノードＶＳＥＬにＧＮＤ電位を供給する。

次に、ＲＥＳ＿ＳＨ１の期間で中間容量２０４へのノイズ信号のサンプリングを行う。図６（Ｃ）は、ＲＥＳ＿ＳＨ１の期間における図６（Ａ）の回路の接続状態を示す図である。この期間においても、第２増幅Ｔｒ２０５はオフであり、第１増幅Ｔｒ１０４はオンである。すなわち、第１ソースフォロア回路は動作状態であり、第２ソースフォロア回路は非動作状態である。また、ＤＡＣ７００はノードＶＳＥＬにＧＮＤ電位を供給する。そのため、中間容量２０４にはＧＮＤ電位を基準としてノイズ信号がサンプリングされることになる。

ＨＳＣＡＮ１の期間に入ると、光電変換部に電荷が蓄積される。この期間における図６（Ａ）の接続状態を示したものが図６（Ｄ）である。ここで、第１増幅Ｔｒ１０４のゲート電位はＶＰＤ、第２増幅Ｔｒ２０５のゲート電位はＶＣＭでそれぞれ表されるものとする。図４のＨＳＣＡＮの期間において、ＤＡＣ７００は、光電変換で発生した電荷によりＶＰＤが低下してもＶＰＤ＞ＶＣＭの関係を保つような基準電圧ＶＳＥＬ＿ＬをノードＶＳＥＬに出力する。そのため、出力信号線１１０の電圧は、第１増幅Ｔｒ１０４のゲート電圧に応じた電圧となる。第２増幅Ｔｒ２０５はソース電圧よりゲート電圧が低いのでオフしている。すなわち、ＲＥＳ＿ＳＨ１の期間と同様に、第２ソースフォロア回路は非動作状態、第１ソースフォロア回路は動作状態になっている。

ＳＨＮの期間になると、ＤＡＣ７００は、ＶＰＤ＜ＶＣＭとなるような基準電圧ＶＳＥＬ＿ＨをノードＶＳＥＬに出力する。この期間における図６（Ａ）の回路の接続状態は図６の（Ｅ）で表すことができる。図６（Ｅ）において、ＶＰＤ＜ＶＣＭの関係になったことにより、第２増幅Ｔｒ２０５のゲート電圧に応じた電圧が出力信号線１１０に出力される。ゲート電圧よりソース電圧が高くなるため、第１増幅Ｔｒ１０４はオフする。したがって、第１増幅Ｔｒ２０５と電流源２０２によって形成される第２ソースフォロア回路によって、中間容量２０４に保持されたノイズ信号が増幅されて出力される。

その後、ＬＩＧＨＴ＿ＳＨの期間では、中間容量２０４への光電変換信号のサンプリング動作が行われる。この時も、ＲＥＳ＿ＳＨ１の期間と同様に、図６（Ａ）の回路は図６（Ｃ）で表される接続状態になっているので、第２増幅Ｔｒ２０５はオフしている。

ＳＨＳの期間では、ＤＡＣ７００はＶＰＤ＜ＶＣＭとなるような基準電圧ＶＳＥＬ＿ＨをＶＳＥＬに出力する。図６（Ａ）の回路の接続状態は再び図６（Ｅ）に示される状態となる。これによって、第２増幅Ｔｒ２０５がオンするので、第２ソースフォロア回路が動作状態となり、中間容量２０４に保持された光電変換信号が出力される。

第２ソースフォロア回路が光電変換信号を出力する時と、ノイズ信号を出力する時には、ＤＡＣ７００は同じ基準電圧ＶＳＥＬ＿Ｈを出力する。従って、光電変換信号とノイズ信号は同じ基準電圧に対する信号値となる。

その後、ＲＥＳＥＴ２とＲＥＳ＿ＳＨ２の期間で表されるリセット動作、及びノイズ信号のサンプリング動作が行われる。

以上のように、中間容量２０４の基準電位を制御することで、中間容量２０４へのサンプリング動作時、及び中間容量２０４に保持された信号の出力時には、第１または第２ソースフォロア回路のどちらか一方だけを増幅手段として動作状態とすることができる。そのため、第１増幅Ｔｒ１０４と第２増幅Ｔｒ２０５とで、電流源２０２を共有化することが可能となり、電流源数削減による低消費電力化が可能となる。

また、本実施例では、実施例１における選択Ｔｒ１０５が不要となったことにより、画素内のトランジスタ数を減らすことができる。これによって、光電変換部の面積縮小による感度低下の影響を抑制することが可能となる。

なお、本実施例では、ノードＶＳＥＬに供給される基準電圧を生成するための基準電圧出力回路としてＤＡＣ７００を用いたが、これに限定されるものではない。ノードＶＳＥＬに供給される基準電圧を生成する手段として、例えば複数のスイッチによって所望の電圧を選択する回路等を用いてもよい。

本実施例では、中間容量２０４の基準電位を過渡的に変化させることで、第１増幅Ｔｒ１０４および第２増幅Ｔｒ２０５のオン、オフの切り替えを行ったが、本発明はこれに限定されるものではない。例えば、第１増幅Ｔｒ１０４のゲートに印加される電圧値を過渡的に制御することによってオン、オフの切り替え動作を行ってもよい。他にも、第１増幅Ｔｒ１０４または第２増幅Ｔｒ２０５のドレイン電圧を制御して、オン・オフを切り替えてもよい。

また、中間容量２０４の基準電位が過渡的に変化するので、一時的に第１ソースフォロア回路と第２ソースフォロア回路のどちらも動作状態となる状況が考えられる。選択手段は、第１増幅手段及び第２増幅手段を上述のような状態とすることが可能な構成であってもよい。

図７は、本発明に係る実施例３のシステムブロック図である。実施例１と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。

本実施例は画素１０１の構成が実施例１と異なる。第１増幅Ｔｒ１０４のゲートがフローティングディフュージョン（ＦＤ）１０６に接続されている。ＰＤ１０２とＦＤ１０６の間には転送トランジスタ（Ｔｒ）１０７が配される。

ノードＴＸは転送Ｔｒ１０７のゲートに接続され、転送パルスｐＴＸが入力される。転送パルスｐＴＸに応じて転送Ｔｒ１０７は制御され、転送Ｔｒ１０７が導通することでＰＤ１０２に蓄積された電荷がＦＤ１０６に空乏転送される。ＰＤ１０２からＦＤ１０６に電荷が完全空乏転送されることが好ましい。

列回路ブロック２０１と保持部３０１の間に、列アンプ部９０１が配される。Ｎ個の列アンプ部９０１が１次元に配列されて列アンプアレイ９００を構成している。列アンプ部９０１はクランプ容量９０２、フィードバック容量９０３、リセットスイッチ９０４、オペアンプ９０５を含む。

クランプ容量９０２は、一端が出力信号線１１０に接続され、他端がオペアンプ９０５の反転入力ノードに接続される。フィードバック容量９０３は一端がオペアンプ９０５の反転入力ノードに接続され、他端がオペアンプ９０５の出力ノードに接続される。リセットスイッチ９０４はフィードバック容量９０３と並列に配される。リセットスイッチ９０４はノードｐＣ０Ｒに入力されるパルスでオン、オフが制御される。オペアンプ９０５の非反転入力ノードはＧＮＤ電位に接続される。

図７に示された回路では、フィードバック容量９０３は１つの容量のみで構成されている。しかし、複数の容量が並列に配され、それぞれの容量と直列にスイッチを有している構成としてもよい。フィードバック容量９０３を複数の容量とスイッチが並列で配された構成とすることで、列アンプ部でのゲインを切り替えることが可能となる。

図示していないが、オペアンプ９０５にバイアス電流を供給する電流源は、電流源２０２とは別に設けられる。言い換えれば、オペアンプ９０５は第１ソースフォロア回路または第２ソースフォロア回路のどちらとも電流源を共有していない。オペアンプ９０５が特許請求の範囲に記載の第３増幅手段に対応する。

図８は図７の回路の動作を示すタイミングチャートである。図８のタイミングチャートを用いて図７の回路の動作を詳細に説明する。各パルスはハイレベルで各スイッチが導通する。またＰＤ１０２では既に光蓄積が行われているものとする。

図８において、ｔ０〜ｔ１の期間はノードＲＥＳ、ノードＳＥＬ、ノードｐＣＭ、及びノードｐＣ０Ｒに、対応するトランジスタをオンにするレベルのパルスが入力される。これによりＦＤ１０６の電位がリセットされる。

図８のｔ１〜ｔ２の期間では、ノードＲＥＳにリセットＴｒ１０３をオフにするレベルのパルスが入力される。リセットＴｒ１０３がオフになったことに起因するノイズ成分がＦＤ１０６のリセット電圧に重畳される。このとき第１ソースフォロア回路から出力されるノイズ信号が、中間容量２０４へサンプリングされる。第２ソースフォロア回路はソースとゲートが短絡されているため、非動作状態である。

図８のｔ２〜ｔ３の期間では、ノードＳＥＬとノードｐＣＭに、対応するスイッチをオフにするレベルのパルスが入力される。これにより、第２ソースフォロア回路が動作状態となり、中間容量２０４に保持されたノイズ信号が第２ソースフォロア回路で増幅されてクランプ容量にサンプリングされる。選択Ｔｒ１０５がオフなので、第１ソースフォロア回路は非動作状態である。

図８のｔ４〜ｔ５の期間では、ノードｐＴＮにＣｔ制御スイッチ３１２を導通させるレベルのパルスが入力され、ノイズ信号がＣｔｎ３１４に保持される。

図８のｔ６〜ｔ７では、ノードＴＸ、ノードＳＥＬ、ノードｐＣＭに、対応するスイッチをオンにするレベルのパルスが入力される。転送Ｔｒ１０７が導通するので、ＰＤ１０２に蓄積された信号電荷がＦＤ１０６に転送される。この期間の終了が光蓄積期間の終了を意味している。

図８のｔ７〜ｔ８の期間では、転送Ｔｒ１０７がオフして、ＦＤ１０６に転送された電荷量に応じた光電変換信号が中間容量２０４にサンプリングされる。このときは、第１ソースフォロア回路が動作状態であり、第２ソースフォロア回路は非動作状態である。

図８のｔ８〜ｔ９の期間では、ノードＳＥＬとノードｐＣＭに、対応するスイッチをオフにするレベルのパルスが入力される。第２ソースフォロア回路が動作状態になり、クランプ容量９０２にノイズ信号と中間容量２０４に保持された光電変換信号との差分が保持される。

図８のｔ９〜ｔ１０の期間では、ノードｐＴＳにＣｔ制御スイッチ３１１を導通させるレベルのパルスが入力され、光電変換信号がＣｔｓ３１３にサンプリングされる。

図８のｔ１１〜ｔ１２の期間では、ノードＴＸとノードＲＥＳに対応するトランジスタをオンにするレベルのパルスが入力される。リセットＴｒ１０３と転送Ｔｒ１０７が導通して、ＰＤ１０２とＦＤ１０６の電位がリセットされる。この期間の終わりに転送Ｔｒ１０７をオフするレベルのパルスがノードＴＸに入力され、光蓄積期間が開始する。

図８のｔ１３〜ｔ１４の期間では、Ｃｔｓ３１３とＣｔｎ３１４にそれぞれサンプリングされた光電変換信号とノイズ信号が、水平信号線４０２、４０１にそれぞれ読み出される。二つの信号は出力アンプ６００で差分処理されて出力される。

本実施例では、中間容量のノイズ信号を第２ソースフォロア回路によってクランプ容量９０２に書き込む際に、列アンプ部９０１ではオペアンプ９０５の増幅機能によって、クランプ容量９０２のオペアンプ９０５側のノードをＧＮＤ電位に設定している。このように、信号をクランプ容量にクランプする場合には、オペアンプを動作させる必要がある。すなわち、本実施例の駆動方法では、列アンプ部９０１は、第１ソースフォロア回路または第２ソースフォロア回路が動作状態の時にも増幅回路として動作している。そのため列アンプ部に含まれるオペアンプ９０５は、第１ソースフォロア及び第２ソースフォロアと電流源を共有していない。

本実施例は実施例１の効果に加えて以下の効果を有する。本実施例は画素１０１に転送Ｔｒ１０７を有する。転送Ｔｒ１０７によってＰＤ１０２とＦＤ１０６を電気的に遮断することができるので、ＦＤ１０６の電位をリセット電位に維持したままＰＤ１０２で光蓄積を行うことが可能である。このような構成によれば、ノイズ信号の中間容量２０４へのサンプリングと、光電変換信号の中間容量２０４へのサンプリングの時間的な間隔を短くできる。両者の時間間隔が短くなることで、１／ｆノイズの影響を低減することが可能である。

また、本実施例はクランプ容量９０２を含む列アンプ部９０１を有する。このような構成によれば、画素１０１、列回路ブロック２０１の特性ばらつきに起因したノイズを低減することが可能となる。

本実施例は列アンプ部９０１の後段に保持部３０１を有する。このような構成によれば、列アンプ部の特性ばらつきに起因したノイズを低減することが可能となる。

〔実施例３の変形例〕
図９に実施例３の変形例を示す。実施例３と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。

本実施例では、３行の画素アレイ１００Ｒ、１００Ｇ、１００Ｂが配される。たとえば、各画素アレイはそれぞれ赤色、緑色、青色の光に対応した信号を出力するように構成してもよい。図９は、１つの画素列に含まれる３つの画素１０１Ｒ、１０１Ｇ、１０１Ｂのみを示しているが、複数の画素列が並列読出し可能なように配されてもよい。

各画素に対応して、列回路ブロック２０１とクランプ容量９０２が設けられる。図９では、符号の最後尾にＲ、Ｇ、Ｂを付けて、各画素との対応を示している。いくつかの画素で列回路ブロック２０１を共有してもよい。たとえば、モノクロでの撮像に対応する画素１０１Ｍと赤色の光に対応する画素１０１Ｒとで列回路ブロック２０１を共有してもよい。

各画素のリセットＴｒ１０３Ｒ、１０３Ｇ、１０３Ｂは共通のパルスで制御される。同様に、各画素の選択Ｔｒ、転送Ｔｒ、及び各列回路ブロックのＳ／Ｈスイッチはそれぞれ共通のパルスで制御される。

各画素に対応するクランプ容量９０２Ｒ、９０２Ｇ、９０２Ｂと、オペアンプ９０５の反転入力端子との間の経路には、それぞれ列アンプスイッチ９０６Ｒ、９０６Ｇ、９０６Ｂが配される。列アンプスイッチは、それぞれパルスｐｓｗ＿ｒ、ｐｓｗ＿ｇ、ｐｓｗ＿ｂによって導通、非導通を制御される。

図１０は図９の回路の動作を示すタイミングチャートである。図１０のタイミングチャートを用いて本実施例の動作を説明する。なお、光電変換部では光蓄積がすでに始まっているものとする。

リセットＴｒがオフして中間容量にノイズ信号が書き込まれた後、列アンプスイッチ９０６Ｒ、９０６Ｇ、９０６Ｂに、対応するスイッチをオンにするレベルのパルスが入力される。中間容量に書き込まれた各画素のノイズ信号が、対応するクランプ容量に同時にクランプされる。このとき、各クランプ容量のオペアンプ９０５側のノードはＧＮＤ電位となっている。

その後、リセットスイッチ９０４がオフした後に、Ｃｔ制御スイッチ３１２をオンにするパルスが入力され、オペアンプ９０５のオフセット成分がＣｔｎ３１４に書き込まれる。

続いて、転送ＴｒをオンにするレベルのパルスがノードＴＸに入力され、それぞれの画素で光蓄積期間に発生した信号電荷が、同時にＦＤに転送される。転送Ｔｒがオフになった時点が、光蓄積期間の終了に対応する。

信号電荷がＦＤに転送された後、列アンプスイッチ９０６Ｒをオンにするレベルのパルスｐｓｗ＿ｒが入力される。これによって、クランプ容量９０２Ｒに画素１０１Ｒの光電変換信号がクランプされる。その後、Ｃｔ制御スイッチ３１１をオンにするレベルのパルスが入力され、画素１０１Ｒの光電変換信号がＣｔｓ３１３に書き込まれる。その後、Ｃｔｓ３１３、Ｃｔｎ３１４に書き込まれた信号が水平信号線に読み出され、出力アンプ６００によって、列アンプのオフセット成分が除去された信号が出力される。

次に、リセットスイッチ９０４をオンにするパルスが入力され、オペアンプ９０５の出力ノードがＧＮＤ電位に設定される。オペアンプがリセットされた後、Ｃｔ制御スイッチ３１２をオンにするパルスが入力され、オペアンプ９０５のオフセット成分がＣｔｎ３１４に書き込まれる。

次に、列アンプスイッチ９０６Ｇをオンにするレベルのパルスｐｓｗ＿ｇが入力される。これによって、クランプ容量９０２Ｇに画素１０１Ｇの光電変換信号がクランプされる。その後、Ｃｔ制御スイッチ３１１が導通して、画素１０１Ｇの光電変換信号がＣｔｓ３１３に書き込まれる。以後、同様に水平出力線に信号が読み出され、出力アンプ６００で差分処理される。

オペアンプ９０５のオフセット成分が読み出された後に、画素１０１Ｇの光電変換信号も画素１０１Ｒ、１０１Ｇの時と同様に読み出される。

本実施例は実施例３の効果に加えて次の効果を有する。本実施例では、全画素で同時にリセットを行った後に、全画素で同時に光電変換信号を中間容量に書き込むことができる。このような構成によれば、本実施例複数行の画素を有する場合でも全画素での光蓄積期間をそろえることが可能となる。

図１１は、本発明に係る実施例４のシステムブロック図である。実施例１〜３と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。

本実施例では、実施例１の第２ソースフォロア回路の代りに、ボルテージフォロア回路が配されている。具体的には、実施例１の第２増幅Ｔｒ２０５及の代りに、２つのＰＭＯＳトランジスタ（Ｔｒ）２１１、２１２及び２つのＮＭＯＳトランジスタ（Ｔｒ）２１３、２１４からなる差動増幅回路が配される。ＰＭＯＳＴｒ２１１、２１２及びＮＭＯＳＴｒ２１３、２１４は共有の電流源２０２とオペアンプ２１０を構成している。

Ｓ／Ｈスイッチ２０３がオンの時は、ＮＭＯＳトランジスタ２１４のゲートとソースが同電位となる。オペアンプ２１０には電流が流れないため、ボルテージフォロア回路は非動作状態になる。選択Ｔｒ１０５がオンであれば、第１ソースフォロア回路が動作状態となり、画素からの信号を増幅して中間容量２０４に出力する。

選択Ｔｒ１０５及びおＳ／Ｈスイッチ２０３がオフの時は、第１ソースフォロア回路が非動作状態となる。一方、ボルテージフォロア回路は動作状態となり、中間容量２０４に保持された信号を増幅して出力する。選択Ｔｒ１０５及びＳ／Ｈスイッチ２０３をオフに切り替えるときは、Ｓ／Ｈスイッチ２０３を先にオフに切り替えるようにする。

本実施例においては、選択Ｔｒ１０５及びＳ／Ｈスイッチ２０３が特許請求の範囲に記載の選択手段に対応する。

本実施例では、第２増幅手段としてボルテージフォロア回路を用いている。このような構成によれば実施例１の効果に加えて以下の効果がある。オペアンプを用いたボルテージフォロア回路はゲインが１に近い。そのため、入出力関係の線型性を向上させることができ、より高画質の撮像が可能となる。

本実施例の構成に、実施例２または実施例３の構成を適用してもよい。

図１２は、本発明に係る実施例５のシステムブロック図である。実施例１〜４と同様の機能を有する部分には同一の符号を付し、詳細な説明は省略する。

本実施例が実施例１と異なる点は、第１ソースフォロア回路、第２ソースフォロア回路が、それぞれ第１ボルテージフォロア回路、第２ボルテージフォロア回路に置き換えられているところである。画素１０１の第１増幅Ｔｒ１０４の代りに、２つのＰＭＯＳトランジスタ１１１、１１２及び２つのＮＭＯＳトランジスタ１１３、１１４からなる第１差動増幅回路が配されている。第１差動増幅回路は選択Ｔｒ１０５を介して共有の電流源２０２に接続される。第１差動増幅回路と電流源２０２とが第１ボルテージフォロア回路を構成する。

２つのＰＭＯＳトランジスタ２１１、２１２及び２つのＮＭＯＳトランジスタ２１３、２１４からなる第２差動増幅回路は、選択トランジスタ（Ｔｒ）２１５を介して共有の電流源２０２に接続される。第２差動増幅回路と電流源２０２とが第２ボルテージフォロア回路を構成する。

本実施例においては、第１選択Ｔｒ１０５のオン、オフによって、第１ボルテージフォロア回路の動作状態と非動作状態とを切り替える。また、第２選択Ｔｒ２１５のオン、オフによって、第２ボルテージフォロア回路の動作状態と非動作状態とを切り替える。第１選択Ｔｒ１０５及び第２選択Ｔｒ２１５が特許請求の範囲に記載の選択手段に対応する。

このような構成によれば、２つの増幅手段をどちらもボルテージフォロア回路で構成しているため、さらに入出力関係の線型性を向上させることができ、画質の向上が可能となる。

実施例４及び実施例５では、オペアンプを用いたボルテージフォロア回路を有する構成を例に説明した。ここで、ボルテージフォロア回路に限らず、電圧利得が１よりも大きい増幅回路にしてもよい。

以上に述べた実施例１〜５では、電子を信号電荷として扱う実施例を説明してきた。本発明は、ホールを信号電荷としても良い。図１のＰＤ１０２が示すフォトダイオードの極性を逆にして、各トランジスタの導電型を逆にすればよい。例えば実施例２では、図３のＰＤ１０２が示す極性とは逆の極性のフォトダイオードを使用したとしても、それに応じてＶＳＥＬの電圧条件を調整することにより対応可能なのは明らかである。

以上の実施例では、２段の増幅手段で信号を増幅する構成を例に説明した。必要に応じて、３段以上の増幅手段で信号を増幅し、それらの増幅手段が電流源を共有する構成としてもよい。

以上の実施例では、説明を簡略にするために１行Ｎ列のラインセンサの構成を基に説明した。しかし、本発明はこれに限定されるものではなく、二次元の画素配列をもつエリアセンサにおいても適用可能である。

１００ 画素アレイ
１０１ 画素
１０２ フォトダイオード（ＰＤ）
１０４ 第１増幅トランジスタ（Ｔｒ）
１０５ 選択トランジスタ（Ｔｒ）、第１選択Ｔｒ
１１０ 出力信号線
２００ 列回路ブロックアレイ
２０１ 列回路ブロック
２０２ 電流源
２０３ Ｓ／Ｈスイッチ
２０４ 中間容量
２０５ 第２増幅トランジスタ（Ｔｒ）

Claims (18)

1. 光電変換部と、
   前記光電変換部で発生した電荷量に基づく信号を増幅して第１増幅信号を出力する第１増幅手段と、
   前記第１増幅手段から出力された前記第１増幅信号を増幅して第２増幅信号を出力する、トランジスタを含む第２増幅手段と、
   前記第１増幅手段と前記第２増幅手段とが共有する電流源と、
   前記第１増幅手段が動作状態のときに前記第２増幅手段を非動作状態とし、前記第２増幅手段が動作状態のときに前記第１増幅手段を非動作状態とする選択手段と、を有し、
   前記第１増幅手段の出力ノードと前記第２増幅手段の出力ノードとは、共通の出力信号線に接続可能であり、
   前記選択手段は、
   前記トランジスタのゲートとソースとを短絡させることにより前記トランジスタをオフさせた状態で前記第１増幅信号を前記トランジスタのゲートにサンプリングした後、前記トランジスタのゲートとソースとを非導通状態とすることにより、前記トランジスタをオン状態として前記第２増幅手段を動作状態とすることを特徴とする固体撮像装置。
2. 前記第１増幅手段の出力ノードと前記第２増幅手段の入力ノードとの電気的導通を制御するスイッチ手段とを有し、
   前記スイッチ手段と前記第２増幅手段との間の経路に、前記第１増幅信号または前記第１増幅信号に基づく信号を保持する保持手段が配されたことを特徴とする請求項１に記載の固体撮像装置。
3. 前記出力信号線が前記スイッチ手段を介して前記第２増幅手段の入力ノードに接続され、
   前記出力信号線に前記電流源が接続されたことを特徴とする請求項２に記載の固体撮像装置。
4. 前記第１増幅手段にバイアス電圧を供給する電源線を有し、
   前記第１増幅手段が増幅トランジスタを含み、
   前記増幅トランジスタと前記電源線との間の経路、または前記増幅トランジスタと前記電流源との間の経路に選択トランジスタが配されたことを特徴とする請求項１乃至請求項３のいずれか一項に記載の固体撮像装置。
5. 複数の基準電圧を出力する基準電圧出力回路を有し、
   前記第１増幅手段が第１増幅トランジスタを含み、
   前記基準電圧出力回路が、前記第１増幅トランジスタ及び前記トランジスタの少なくとも一方のバイアス状態を制御することを特徴とする請求項１乃至請求項３のいずれか一項に記載の固体撮像装置。
6. 前記第１増幅手段の入力ノードの電圧をリセットするリセット手段を有し、
   前記第１増幅手段は、前記第１増幅手段の入力部がリセットされた状態における、前記第１増幅手段の入力部の電圧に基づく信号を増幅して第３増幅信号を出力し、
   前記第２増幅手段は、前記第１増幅手段から出力された第３増幅信号を増幅して第４増幅信号を出力し、
   前記第２増幅信号と、前記第４増幅信号との差分処理を行う差分処理手段を有することを特徴とする請求項１乃至請求項５のいずれか一項に記載の固体撮像装置。
7. 前記第２増幅信号と前記第４増幅信号が互いに相関のあるノイズ成分を含んでいることを特徴とする請求項６に記載の固体撮像装置。
8. 前記第１増幅手段の入力ノードと電気的に接続されたフローティングディフュージョンと、
   前記光電変換部で発生した電荷を前記フローティングディフュージョンに転送するための転送部とを有することを特徴とする請求項１乃至請求項７のいずれか一項に記載の固体撮像装置。
9. 前記光電変換部、前記第１増幅手段、前記第２増幅手段、及び前記電流源の組を複数組有することを特徴とする請求項１乃至請求項８のいずれか一項に記載の固体撮像装置。
10. 前記第２増幅手段の後段に第３増幅手段を有し、
    前記第３増幅手段は、前記第１増幅手段及び前記第２増幅手段と電流源を共有していないことを特徴とする請求項１乃至請求項９のいずれか一項に記載の固体撮像装置。
11. 前記選択手段が前記第１増幅手段及び前記第２増幅手段を同時に非動作状態とすることが可能であることを特徴とする請求項１乃至請求項１０のいずれか一項に記載の固体撮像装置。
12. 前記第１増幅手段及び前記第２増幅手段がソースフォロア回路であることを特徴とする請求項１乃至請求項１１のいずれか一項に記載の固体撮像装置。
13. 前記電流源は、前記第１増幅手段および前記第２増幅手段のそれぞれにバイアス電流を供給することを特徴とする請求項１乃至請求項１２のいずれか一項に記載の固体撮像装置。
14. 選択手段は、前記第１増幅手段が動作状態のときに、前記第２増幅手段を非動作状態にし、前記第２増幅手段が動作状態のときに、前記第１増幅手段を非動作状態にすることを特徴とする請求項１乃至請求項１３のいずれか一項に記載の固体撮像装置。
15. 請求項１乃至請求項１４のいずれか一項に記載の固体撮像装置を備えた複写機。
16. 請求項１乃至請求項１４のいずれか一項に記載の固体撮像装置を備えたスキャナ。
17. 請求項１乃至請求項１４のいずれか一項に記載の固体撮像装置を備えたカメラ。
18. 光電変換部と、
    前記光電変換部で発生した電荷量に基づく信号を増幅して第１増幅信号を出力する第１増幅手段と、
    前記第１増幅手段から出力された前記第１増幅信号を増幅して第２増幅信号を出力する、トランジスタを含む第２増幅手段と、
    前記第１増幅手段と前記第２増幅手段とが共有する電流源と、を有する固体撮像装置の駆動方法であって、
    前記トランジスタのゲートとソースとを短絡させることにより前記トランジスタをオフさせた状態で前記第１増幅信号を前記トランジスタのゲートにサンプリングした後、前記トランジスタのゲートとソースとを非導通状態とすることにより、前記トランジスタをオン状態として前記第２増幅手段を動作状態とすることを特徴とする固体撮像装置の駆動方法。

Images