JP7359223B2

JP7359223B2 - セラミック電子部品の製造方法およびその製法に用いるマスクプレート

Info

Publication number: JP7359223B2
Application number: JP2021566854A
Authority: JP
Inventors: 陽一郎星
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2019-12-25
Filing date: 2020-10-21
Publication date: 2023-10-11
Anticipated expiration: 2040-10-21
Also published as: JPWO2021131275A1; WO2021131275A1

Description

本開示は、セラミック電子部品の製造方法およびその製法に用いるマスクプレートに関する。

近年の積層型セラミック電子部品の小型化の要求に伴い、加工精度に優れるセラミック電子部品の製造技術が求められている。例えば、直方体状のセラミック電子部品では、内部電極を有するセラミック素体の端面に外部電極が設けられ、セラミック素体の端面に露出する内部電極部分と外部電極とが電気的に接続される。セラミック電子部品の小型化に伴い、セラミック素体の端面の面積が小さくなっても、外部電極がセラミック素体の端面を確実に覆い、セラミック素体の端面に露出する内部電極部分と外部電極とが電気的に接続されることが要求される。

従来、積層型セラミック電子部品の製造方法としては、特開平６－５３０９７号公報（特許文献１）に記載されたものがある。この製造方法の第１実施例は、所定のピッチの間隔で複数個の凹みが形成された支持プレートの空隙部にセラミック素体を収納する工程と、支持プレートにおける各空隙部に該当する部位の各々に矩形の開口部が設けられたマスクプレートを支持プレートの頂面に配置する工程と、支持プレート全体をスパッタリング容器内に入れて、支持プレートを往復振動させながらスパッタリング法を実施してセラミック素体の端面に電極を形成する工程とを含む。
また、この製造方法の第２実施例は、第１実施例の空隙部に代えて貫通空隙部を有する支持プレートの底面に別のマスクプレートを配置する工程をさらに含み、セラミック素体の両端面に電極を同時に形成する。

特開平６－５３０９７号公報

しかしながら、本発明者らが鋭意検討した結果、特許文献１の第１実施例では、セラミック素体の端面の面積が小さくなることにより、マスクプレートの開口部の面積が小さくなると、外部電極がセラミック素体の端面に露出する内部電極部分を適切に覆うことができないことが分かった。
また、特許文献１の第２実施例では、セラミック素体の端面に対して支持プレートの貫通空隙部の開口の大きさがほぼ同じである。このため、セラミック素体を貫通空隙部に収納すると、貫通空隙部内でのセラミック素体の傾きまたはマスクプレートの開口部でのセラミック素体の詰まり等が生じることがあり、セラミック素体を貫通空隙部内の適切な位置に安定的に保持できないことが分かった。
本発明者らによるさらなる検討の結果、マスクプレートの開口部の形状が開口部を介した内部電極の露出およびセラミック素体の貫通空隙部での安定的な保持に影響を与え、ひいては外部電極による露出した内部電極部分の被覆に影響を及ぼすことが分かった。

そこで、本開示の課題は、露出した内部電極部分の少なくとも一部を確実に覆い、内部電極と電気的に接続される外部電極を備えたセラミック電子部品の製造方法を提供することにある。また、本開示の別の課題は、そのようなセラミック電子部品の製造方法で使用することのできるマスクプレートを提供することにある。

前記課題を解決するため、本開示の一態様であるセラミック電子部品の製造方法は、
内部電極を有する直方体状のセラミック素体と、前記内部電極の端部が露出する前記セラミック素体の第１端面に配置された外部電極とを有するセラミック電子部品の製造方法であって、
空隙部を有する支持プレートと、開口部を有する第１マスクプレートとを用意する工程（すなわち、用意工程）と、
前記空隙部に前記セラミック素体を収容する工程（すなわち、収容工程）と、
前記支持プレートの頂面に前記第１マスクプレートを配置して、前記セラミック素体の第１端面上に前記開口部を位置させる工程（すなわち、配置工程）と、
スパッタリング法によって、前記セラミック素体の第１端面に外部電極を形成する工程（すなわち、電極形成工程）と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。

前記態様によれば、スパッタリング法によってマスクプレートの開口部を介してセラミック素体の第１端面に外部電極を形成し、マスクプレートの開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。その結果、内部電極の端部が露出するセラミック素体の第１端面がマスクプレートの開口部を介して露出した状態で、スパッタリング法により外部電極が形成される。このため、内部電極の端部の少なくとも一部を覆う外部電極を形成することができる。

また、セラミック電子部品の製造方法の別の態様では、
内部電極を有する直方体状のセラミック素体と、前記内部電極の端部が露出する前記セラミック素体の第１端面および第２端面にそれぞれ配置された外部電極とを有するセラミック電子部品の製造方法であって、
貫通空隙部を有する支持プレートと、開口部を有する第１マスクプレートと、開口部を有する第２マスクプレートと、を用意する工程（すなわち、用意工程）と、
前記第２マスクプレートを前記支持プレートの底面に配置する工程（すなわち、第１配置工程）と、
前記貫通空隙部に前記セラミック素体を収容する工程（すなわち、収容工程）と、
第１マスクプレートを前記支持プレートの頂面に配置して、前記セラミック素体の第１端面上に前記開口部を位置させる工程（すなわち、第２配置工程）と、
スパッタリング法によって、前記セラミック素体の第１端面および第２端面に外部電極を形成する工程と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。

前記態様によれば、双方のマスクプレートを介してセラミック素体の両端面にスパッタリング法によって外部電極を形成するため、先に説明した事項に加え、本態様では量産性に優れるとの利点をさらに有する。
また、前記態様によれば、貫通空隙部を有する支持プレートの底面にマスクプレートを配置した後に、セラミック素体を貫通空隙部に収容する。マスクプレートの開口部は、マスク中心と、マスク中心から放射状に延びる延在部とを有する。特に、上記マスクプレートを支持プレートの底面に配置した場合、貫通空隙部に収容されたセラミック素体は、底面に配置したマスクプレートの開口部以外の部分で支持される。これにより、貫通空隙部内でのセラミック素体の傾き等を防止でき、双方のマスクプレートの開口部を介して両端面が露出した状態で、セラミック素体は貫通空隙部内に保持される。

また、セラミック電子部品の製造方法の一実施形態では、
前記開口部は、少なくとも３つの延在部を有する。

前記実施形態によれば、マスクプレートの開口部の面積が比較的大きいため、スパッタリング法を実施する際に、内部電極の端部が露出するセラミック素体の端面をマスクプレートの開口部および空隙部の開口面を介してより確実に露出させることができる。

また、セラミック電子部品の製造方法の一実施形態では、
前記延在部は、前記マスク中心から等角度で放射状に延びる。

前記実施形態によれば、マスクプレートの開口部は特定の位置に偏ることなく形成されているため、スパッタリング法を実施する際にマスクプレートの開口部を介して内部電極の端部が露出するセラミック素体の端面を確実に露出させることができる。
また、マスクプレートが支持プレートの底面に配置される場合、セラミック素体はマスクプレートに接触して複数箇所で支持される。この複数箇所の接触面積は互いに実質的に等しいため、セラミック素体は、均等な力で支持される。よって、セラミック素体は、貫通空隙部内での傾き等を起こさずに、貫通空隙部内で安定的に保持される。

また、セラミック電子部品の製造方法の一実施形態では、
前記空隙部は第１開口を有し、
前記開口部のマスク中心は前記第１開口の開口中心上に位置する。

前記実施形態によれば、マスクプレートの開口部のマスク中心は、空隙部の第１開口の開口中心上に位置するため、スパッタリング法を実施する際にマスクプレートの開口部を介して内部電極の端部が露出するセラミック素体の端面を確実に露出させることができる。

また、セラミック電子部品の製造方法の一実施形態では、
マスク保護シートを前記第１マスクプレート上に配置する。

前記実施形態によれば、マスク保護シートを第１マスクプレート上に配置するため、電極形成時に、スパッタリング法で生じた熱が第１マスクプレートに伝導すること等を抑制することができる。これにより、第１マスクプレートの変形を抑制することができる。

また、本開示のマスクプレートの一態様では、
開口部を有するマスクプレートであって、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。

また、マスクプレートの一実施形態では、
開口部は、少なくとも３つの延在部を有する。

また、マスクプレートの一実施形態では、
開口部は、マスク中心から等角度で放射状に延びる延在部を有する。

本開示のマスクプレートは、上述のセラミック電子部品の製造方法に使用することができる。

本開示によれば、内部電極の露出部分の少なくとも一部を確実に覆い、内部電極と電気的に接続される外部電極を備えたセラミック電子部品の製造方法を提供することができる。また、本開示によれば、そのようなセラミック電子部品の製造方法で使用することのできるマスクプレートを提供することができる。

第１実施形態に係るセラミック電子部品の製造方法について説明する模式断面図である。第１実施形態に係るセラミック電子部品の製造方法について説明する平面模式図、すなわち、図１のＺ方向から見た図である。第１実施形態に係るセラミック電子部品の製造方法で使用するマスクプレートの開口部を示す平面模式図である。セラミック電子部品を示す平面模式図である。第２実施形態に係るセラミック電子部品の製造方法について説明する断面模式図である。第２実施形態に係るセラミック電子部品の製造方法について説明する平面模式図、すなわち、図５のＺ方向から見た図である。第３実施形態に係るセラミック電子部品の製造方法で使用するマスクプレートの種々の開口部を示す平面模式図である。

以下、本開示の一態様であるセラミック電子部品の製造方法およびマスクプレートを図示の実施の形態により詳細に説明する。なお、図１～６には、Ｘ、Ｙ、およびＺ方向を示す。

図１、図２、図３および図４を参照して、第１実施形態に係るセラミック電子部品の製造方法およびマスクプレートを説明する。図１は、第１実施形態に係るセラミック電子部品の製造方法について説明する模式断面図であって、支持プレートの空隙部にセラミック素体を収容して、マスクプレートを支持プレートの頂面に配置した状態、すなわち、セラミック素体の端面にスパッタリング法によって外部電極を形成する前の状態を示している断面模式図である（より具体的には、図１は、図２のＡ－Ａ断面図である）。図２は、第１実施形態に係るセラミック電子部品の製造方法について説明する平面模式図であって、図１のＺ方向から平面視した図１の平面模式図を示している。図３は、第１実施形態に係るセラミック電子部品の製造方法で使用するマスクプレートの開口部を示す平面模式図である。図４は、セラミック電子部品を示す平面模式図である。
なお、支持プレート１０および第１マスクプレート２０が積層されている方向を「Ｚ方向」とする。逆Ｚ方向は、鉛直方向に相当する。Ｚ方向と直交する面内において、互いに直交する方向を「Ｘ方向」および「Ｙ方向」とする。「Ｘ方向」は、後述する支持プレート１０の空隙部１２の第１、第２側面１２ａ，１２ｂが互いに対向する方向であり、「Ｙ方向」は、後述する支持プレート１０の空隙部１２の第３、第４側面１２ｃ，１２ｄが互いに対向する方向である。

図１、図２および図４に示すように、第１実施形態で製造されるセラミック電子部品は、直方体状のセラミック素体１と、セラミック素体１の端面２，３のうち少なくとも第１端面２に本開示に基づいて形成された外部電極６０とを有する。セラミック電子部品は、例えば、サーミスタ、コンデンサ、インダクタまたはバリスタである。セラミック素体１は、内部電極４を有する。内部電極４の端部は、好ましくは端面２，３の少なくとも中央部に露出し、内部電極４は外部電極６０と電気的に接続される。セラミック素体１は、例えば、絶縁材料を含むセラミックスからなる絶縁体層と、所定のパターンを有する導電層との積層体である。導電層は内部電極４を構成する。少なくとも一方の外部電極６０は、本開示に基づいてスパッタリング法で形成される。
なお、セラミック素体１の端面２，３の形状は、Ｚ方向から平面視した場合に、矩形状であり、具体的には正方形状であるが、これに限定されず、長方形状であってもよい。

本明細書において、「直方体状」とは、厳密な直方体に限定されず、例えば、図１および図２に示すように角部が円弧状であってもよい。また、端面２，３の中央部とは、セラミック素体１の端面２，３をＺ方向から平面視した場合に、矩形状のセラミック素体１の端面の対角線の交点を中心とする半径Ｒまでの範囲の部分である。半径Ｒは、Ｚ方向からの平面視における矩形状のセラミック素体１の短辺の例えば、１／２０～１／４の長さである。ここで、本明細書において「矩形状（正方形状、長方形状）」とは、厳密な矩形（正方形、長方形）に限定されず、例えば、図２に開示されているように、角部が円弧状であってもよい。

支持プレート１０は頂面１０ａを有し、その頂面１０ａに第１マスクプレート２０が配置される。支持プレート１０は、複数の空隙部１２を有する。空隙部１２は、第１側面１２ａと、第２側面１２ｂと、第３側面１２ｃと、第４側面１２ｄと、底面１２ｅおよび第１開口１２ｆとを有する。第１側面１２ａと第２側面１２ｂとは、互いに対向している。第３側面１２ｃと第４側面１２ｄとは、第１側面１２ａと第２側面１２ｂに直交し互いに対向している。底面１２ｅと第１開口１２ｆとは、第１側面１２ａ～第４側面１２ｄとによって囲まれている。空隙部１２の第１開口１２ｆは、支持プレート１０の頂面１０ａ側に設けられており、所定の間隔で並んでいる。支持プレート１０は、空隙部１２にセラミック素体１を収容する。空隙部１２は、直方体状の形状を有し、セラミック素体１よりもわずかに大きい寸法を有する。

第１マスクプレート２０は、複数の開口部２２を有する。開口部２２は、所定の間隔で並んでいる。開口部２２は、第１マスクプレート２０を支持プレート１０の頂面１０ａに配置した場合、支持プレート１０の空隙部１２の第１開口１２ｆと対応する。開口部２２は、後述するスパッタリング法による電極形成工程においてスパッタ粒子の通過経路となる。第１マスクプレート２０は、例えば、フォトレジストをウェット・エッチングで加工することによって作製することができる。

＜第１実施形態＞
第１実施形態に係るセラミック電子部品の製造方法は、用意工程と、収容工程と、配置工程と、電極形成工程とを含む。セラミック電子部品の製造方法は、セラミック素体１の端面２，３のうち少なくとも第１端面２に外部電極６０を形成する。以下に、一例として第１端面２に外部電極６０を形成する方法を挙げて説明する。

（用意工程）
用意工程では、空隙部１２を有する支持プレート１０と、開口部２２を有する第１マスクプレート２０とを用意する。

（収容工程）
収容工程では、支持プレート１０の空隙部１２にセラミック素体１を収容する。これにより、セラミック素体１の第１端面２が空隙部１２の第１開口１２ｆを介して露出する。

（配置工程）
配置工程では、支持プレート１０の頂面１０ａに開口部２２を有する第１マスクプレート２０を配置して、セラミック素体１の第１端面２上に開口部２２を位置させる。このとき、Ｚ方向から平面視した場合に、第１マスクプレート２０の開口部２２のマスク中心２２ｃと支持プレート１０の空隙部１２の第１開口１２ｆの開口中心１４とが重なっている（つまり、開口部２２のマスク中心２２ｃは、第１開口１２ｆの開口中心１４上に位置する）。これにより、セラミック素体１の第１端面２が、第１マスクプレート２０の開口部２２および支持プレート１０の空隙部１２の第１開口１２ｆを介して露出する。
具体的には、空隙部１２に収容されたセラミック素体１の第１端面２は、開口部２２および第１開口１２ｆを介して露出する露出領域２ａと、開口部２２から露出しない非露出領域２ｂとを有する。露出領域２ａは、セラミック素体１の第１端面２に露出するすべての内部電極４の端部を含めて、開口部２２および第１開口１２ｆを介して露出する。

支持プレート１０の空隙部１２の第１開口１２ｆの開口中心１４は、矩形状の第１開口１２ｆにおける対角線の交点に相当する。
図３に示すように、第１マスクプレート２０の開口部２２は、空隙部１２の第１開口１２ｆの開口中心１４上に位置するマスク中心２２ｃと、マスク中心２２ｃから放射状に延びる延伸軸２２ｄとを有する。第１マスクプレート２０の開口部２２は、マスク中心２２ｃを含む中央部２２ａと、延伸軸２２ｄに沿って延び、延伸軸２２ｄに直交する方向に幅を有する延在部２２ｂとを有する。マスク中心２２ｃは、複数の延伸軸２２ｄの交点に相当する。

４つの延在部２２ｂは、マスク中心２２ｃから等角度で放射状に延びている。本明細書において「等角度」とは、互いに隣り合う延在部２２ｂの延伸軸２２ｄのなす角が等しいことをいう。４つの延伸軸２２ｄは、Ｘ方向またはＹ方向に平行である。このため、互いに隣り合う延在部２２ｂの延伸軸２２ｄのなす角は、いずれも９０°で等しい。

開口部２２は上記の形状を有するため、配置工程で第１マスクプレート２０を支持プレート１０の頂面１０ａに配置すると、セラミック素体１の第１端面２に露出するすべての内部電極４の端部の少なくとも一部分が第１マスクプレート２０の開口部２２を介して露出する。

延在部２２ｂの幅ｗは、好ましくは内部電極４の幅ｔ（Ｙ方向の幅）の１０倍以上である。

配置工程では、さらに、図示するようにマスク保護シート３０を第１マスクプレート２０上に配置することが好ましい。マスク保護シート３０は、複数の開口部３２を有しており、開口部３２が空隙部１２の第１開口１２ｆ上に位置する。後述する電極形成工程において、第１マスクプレート２０上に膜が形成されると、形成された膜の応力によって第１マスクプレート２０が変形することがある。本実施形態では、マスク保護シート３０を第１マスクプレート２０上に配置することにより、第１マスクプレート２０上に膜が形成されることを抑制することができる。このため、第１マスクプレート２０の変形を防ぐことができる。また、本実施形態では、マスク保護シート３０を第１マスクプレート２０上に配置することにより、第１マスクプレート２０にスパッタリング法で生じた熱が伝導することを抑制することができる。このため、第１マスクプレート２０の熱による変形を防ぐことができる。このようにマスク保護シート３０によって第１マスクプレート２０の変形が防止されるため、後述する電極形成工程では端面２，３に外部電極６０が高い精度の形状で形成される。

（電極形成工程）
電極形成工程では、スパッタリング法によって、支持プレート１０の空隙部１２の第１開口１２ｆおよび第１マスクプレート２０の開口部２２を介してセラミック素体１の第１端面２に外部電極６０を形成する。つまり、内部電極４の端部が支持プレート１０の空隙部１２の第１開口１２ｆおよび第１マスクプレート２０の開口部２２を介して露出した状態で、スパッタリング法によって外部電極６０を形成する。これにより、セラミック素体１の第１端面２に外部電極６０が形成され、セラミック電子部品を得る。外部電極６０は、第１端面２に露出する内部電極４の６つの端部すべてに電気的に接続される。なお、セラミック素体１の第２端面３に、上述した収容工程、配置工程、および電極形成工程により、外部電極を形成してもよい。

＜第２実施形態＞
図５および図６を参照して、第２実施形態に係るセラミック電子部品の製造方法について説明する。図５は、第２実施形態に係るセラミック電子部品の製造方法について説明する断面模式図である。図５は、支持プレートが空隙部に代えて貫通空隙部を有し、支持プレートの底面にさらに別のマスクプレートが配置されている点を除いて図１と同様である。図６は、第２実施形態に係るセラミック電子部品の製造方法について説明する平面模式図、すなわち、図５のＺ方向から見た図（図５におけるセラミック素体１の第２端面３側から見た図）である。セラミック素体の一方の端面に外部電極を形成する第１実施形態に対して、第２実施形態は、１つの工程でセラミック素体の両端面に同時に外部電極を形成する点で相違する。この相違する構成を以下で説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

支持プレート１０Ａは頂面１０ａを有し、その頂面１０ａに第１マスクプレート２０が配置される。また、支持プレート１０Ａは底面１０ｂを有し、底面１０ｂに第２マスクプレート４０が配置される。支持プレート１０Ａは、複数の貫通空隙部１２Ａを有する。貫通空隙部１２Ａは、支持プレート１０の頂面１０ａから底面１０ｂまで貫通している。支持プレート１０Ａは、貫通空隙部１２Ａにセラミック素体１を収容する。貫通空隙部１２Ａは、直方体状の形状を有し、セラミック素体１よりもわずかに大きい寸法を有する。支持プレート１０Ａは、貫通空隙部１２Ａは、第１側面１２ａと、第２側面１２ｂと、第３側面１２ｃと、第４側面１２ｄと、第１開口１２ｆおよび第２開口１２ｇとを有する。貫通空隙部１２Ａの第１開口１２ｆは、支持プレート１０の頂面１０ａ側に設けられており、所定の間隔で並んでいる。貫通空隙部１２Ａの第２開口１２ｇは、支持プレート１０の底面１０ｂ側に設けられており、所定の間隔で並んでいる。

第２マスクプレート４０は、第１マスクプレート２０と同じ形状を有する。第２マスクプレート４０は、複数の開口部４２を有する。開口部４２は、所定の間隔で並んでいる。開口部４２は、第２マスクプレート４０を支持プレート１０Ａの底面１０ｂに配置した場合、支持プレート１０Ａの貫通空隙部１２Ａの第２開口１２ｇと対応する。開口部４２は、開口部２２と同様に、スパッタリング法による電極形成工程においてスパッタ粒子の通過経路となる。第１マスクプレート２０は支持プレート１０Ａの頂面１０ａに配置され、第２マスクプレート４０は支持プレート１０Ａの底面１０ｂに配置される。第２マスクプレート４０は、貫通空隙部１２Ａの第２開口１２ｇの一部を覆い、貫通空隙部１２Ａに収容されるセラミック素体１を支持する。
図６に示すように、第２マスクプレート４０の開口部４２は、マスク中心４２ｃを含む中央部４２ａと、延伸軸４２ｄに沿って延び、延伸軸４２ｄに直交する方向に幅を有する延在部４２ｂとを有する。なお、第２実施形態では、第１、第２マスクプレート２０，４０が第１実施形態に係る第１マスクプレート２０と同じ形状であるが、これに限定されない。第１、第２マスクプレート２０，４０のうち少なくとも一方、例えば、第２マスクプレート４０の開口部４２のみが、マスク中心４２ｃから放射状に延びる延在部４２ｂを有してもよい。また、第１、第２マスクプレート２０，４０の開口部２２，４２の形状は、互いに同一であっても異なっていてもよい。

第２実施形態に係るセラミック電子部品の製造方法は、用意工程と、第１配置工程と、収容工程と、第２配置工程と、電極形成工程とを含む。

（用意工程）
用意工程では、貫通空隙部１２Ａを有する支持プレート１０Ａと、開口部２２を有する第１マスクプレート２０と、開口部４２を有する第２マスクプレート４０と、を用意する。

（第１配置工程）
第１配置工程では、支持プレート１０Ａの底面１０ｂに開口部４２を有する第２マスクプレート４０を配置する。このとき、Ｚ方向から平面視した場合に、第２マスクプレート４０の開口部４２のマスク中心４２ｃと支持プレート１０Ａの貫通空隙部１２Ａの第２開口１２ｇの開口中心１６とが重なっている（つまり、開口部４２のマスク中心４２ｃは、第２開口１２ｇの開口中心１６下に位置する）。第１配置工程では、図示するようにマスク保護シート５０を第２マスクプレート４０の底面に配置することが好ましい。マスク保護シート５０は、複数の開口部５２を有しており、開口部５２が貫通空隙部１２Ａの第２開口１２ｇ下に位置する。
マスク保護シート５０は、マスク保護シート３０と同様に、後述する電極形成工程において第２マスクプレート４０上に膜が形成されることを抑制するとともに、第２マスクプレート４０にスパッタリング法で生じた熱が伝導することを抑制するため、第２マスクプレート４０の変形が防止され、電極形成工程では端面２，３に外部電極が高い精度の形状で形成される。

（収容工程）
収容工程では、支持プレート１０Ａの貫通空隙部１２Ａにセラミック素体１を収容して、セラミック素体１の第２端面３下に第２マスクプレート４０の開口部４２を位置させる。これにより、セラミック素体１の第２端面３が、第２マスクプレート４０の開口部４２および支持プレート１０Ａの貫通空隙部１２Ａの第２開口１２ｇを介して露出する。
具体的には、貫通空隙部１２Ａに収容されたセラミック素体１の第２端面３は、開口部４２および第２開口１２ｇを介して露出する露出領域３ａと、開口部４２から露出しない非露出領域３ｂとを有する。露出領域３ａは、セラミック素体１の第２端面３に露出するすべての内部電極４の端部の少なくとも一部分を含めて、開口部４２および第２開口１２ｇを介して露出する。一方、非露出領域３ｂは、第２マスクプレート４０により支持される。非露出領域３ｂは、矩形状の第２端面３の４つの角部付近に存在するため、セラミック素体１は、複数の箇所で第２マスクプレート４０により支持され、貫通空隙部１２Ａ内でのセラミック素体１の傾き等を生じさせずに、セラミック素体１が貫通空隙部１２Ａ内の適切な位置に安定的に保持される。これにより、電極形成工程において、セラミック素体１は、第１，第２マスクプレート２０，４０の開口部２２，４２を介して第１，第２端面２，３に露出する内部電極４の端部を露出した状態で、スパッタリング法によって外部電極を形成するため、内部電極４を適切に覆う外部電極を形成することができる。

（第２配置工程）
第２配置工程では、支持プレート１０Ａの頂面１０ａに開口部２２を有する第１マスクプレート２０を配置して、セラミック素体１の第１端面２上に開口部２２を位置させる。このとき、Ｚ方向から平面視した場合に、第１マスクプレート２０の開口部２２のマスク中心２２ｃと支持プレート１０の空隙部１２の第１開口１２ｆの開口中心１４とが重なっている。これにより、セラミック素体１の第１端面２が、第１マスクプレート２０の開口部２２および支持プレート１０の空隙部１２の第１開口１２ｆを介して露出する。その結果、セラミック素体１の第１端面２に露出するすべての内部電極４の端部の少なくとも一部分が第１マスクプレート２０の開口部２２を介して露出する。
第２配置工程では、さらに、マスク保護シート３０を第１マスクプレート２０上に配置する。マスク保護シート３０は、複数の開口部３２を有しており、開口部３２が空隙部１２の第１開口１２ｆ上に位置する。

（電極形成工程）
電極形成工程では、スパッタリング法によって、支持プレート１０Ａの貫通空隙部１２Ａの第１開口１２ｆおよび第１マスクプレート２０の開口部２２を介してセラミック素体１の第１端面２に外部電極を形成し、同時に、支持プレート１０Ａの貫通空隙部１２Ａの第２開口１２ｇおよび第２マスクプレート４０の開口部４２を介してセラミック素体１の第２端面３に外部電極を形成する。これにより、セラミック電子部品を得る。外部電極は、第２端面３に露出する内部電極４の５つの端部すべてに電気的に接続する。

＜第３実施形態＞
図７を参照して、第３実施形態に係るマスクプレートについて説明する。図７は、第３実施形態に係るセラミック電子部品の製造方法で使用するマスクプレートの開口部を示す平面模式図である。第３実施形態に係る第１マスクプレート２０の開口部２２Ａ～２２Ｄを示す。第３実施形態は、第１、２実施形態に対して、第１マスクプレート２０の開口部の形状の点で相違する。この相違する構成を以下で説明する。
なお、第３実施形態において、第１、２実施形態と同一の符号は、第１、２実施形態と同じ構成であるため、その説明を省略する。

図７（ａ）～図７（ｄ）に示すように、開口部２２Ａ～２２Ｄは、それぞれ３つ～６つの延在部２２ｂがマスク中心２２ｃから等角度で放射状に延びている形状を有する。正多角形状の中央部２２ａは、マスク中心２２ｃを含む。開口部２２Ｂは、第１実施形態の開口部２２に比べ、延伸軸２２ｄがマスク中心２２ｃを基準として４５°回転している点で相違する。
なお、第３実施形態では、第１マスクプレート２０の変形例の一例を挙げたが、これらに限定されない。例えば、開口部２２の形状は、図７（ａ）～図７（ｄ）に示す開口部２２Ａ～２２Ｄを、マスク中心２２ｃを基準として所定の角度回転させた形状であってもよい。また、第２マスクプレート４０の開口部４２が、開口部２２Ａ～２２Ｄと同じ形状であってもよい。
また、本明細書において、正多角形状は、厳密な正多角形の形状に限定されない。

セラミック電子部品は、外部電極６０上に金属膜をさらに配置してもよい。金属膜は、例えば、めっき法を用いて形成することができる。この場合、外部電極６０は、下地電極となる。

前記実施形態では、第１，第２マスクプレート２０，４０は、いずれも１枚で構成されていたが、これに限定されない。例えば、互いに異なる形状の開口部を有するマスクプレートを２以上重ね合わせて、図３に示す開口部を有するマスクプレートを構成してもよい。

前記実施形態では、開口部２２の延在部２２ｂの先端部が面取りされているが、角部を有してもよい。また、開口部４２においても同様である。

本開示は上述の第１～第３実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。また、第１～第３実施形態の特徴的を様々に組み合わせてよい。例えば、第２実施形態のセラミック電子部品の製造方法において、第１、第２マスクプレートに第３実施形態のマスクプレートを使用することができる。

Claims

内部電極を有する直方体状のセラミック素体と、前記内部電極の端部が露出する前記セラミック素体の第１端面に配置された外部電極とを有するセラミック電子部品の製造方法であって、
空隙部を有する支持プレートと、開口部を有する第１マスクプレートとを用意する工程と、
前記空隙部に前記セラミック素体を収容する工程と、
前記支持プレートの頂面に前記第１マスクプレートを直接配置して、前記セラミック素体の第１端面上に前記開口部を位置させる工程と、
スパッタリング法によって、前記セラミック素体の第１端面に外部電極を形成する工程と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有し、
前記第１マスクプレートは、１枚から構成されている、セラミック電子部品の製造方法。
内部電極を有する直方体状のセラミック素体と、前記内部電極の端部が露出する前記セラミック素体の第１端面および第２端面にそれぞれ配置された外部電極とを有するセラミック電子部品の製造方法であって、
貫通空隙部を有する支持プレートと、開口部を有する第１マスクプレートと、開口部を有する第２マスクプレートとを用意する工程と、
前記第２マスクプレートを前記支持プレートの底面に直接配置する工程と、
前記貫通空隙部に前記セラミック素体を収容する工程と、
第１マスクプレートを前記支持プレートの頂面に直接配置して、前記セラミック素体の第１端面上に前記開口部を位置させる工程と、
スパッタリング法によって、前記セラミック素体の第１端面および第２端面に外部電極を形成する工程と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有し、
前記第１マスクプレートおよび前記第２マスクプレートは、それぞれ１枚から構成されている、セラミック電子部品の製造方法。
前記開口部は、マスク中心を含む正多角形状の中央部と、前記マスク中心から延伸軸に沿って放射状に延びる延在部とを有し、
前記延在部の前記延伸軸に直交する幅は、前記中央部の仮想辺の長さと同じである、請求項１または２に記載のセラミック電子部品の製造方法。
前記開口部は、少なくとも３つの延在部を有する、請求項１～３の何れかに記載のセラミック電子部品の製造方法。
前記延在部は、前記マスク中心から等角度で放射状に延びる、請求項１～４の何れかに記載のセラミック電子部品の製造方法。
前記空隙部は第１開口を有し、
前記開口部のマスク中心は前記第１開口の開口中心上に位置する、請求項１に記載のセラミック電子部品の製造方法。
マスク保護シートを前記第１マスクプレート上に配置する、請求項１に記載のセラミック電子部品の製造方法。
開口部を有するマスクプレートであって、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有し、
１枚から構成されている、マスクプレート。
前記開口部は、マスク中心を含む正多角形状の中央部と、前記マスク中心から延伸軸に沿って放射状に延びる延在部とを有し、
前記延在部の前記延伸軸に直交する幅は、前記中央部の仮想辺の長さと同じである、請求項８に記載のマスクプレート。
前記開口部は、少なくとも３つの延在部を有する、請求項８または９に記載のマスクプレート。
前記開口部は、前記マスク中心から等角度で放射状に延びる延在部を有する、請求項８～１０の何れかに記載のマスクプレート。