JP7356446B2 - 封止表面を有する静電チャック - Google Patents

Description

参照による組み込み
本出願の一部として、ＰＣＴ願書が本明細書と同時に提出される。同時に提出されたＰＣＴ願書において特定されているように、本出願が利益または優先権を主張する出願の各々は、その全体があらゆる目的のために参照により本明細書に組み込まれる。

半導体処理作業中、基板は典型的には、処理チャンバ内のペデスタル上に支持される。

本開示のシステム、方法、およびデバイスの各々が、いくつかの新規な態様を有し、それらのうちのいずれか１つが単独で、本明細書に開示される望ましい属性に関する役割を担うものではない。これらの態様の中で、少なくとも以下の実現形態が含まれるが、更なる実現形態は、発明を実施するための形態に記述されている場合があり、または本明細書で提供される議論から明らかである場合がある。

いくつかの実施形態では、ペデスタルが提供され得る。ペデスタルは本体を含んでよく、本体は、平面であり、本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、第１の距離だけ上側環状封止表面からオフセットされた下側凹部表面と、下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）であって、各ＭＣＡは、第１の距離以下である第２の距離だけ下側凹部表面からオフセットされた上部表面を有する、複数の微小接触領域（ＭＣＡ）と、本体内の１つ以上の電極と、を含む。上側環状封止表面は、半導体基板がペデスタルによって支持されている時に、半導体基板の外側エッジを支持するように構成されてよく、上側環状封止表面およびＭＣＡの上部表面は、半導体基板がペデスタルによって支持されている時に、半導体基板を支持するように構成されてよく、１つ以上の電極は、無線周波数（ＲＦ）電力供給源、電気的接地、または直流（ＤＣ）電力供給源と電気的に接続するように構成されてよい。

いくつかの実施形態では、１つ以上の電極は静電クランプ電極であってよく、１つ以上の静電クランプ電極は、半導体基板がペデスタルによって支持されている時、かつ１つ以上の静電クランプ電極がＤＣ電力供給源によって給電されている時に、半導体基板に静電クランプ力を提供するように構成されてよい。

いくつかのそのような実施形態では、半導体基板がペデスタルによって支持されている時、かつ１つ以上の静電クランプ電極が半導体基板上に静電クランプ力を提供する時に、上側環状封止表面と半導体基板との間に封止が形成されてよい。

いくつかの実施形態では、１つ以上の電極は、ＲＦ電力供給源に電気的に接続するように、またはＲＦ電力供給源からＲＦ電力を受け取るように構成されてよい。

いくつかの実施形態では、上側環状封止表面は、半導体基板の半径よりも小さい内側半径と、半導体基板の半径よりも大きい外側半径とを有してよい。

いくつかのそのような実施形態では、内側半径は約１４２ミリメートルであってよい。

いくつかの更なるそのような実施形態では、外側半径は約１５０ミリメートルであってよい。

いくつかの実施形態では、半径方向厚さは約２５ミリメートル以下であってよい。

いくつかのそのような実施形態では、半径方向厚さは約１５ミリメートル以下であってよい。

いくつかの実施形態では、上側環状封止表面と、ＭＣＡの上部表面とが同一平面上にあってよく、第１の距離は第２の距離に等しくてよい。

いくつかのそのような実施形態では、第１の距離および第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しくてよく、または０．０１２７ミリメートルと０．０３８１ミリメートルの間であってよい。

いくつかの更なるそのような実施形態では、第１の距離および第２の距離は、０．０２５４ミリメートルであってよい。

いくつかの実施形態では、第１の距離は、第２の距離より大きくてよい。

いくつかのそのような実施形態では、第１の距離および第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しくてよく、または０．０１２７ミリメートルと０．０３８１ミリメートルの間であってよい。

いくつかの実施形態では、複数のＭＣＡは、２，０００を超えるＭＣＡを含んでよい。

いくつかのそのような実施形態では、複数のＭＣＡは、４，０００を超えるＭＣＡを含んでよい。

いくつかのそのような実施形態では、実質的に全てのＭＣＡが、互いに等間隔に配置されてよい。

いくつかの更なるそのような実施形態では、実質的に全てのＭＣＡが、互いに３．９ミリメートルだけ間隔を置いてよい。

いくつかのそのような実施形態では、複数のＭＣＡは複数のサブ配置に分割されてよく、各サブ配置におけるＭＣＡは、三角形パターン、正方形パターン、対称パターン、放射状配置、または六角形パターンで、下側凹部表面上に位置合わせされてよい。

いくつかの実施形態では、下側凹部表面は凹部表面領域を有してよく、ＭＣＡ上部表面の各々は上部表面領域を有してよく、複数のＭＣＡにおけるＭＣＡの全ての上部表面領域の合計が凹部表面領域の３％以下であってよい。

いくつかの実施形態では、各ＭＣＡは、平面の上部表面領域を有する円柱であってよい。

いくつかのそのような実施形態では、各ＭＣＡの半径は約０．３５ミリメートルであってよい。

いくつかの実施形態では、上側環状封止表面は、約０．８１２８マイクロメートル～約０．２０３２マイクロメートルのラフネスを有してよい。

いくつかの実施形態では、ＭＣＡ上部表面の各々は、約０．８１２８マイクロメートル～約０．２０３２マイクロメートルのラフネスを有してよい。

いくつかの実施形態では、上側環状封止表面は、０．０２５４ミリメートルの最大範囲を有する平坦度を有してよい。

いくつかの実施形態では、ＭＣＡ上部表面の各々は、０．０２５４ミリメートルの最大範囲を有する平坦度を有してよい。

いくつかの実施形態では、本体はセラミックを含んでよい。

いくつかの実施形態では、本体は、金属または金属合金を含んでよく、本体は、セラミックでコーティングされてよい。

いくつかの実施形態では、半導体処理システムが含まれてよい。システムは、処理チャンバ、処理チャンバ内の１つ以上の処理ステーション、１つ以上の処理ステーションの各々の中にある静電チャックを含んでよい。各静電チャックは本体を含んでよく、本体は、平面であり、本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、第１の距離だけ上側環状封止表面からオフセットされた下側凹部表面と、下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）であって、各ＭＣＡは、第１の距離以下である第２の距離だけ下側凹部表面からオフセットされた上部表面を有する、複数の微小接触領域（ＭＣＡ）と、本体内の１つ以上の静電クランプ電極と、を含む。上側環状封止表面は、半導体基板が静電チャックによって支持されている時に、半導体基板の外側エッジを支持するように構成されてよく、上側環状封止表面およびＭＣＡの上部表面は、半導体基板が静電チャックによって支持されている時に、半導体基板を支持するように構成されてよく、１つ以上の静電クランプ電極は、半導体基板が静電チャックによって支持されている時、かつ１つ以上の静電クランプ電極がＤＣ電力供給源によって給電されている時に、半導体基板に静電クランプ力を提供するように構成されてよい。システムはまた、静電クランプ電極に電気的に接続されたＤＣ電源と、メモリおよびプロセッサを有するコントローラとを含んでよく、メモリは命令を記憶しており、命令は、半導体基板が静電チャックによって支持されている時に、静電クランプ力を半導体基板上に提供するために、ＤＣ電源に、電力を静電クランプ電極に供給させるように構成されている。

いくつかの実施形態では、システムは、半導体基板を各静電チャック上に配置するように構成されたエンドエフェクタを更に含んでよい。メモリは命令を更に記憶してよく、命令は、エンドエフェクタに、半導体基板を各静電チャック上に位置合わせさせ、半導体基板を静電チャックのうちの１つの上に位置合わせさせた後に、その半導体基板上に静電クランプ力を提供するために、ＤＣ電源に、その１つの静電チャック内の静電クランプ電極に電力を供給させるように構成されている。

いくつかの実施形態では、メモリは命令を更に記憶してよく、命令は、エンドエフェクタが半導体基板を静電チャックのうちの１つの上に位置合わせしている間に、その半導体基板上に、より低い静電クランプ力を提供するために、ＤＣ電源に、その１つの静電チャックの静電クランプ電極に電力を供給させるように構成されている。

いくつかの実施形態では、半導体処理システムが含まれてよい。システムは、処理チャンバ、処理チャンバ内の１つ以上の処理ステーション、および１つ以上の処理ステーションの各々の中にあるペデスタルを含んでよい。各ペデスタルは本体を含んでよく、本体は、平面であり、本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、第１の距離だけ上側環状封止表面からオフセットされた下側凹部表面と、下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）であって、各ＭＣＡは、第１の距離以下である第２の距離だけ下側凹部表面からオフセットされた上部表面を有する、複数の微小接触領域（ＭＣＡ）と、本体内の１つ以上の電極と、を含む。上側環状封止表面は、半導体基板がペデスタルによって支持されている時に、半導体基板の外側エッジを支持するように構成されてよく、上側環状封止表面およびＭＣＡの上部表面は、半導体基板がペデスタルによって支持されている時に、半導体基板を支持するように構成されてよく、１つ以上の電極は、無線周波数（ＲＦ）電力供給源に電気的に接続するように構成されてよい。システムはまた、電気的接地に電気的に接続されたペデスタルの上方にあるシャワーヘッドと、１つ以上の電極に電気的に接続されたＲＦ電力供給源と、メモリおよびプロセッサを有するコントローラと、を含んでよく、メモリは命令を記憶しており、命令は、ペデスタルとシャワーヘッドとの間にプラズマを発生させるために、ＲＦ電源に、ＲＦ電圧を１つ以上の電極に供給させるように構成されている。

いくつかの実施形態では、プラズマがペデスタルとシャワーヘッドとの間に生成されている間に、静電クランプ力が基板に印加されなくてよい。

いくつかの実施形態では、システムは、直流（ＤＣ）電源を更に含んでよい。ＤＣ電源は、１つ以上の電極に電気的に接続されてよく、１つ以上の電極は、半導体基板がペデスタルによって支持されている時、かつ１つ以上の電極がＤＣ電源によって給電されている時に、半導体基板に静電クランプ力を提供するように構成されてよく、メモリは命令を更に記憶してよく、命令は、半導体基板がペデスタルによって支持されている時に、静電クランプ力を半導体基板上に提供するために、ＤＣ電源に、電力を１つ以上の電極に供給させるように構成されている。

図１は、任意の数のプロセスを使用して半導体基板上に膜を堆積するための基板処理装置を示す。

図２は、マルチステーション処理ツールの実現形態を示す。

図３は、例示的な静電チャック（ＥＳＣ）の上面図を示す。

図４Ａは、図３のＥＳＣ本体の例示的な断面図を示す。 図４Ｂは、図３のＥＳＣ本体の例示的な断面図を示す。これらの図は、垂直軸に沿って誇張されたスケールを有する。

図５Ａは、環状リングによって支持された例示的な基板の断面図を示す。 図５Ｂは、環状リングによって支持された例示的な基板の断面図を示す。 図５Ｃは、３つの接触領域によって支持された図５Ａの例示的な基板の断面図を示す。これらの図は、垂直軸に沿って誇張されたスケールを有する。

図６Ａは、図４ＡのＥＳＣ本体の、ＭＣＡ特徴に沿った断面図を示す。

図６Ｂは、図６Ａの代表的なＥＳＣ上に位置合わせされた基板を示す。

図７は、図３のＥＳＣの一部を、角度をずらして見た詳細図を示す。

図８は、図３の円形境界線で示すような図３のＥＳＣ本体の詳細図を示す。

図９は、第１の堆積実験の結果を示す。

図１０は、チャンバ累積数に応じた、プロセスチャンバ内のペデスタル上の多数のクランプされていない基板上の裏側堆積厚さの測定値を示す。

図１１は、チャンバ累積数に応じた、プロセスチャンバ内のＥＣＳ上の多数のクランプされている基板上の裏側堆積厚さの測定値を示す。

図１２は、数学的にモデル化された、基板の裏側における堆積領域を示す。

以下の記載には、提示された概念の完全な理解を提供するために数多くの具体的な詳細が記述されている。提示された概念は、これらの特定の詳細の一部または全てを伴うことなく実施されてよい。その他の場合には、提示された概念を不必要に不明瞭にしないように、よく知られたプロセス作業は詳細には説明していない。
いくつかの概念を特定の実施形態と併せて説明することになるが、これら実施形態は限定することを意図するものではないことが理解されるであろう。いくつかのタイプの半導体処理では、ウェハまたは基板は処理チャンバ内で処理され、処理チャンバは、この処理中にウェハが置かれ得るペデスタルまたは支持構造体を有し得る。本出願では、「半導体ウェハ」、「ウェハ」、「基板」、「ウェハ基板」、および「部分的に作製された集積回路」という用語は交換可能に用いられる。当業者は、「部分的に作製された集積回路」という用語は、シリコンウェハ上に作製される集積回路製造の多くの段階のいずれかの間のシリコンウェハを指し得ることを理解するであろう。半導体デバイス業界で使用されるウェハまたは基板は典型的には、２００ｍｍ、または３００ｍｍ、または４５０ｍｍの直径を有する。以下の詳細な説明は、本発明が、そのようなウェハと共に使用して実現されることを想定している。しかしながら、本発明はそのように限定されない。ワークピースは、様々な形状、サイズ、および材料を有してよい。半導体ウェハに加えて、本発明を利用し得る他のワークピースには、プリント回路基板、磁気記録媒体、磁気記録センサ、ミラー、光学要素、微小機械デバイスなどの様々な物品が含まれる。

半導体処理は、基板上への膜の１層以上の層の堆積、例えば、化学蒸着（「ＣＶＤ」）、プラズマ強化ＣＶＤ（「ＰＥＣＶＤ」）、原子層堆積（「ＡＬＤ」）、低圧ＣＶＤ、超高圧ＣＶＤ、物理蒸着（「ＰＶＤ」）、およびコンフォーマル膜堆積（「ＣＦＤ」）を含んでよい。例えば、いくつかのＣＶＤプロセスは、膜前駆体および副生成物を形成する１つ以上のガス反応物を反応器の中に流すことによって、ウェハ表面上に膜を堆積させ得る。前駆体はウェハ表面へと運ばれ、そこでウェハに吸着し、ウェハの中に拡散され、化学反応によってウェハ上に堆積され、化学反応はまた副生成物を生成し、副生成物は表面からおよび反応器から除去される。別の例として、いくつかの堆積プロセスは、複数の膜堆積サイクルを伴い、各サイクルが「個別の」膜厚を生成する。ＡＬＤはそのような膜堆積法の１つであるが、薄い膜の層を堆積させ、連続的に反復する形態で使用される任意の技術が、複数の堆積サイクルを伴うと見なし得る。

半導体業界においてデバイスおよびフィーチャのサイズが縮小し続けるにつれて、また集積回路（ＩＣ）の設計において３Ｄデバイス構造がより普及するにつれて、薄くコンフォーマルな膜（非平面状であっても、下層構造の形状に対して均一な厚さを有する材料の膜）を堆積する機能は引き続き重要性を増している。ＡＬＤは、コンフォーマルな膜の堆積に非常に好適な膜形成技術である。それは、ＡＬＤの単一のサイクルが材料の単一の薄層のみを堆積させ、その厚さは、膜形成化学反応自体の前に基板表面上に吸着し得る（すなわち、吸着制限層を形成する）１つ以上の膜前駆体反応物の量によって制限されるという事実による。その時、複数の「ＡＬＤサイクル」を使用して所望の厚さの膜が構築されてよい。各層は薄くコンフォーマルなので、結果として得られる膜は、下層にあるデバイス構造の形状に実質的に一致する。特定の実施形態では、各ＡＬＤサイクルは、以下の工程を含む。
１．第１の前駆体への基板表面の暴露。
２．基板が位置している反応チャンバのパージ。
３．典型的にはプラズマおよび／または第２の前駆体を用いた、基板表面の反応の活性化。
４．基板が位置している反応チャンバのパージ。

図１は、任意の数のプロセスを使用して半導体基板上に膜を堆積するための基板処理装置を示す。図１の装置１００は、真空ポンプ１３０によって真空下に維持され得る内部ボリューム内に、単一の基板ホルダー１１８（例えば、ペデスタルまたはＥＳＣ）を備える単一の処理チャンバ１１０を有する。また、（例えば）膜前駆体、キャリアガスおよび／またはパージガスおよび／またはプロセスガス、二次反応物などの送達のために、ガス送達システム１０２およびシャワーヘッド１０４がチャンバに流体的に結合されている。処理チャンバ内でプラズマを生成するための機器も図１に示される。図１に概略的に示す装置は、一般にＡＬＤを実施するためのものであるが、他の膜堆積作業、例えば従来のＣＶＤ、特にプラズマ強化ＣＶＤ、を実行するために適合させてよい。

簡略化のために、処理装置１００は、低圧環境を維持するためのプロセスチャンバ本体１１０を有する独立型プロセスステーションとして示されている。しかしながら、本明細書に記載されるように、複数のプロセスステーションが、共通プロセスツール環境内に、例えば、共通反応チャンバ内に含まれてよいことが理解されるであろう。例えば、図２は、マルチステーション処理ツールの実現形態を示し、以下で更に詳細に論じる。更に、いくつかの実現形態では、処理装置１００の１つ以上のハードウェアパラメータが、本明細書で詳細に論じるものを含めて、１つ以上のシステムコントローラによってプログラム的に調整されてよいことが理解されるであろう。

プロセスステーション１００は、液体および／またはガスを含んでよいプロセスガスを分配シャワーヘッド１０４に送達するために、ガス送達システム１０２と流体連通している。ガス送達システム１０２は、シャワーヘッド１０４に送達するために、プロセスガスを混合および／または調整するための混合容器１０６を含む。１つ以上の混合容器入口弁１０８および１０８Ａが、混合容器１０６へのプロセスガスの導入を制御してよい。

反応物の一部は、気化の前に、およびプロセスチャンバ１１０への送達の後に、液体形態で貯蔵されてよい。図１の実現形態は、混合容器１０６に供給される液体反応物を気化させるための気化ポイント１１２を含む。いくつかの実現形態では、気化ポイント１１２は、加熱された液体注入モジュールであり得る。他のいくつかの実現形態では、気化ポイント１１２は、加熱された気化器であってよい。更に他の実現形態では、気化ポイント１１２は、プロセスステーションから除去されてよい。いくつかの実現形態では、気化および処理チャンバ１１０への送達のために、液体の質量流量を制御するために、気化ポイント１１２の上流に液体流量調節器（ＬＦＣ）を設けてよい。

シャワーヘッド１０４は、プロセスガスおよび／または反応物（例えば、膜前駆体）をプロセスステーションにある基板１１４に向けて分配し、その流れは、シャワーヘッドの上流にある１つ以上の弁（例えば、弁１０８、１０８Ａ、および１１６）によって制御される。図１に示す実現形態では、基板１１４がシャワーヘッド１０４の下方に位置しており、ＥＳＣ１１８上に静置されていることが示されている。シャワーヘッド１０４は、任意の好適な形状を有してよく、プロセスガスを基板１１４に分配するための任意の好適な数および配置のポートを有してよい。２つ以上のステーションを有するいくつかの実現形態では、ガス送達システム１０２は、シャワーヘッドの上流に弁または他の流れ制御構造を含み、これにより、ガスが１つのステーションに流れ得るが、別のステーションには流れ得ないように、各ステーションへのプロセスガスおよび／または反応物の流れを独立して制御することができる。更には、ガス送達システム１０２は、異なるステーションに供給されるガス組成が異なるように、例えば、ガス成分の分圧がステーション間で同時に変化し得るように、マルチステーション装置内の各ステーションに送達されるプロセスガスおよび／または反応物を独立して制御するように構成されてよい。

ボリューム１２０は、シャワーヘッド１０４の下方に位置している。いくつかの実現形態では、ＥＳＣ１１８を上昇または下降させて、基板１１４をボリューム１２０に暴露させてよく、および／またはボリューム１２０の容積を変化させてよい。任意選択で、堆積プロセスの一部の間に、ＥＳＣ１１８を下降および／または上昇させて、ボリューム１２０内のプロセス圧力、反応物濃度等を調整してよい。

図１では、シャワーヘッド１０４およびＥＳＣ１１８は、プラズマに給電するために、ＲＦ電力供給源１２２およびマッチングネットワーク１２４に電気的に接続されている。いくつかの実現形態では、プラズマエネルギーは、プロセスステーションの圧力、ガス濃度、ＲＦ源の電力、ＲＦ源の周波数、およびプラズマ電力パルスタイミングのうちの１つ以上を、（例えば、適切な機械可読命令および／または制御ロジックを有するシステムコントローラを介して）制御することにより制御されてよい。例えば、ＲＦ電力供給源１２２およびマッチングネットワーク１２４を任意の好適な電力で動作させて、所望の組成のラジカル種を有するプラズマを形成してよい。同様に、ＲＦ電力供給源１２２は、任意の好適な周波数および電力のＲＦ電力を供給してよい。装置１００はまた、静電クランプ力を生成させ、ＥＳＣ１１８および基板１１４に提供するために、ＥＳＣ１１８に直流を供給するように構成されたＤＣ電力供給源１２６を含む。ＥＳＣ１１８はまた、基板１１４を加熱および／または冷却するように構成された１つ以上の温度制御要素１２８を有してよい。

いくつかの実現形態では、装置は、適切なハードウェア、および／または一連の入力／出力制御（ＩＯＣ）命令を介して制御命令を提供し得るシステムコントローラ内の適切な機械可読命令を用いて制御される。一例では、プラズマ点火または維持のためのプラズマ条件を設定するための命令は、プロセスレシピのプラズマ活性化レシピの形で提供される。場合によっては、あるプロセス用の命令の全てが、そのプロセスにおいて同時に実行されるように、プロセスレシピが順番に配置されてよい。いくつかの実現形態では、１つ以上のプラズマパラメータを設定するための命令が、プラズマプロセスに先行するレシピに含まれてよい。例えば、第１のレシピは、不活性ガス（例えば、ヘリウム）および／または反応ガスの流量を設定するための命令、プラズマ発生器を電力設定点に設定するための命令、および第１のレシピ用の時間遅延命令を含んでよい。後続の第２のレシピは、プラズマ発生器を有効化する命令、および第２のレシピ用の時間遅延命令を含んでよい。第３のレシピは、プラズマ発生器を無効化する命令、および第３のレシピ用の時間遅延命令を含んでよい。これらのレシピは、本開示の範囲内で、任意の好適な方法で更に細分化および／または反復されてよいことが理解されるであろう。

上述したように、１つ以上のプロセスステーションが、マルチステーション基板処理ツールに含まれてよい。図２は、例示的なマルチステーション基板処理装置を示す。図２に示すようなマルチステーション処理装置を使用することで、機器のコスト、運用費用、およびスループットの向上に関して、様々な効率化が実現されてよい。例えば、単一の真空ポンプを使用して、４つのプロセスステーションの全てに対して、使用済みプロセスガスなどを排気することにより、４つのプロセスステーションの全てに対して単一の高真空環境が構築されてよい。実現形態に応じて、各プロセスステーションが、ガス送達用にそれ自体の専用のシャワーヘッドを有してよいが、同じガス送達システムを共有してよい。同様に、プラズマ発生装置の特定の要素が、プロセスステーション（例えば、電力供給源）間で共有されてよいが、実現形態に応じて、特定の態様がプロセスステーションに固有であってよい（例えば、プラズマ発生用の電位を印加するためにシャワーヘッドが使用される場合）。繰り返すが、そのような効率はまた、処理チャンバ当たり、より多くのまたはより少ない数のプロセスステーション、例えば、反応チャンバ当たり、２、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、または１６、またはそれを超える数のプロセスステーションを使用することにより実現されてよいことが理解されるべきである。

図２の基板処理装置２００は、複数の基板プロセスステーションを含む単一の基板処理チャンバ２１０を使用し、これら基板プロセスステーションの各々を使用して、プロセスステーションにおいて、ウェハホルダー、例えばペデスタルまたはＥＳＣ、に保持された基板上で処理作業を実行してよい。この特定の実現形態では、マルチステーション基板処理装置２００は、４つのプロセスステーション２３１、２３２、２３３、および２３４を有することが示されている。他の類似したマルチステーション処理装置は、実現形態、例えば、並列ウェハ処理の所望のレベル、サイズ／スペースの制約、コストの制約などに応じて、より多くのまたはより少ない処理ステーションを有してよい。図２には、基板ハンドラロボット２３６、およびコントローラ２３８も示されている。

図２に示すように、マルチステーション処理ツール２００は、基板ローディングポート２４０とロボット２３６とを有し、ロボットは、ポッド２４２を通しロードされたカセットから基板を、大気圧ポート２４０を通して処理チャンバ２１０の中に、そして４つのステーション２３１、２３２、２３３、または２３４のうちの１つへと移動するように構成されている。

図２に示す図示した処理チャンバ２１０は、４つのプロセスステーション、２３１、２３２、２３３、または２３４を提供する。ＲＦ電力は、ＲＦ電力システム２２２で生成され、ステーション２３１、２３２、２３３、または２３４の各々に分配される。同様に、ＤＣ電源２２６がステーションの各々に分配される。ＲＦ電力システムは、１つ以上のＲＦ電源、例えば高周波源（ＨＦＲＦ）および低周波（ＬＦＲＦ）源と、インピーダンス整合モジュールと、フィルタとを含んでよい。特定の実現形態では、電源は高周波源または低周波源のみに限定されてよい。ＲＦ電力システムの分配システムは、反応器に対して対称であってよく、高インピーダンスを有してよい。この対称性とインピーダンスの結果、各ステーションに、ほぼ等しい量の電力が送達される。

図２はまた、プロセスツール２００のプロセス条件およびハードウェア状態を制御するために用いるシステムコントローラ２３８と、そのプロセスステーションとの実現形態を示す。システムコントローラ２３８は、１つ以上のメモリデバイス２４４、１つ以上の大容量記憶デバイス２４６、および１つ以上のプロセッサ２４８を含んでよい。プロセッサ２４８は、１つ以上のＣＰＵ、ＡＳＩＣ、汎用コンピュータおよび／または特定目的のコンピュータ、１つ以上のアナログおよび／またはデジタル入力／出力接続、１つ以上のステッパモーターコントローラ等を含んでよい。

システムコントローラ２３８は、プロセッサ２４８上で機械可読システム制御命令２５０を実行してよく、いくつかの実現形態では、システム制御命令２５０は、大容量記憶デバイス２４６からメモリデバイス２４４にロードされる。システム制御命令２５０は、タイミング、気体反応物と液体反応物の混合、チャンバおよび／またはステーションの圧力、チャンバおよび／またはステーションの温度、ウェハ温度、目標電力レベル、ＲＦ電力レベル、ＲＦ暴露時間、基板をクランプするためのＤＣ電力と持続時間、基板ペデスタル、チャック、および／またはサセプタの位置、各ステーションでのプラズマ形成（これは、上述したように１つ以上のステーションにおいて独立したプラズマ形成を含んでよい）、気体反応物および液体反応物の流れ（これは、上記のように１つ以上のステーションへの独立した流れを含んでよい）、およびプロセスツール２００によって実行される特定のプロセスの他のパラメータ、を制御するための命令を含んでよい。これらのプロセスは、基板上への膜の堆積に関係するプロセスを含むがこれらに限定されない様々な種類のプロセスを含んでよい。システム制御命令２５８は、任意の好適な方法で構成されてよい。

処理における様々な側面の間、ウェハを固定位置に保つことが望ましい場合がある。なぜなら、処理中の基板の動きが、堆積される層などの基板の処理に悪影響を及ぼす場合があり、基板にインデックス付けして移動させる半導体処理ツールの能力に悪影響を与える場合があるからである。

ウェハは、静電チャック（ＥＳＣ）によって半導体処理チャンバ内の所定位置に固定されてよい。一部のＥＳＣは、クランプ電極とウェハが容量性回路として機能するように、ＥＳＣ内の１つ以上のクランプ電極に単一の直流（「ＤＣ」）電圧を印加することにより、処理作業の結果として静電的に帯電している場合があるウェハを所定位置に保持する。容量性回路は、チャンバ内でのプラズマの存在により完成されてよい。クランプ電極は典型的には、ウェハの平面全体に平行な薄い平面構造であり、多くの場合、ウェハサイズと同程度の領域全体に広がっている。容量性効果によって発生する静電気力がクランプ力をもたらす。このような構成は「単極」と呼ばれる場合がある。

ＥＳＣはまた、処理中にプラズマ環境を生成しないチャンバ内で使用されてよい。そのような実現形態では、プラズマは、容量性回路を完成させるために依存することができず、ＥＳＣ電極は代わりに、１つ以上のカソードおよび１つ以上のアノードを含んでよい。アノードおよびカソードは、ウェハに面するＥＳＣの異なる領域を占めることができ、例えば、ウェハ下において対向する半円形領域を占めるアノードおよびカソード、または中心円形電極として配置されたアノードもしくはカソードと、アノードとして機能する、ウェハの下にある同心の外側電極である。このようなＥＳＣにおけるアノードとカソードは、ＥＳＣ内で互いに電気的に絶縁されているが、ウェハがＥＳＣに配置された場合、ウェハは２つの容量性回路、すなわち、１つはウェハがＥＳＣカソードに対するアノードである回路、もう１つはウェハがＥＳＣアノードに対するカソードである回路、を完成させる。

ＥＳＣは、クランプ電極とウェハとの間に挟まれた誘電体層または他の絶縁体を有してよい。この誘電体層または絶縁層は、クランプ電極と容量性回路の残りの半分、つまりウェハとの間の短絡を防止する役割を担い、ＥＳＣとウェハとによって形成される容量性回路の静電容量特性を支配するギャップを画定する。電極を処理環境への暴露から保護するために、誘電体または絶縁材料内に電極を埋め込むことが一般的である。

一部のＥＳＣは、リフトピンがＥＳＣを通って延びウェハをＥＳＣから持ち上げることを可能にする、リフトピン穴を含んでよい。ＥＳＣリフトピンはＥＳＣリフトピン穴の中に完全に後退するように構成されてよく、それにより、ある位置では、ＥＳＣリフトピンがＥＳＣを越えて延びることがない。これらのリフトピンおよびそれらの対応する穴は、とりわけ、ロボットエンドエフェクタまたは他の機械デバイスが、ＥＳＣに接触および／または干渉することなく、ＥＳＣにウェハを配置することおよび／またはＥＳＣからウェハを除去することを可能にする。

現在のＥＳＣおよびウェハ支持ペデスタル（例えば、クランプ力のないペデスタル）の多くは、ウェハの裏側への意図しない堆積を許容し、これは多くの理由で望ましくない。例えば、処理チャンバ内での堆積中に、膜はウェハの表側だけでなくウェハの裏側にも堆積され得る。例えば、原子層堆積（ＡＬＤ）などのコンフォーマル堆積技術では、膜は、連続的なドーズおよび活性化工程によって１層ずつ堆積され得る。多くのＡＬＤ処理チャンバでは、前駆体ガスをウェハに導くことができ、前駆体ガスをウェハの表面に化学吸着させて単層膜を形成することができる。単層膜と反応する追加の前駆体ガスを導入することができ、引き続いてパージガスを導入して、過剰な前駆体および気体状の反応副生成物を除去することができる。前駆体ガスを、重なり合わないように交互にパルス状に送ることができ、サイクルを必要な回数だけ繰り返して、好適な厚さの膜を形成することができる。

しかしながら、堆積プロセス中に、ＡＬＤ中の前駆体ガスなどのプロセスガスが、堆積が望まれないウェハの表面、例えば、ウェハの裏側に堆積され得る。ＡＬＤは表面ベースの堆積プロセスであるので、膜は処理チャンバ内のアクセス可能ないかなる表面にも堆積され得る。したがって、ウェハの裏側にアクセスするいかなるギャップも、プロセスガスが裏側へと流れることを許容し得る。裏側の膜は、ドーズ工程中における前駆体ガスの輸送によって生成される場合があり、前駆体ガスの反応は、活性化工程中に発生する場合がある。いくつかの実現形態では、ウェハの外側エッジにおける表側の膜と同じくらいの厚さの望ましくない膜のリングがウェハの裏側に形成され、ウェハの外側エッジから内向きに５ｍｍを超えて延びる場合がある。

このような望ましくない裏側堆積の欠点の１つは、リソグラフィ中にアライメント／フォーカス合わせの問題につながる場合があることである。ウェハの目標部分に所望のパターンを適用するために、リソグラフィの様々なツールを使用して、所望のパターンに対する適切なアライメントおよびフォーカス合わせを行うことができる。堆積工程後に膜がウェハの裏側に堆積されていた場合、様々なリソグラフィツールは、フォーカスとアライメントの再調整を必要とする場合がある。これにより、パターニング中に望ましくないリソグラフィトレースにつながる場合があり、よって、ウェハ欠陥、および様々なリソグラフィツールの再較正に費やす時間の増加につながる場合がある。

本明細書に記載されるＥＳＣは、基板の下側へのガスの流れを防止するまたは低減させるために、静電クランプ力を基板に印加して、基板の裏側をＥＳＣの上側環状封止表面に対して下向きに強制するように構成され、それにより、基板の裏側への堆積を低減させるか、または事実上は排除する。上記のように、コンフォーマル堆積の性質により、プロセスガスが流れ得る場所で、これらガスに暴露される、基板の任意の表面を含む場所に堆積が生じる。プロセスガスおよび他の材料が基板の下側に流れることを防止するために、基板の下側と、平面で平滑な上側環状封止表面との間の封止が、基板の下側のエッジで始まりＥＳＣの本体の垂直中心軸に向かって半径方向内向きに延びる領域において形成されてよい。基板のエッジにおいて封止が生じることにより、ガスおよび他の材料が基板の下を流れることができない。下向きの静電クランプ力の印加が、基板の下側のエッジおよび基板の下側の一部を、上側環状封止表面と接触させ封止を形成させることを手助けしてよい。

基板の直径以上の直径を有する連続的な平面円形封止表面とは対照的に、上側環状封止表面の使用は多くの利点をもたらす。例えば、基板がＥＳＣの平面の円形表面上に位置合わせされている場合、基板がＥＳＣ上に置かれた時に、空気（または他のガス）がこの円形表面と基板との間に捕捉され、それにより、トラップされたガスが逃げることができる前に基板がＥＳＣに対して移動および／または回転し、すなわちトラップされたガスのクッション上で「浮き」、それにより、ウェハのアライメントずれによって引き起こされるインデックスエラーおよびウェハ欠陥につながる場合がある。加えて、材料の意図しない堆積が円形表面の内部の場所で生じる場合があり、これにより、基板が水平面に位置合わせされることが防止される場合があり、堆積中における基板への欠陥につながる場合がある。円形表面へのこの堆積はまた、基板と円形表面との間にギャップを形成する、またはギャップを悪化させる場合があり、これにより、プロセスガスが基板の下側に流れ、裏側堆積を引き起こす可能性があり、これは上記のように、後の処理工程に不都合をもたらし、そして最終的には基板上の欠陥に、または円形表面への更なる堆積につながる場合があり、それにより、更にそのような問題につながる場合がある。したがって、基板を支持し、下向きのクランプ力の圧力を適切に分配させ、基板が望ましくない変形や損傷を受けることを防止するために、ＥＳＣは、円形表面に関する問題を回避するために上側環状リングを使用し、次に、ＥＳＣ本体の凹部内に配置された複数の微小接触領域特徴（これらのＭＣＡ特徴を以下では「ＭＣＡ」と称する）を利用してよい。

本明細書に記載されるＥＳＣは、上側環状封止表面と基板の下側との間に封止を形成および維持するために、基板に下向きの静電クランプ力を印加するように構成されている。この下向きの力の印加がないと、ウェハエッジと環状封止表面との間に小さなギャップが依然として存在する場合があり、プロセスガスが依然として基板の下側へと流れ、望ましくない裏側堆積を引き起こす場合がある。例えば、状況によっては、重力だけでは、ガスが基板の下側へと流れることを防止することができる適切な封止を形成しない場合がある。いくつかのそのような状況では、基板のエッジが湾曲する場合があり、または基板自体が変形する場合があり、それにより、ガスが基板の裏側へと流れることが許容される可能性がある。更には、一部の処理条件は、高温で長時間にわたって生じるなど、他の条件よりも過酷である場合があり、それにより、ガスが基板の裏側へと流れ裏側堆積が生じることを許容する条件、例えば基板のエッジが湾曲する条件、が生じる場合がある。特に、場合によっては、ウェハは、ウェハ自体とは異なる熱膨張係数を有する材料がウェハの上部表面上に堆積される場合があり、温度変化中に、引張応力勾配がウェハの厚さ全体にわたって生じ、これにより、ウェハが「皿状」（上部表面にわずかな凹みを示す）になり、ウェハエッジがペデスタルからわずかに持ち上がる場合がある。

多くの既存のＥＳＣ設計では、クランプ電極は誘電体プレート内に埋め込まれ、誘電体プレートは次いで、ＥＳＣの金属ベースプレートに結合される（時には、抵抗性ヒーター層などの他の層を間に挟んで）。ベースプレートは、多くの場合、ＥＳＣ用の全体的な構造フレームワークとして、ならびに処理チャンバ内でプラズマ環境を生成するために使用される無線周波数（ＲＦ）電極として機能する。多くの半導体処理作業では、ＥＳＣは、ウェハを加熱および／または冷却するための熱管理構成要素を含んでよい。いくつかの半導体プロセスでは、特定の処理要件を満たすために、ウェハは、ＥＳＣ上にある間に、ＥＳＣ内に埋め込まれた発熱体を使用して、低温範囲と見なされ得る約３０°Ｃから１５０°Ｃの範囲の温度、ならびに１５０度を超えるより高い温度、例えば４００°Ｃに加熱される場合がある。

図３は、上側環状封止表面３６２と、半透明のクロスハッチングで示す凹部３６４と、凹部３６４内に配置された複数の微小接触領域（「ＭＣＡ」）３６６とを含む本体３６０を有する例示的なＥＳＣ３１８の上面図を示す。図３の図は、ＥＳＣの垂直中心軸に沿っている、すなわち平行であり、これはまた、上側環状封止表面３６２に直角をなす。図３で分かるように、上側環状封止表面３６２は、強調のために図では陰影で示される円周リングであり、凹部３６４の周りに完全に延びている。上側環状封止表面３６２は、内側半径３６８および外側半径３７０によって境界が定められ、その結果、上側環状封止表面３６２は半径方向厚さ３７２を有する。上側環状封止表面３６２は、エッジと、基板の下側または裏側の一部とを支持するように構成されている。したがって、内側半径３６８は、基板の半径よりも小さく寸法決めされてよく、外側半径３７０は、基板の半径よりも大きく寸法決めされてよい。例えば、いくつかの実施形態では、内側半径３７０は、約１４２．９ミリメートル（約５．６２５インチ）または約１３１．６ミリメートル（約５．１８インチ）であってよく、一方、外側半径は、約１５０．６ミリメートル（すなわち約５．９２７５インチ）であってよい。いくつかのそのような実施形態では、上側環状封止表面の半径方向厚さは、約２５ミリメートル以下であってよく、約１５．４ミリメートル（約０．６０５インチ）を含む。いくつかの実施形態では、半径方向厚さは、３００ミリメートル、４５０ミリメートル、および２００ミリメートルの直径を有する基板を環状封止表面が封止することを支持し可能にするように寸法決めされてよい。上側環状封止表面３６２は、平坦で平面の平滑な表面であり、これにより、基板の裏側と上側環状封止表面との間に封止を形成することが少なくとも部分的に可能になる。いくつかの実施形態では、この平滑度は、０．８１２８マイクロメートル（３２Ｒａ）以下であってよく、約０．２０３２マイクロメートル（８Ｒａ）以下を含む。平坦度は、上側環状封止表面の最も高い位置から最も低い位置までの最大変動である最大範囲が０．０２５４ミリメートル（０．００１インチ）であり、環状封止表面の２５．４ミリメートル×２５．４ミリメートルの正方形当たりの局所的範囲が０．００２５４ミリメートル（１インチ×１インチの正方形当たり、０．０００１インチ）である。

図３に示すように、本体３６０の凹部３６４は、中心垂直軸に沿って見た時に、上側環状封止表面３６２よりも本体３６０の中心垂直軸に、より近く位置合わせされている。上側環状封止表面３６２は、凹部３６４の周りに延び、少なくとも部分的に凹部３６４の境界を定めていると見なすことができる。凹部３６４は、下側凹部表面３７４と、凹部３６４の境界からの凹部側面３７６とを含んでよい。図４Ａおよび図４Ｂは、図３のＥＳＣ本体の例示的な断面図を示す。これらの図は縮尺通りではなく、本明細書に記載される態様を説明するために垂直軸方向に誇張されている。図４Ａの図は、垂直中心軸３７８に直角をなし、上側環状封止表面３６２に平行である。ここでは、下側凹部表面３７４、凹部側面３７６、および上側環状封止表面３６２を含む、本体３６０の側断面が示されており、ＭＣＡは、例示目的のために示されておらず、図６Ａ～図７にて後述される。

下側凹部表面３７４は、図４Ａで分かるように、平面の円形表面であってよく、垂直中心軸３７８に沿って第１の距離３８０だけ上側環状封止表面３６２からオフセットされている、または上側環状封止表面３６２の下方にある。いくつかの実施形態では、下側凹部表面３７４と上側環状封止表面３６２もまた、互いに平行であると考えられてよい。凹部側面３７６は、下側凹部表面３７４の周りに延びる円形リングであってよく、いくつかの実施形態では、下側凹部表面３７４および／または上側環状封止表面３６２に対して実質的に直角をなしてよい（例えば、直交に対して＋／－５％以内）。いくつかの実施形態では、下側凹部表面３７４は、図４Ａに示すように、上側環状封止表面３６２の内側半径３６８に実質的に等しくてよい（例えば、約１０％未満または約１％未満）半径３８６を有してよい。図４Ｂでは、図４Ａと同じ本体３６０が見られるが、凹部３６４の立体的な断面表現が薄い陰影で示されている。

いくつかの実施形態では、本体３６０は、単一のモノリシック構造であってよい一方で、他の実施形態では、複数の部分から構築されてよい。例えば、図４Ｂの本体は、下側凹部表面３７４を含む第１の部分３８２と、上側環状封止表面３６２および側面３７６を含み、第１の距離３８０である高さ、および半径方向厚さ３７２である厚さを有する環状リングであってよい、第２の部分３８４と、を含んでよい。第１の部分３８２および第２の部分３８４が気密接続状態で接続され、例えば、ろう付けされ、拡散接合され一緒に接続されると、凹部３６４が形成される。本体は、セラミックなどの誘電体材料から作製されてよく、または誘電体材料でコーティングされた金属または金属合金であってよい。

下側凹部表面３７４と上側環状封止表面との間の垂直オフセット３８０は、ＥＳＣ上に位置合わせされた基板にクランプ力を印加することを可能にするように構成されてよい。図４Ａに戻ると、本体３６０は１つ以上の静電クランプ電極３９４を含み、静電クランプ電極３９４は、基板がＥＳＣによって支持されている時、かつ１つ以上の静電クランプ電極３９４に電力が供給されている時に、下向きのクランプ力が基板に印加されるように構成されている。基板と１つ以上の静電クランプ電極３９４との間のこのクランプ力は、他の要因の中でもとりわけ、基板と１つ以上の静電クランプ電極３９４との間の距離に依存し、この力は、この距離が増加するにつれて減少する。したがって、下側凹部表面３７４と上側環状封止表面３６２との間の垂直オフセット３８０は、処理作業中に基板をＥＳＣ上の所定位置に保持するように、基板とＥＳＣとの間のクランプ力が印加され得るように寸法決めされてよい。いくつかの実施形態では、この垂直オフセット３８０は、非ゼロであり、０．０３８１ミリメートル（０．００１５インチ）以下、０．０２５４ミリメートル（０．００１インチ）以下、または０．０１２７ミリメートル（０．０００５インチ）以下であってよい。いくつかの実施形態では、１つ以上の静電クランプ電極は、例えば、１～４０Ｔｏｒｒ（０．０２ｐｓｉ～０．８ｐｓｉ）の静電クランプ力または圧力を印加するように構成されてよい。いくつかの実施形態では、本体は、下側凹部表面の下方に位置合わせされ、３００ボルト以上、例えば６００ボルト、７００ボルト、８００ボルト、９００ボルト、および１，０００ボルトのＤＣ電圧に接続するように構成された、２つ以上の静電クランプ電極３９４を含んでよい。いくつかの実施形態では、ＥＳＣのＲＦ電極は、本明細書に記載される静電クランプ力を生成するＤＣ電圧がＲＦ電極に印加されるように、静電クランプ電極としても機能する。

複数のＭＣＡは、上側環状封止表面３３２と共に、ＥＳＣ上に位置合わせされた基板を支持し、下向きの静電クランプ力を受けた場合に、望ましくない基板の変形および基板への圧力を防止するように構成されている。一般的に言えば、基板が環状表面上のみに位置合わせされて、環状表面のみによって支持されている場合、基板にかかる重力は、垂直方向の変形を殆どまたは全く生じさせない。対照的に、同じ基板が下向きのクランプ力を受けた場合、基板は変形し、基板に欠陥および損傷が生じる可能性がある。同様に、基板が環状リングと、５個または１０個などの少数の複数のＭＣＡによって支持されている場合、重力は典型的には基板に望ましくない圧力を生じさせない。しかし、下向きのクランプ力の圧力を基板に均等に適切に分配させるのに十分な数のＭＣＡが適切な配置で存在しない場合、その基板に下向きの力を印加することにより、ＭＣＡが基板に接触する場所において望ましくない変形や点状の圧力が生じる場合があり、それにより、基板に損傷が生じるか、または基板の欠陥につながる場合がある。

図５Ａおよび図５Ｂは、環状リングによって支持された例示的な基板の断面図を示し、図５Ｃは、３つの接触領域によって支持された図５Ａの例示的な基板の断面図を示す。ここでも、図４Ａおよび４Ｂと同様に、これらの図は縮尺通りではなく、本明細書に記載される態様を説明するために垂直軸方向に誇張されている。図５Ａでは、基板５１４は、環状リング５８８によってのみ支持されている。垂直支持体のない凹部５６４（明るい陰影で示される）が、環状リング５８８の内側で、基板５１４の大部分の下方に放射状に位置している。ここでは、下向きの静電クランプ力は基板５１４に印加されておらず、それにより基板５１４のいかなる変形も生じていない。図５Ｂでは、垂直下向き矢印によって示されるように、下向きの静電クランプ力が図５Ａの基板５１４に印加され、それにより、基板５１４は変形して、第１の変形距離５９０だけ凹部５６４の中に入っている。上記のように、この変形は、基板５１４に損傷または欠陥を生じさせる場合がある。図５Ｃでは、３つのＭＣＡ５６６が凹部５６４内および基板５１４の下方に位置しているが、これらのＭＣＡ５６６は、下向き矢印で示される下向きクランプ力の圧力が、基板に沿って適切に分配されないように位置しており、したがって、基板がＭＣＡと接触する、目印５９２で丸く囲った場所において、基板への不必要な変形および点状の圧力が生じる。

図３に戻ると、環状リング３３２と、凹部３３４と、ＭＣＡ３３６とを含む本体は、下向きのクランプ力によって引き起こされる基板への悪影響を低減させるまたは排除するように配置および構成されている。例えば、上側環状封止表面の半径方向厚さ３７２および凹部３６４の表面領域（図３に示すようなもの）は、多数の要因に基づいて配置されてよい。いくつかの実施形態では、基板の下側の大部分に均一な条件をもたらすために、基板の下方に大きな凹部を有することが望ましい場合がある。例えば、凹部３６４の表面領域が、基板の下側の表面領域の８０％、８５％、９５％、９８％である、またはそれを超えることが有利であり得る。半径方向厚さ３７２を十分に大きく寸法決めし、例えば、第１の半径３６８を十分に小さくして、本体の垂直中心軸に沿って見た時に、基板のエッジの円周が、上側環状封止表面の内側円周を取り囲むか、またはその周りに延びることを可能にして、基板の裏側と上側環状封止表面との間に十分な接触が存在するようにして、２つの表面の間に封止を形成することもまた有利な場合がある。この環状の厚さ３７２はまた、インデックスまたはアライメント用のノッチを含む、基板のエッジ全体の周囲を封止する一方で、基板をＥＳＣ上に配置するウェハハンドラの不正確さおよび許容誤差も考慮するためには、十分に厚くなければならない。

いくつかの実施形態では、複数のＭＣＡ３６６は、下側凹部表面３７４から突出し下側凹部表面からオフセットされた上部表面を有する。図６Ａは、図４ＡのＥＳＣ本体３６０の、ＭＣＡに沿った断面図を示す。複数のＭＣＡ３６６が下側凹部表面３７４から突出しているのが分かり、ＭＣＡ３６６の各々が上部表面３９６および本体３９８を含む。いくつかの実施形態では、上側環状封止表面３６２および各ＭＣＡの上部表面３９６が、下側凹部表面３７４から同じ距離だけ、すなわち同じ垂直オフセット３８０だけオフセットされるように、各ＭＣＡの上部表面３９６は上側環状封止表面３６２と同一平面上にあってよい。図６Ａでは、ＭＣＡの上部表面３９６は、第１の距離３８０に実質的に等しくてよい第２の距離３１００だけ、下側凹部表面３７４からオフセットされている。いくつかの他の実施形態では、ＭＣＡ３６６の上部表面３９６は、上側環状封止表面３６２よりも低いか、または下側凹部表面３７４からのオフセットが上側環状封止表面３６２よりも小さい場合がある。これは、ＥＳＣ上に位置合わせされる前に、既に凹形または凸形に変形している場合がある一部の基板にとって、基板のクランプ力によって追加の変形が引き起こされないので有利な場合がある。これはまた、基板が平面である場合であっても、リークを回避するのに役立つ場合がある。例えば、凹部のエッジの近くに単一の「高い」ＭＣＡがある場合、その場所では上側環状封止表面から持ち上がって離れ、クランプ力がその持ち上がりに打ち勝つことができない場合がある。

いくつかの実施形態では、上側環状封止表面３６２と同様に、各ＭＣＡと基板との間に均一で均等に分配された接触をもたらすために、ＭＣＡの上部表面３９６を平面にすることが有利である。平面度および平坦度は、上側環状封止表面について上述したものと同じであり得る。各ＭＣＡの本体は、下側凹部表面３７４と上部表面３９６との間に挟まれてよく、また、例えば、円柱形の本体、先細りの本体、または正方形の本体であってよい。

図７は、図３のＥＳＣの一部を、角度をずらして見た詳細図を示す。この図は、以下の図８よりも拡大されている。ここでは、４つのＭＣＡ３６６が図示されており、各ＭＣＡ３６６は、円形で平面の上部表面３９６を有し、下側凹部表面３７４から第２の高さ３１００だけ上に延びている円柱である。上側環状封止表面３６２の断面も図示されており、第１の距離３８０および凹部側面３７６が識別される。

上記のように、ＭＣＡは、下向きの静電クランプ力の圧力を基板に均一に分配させるために寸法決めされ配置されてよい。いくつかの実施形態では、圧力を均等に分配するために、数百または数千のＭＣＡを、例えば、２，０００個のＭＣＡ、４，０００個のＭＣＡ、またはそれを超える数を使用することが有利であることが見出されている。これに関連して、全てのＭＣＡ上部表面３９６の総表面領域が、ＭＣＡによって占められる表面領域を含む凹部３６４の全体の表面領域の３％以下にすることが有利であることが見出されている。これが、基板への圧力を低減させ分配させることが見出されている。例えば、本体は、約１４２ミリメートルの半径（これは、上側環状封止表面３６２の第１の半径３６８と同じであり得る）を有する凹部を有し、各々が約０．３５ミリメートルの上部表面半径を有する４，０００個のＭＣＡを含んでよく、これにより、ＭＣＡ上部表面の総表面領域は１，５３９．４平方ミリメートルになり、これは、６３，３４７．１平方ミリメートルである総凹部表面領域の約２．４％である。

凹部内のＭＣＡの配置および分配はまた、基板上の静電圧力を均一に分配するように配置されてよい。例えば、本体の垂直軸に沿って見た時、ＭＣＡは、均一に、対称に、そして互いに均等に間隔を空けて配置されてよく、これにより、圧力がウェハに均一に分配されてよい。図８は、図３の円形境界線で示すような図３のＥＳＣ本体の詳細図を示す。ここでは、上側環状封止表面３６２の一部が見られ、複数のＭＣＡ３６６が円形表面として図示され、均等に間隔を空けて配置されている。いくつかの実施形態では、複数のＭＣＡは、三角形パターン、正方形パターン、対称パターン、放射状配置、および六角形パターンなど、複数のサブ配置パターンで配置されてよい。図８では、ＭＣＡは、三角形である複数の対称的なサブ配置で配置されており、各サブ配置の三角形内には３個のＭＣＡがある。１つのサブ配置８１０４が、点線の三角形内に識別され、３つの間隔測定値８１０６Ａ、Ｂ、およびＣで分かるように、３つのＭＣＡは均等に間隔を空けて配置されている。いくつかの実施形態では、均等な間隔は、約３．９ミリメートル（０．１５３５インチ）であってよい。

最も外側のＭＣＡの配置と場所は、いくつかの要因に基づき得る。これらの最も外側のＭＣＡは、図８で識別されているＭＣＡ３６６Ａなど、上側環状封止表面に最も近いＭＣＡであると考えられる。これらの要因の一部は、ＭＣＡの局所平坦度、または許容誤差と、クランプされた時の基板の形状である場合があり、これは、キルヒホッフ・ラブのプレート理論によって支配される場合がある。この理論は、力を受けた薄板の変形と応力を決定するために使用される数学モデルである。一例では、約１３１．６ミリメートル（約５．１８インチ）の半径を有する凹部内に位置する最も外側のＭＣＡの高さが、許容可能な平坦度閾値内にある約０．００２５４ミリメートル（０．０００１インチ）の変位を、ウェハエッジにおいて引き起こすことが見出された。

上述したように、本明細書に記載されるＥＳＣ上に基板が位置合わせされ、静電クランプ力が基板に加えられると、基板と上側環状封止表面との間に封止が形成され、これが基板への裏側堆積を低減させる。例えば、図６Ｂは、図６Ａの代表的なＥＳＣ上に位置合わせされた基板を示す。基板６１４は、凹部３６４上で中心に置かれ、ＭＣＡ３６６と上側環状封止表面３６２とによって支持されている。静電クランプ電極３９４に給電され、したがって下向きの静電クランプ力が基板６１４に印加されると、楕円６１０８内で識別されるように、上側環状封止表面３６２と、上側環状封止表面３６２に接触する、基板６１４の部分との間に封止が形成される。この封止は、基板６１４の外周の周囲に延びる円周領域と考えてよい。

ＥＳＣおよび静電クランプは、平面基板と、例えば、前の処理工程によって引き起こされ得る、湾曲した側面または凸状の形状を有し得るいくつかの非平面基板の両方の間に封止を形成し得る。上記のように、これらの非平面基板が上側環状封止表面上に位置合わせされる場合、基板の裏側と環状封止との間に封止を形成するのに十分な接触がなく、それが不要な裏側堆積を許容する場合がある。しかし、ＥＳＣ上のこれら基板が下向きの静電クランプ力を受けると、基板は平坦になり、それにより、基板の裏側が上側環状封止表面に接触して封止し、それにより裏側堆積が低減される場合がある。

いくつかの実施形態では、基板がＥＳＣ上に位置合わせされている時に基板の中心合わせを改善するために、本明細書に記載されるＥＳＣを使用してよい。例えば、堆積中に印加される電圧よりも低いチャック電圧が、この位置合わせ中に印加されてよく、これにより、基板がＥＳＣ上に位置合わせされている際に基板の動きを防止することができる。基板のこの中心合わせにより、基板がＥＳＣ上に蓄積された堆積物の上に載らないように、基板を毎回同じスポットに配置することにより、裏側堆積性能がより堅牢になる。

本明細書に記載されるＥＳＣは、図１および図２に関して上述したような半導体処理システムにおいて使用されてよい。例えば、システム２００は、コントローラ２３８と、ＤＣ電源２２６と、上側環状封止表面、凹部、および凹部内に配置されたＭＣＡを有するＥＳＣなどの上述したようなＥＳＣを各々が有する４つのプロセスステーション２３１～２３４を備えるチャンバ２１０と、を含んでよい。コントローラ２３８のメモリ２４４は、システム２００の様々な側面を制御するための命令を記憶してよく、命令は、基板ハンドラロボット２３６に、各プロセスステーションのＥＳＣ上に基板を位置合わせさせることと、基板がＥＳＣ上にある間に、かつ基板をＥＳＣ上に位置合わせしている間に、静電クランプ力をその基板に印加させるために、各ＥＳＣの静電クランプ電極に給電することと、を含む。上記のように、メモリ２４４はまた、ＡＬＤまたはＣＶＤなどの堆積プロセスを実行するための命令を含んでよい。

いくつかの実施形態では、本明細書に記載される静電チャックの構造は、静電クランプ力を提供するための電極の代わりに、プラズマ生成のための電極を提供するために使用されてよい。これらの実施形態では、ＥＳＣの「クランプ電極」は、代わりに、プラズマ生成のための給電されるＲＦ電極、または接地のいずれかとして機能してよく、処理作業中は、静電クランプ力はＥＳＣおよびＥＳＣ上の基板には印加されない。したがって、基板は上述したようにＥＳＣ上に位置合わせされ、重力によって、少なくとも部分的にＥＳＣに対して封止されてよい。静電クランプ力は、一部の基板に対して一部の処理条件において利点を提供するが、本明細書に記載されるＥＳＣ構造は、平面基板表面を有するペデスタルなどの従来のペデスタルと比較して、処理作業中にいかなる静電クランプ力もなしで、依然として不要な裏側堆積の低減をもたらす。場合によっては、この利点は、従来のペデスタルと比較して裏側堆積を防止する、上述した、上側環状封止表面の半径方向厚さによってもたらされ得る。

ＥＳＣが、いかなる静電クランプ力をも印加せずプラズマ生成のための電極として機能する、これら実施形態では、給電されるＲＦ電極としてＥＳＣが機能する場合は、ＥＳＣを「給電ペデスタル」と称する場合があり、プラズマ発生用の接地としてＥＳＣが機能する場合は、ＥＳＣを「接地ペデスタル」と称する場合がある。例えば、図１および関連する上述の記載を再び参照すると、ＥＳＣ１１８が、ＲＦ電力供給源１２２およびマッチングネットワーク１２４に電気的に接続している場合、ＥＳＣ１１８は給電ペデスタルであり、これは、図２のような複数のステーション間における共有の電力供給源であってよい。これらの例では、シャワーヘッド１０４またはチャンバ内の他の特徴が接地として機能し得る。接地ペデスタルの場合、ＥＳＣ１１８は接地に電気的に接続されてよく、例えばシャワーヘッド１０４が印加されるＲＦ電源として機能してよい。図４Ａ、図６Ａ、および図６Ｂに示し上述したような電極３９４などの、上述したＥＳＣの電極は、ＲＦ接地、またはプラズマを生成するための印加されるＲＦ電源のいずれかとして機能してよい。

これら給電ペデスタルおよび接地ペデスタルの構造的特徴および構成は、上述したＥＳＣと同一であるか、またはほぼ同一であってよい。いくつかのそのような実施形態では、給電ペデスタルおよび接地ペデスタルは、図３および図６Ａ～図８のＥＳＣ３１８の例を含む、上述した組み合わせおよび構成のいずれかを含む、本明細書に記載されるＥＳＣの特徴のいずれかまたは全てを有する。特徴は、上側環状封止表面３６２、凹部３６４、凹部３６４内に配置された複数のＭＣＡ３６６、および本明細書に記載されるこれら特徴の構成および配置のいずれか、を備える本体３６０を含む。

例えば、特徴は、上側環状封止表面３６２が凹部３６４の周りに完全に延びる円周リングであること、上側環状封止表面３６２が、内側半径３６８および外側半径３７０によって境界が定められていて、その結果、上側環状封止表面３６２が半径方向厚さ３７２を有すること、上側環状封止表面３６２が基板の下側または裏側のエッジおよび一部を支持するように構成されていること、を含む。特徴はまた、これら特徴のいずれかの測定値を含み、例えば、内側半径３７０は、約１４２．９ミリメートル（約５．６２５インチ）または約１３１．６ミリメートル（約５．１８インチ）であり、外側半径は、約１５０．６ミリメートル（すなわち約５．９２７５インチ）であり、上側環状封止表面の半径方向厚さは、約２５ミリメートル以下であり、約１５．４ミリメートル（約０．６０５インチ）を含み、半径方向厚さは、３００ミリメートル、４５０ミリメートル、および２００ミリメートルの直径を有する基板を、環状封止表面が封止することを支持し可能にするように寸法決めされており、上側環状封止表面３６２は、上述したように、平坦で平面で平滑な表面である。

いくつかの実施形態では、特徴は、上述し図４Ａで分かるように、平面の円形表面である下側凹部表面３７４を更に含み、これは、垂直中心軸３７８に沿って第１の距離３８０だけ上側環状封止表面３６２からオフセットされている、または上側環状封止表面３６２の下方にある。特徴はまた、図６Ａ～図８で上述したようなＭＣＡの構成および配置を含む。例えば、複数のＭＣＡ３６６は、下側凹部表面３７４から突出し、下側凹部表面からオフセットされた上部表面を有してよい。数百または数千のＭＣＡ、例えば、２，０００個を超えるＭＣＡ、または４，０００個を超えるＭＣＡが存在する場合もある。

いくつかの実施形態では、上述した、給電ペデスタルおよび接地ペデスタル、ならびにＥＳＣは、電極の電気的接続、静電クランプ力の印加、および／または電極の構成において異なる場合がある。場合によっては、電極はＲＦ電力供給源または電気的接地にのみ接続され、ＤＣ電源には接続されない場合がある。これらの電極は、ＲＦ電力供給源から電圧を受け取るように構成されてよい。いくつかの他の場合、電極は、ＲＦ電力供給源または電気的接地と、ＤＣ電源とに接続される場合があるが、処理中にはＤＣ電力は電極に印加されない。いくつかの実施形態では、給電ペデスタルおよび接地ペデスタルの電極は、静電クランプ力を印加するように構成されていない場合がある。

いくつかの実施形態では、上述した、給電ペデスタルおよび接地ペデスタル、ならびにＥＳＣは、基板に静電クランプ力を印加し、処理チャンバ内にプラズマを生成するように構成されるように、本明細書に記載されるＥＳＣと同様に構成されてよい。しかしながら、これらの実施形態では、静電クランプ力は、処理作業の一部または全ての間に印加されない場合がある。

実験結果
本明細書に記載されるＥＳＣの様々な実施形態が、基板への裏側堆積の低減を実現した。ある実験では、３００ボルト以上のクランプ電圧の使用が、クランプ力を使用しない場合と比較して、裏側堆積を改善することを示した。図９は、第１の堆積実験の結果を示す。ここでは、材料の材料の層を、１つのステーションにおいて様々な静電クランプ電圧を使用して多数の基板上に堆積させた。処理された基板の各々について、基板の外周エッジの周囲の７２ポイントおよびノッチでの測定値（例えば、方位角測定値）を取得し、水平軸を形成した。垂直軸は無次元単位での厚さである。図９で分かるように、クランプ力が印加されていない、すなわち電圧がゼロである基板は、エッジポイント４０～６０において約７０～約７００の裏側堆積を有した。対照的に、残りの基板は各々には、堆積処理中に約３００Ｖから約１０００Ｖの範囲のクランプ力が印加され、これら基板については、裏側堆積は約３０以下であった。ゼロ点付近の高い測定値は基板のノッチの位置であり、それにより、クランプに関係なく、ノッチの周囲の領域おける裏側堆積が増加している。

別の実験では、チャンバ累積数に応じた、クランプされた基板およびクランプされていない基板の裏側堆積厚さを測定した。図１０は、チャンバ累積数に応じた、プロセスチャンバ内のペデスタル上の多数のクランプされていない基板上の裏側堆積厚さの測定値を示す。これらの基板を、本明細書で上述したような上側環状封止表面、ＭＣＡ、および凹部を有しない従来のペデスタル上に位置合わせし、堆積中には静電クランプ力を印加しなかった。各堆積プロセスにより、基板の表側上に材料の層が生成された。図９と同様に、各チャンバ累積厚さで示されるデータは、基板の外周エッジ（水平軸）の周囲７２ポイントで取得された裏側堆積厚さの測定値（無次元単位の垂直軸）を表す。図から分かるように、堆積プロセス全体での裏側堆積厚さは、約１９，２３４単位のチャンバ累積数に至るまで、ノッチ領域の外側で約２００単位～３０単位の範囲である。例えば、２，１９０単位のチャンバ累積数では、裏側堆積厚さは約３０単位～１００単位の範囲であり、１４２２１単位のチャンバ累積数では、裏側堆積は約２００単位～２０単位の範囲である。

図１１は、ＥＳＣ上の多数のクランプされた基板上の裏側堆積厚さの測定値を示す。これらの基板を、上述したような上側環状封止表面、ＭＣＡ、および凹部を有するＥＳＣ上に位置合わせし、堆積中には基板に静電クランプ力を印加した。他の堆積条件は図１０における条件と同じであり、条件の各々が基板の表側に材料の層を形成した。チャンバ累積厚さの各々で示されるデータは、やはり基板の外周エッジの周りの約７２ポイントで取得された裏側堆積厚さ測定値を表す。図１１では、約１９，２３４単位のチャンバ累積数に至るまでの堆積プロセス全体を通じて、裏側堆積厚さは比較的平坦なままであり、約３０単位を超えていない。いくつかの実施形態では、裏側堆積基準は、基板エッジから１ミリメートルにおいて表側堆積の５％以下の裏側堆積を有することである。ここでは、この基板はこの基準に合格している。

数学的モデル化を使用して、本明細書に記載されるＥＳＣは、基板のエッジから基板の中心まで半径方向内向きに最大１ミリメートルの半径方向領域において裏側堆積を最小限に抑え得ることが見出された。図１２は、数学的にモデル化された、基板の裏側における堆積領域を示す。垂直軸は正規化された表面密度を表し、これは、前駆体を有する基板裏側の表面部位を、基板の総表面部位密度で割ったものに等しい。横軸は、基板のエッジ（ゼロ点）から基板の中心に向かう距離である。各ラインは、互いに同一平面上にあるＭＣＡと上側環状封止表面の高さ（インチ単位）を表し、ドーズ時間が０．８秒である堆積プロセスについて測定された正規化された表面密度を表す。図から分かるように、裏側堆積の存在が、基板のエッジから内向きに約０．４ミリメートルを超えて浸入することはなく、これは上述の基準に合格している。

本開示の文脈上、明らかに他の意味に解すべき場合を除き、本明細書および特許請求の範囲の全体を通して、「備える、含む（ｃｏｍｐｒｉｓｅ）」、「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」などの語は、排他的意味または網羅的意味とは反対に、包括的な意味で、すなわち「含むが、限定されない」という意味で解釈されるべきである。単数または複数の数を使用する単語は、それぞれ、複数または単数の数も含み得る。加えて、「本明細書において（ｈｅｒｅｉｎ）」、「本明細書において（ｈｅｒｅｕｎｄｅｒ）」「上記（ａｂｏｖｅ）」、「下記（ｂｅｌｏｗ）」、および同様の意味の単語は、本出願全体を指し、本出願の任意の特定部分を指さない。２つ以上の項目のリストを参照して、単語「または」が使用される場合、その単語は、以下の単語の解釈、すなわち、リスト内の項目のいずれか、リスト内の項目の全て、およびリスト内の項目の任意の組み合わせ、の全てを包含する。「実現形態」という用語は、本明細書に記載される技術および方法の実現形態、ならびに、構造を具体化する、および／または本明細書に記載される技術および／または方法を組み込む物理的対象物を指す。本明細書における「実質的に」という用語は、特に明記しない限り、参照値の５％以内を意味する。例えば、実質的に直角をなすとは、平行から＋／－５％以内を意味する。

上記の開示は、特定の例示的な実現形態に焦点を合わせているが、論じた実施例だけに限定されず、類似した変形、装置、および方法にも適用されてよく、そのような類似した変形、装置、および方法もまた、本開示の範囲内にあると見なされることを理解すべきである。特に、以下の番号付き実現形態のリストは、本開示の一部であると考えられる。

実現形態の番号付きリスト
実現形態１：
本体を備えるペデスタルを含む実現形態であって、本体は、平面であり、本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、第１の距離だけ上側環状封止表面からオフセットされた下側凹部表面と、下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）であって、各ＭＣＡは、第１の距離以下である第２の距離だけ下側凹部表面からオフセットされた上部表面を有する、複数の微小接触領域（ＭＣＡ）と、本体内の１つ以上の電極と、を含み、上側環状封止表面は、半導体基板がペデスタルによって支持されている時に、半導体基板の外側エッジを支持するように構成され、上側環状封止表面およびＭＣＡの上部表面は、半導体基板がペデスタルによって支持されている時に、半導体基板を支持するように構成され、１つ以上の電極は、無線周波数（ＲＦ）電力供給源、電気的接地、および直流（ＤＣ）電力供給源からなる群から選択される１つ以上の物品に電気的に接続するように構成されている、実現形態。

実現形態２：
実現形態１に記載のペデスタルであって、１つ以上の電極は静電クランプ電極であり、１つ以上の静電クランプ電極は、半導体基板がペデスタルによって支持されている時、かつ１つ以上の静電クランプ電極がＤＣ電力供給源によって給電されている時に、半導体基板に静電クランプ力を提供するように構成されている、ペデスタル。

実現形態３：
実現形態２に記載のペデスタルであって、半導体基板がペデスタルによって支持されている時、かつ１つ以上の静電クランプ電極が半導体基板上に静電クランプ力を提供する時に、上側環状封止表面と半導体基板との間に封止が形成される、ペデスタル。

実現形態４：
実現形態１に記載のペデスタルであって、１つ以上の電極が、ＲＦ電力供給源と電気的に接続し、ＲＦ電力供給源からＲＦ電力を受け取るように構成されている、ペデスタル。

実現形態５：
実現形態１に記載のペデスタルであって、上側環状封止表面は、半導体基板の半径よりも小さい内側半径と、半導体基板の半径よりも大きい外側半径とを有する、ペデスタル。

実現形態６：
実現形態５に記載のペデスタルであって、内側半径が約１４２ミリメートルである、ペデスタル。

実現形態７：
実現形態６に記載のペデスタルであって、外側半径が約１５０ミリメートルである、ペデスタル。

実現形態８：
実現形態１に記載のペデスタルであって、半径方向厚さが約２５ミリメートル以下である、ペデスタル。

実現形態９：
実現形態８に記載のペデスタルであって、半径方向厚さが約１５ミリメートル以下である、ペデスタル。

実現形態１０：
実現形態１に記載のペデスタルであって、上側環状封止表面と、ＭＣＡの上部表面とが同一平面上にあり、第１の距離が第２の距離に等しい、ペデスタル。

実現形態１１：
実現形態１０に記載のペデスタルであって、第１の距離および第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しいか、または０．０１２７ミリメートルと０．０３８１ミリメートルの間である、ペデスタル。

実現形態１２：
実現形態１１に記載のペデスタルであって、第１の距離および第２の距離は０．０２５４ミリメートルである、ペデスタル。

実現形態１３：
実現形態１に記載のペデスタルであって、第１の距離は第２の距離よりも大きい、ペデスタル。

実現形態１４：
実現形態１３に記載のペデスタルであって、第１の距離および第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しいか、または０．０１２７ミリメートルと０．０３８１ミリメートルの間である、ペデスタル。

実現形態１５：
実現形態１に記載のペデスタルであって、複数のＭＣＡは、２，０００を超えるＭＣＡを含む、ペデスタル。

実現形態１６：
実現形態１５に記載のペデスタルであって、複数のＭＣＡは、４，０００を超えるＭＣＡを含む、ペデスタル。

実現形態１７：
実現形態１５に記載のペデスタルであって、実質的に全てのＭＣＡが、互いに等間隔に配置されている、ペデスタル。

実現形態１８：
実現形態１７に記載のペデスタルであって、実質的に全てのＭＣＡが、互いに３．９ミリメートルだけ間隔を置いている、ペデスタル。

実現形態１９：
実現形態１５に記載のペデスタルであって、複数のＭＣＡは複数のサブ配置に分割され、各サブ配置におけるＭＣＡは、三角形パターン、正方形パターン、対称パターン、放射状配置、および六角形パターンのうちの１つ以上で、下側凹部表面上に位置合わせされている、ペデスタル。

実現形態２０：
実現形態１に記載のペデスタルであって、下側凹部表面は凹部表面領域を有し、ＭＣＡ上部表面の各々は上部表面領域を有し、複数のＭＣＡにおけるＭＣＡの全ての上部表面領域の合計が凹部表面領域の３％以下である、ペデスタル。

実現形態２１：
実現形態１に記載のペデスタルであって、各ＭＣＡは、平面の上部表面領域を有する円柱である、ペデスタル。

実現形態２２：
実現形態２１に記載のペデスタルであって、各ＭＣＡの半径は、約０．３５ミリメートルである、ペデスタル。

実現形態２３：
実現形態１に記載のペデスタルであって、上側環状封止表面は、約０．８１２８マイクロメートル～約０．２０３２マイクロメートルのラフネスを有する、ペデスタル。

実現形態２４：
実現形態１に記載のペデスタルであって、ＭＣＡ上部表面の各々は、約０．８１２８マイクロメートル～約０．２０３２マイクロメートルのラフネスを有する、ペデスタル。

実現形態２５：
実現形態１に記載のペデスタルであって、上側環状封止表面が、０．０２５４ミリメートルの最大範囲を有する平坦度を有する、ペデスタル。

実現形態２６：
実施形態１に記載のペデスタルであって、ＭＣＡ上部表面の各々が、０．０２５４ミリメートルの最大範囲を有する平坦度を有する、ペデスタル。

実現形態２７：
実現形態１に記載のペデスタルであって、本体がセラミックで構成されている、ペデスタル。

実現形態２８：
実現形態１に記載のペデスタルであって、本体は金属または金属合金で構成され、本体はセラミックでコーティングされている、ペデスタル。

実現形態２９：
半導体処理システムを含む実現形態であって、半導体処理システムは、処理チャンバと、処理チャンバ内の１つ以上の処理ステーションと、１つ以上の処理ステーションの各々の中にある静電チャックであって、各静電チャックは本体を有し、本体は上側環状封止表面を含み、上側環状封止表面は平面であり、本体の垂直中心軸に直角をなし、半径方向厚さを有する、静電チャックと、第１の距離だけ上側環状封止表面からオフセットされた下側凹部表面と、下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）であって、各ＭＣＡは、第１の距離以下である第２の距離だけ下側凹部表面からオフセットされた上部表面を有する、複数の微小接触領域（ＭＣＡ）と、本体内の１つ以上の静電クランプ電極であって、上側環状封止表面は、半導体基板が静電チャックによって支持されている時に、半導体基板の外側エッジを支持するように構成され、上側環状封止表面およびＭＣＡの上部表面は、半導体基板が静電チャックによって支持されている時に、半導体基板を支持するように構成され、１つ以上の静電クランプ電極は、半導体基板が静電チャックによって支持されている時、かつ１つ以上の静電クランプ電極がＤＣ電力供給源によって給電されている時に、半導体基板に静電クランプ力を提供するように構成されている、１つ以上の静電クランプ電極と、静電クランプ電極に電気的に接続されたＤＣ電源と、メモリおよびプロセッサを有するコントローラであって、メモリは命令を記憶しており、命令は、半導体基板が静電チャックによって支持されている時に、静電クランプ力を半導体基板上に提供するために、ＤＣ電源に、電力を静電クランプ電極に供給させるように構成されている、コントローラと、を備える実現形態。

実現形態３０：
実現形態２９に記載の半導体処理システムであって、半導体処理システムは、半導体基板を各静電チャック上に配置するように構成されたエンドエフェクタを更に備え、メモリは命令を更に記憶しており、命令は、エンドエフェクタに、半導体基板を各静電チャック上に位置合わせさせ、半導体基板を静電チャックのうちの１つの上に位置合わせさせた後に、その半導体基板上に静電クランプ力を提供するために、ＤＣ電源に、その１つの静電チャック内の静電クランプ電極に電力を供給させるように構成されている、半導体処理システム。

実装形態３１：
実現形態３０に記載の半導体処理システムであって、メモリは命令を更に記憶しており、命令は、エンドエフェクタが半導体基板を静電チャックのうちの１つの上に位置合わせしている間に、その半導体基板上に、より低い静電クランプ力を提供するために、ＤＣ電源に、その１つの静電チャックの静電クランプ電極に電力を供給させるように構成されている、半導体処理システム。

実現形態３２：
半導体処理の実施形態を含む実現形態であって、実施形態は、処理チャンバと、処理チャンバ内の１つ以上の処理ステーションと、１つ以上の処理ステーションの各々の中にあるペデスタルであって、各ペデスタルは本体を有し、本体は上側環状封止表面を含み、上側環状封止表面は平面であり、本体の垂直中心軸に直角をなし、半径方向厚さを有する、ペデスタルと、第１の距離だけ上側環状封止表面からオフセットされた下側凹部表面と、下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）であって、各ＭＣＡは、第１の距離以下である第２の距離だけ下側凹部表面からオフセットされた上部表面を有する、複数の微小接触領域（ＭＣＡ）と、本体内の１つ以上の電極であって、上側環状封止表面は、半導体基板がペデスタルによって支持されている時に、半導体基板の外側エッジを支持するように構成され、上側環状封止表面およびＭＣＡの上部表面は、半導体基板がペデスタルによって支持されている時に、半導体基板を支持するように構成され、１つ以上の電極は、無線周波数（ＲＦ）電力供給源に電気的に接続するように構成された、１つ以上の電極と、を含む、ペデスタルと、電気的接地に電気的に接続されたペデスタルの上方にあるシャワーヘッドと、１つ以上の電極に電気的に接続されたＲＦ電力供給源と、メモリおよびプロセッサを有するコントローラであって、メモリは命令を記憶しており、命令は、ペデスタルとシャワーヘッドとの間にプラズマを発生させるために、ＲＦ電源に、ＲＦ電圧を１つ以上の電極に供給させるように構成されている、実現形態。

実現形態３３：
実現形態３２に記載の半導体処理システムであって、プラズマがペデスタルとシャワーヘッドとの間に生成されている間、静電クランプ力が基板に印加されない、半導体処理システム。

実現形態３４：
実現形態３２に記載の半導体処理システムであって、半導体処理システムは直流（ＤＣ）電源を更に備え、ＤＣ電源は、１つ以上の電極に電気的に接続され、１つ以上の電極は、半導体基板がペデスタルによって支持されている時、かつ１つ以上の電極がＤＣ電源によって給電されている時に、半導体基板に静電クランプ力を提供するように構成され、メモリは命令を更に記憶しており、命令は、半導体基板がペデスタルによって支持されている時に、静電クランプ力を半導体基板上に提供するために、ＤＣ電源に、電力を１つ以上の電極に供給させるように構成されている、半導体処理システム。

Claims (33)

1. ペデスタルであって、
   本体を備え、前記本体は、
   平面であり、前記本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、
   第１の距離だけ前記上側環状封止表面からオフセットされた下側凹部表面と、
   前記下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）と、前記ＭＣＡの各々は、前記第１の距離以下である第２の距離だけ前記下側凹部表面からオフセットされた上部表面を有し、
   前記本体内の１つ以上の電極と、を含み、
   前記上側環状封止表面は、半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板の外側エッジを支持するように構成され、
   前記上側環状封止表面および前記ＭＣＡの前記上部表面は、前記半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板を支持するように構成され、
   前記１つ以上の電極は、無線周波数（ＲＦ）電力供給源、電気的接地、および直流（ＤＣ）電力供給源からなる群から選択される１つ以上の物品に電気的に接続するように構成され、
   前記下側凹部表面は、凹部表面領域を有し、
   前記ＭＣＡの前記上部表面の各々は、上部表面領域を有し、
   前記複数のＭＣＡにおける前記ＭＣＡの全ての前記上部表面領域の合計は、前記凹部表面領域および前記上部表面領域の合計の総和の３％以下である、ペデスタル。
2. 請求項１に記載のペデスタルであって、
   前記１つ以上の電極は静電クランプ電極であり、
   前記１つ以上の静電クランプ電極は、前記半導体基板が前記ペデスタルによって支持されている時、かつ前記１つ以上の静電クランプ電極が前記ＤＣ電力供給源によって給電されている時に、前記半導体基板に静電クランプ力を提供するように構成されている、ペデスタル。
3. 請求項２に記載のペデスタルであって、前記半導体基板が前記ペデスタルによって支持されている時、かつ前記１つ以上の静電クランプ電極が前記半導体基板上に前記静電クランプ力を提供する時に、前記上側環状封止表面と前記半導体基板との間に封止が形成される、ペデスタル。
4. 請求項１に記載のペデスタルであって、前記１つ以上の電極は、
   前記ＲＦ電力供給源に電気的に接続し、
   前記ＲＦ電力供給源からＲＦ電力を受け取るように構成されている、ペデスタル。
5. 請求項１に記載のペデスタルであって、前記上側環状封止表面は、前記半導体基板の半径よりも小さい内側半径と、前記半導体基板の半径よりも大きい外側半径とを有する、ペデスタル。
6. 請求項５に記載のペデスタルであって、前記内側半径は約１４２ミリメートルである、ペデスタル。
7. 請求項６に記載のペデスタルであって、前記外側半径は約１５０ミリメートルである、ペデスタル。
8. 請求項１に記載のペデスタルであって、前記半径方向厚さは約２５ミリメートル以下である、ペデスタル。
9. 請求項８に記載のペデスタルであって、前記半径方向厚さは約１５ミリメートル以下である、ペデスタル。
10. 請求項１に記載のペデスタルであって、
    前記上側環状封止表面と、前記ＭＣＡの前記上部表面とが同一平面上にあり、
    前記第１の距離は前記第２の距離に等しい、ペデスタル。
11. 請求項１０に記載のペデスタルであって、前記第１の距離および前記第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しいか、または０．０１２７ミリメートルおよび０．０３８１ミリメートルの間である、ペデスタル。
12. 請求項１１に記載のペデスタルであって、前記第１の距離および前記第２の距離は０．０２５４ミリメートルである、ペデスタル。
13. 請求項１に記載のペデスタルであって、前記第１の距離は前記第２の距離よりも大きい、ペデスタル。
14. 請求項１３に記載のペデスタルであって、前記第１の距離および前記第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しいか、または０．０１２７ミリメートルおよび０．０３８１ミリメートルの間である、ペデスタル。
15. 請求項１に記載のペデスタルであって、前記複数のＭＣＡは、２，０００を超えるＭＣＡを含む、ペデスタル。
16. 請求項１５に記載のペデスタルであって、前記複数のＭＣＡは、４，０００を超えるＭＣＡを含む、ペデスタル。
17. 請求項１５に記載のペデスタルであって、実質的に全ての前記ＭＣＡは、互いに等間隔に配置されている、ペデスタル。
18. 請求項１７に記載のペデスタルであって、実質的に全ての前記ＭＣＡは、互いに３．９ミリメートル間隔で配置されている、ペデスタル。
19. 請求項１５に記載のペデスタルであって、
    前記複数のＭＣＡは複数のサブ配置に分割され、
    前記サブ配置の各々における前記ＭＣＡは、三角形パターン、正方形パターン、対称パターン、放射状配置、および六角形パターンの１つ以上で、前記下側凹部表面上に位置合わせされている、ペデスタル。
20. 請求項１に記載のペデスタルであって、前記ＭＣＡの各々は、平面の上部表面領域を有する円柱である、ペデスタル。
21. 請求項２０に記載のペデスタルであって、前記ＭＣＡの各々の半径は、約０．３５ミリメートルである、ペデスタル。
22. 請求項１に記載のペデスタルであって、前記上側環状封止表面は、約０．８１２８マイクロメートルから約０．２０３２マイクロメートルのラフネスを有する、ペデスタル。
23. 請求項１に記載のペデスタルであって、前記ＭＣＡの前記上部表面の各々は、約０．８１２８マイクロメートルから約０．２０３２マイクロメートルのラフネスを有する、ペデスタル。
24. 請求項１に記載のペデスタルであって、前記上側環状封止表面は、０．０２５４ミリメートルの最大範囲を有する平坦度を有する、ペデスタル。
25. 請求項１に記載のペデスタルであって、前記ＭＣＡの前記上部表面の各々は、０．０２５４ミリメートルの最大範囲の平坦度を有する、ペデスタル。
26. 請求項１に記載のペデスタルであって、前記本体はセラミックで構成されている、ペデスタル。
27. 請求項１に記載のペデスタルであって、
    前記本体は金属または金属合金を備え、
    前記本体はセラミックでコーティングされ、
    前記本体はさらに、前記金属または金属合金と前記１つ以上の電極との短絡を防止するように構成されている少なくとも１つの電気的絶縁層を備えている、ペデスタル。
28. 半導体処理システムであって、
    処理チャンバと、
    前記処理チャンバ内の１つ以上の処理ステーションと、
    前記１つ以上の処理ステーションの各々の中にある静電チャックと、前記静電チャックの各々は本体を有し、前記本体は、
    平面であり、前記本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、
    第１の距離だけ前記上側環状封止表面からオフセットされた下側凹部表面と、
    前記下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）と、前記ＭＣＡの各々は、前記第１の距離以下である第２の距離だけ前記下側凹部表面からオフセットされた上部表面を有し、
    前記本体内の１つ以上の静電クランプ電極であって、
    前記上側環状封止表面は、半導体基板が前記静電チャックによって支持されている時に、前記半導体基板の外側エッジを支持するように構成され、
    前記上側環状封止表面および前記ＭＣＡの前記上部表面は、前記半導体基板が前記静電チャックによって支持されている時に、前記半導体基板を支持するように構成され、
    前記１つ以上の静電クランプ電極は、前記半導体基板が前記静電チャックによって支持されている時、かつ前記１つ以上の静電クランプ電極がＤＣ電力供給源によって給電されている時に、前記半導体基板に少なくとも１つの静電クランプ力を提供するように構成されている、１つ以上の静電クランプ電極とを含み、
    前記ＤＣ電力供給源は前記静電クランプ電極に電気的に接続されており、
    前記半導体基板を前記静電クランプ上に配置するように構成されているエンドエフェクタと、
    メモリおよび１以上のプロセッサを有するコントローラとを備え、
    前記メモリは前記１つ以上のプロセッサによる実行時に前記１つ以上のプロセッサに、
    前記エンドエフェクタに、前記半導体基板を前記静電チャック上に配置させ、
    前記エンドエフェクタが前記半導体基板を前記静電チャック上に位置合わせしている間に、前記半導体基板上に第１の静電クランプ力を生じさせるために、前記ＤＣ電力供給源に、前記少なくとも１つの静電クランプ電極に対して電力を供給させ、
    前記エンドエフェクタが前記半導体基板を前記静電チャック上に位置合わせした後に、前記半導体基板上に前記第１の静電クランプ力とは異なる第２の静電クランプ力を生じさせるために、前記ＤＣ電力供給源に、前記少なくとも１つの静電クランプ電極に対して電力を供給させる、命令を格納する、半導体処理システム。
29. 請求項２８に記載の半導体処理システムであって、
    前記メモリは更に、前記１つ以上のプロセッサによる実行時に前記１つ以上のプロセッサに、
    前記半導体基板を前記静電チャック上に位置合わせする前に、前記第１の静電クランプ力を前記半導体基板上に提供するために、前記ＤＣ電力供給源に、電力を前記少なくとも１つの静電クランプ電極に供給させる命令を格納する、半導体処理システム。
30. 請求項２９に記載の半導体処理システムであって、
    前記第２の静電クランプ力の大きさは、前記第１の静電クランプ力の大きさよりも大きい、半導体処理システム。
31. 半導体処理システムであって、
    処理チャンバと、
    前記処理チャンバ内の１つ以上の処理ステーションと、
    前記１つ以上の処理ステーションの各々の中にあるペデスタルと、前記ペデスタルの各々は本体を有し、前記本体は、
    平面であり、前記本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、
    第１の距離だけ前記上側環状封止表面からオフセットされた下側凹部表面と、
    前記下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）と、前記ＭＣＡの各々は、前記第１の距離以下である第２の距離だけ前記下側凹部表面からオフセットされた上部表面を有し、
    前記本体内の１つ以上の電極であって、
    前記上側環状封止表面は、半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板の外側エッジを支持するように構成され、
    前記上側環状封止表面および前記ＭＣＡの前記上部表面は、前記半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板を支持するように構成され、
    前記１つ以上の電極は、無線周波数（ＲＦ）電力供給源に電気的に接続するように構成された、１つ以上の電極と、を含み、
    電気的接地に電気的に接続さている前記ペデスタルの上方にあるシャワーヘッド
    と、
    前記１つ以上の電極に電気的に接続されている前記ＲＦ電力供給源と、
    前記半導体基板を前記ペデスタル上に配置するように構成されているエンドエフェクタと、
    前記１つ以上の電極に電気的に接続されている直流（ＤＣ）電源と、
    メモリおよび１以上のプロセッサを有するコントローラとを備え、
    前記メモリは前記１つ以上のプロセッサによる実行時に前記１つ以上のプロセッサに、
    前記エンドエフェクタに、前記半導体基板を前記ペデスタル上に配置させ、
    前記半導体基板が前記ペデスタル上に位置合わせされる前に、前記半導体基板上に静電クランプ力を提供するために、前記ＤＣ電力供給源に、前記少なくとも１つの静電クランプ電極に対して電力を供給させ、
    前記ペデスタルと前記シャワーヘッドとの間にプラズマを発生させるために、前記ＲＦ電力供給源に、ＲＦ電圧を前記１つ以上の電極に供給させる、命令を格納する、半導体処理システム。
32. 請求項３１に記載の半導体処理システムであって、前記プラズマが前記ペデスタルと前記シャワーヘッドとの間に生成されている間、前記静電クランプ力は前記基板に印加されない、半導体処理システム。
33. 請求項３１に記載の半導体処理システムであって、
    前記１つ以上の電極の少なくとも１つは、前記半導体基板が前記ペデスタルによって支持されている時、かつ前記１つ以上の電極の少なくとも１つが前記ＤＣ電源によって給電されている時に、前記半導体基板に静電クランプ力を提供するように構成され、
    前記メモリは、さらに、前記１つ以上のプロセッサによる実行時に前記１つ以上のプロセッサに、前記半導体基板が前記ペデスタルによって支持されている時に、前記静電クランプ力を前記半導体基板上に提供するために、前記ＤＣ電源に、電力を前記１つ以上の電極に供給させる命令を格納する、半導体処理システム。

Images