JP2022025481A - ドライバ回路 - Google Patents
ドライバ回路 Download PDFInfo
- Publication number
- JP2022025481A JP2022025481A JP2020128317A JP2020128317A JP2022025481A JP 2022025481 A JP2022025481 A JP 2022025481A JP 2020128317 A JP2020128317 A JP 2020128317A JP 2020128317 A JP2020128317 A JP 2020128317A JP 2022025481 A JP2022025481 A JP 2022025481A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- circuit
- input voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002265 prevention Effects 0.000 claims abstract description 38
- 101100241858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) OAC1 gene Proteins 0.000 description 24
- 101150092906 pmt1 gene Proteins 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 23
- 101000836337 Homo sapiens Probable helicase senataxin Proteins 0.000 description 22
- 102100027178 Probable helicase senataxin Human genes 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 102100028085 Glycylpeptide N-tetradecanoyltransferase 1 Human genes 0.000 description 15
- 101000578329 Homo sapiens Glycylpeptide N-tetradecanoyltransferase 1 Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 241001125929 Trisopterus luscus Species 0.000 description 13
- 101150036326 PMT2 gene Proteins 0.000 description 8
- 101100043108 Schizosaccharomyces pombe (strain 972 / ATCC 24843) spb1 gene Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 102100022138 Achaete-scute homolog 3 Human genes 0.000 description 5
- 101000901094 Homo sapiens Achaete-scute homolog 3 Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 102100038954 60S ribosomal export protein NMD3 Human genes 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101000603190 Homo sapiens 60S ribosomal export protein NMD3 Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 241000801924 Sena Species 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 101100516714 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NMD2 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 101100454739 Arabidopsis thaliana LUG gene Proteins 0.000 description 1
- -1 NMTa Proteins 0.000 description 1
- 101100305998 Toxoplasma gondii (strain ATCC 50611 / Me49) RON2 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
まず、第1の実施形態に係るドライバ回路について、図面を参照して説明する。図1はドライバ回路を示す回路図である。
Id≒A×(Wg/Lg)×(Vgup-Vth)×VDS・・・・・・・・・・・・式(1)
Ron=VDS/Id≒Lg/(A×Wg×(Vgup-Vth))・・・・・・・・・・・式(2)
と表される。なお、Aは定数である。
Id=A×(Wg/Lg)×{((Vg-Vth)×Vds)-(1/2)Vds2}・・・式(3)
と表され、
((Vg-Vth)×Vds)>>(1/2)Vds2を考慮すると、
Id≒A×(Wg/Lg)×((Vg-Vth)×Vds)・・・・・・・・・式(4)
と表される。なお、Aは定数である。
RON1≒ Lg/(A×Wg×(Vgup1-Vth))・・・・・・・・・式(5)
と表される(実線表示)。
RON2≒ Lg/(A×Wg×(Vgup2-Vth))・・・・・・・・・・式(6)
と表される(破線表示)。
次に、第2の実施形態に係るドライバ回路について、図面を参照して説明する。図8はドライバ回路を示す回路図である。
次に、第3の実施形態に係るドライバの回路について、図面を参照して説明する。図10はドライバの回路を示す回路図である。
2、2a 逆流防止回路
3 入力電圧制御回路
4、4a 昇圧回路
5、5a 減算回路
6、6a コンパレータ
11 定電流源
100、100a、200、300、400 ドライバ回路
BD1~BD5、BD11、BD12、BDa ボディダイオード
C1、C2、Cn-1、Cn コンデンサ
I1 定電流
Id ドレイン電流
If 順方向電流
INV1 インバータ
Irv 逆流電流
N1~N3、N11~N14 ノード
NMD1~NMD3、NMDn、NMDn+1、NMT1、NMTa、PMT1、PMT2、PMT11、PMT12 MOSトランジスタ
NMTout1、NMTout2 出力トランジスタ
PD1 ダイオード
Phigh、Plow 端子
Pout 出力端子
R1 抵抗
Ron1、Ron2 オン抵抗
Sen、Sena、Sen1、Ssg1、Ssg2、φ1、φ2 制御信号
Sgn、Sgn1 減算信号
Shs、Shs1 比較信号
Vgup、Vgup1、Vgup2、Vgupa、Vgupb 昇圧電圧
Vin 入力電圧
Vout 出力電圧
Vref 基準電圧
Vss 接地電位(低電位側電源)
Claims (8)
- 制御信号がイネーブル状態のときに入力電圧を出力し、前記制御信号がディセーブル状態のときに前記入力電圧を遮断する入力電圧制御回路と、
電源端子と前記入力電圧制御回路の間に設けられ、第1端子に前記電源端子を介して前記入力電圧が印加され、前記制御信号がイネーブル状態のときにオンして前記入力電圧を前記入力電圧制御回路に出力し、前記制御信号がディセーブル状態のときにターンオフする第1トランジスタと、アノードが前記第1トランジスタの第1端子に接続され、カソードが前記第1トランジスタの第2端子に接続され、前記第1トランジスタに形成される第1ボディダイオードとを含む逆流防止回路と、
前記入力電圧制御回路から出力される前記入力電圧を入力し、前記入力電圧を昇圧して昇圧電圧を生成し、出力トランジスタの制御端子に昇圧電圧を供給する昇圧回路と、
を具備することを特徴とするドライバ回路。 - 前記電源端子を介して入力される前記入力電圧と、前記昇圧電圧とを入力して前記昇圧電圧から前記入力電圧を減算処理する減算回路と、
入力側のプラスポートに前記減算回路の減算処理電圧を入力し、入力側のマイナスポートに基準電圧を入力して前記減算処理電圧と前記基準電圧を比較するコンパレータと、
を更に具備することを特徴とする請求項1に記載のドライバ回路。 - 前記減算処理電圧が前記基準電圧よりも大きい場合、前記制御信号をイネーブル状態からディセーブル状態に変更して、前記入力電圧制御回路の動作を停止し、前記第1トランジスタをターンオフする
ことを特徴とする請求項2に記載のドライバ回路。 - 制御信号がイネーブル状態のときに入力電圧を出力し、前記制御信号がディセーブル状態のときに前記入力電圧を遮断する入力電圧制御回路と、
電源端子と前記入力電圧制御回路の間に設けられ、第1端子に前記電源端子を介して前記入力電圧が印加され、前記制御信号がイネーブル状態のときにオンして前記入力電圧を前記入力電圧制御回路に出力し、前記制御信号がディセーブル状態のときにターンオフする第1トランジスタと、アノードが前記第1トランジスタの第1端子に接続され、カソードが前記第1トランジスタの第2端子に接続され、前記第1トランジスタに形成される第1ボディダイオードとを含む逆流防止回路と、
前記入力電圧制御回路から出力される前記入力電圧を入力し、前記入力電圧を昇圧して第1昇圧電圧と第2昇圧電圧を生成し、前記第1昇圧電圧を第1出力トランジスタの制御端子に供給し、前記第2昇圧電圧を前記第1出力トランジスタと直列接続される第2出力トランジスタの制御端子に供給する昇圧回路と、
を具備することを特徴とするドライバ回路。 - 前記電源端子を介して入力される前記入力電圧と、前記出力電圧とを入力して前記出力電圧から前記入力電圧を減算処理する減算回路と、
入力側のプラスポートに前記減算回路の減算処理電圧を入力し、入力側のマイナスポートに基準電圧を入力して前記減算処理電圧と前記基準電圧を比較するコンパレータと、
を更に具備することを特徴とする請求項4に記載のドライバ回路。 - 前記減算処理電圧が前記基準電圧よりも大きい場合、前記制御信号をイネーブル状態からディセーブル状態に変更して、前記入力電圧制御回路の動作を停止し、前記第1トランジスタをターンオフする
ことを特徴とする請求項5に記載のドライバ回路。 - 第1端子に前記電源端子を介して前記入力電圧が印加され、第2端子に前記第1昇圧電圧が印加され、制御端子がイネーブル状態のときにオンして第2端子の電圧を前記第1昇圧電圧から前記入力電圧に強制的に変更する第2トランジスタと、
第1端子に前記第2昇圧電圧が印加され、第2端子に前記出力電圧が印加され、制御端子がイネーブル状態のときにオンして第1端子の電圧を前記第2昇圧電圧から前記出力電圧に強制的に変更する第3トランジスタと、
を更に具備することを特徴とする請求項4乃至6のいずれか1項に記載のドライバ回路。 - 前記第1トランジスタは、バックゲートが第2端子に接続され、前記制御信号がイネーブル状態のときに制御端子が接地電位に設定されるPch MOSトランジスタである
ことを特徴とする請求項1乃至7のいずれか1項に記載のドライバ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020128317A JP7352524B2 (ja) | 2020-07-29 | 2020-07-29 | ドライバ回路 |
US17/186,089 US11296690B2 (en) | 2020-07-29 | 2021-02-26 | Driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020128317A JP7352524B2 (ja) | 2020-07-29 | 2020-07-29 | ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022025481A true JP2022025481A (ja) | 2022-02-10 |
JP7352524B2 JP7352524B2 (ja) | 2023-09-28 |
Family
ID=80003598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020128317A Active JP7352524B2 (ja) | 2020-07-29 | 2020-07-29 | ドライバ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11296690B2 (ja) |
JP (1) | JP7352524B2 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04372523A (ja) * | 1991-06-19 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 電源切り替え回路 |
JPH0670459A (ja) * | 1992-04-21 | 1994-03-11 | Nec Corp | 電源切換回路 |
JP2003008415A (ja) * | 2001-06-21 | 2003-01-10 | Hitachi Ltd | 負荷駆動装置 |
JP2003168963A (ja) * | 2001-11-30 | 2003-06-13 | Auto Network Gijutsu Kenkyusho:Kk | チャージポンプ駆動回路及びチャージポンプの駆動方法 |
JP2009100519A (ja) * | 2007-10-15 | 2009-05-07 | Rohm Co Ltd | 過電圧保護回路ならびにそれを用いた電源管理回路および電子機器 |
US20110163797A1 (en) * | 2009-06-30 | 2011-07-07 | Decicon, Inc. | Power switch with reverse current blocking capability |
JP2011200016A (ja) * | 2010-03-19 | 2011-10-06 | Sanken Electric Co Ltd | 電源装置 |
JP2015023451A (ja) * | 2013-07-19 | 2015-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置及び駆動システム |
JP3200879U (ja) * | 2015-08-07 | 2015-11-12 | 安勤科技股▲ふん▼有限公司 | 改良型電源スイッチ制御回路 |
US20180062517A1 (en) * | 2016-08-25 | 2018-03-01 | Pegatron Corporation | Redundant power supply control circuit |
US20180175619A1 (en) * | 2015-11-18 | 2018-06-21 | Western Digital Technologies, Inc. | Power control module using protection circuit for regulating backup voltage to power load during power fault |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326567A (ja) * | 2000-03-10 | 2001-11-22 | Rohm Co Ltd | Mosfet駆動回路 |
JP4712519B2 (ja) * | 2005-05-27 | 2011-06-29 | フリースケール セミコンダクター インコーポレイテッド | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 |
JP4655850B2 (ja) | 2005-09-28 | 2011-03-23 | ミツミ電機株式会社 | 電源供給制御回路 |
JP4597044B2 (ja) | 2005-12-09 | 2010-12-15 | 株式会社リコー | 逆流防止回路 |
JP7002423B2 (ja) | 2018-08-24 | 2022-01-20 | 株式会社東芝 | スイッチ回路 |
-
2020
- 2020-07-29 JP JP2020128317A patent/JP7352524B2/ja active Active
-
2021
- 2021-02-26 US US17/186,089 patent/US11296690B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04372523A (ja) * | 1991-06-19 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 電源切り替え回路 |
JPH0670459A (ja) * | 1992-04-21 | 1994-03-11 | Nec Corp | 電源切換回路 |
JP2003008415A (ja) * | 2001-06-21 | 2003-01-10 | Hitachi Ltd | 負荷駆動装置 |
JP2003168963A (ja) * | 2001-11-30 | 2003-06-13 | Auto Network Gijutsu Kenkyusho:Kk | チャージポンプ駆動回路及びチャージポンプの駆動方法 |
JP2009100519A (ja) * | 2007-10-15 | 2009-05-07 | Rohm Co Ltd | 過電圧保護回路ならびにそれを用いた電源管理回路および電子機器 |
US20110163797A1 (en) * | 2009-06-30 | 2011-07-07 | Decicon, Inc. | Power switch with reverse current blocking capability |
JP2011200016A (ja) * | 2010-03-19 | 2011-10-06 | Sanken Electric Co Ltd | 電源装置 |
JP2015023451A (ja) * | 2013-07-19 | 2015-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置及び駆動システム |
JP3200879U (ja) * | 2015-08-07 | 2015-11-12 | 安勤科技股▲ふん▼有限公司 | 改良型電源スイッチ制御回路 |
US20180175619A1 (en) * | 2015-11-18 | 2018-06-21 | Western Digital Technologies, Inc. | Power control module using protection circuit for regulating backup voltage to power load during power fault |
US20180062517A1 (en) * | 2016-08-25 | 2018-03-01 | Pegatron Corporation | Redundant power supply control circuit |
Also Published As
Publication number | Publication date |
---|---|
US20220038088A1 (en) | 2022-02-03 |
US11296690B2 (en) | 2022-04-05 |
JP7352524B2 (ja) | 2023-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6577348B2 (ja) | 同期整流型dc/dcコンバータ | |
US8686704B2 (en) | Current sense circuit and switching regulator using the same | |
US9098100B2 (en) | Voltage regulator with improved reverse current protection | |
JP5890814B2 (ja) | Dc−dcコンバータ、および、半導体集積回路 | |
US8866456B2 (en) | Method of forming a power supply controller and structure therefor | |
JP7307229B2 (ja) | スイッチング電源、半導体集積回路装置 | |
US20120068740A1 (en) | Voltage output circut | |
JP2019047599A (ja) | スイッチングレギュレータ | |
US10056896B2 (en) | Switching element driving device | |
JP2019180169A (ja) | 電源供給回路 | |
JP6205596B2 (ja) | ソフトスタート回路及び電源装置 | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
JP5248993B2 (ja) | ブートストラップ回路 | |
US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
US10879885B2 (en) | Diode circuit | |
JP7352524B2 (ja) | ドライバ回路 | |
JP6574743B2 (ja) | 電源回路 | |
JP6176139B2 (ja) | 同期整流回路 | |
JP6850199B2 (ja) | 電源回路 | |
US20160026200A1 (en) | Power supply circuit | |
JP2017041968A (ja) | 電力供給装置及びその制御方法 | |
JP2017069994A (ja) | 負荷開放検出回路 | |
JP6514175B2 (ja) | スイッチング電源装置 | |
TW202013850A (zh) | 電源供應電路 | |
JP2020178480A (ja) | 逆流防止装置、及び、逆流防止装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7352524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |