JP7352490B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7352490B2
JP7352490B2 JP2020032164A JP2020032164A JP7352490B2 JP 7352490 B2 JP7352490 B2 JP 7352490B2 JP 2020032164 A JP2020032164 A JP 2020032164A JP 2020032164 A JP2020032164 A JP 2020032164A JP 7352490 B2 JP7352490 B2 JP 7352490B2
Authority
JP
Japan
Prior art keywords
opening
gap
wiring board
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020032164A
Other languages
English (en)
Other versions
JP2021136351A (ja
Inventor
隆文 大吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2020032164A priority Critical patent/JP7352490B2/ja
Publication of JP2021136351A publication Critical patent/JP2021136351A/ja
Application granted granted Critical
Publication of JP7352490B2 publication Critical patent/JP7352490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、配線基板に関する。
配線基板には、一般的に、各パッドの周囲にクリアランスが設けられている(例えば、特許文献1)。このようなクリアランスは、パッド間の絶縁性を確保するために設けられている。
特開2007-141975号公報
従来の配線基板では、電子部品およびリッドを搭載して高温環境下や低温環境下で使用すると、電子部品の搭載面と反対側の面において、熱伸縮により電子部品の角部と対向する位置に応力が集中しやすくクラックの起点となりやすい。そのため、従来の配線基板では、クラックがこの起点から配線基板の厚み方向に延びて配線を断線するという問題がある。
本発明の課題は、クラックの発生が低減された配線基板を提供することである。
本開示に係る配線基板は、上面と下面を有するコア用絶縁層と、コア用絶縁層の上面に位置する第1ビルドアップ層と、コア用絶縁層の下面に位置する第2ビルドアップ層と、第1ビルドアップ層上に位置しており平面視で多角形状の実装領域と、第2ビルドアップ層の表面に位置する複数の開口を有する導体層と、複数の開口内の各々に導体層と隙間を介して位置する複数のパッドとを備える。複数の開口が、平面透視で実装領域の角部と重なって位置する第1開口と、第1開口と隣接して位置する第2開口と、第2開口よりも第1開口から離れて位置する第3開口とを含む。複数のパッドが、第1開口内に導体層と第1隙間を介して位置する第1パッドと、第2開口内に導体層と第2隙間を介して位置する第2パッドと、第3開口内に導体層と第3隙間を介して位置する第3パッドとを含む。少なくとも第1隙間が、第3隙間よりも大きい。
本開示に係る電子部品実装構造体は、上記の配線基板、配線基板に実装された電子部品、および電子部品を被覆するリッドを含む。
本開示に係る配線基板は、上述のように、複数の開口が、平面透視で実装領域の角部と重なって位置する第1開口と、第1開口と隣接して位置する第2開口と、第2開口よりも第1開口から離れて位置する第3開口とを含み、少なくとも第1隙間が、第3隙間よりも大きい。言い換えれば、平面視において、第1開口の輪郭と第1パッドの輪郭との間の面積が、第3開口の輪郭と第3パッドの輪郭との間の面積よりも大きい。すなわち、実装領域の角部と重なって位置する第1開口における第1隙間を大きくすることによって、優れた曲げ性および伸縮性を有する樹脂領域を広く設けることができる。したがって、本開示に係る配線基板によれば、応力が緩和されてクラックの発生が低減されている。
本開示の一実施形態に係る電子部品実装構造体の要部を示す説明図である。 (A)は本開示の一実施形態に係る電子部品実装構造体に含まれる配線基板の一実施形態を示す説明図であり、(B)は(A)に示す矢印A方向から見た説明図である。
本開示の一実施形態に係る配線基板を、図1および2に基づいて説明する。図1は、本開示の一実施形態に係る電子部品実装構造体の要部を示す説明図である。一実施形態に係る電子部品実装構造体1は、配線基板2と、配線基板2に実装された電子部品3と、電子部品3を被覆するリッド4とを含む。
本開示の一実施形態に係る配線基板2は、図2(A)に示すように、上面と下面を有するコア用絶縁層21と、コア用絶縁層21の上面に位置する第1ビルドアップ層22aと、コア用絶縁層21の下面に位置する第2ビルドアップ層22bとを備える。
コア用絶縁層21は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。コア用絶縁層21の厚みは特に限定されず、例えば200μm以上1800μm以下である。
コア用絶縁層21には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、コア用絶縁層21には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。
コア用絶縁層21には、コア用絶縁層21の上下面を電気的に接続するために、スルーホール導体23aが位置している。スルーホール導体23aは、コア用絶縁層21の上下面を貫通するスルーホール内に位置している。スルーホール導体23aは、例えば、銅めっきなどの金属めっき導体で形成されている。スルーホール導体23aは、コア用絶縁層21の両面に形成された導体層23に接続されている。スルーホール導体23aは、スルーホールの内壁面のみに形成されていてもよく、スルーホール内に充填されていてもよい。また、コア用絶縁層21は、内部にスルーホール導体23aと接続された回路を有していても構わない。
コア用絶縁層21の上面に位置する第1ビルドアップ層22aは、導体層23とビルドアップ用絶縁層22とが交互に積層された構造を有している。第1ビルドアップ層22aの最外層には、電子部品3を実装するための実装領域Xが含まれる。実装領域Xは、平面視した場合に四角形状などの多角形状を有している。実装領域Xに実装される電子部品3としては、例えば、半導体集積回路素子、オプトエレクトロニクス素子などが挙げられる。平面透視で実装領域Xの角部と、電子部品3の角部とは、互いに重なるように実装される。
導体層23は、例えば銅箔や銅めっきから成る導体で形成されている。導体層23の厚みは特に限定されず、例えば3μm以上25μm以下である。導体層23には、電源用導体層、接地用導体層および信号用導体層が含まれる。
導体層23は、ビルドアップ用絶縁層22を介して対向するように位置している。一実施形態に係る配線基板2において、ビルドアップ用絶縁層22は二層形成されている。ビルドアップ用絶縁層22は、コア用絶縁層21と同様、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。ビルドアップ用絶縁層22は、それぞれ同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。ビルドアップ用絶縁層22とコア用絶縁層21とは、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。
さらに、ビルドアップ用絶縁層22には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。ビルドアップ用絶縁層22の厚みは特に限定されず、例えば5μm以上50μm以下である。ビルドアップ用絶縁層22は、それぞれ同じ厚みを有していてもよく、異なる厚みを有していてもよい。
ビルドアップ用絶縁層22には、層間を電気的に接続するためのビアホール導体23bが形成されている。ビアホール導体23bは、ビルドアップ用絶縁層22の上下面を貫通するビアホール内に形成されている。ビアホール導体23bは、例えば、銅めっきなどの金属めっき導体で形成されている。ビアホール導体23bは、ビルドアップ用絶縁層22の両面に位置する導体層23に接続されている。ビアホール導体23bは、ビアホール内に充填されていてもよく、ビアホールの内壁面のみに形成されていてもよい。
コア用絶縁層21の下面に位置する第2ビルドアップ層22bも、第1ビルドアップ層22aと同様に、導体層23とビルドアップ用絶縁層22とが交互に積層された構造を有している。第2ビルドアップ層22bに含まれる導体層23およびビルドアップ用絶縁層22については、例えば、上述の第1ビルドアップ層22aに含まれる導体層23およびビルドアップ用絶縁層22で説明した通りであり、詳細な説明は省略する。
第2ビルドアップ層22bの表面には、複数の開口24を有する導体層23が位置している。図2(B)に示すように、この複数の開口24内の各々には、導体層23と隙間をあけて複数のパッド25が位置している。この隙間が、いわゆる「クリアランス」である。図2(B)については、第2ビルドアップ層22bの表面に形成されているソルダーレジスト層26は省略している。
一実施形態に係る配線基板2において、複数の開口24には、平面透視で実装領域Xの角部と重なって位置する第1開口241と、第1開口241と隣接して位置する第2開口242と、第2開口242よりも第1開口241から離れて位置する第3開口243とが含まれる。第1開口241内には、導体層23と第1隙間241Sを介して第1パッド251が位置している。第2開口242内には、導体層23と第2隙間242Sを介して第2パッド252が位置している。第3開口243内には、導体層23と第3隙間243Sを介して第3パッド253が位置している。
第1パッド251、第2パッド252および第3パッド253の形状は限定されない。平面透視した場合、これらのパッド25は、図2(B)に示すように、通常、円形状を有している。第1パッド251、第2パッド252および第3パッド253の形状は、全て同じ形状であってもよく、異なる形状であってもよい。
一実施形態に係る配線基板2において、少なくとも第1開口241に存在する第1隙間241Sは、第3開口243に存在している第3隙間243Sよりも大きい。言い換えれば、平面視において、第1開口241の輪郭と第1パッド251の輪郭との間の面積が、第3開口243の輪郭と第3パッド253の輪郭との間の面積よりも大きい。すなわち、熱伸縮により応力が集中しやすい実装領域X(電子部品)の角部と重なって位置する第1開口241に、優れた曲げ性および伸縮性を有する樹脂領域を広く設けることができる。その結果、応力が緩和されてクラックの発生を低減することができる。
図2(B)に示すように、第1開口241は、四角形状の実装領域Xの対角線に沿う方向に沿って延びている。このため、第1隙間241Sは、円形状の第3開口243における第3隙間243Sに比べて、実装領域Xの対角線に沿う方向に沿って面積が大きい領域を有している。このような場合、実装領域Xの対角線に沿う方向に沿って応力が生じるときに、応力を緩和してクラックの発生を低減し易い点で有利である。第1パッド251が円形状であり、第1開口241が楕円形状であれば、第1隙間241Sは、実装領域Xの対角線に沿う方向に沿って面積が大きい領域を有することができる。第1開口241の形状は、楕円形状に限られず、四角形状、円形状などであってもよい。
第1隙間241Sは、平面透視した場合、実装領域Xと重なって位置する第1領域P1と、実装領域Xと重ならずに位置する第2領域P2とを有する。図2(B)では、第1領域P1と第2領域P2とは、略同じ大きさを有している。
第1領域P1と第2領域P2とは異なる大きさを有していてもよい。このような場合は、実装領域Xと重なっていない第2領域P2が、実装領域Xと重なっている第1領域P1よりも大きい方がよい。第1隙間241Sにおいて、実装領域Xと重ならない領域(第2領域P2)の方が、実装領域Xと重なる領域(第1領域P1)よりも、より応力が集中しやすいためである。このような構成によって、より応力が集中しやすい第2領域P2に、優れた曲げ性および伸縮性を有する樹脂領域を広く設けることができる。
図2(B)では、第1開口241に存在する第1隙間241Sだけでなく、第2開口242に存在する第2隙間242Sも、第3開口243に存在している第3隙間243Sよりも大きい。言い換えれば、平面視において、第2開口241の輪郭と第2パッド252の輪郭との間の面積が、第3開口243の輪郭と第3パッド253の輪郭との間の面積よりも大きい。第1隙間241Sに隣接する第2隙間242Sの面積も、第3隙間243Sの面積よりも大きいことによって、実装領域Xの角部に近い位置に存在する第2開口242にも、優れた曲げ性および伸縮性を有する樹脂領域を広く設けることができる。その結果、応力が緩和されてクラックの発生をより低減することができる。
第2開口242は、四角形状の実装領域Xの対角線と平行な方向に沿って延びていてもよく、四角形状の実装領域Xの対角線と非平行な方向に沿って存在していてもよい。より応力が緩和される点で、第2開口242は、四角形状の実装領域Xの対角線と平行な方向に沿って延びているのがよい。
第1隙間241Sおよび第2隙間242Sは、第3開口243に存在する第3隙間243Sよりも大きければ限定されない。例えば、第1隙間241Sおよび第2隙間242Sの最も広い部分の幅が、第3隙間243Sの幅の3~10倍程度であるのがよい。第1隙間241Sと第2隙間242Sとは同じ大きさの幅を有していてもよく、異なる大きさの幅を有していてもよい。第1隙間241Sと第2隙間242Sとが異なる大きさの幅を有する場合、熱伸縮により応力が集中しやすい実装領域Xの角部と重なって位置する第1開口241に存在する第1隙間241Sが、第2隙間242Sよりも大きな幅を有するのがよい。
一実施形態に係る配線基板2の両表面の一部には、ソルダーレジスト層26が形成されている。ソルダーレジスト層26は、例えば、アクリル変性エポキシ樹脂で形成されている。ソルダーレジスト層26は、例えば電子部品3を実装するときの熱やマザーボードなどに接続するときの熱から、第1ビルドアップ層22aおよび第2ビルドアップ層22bに形成された導体層23を保護する機能を有している。
上記のような配線基板2は、例えば、次のように形成される。まず、コア用絶縁層21を用意する。コア用絶縁層21は、両面銅張り積層板等の絶縁板にドリル、ブラストまたはレーザー加工することでスルーホールを形成し、サブトラクティブ法によりコア用絶縁層21表面に導体層23およびスルーホール内にスルーホール導体23aを形成する。コア用絶縁層21の上下面の導体層23は、スルーホール導体23aによって導通している。
次に、コア用絶縁層21の上下面に第1ビルドアップ層22aおよび第2ビルドアップ層22bを形成する。第1ビルドアップ層22aおよび第2ビルドアップ層22bは、ビルドアップ用絶縁層22と導体層23とを交互に積層させることによって形成される。ビルドアップ用絶縁層22は、例えば、熱硬化性の絶縁樹脂フィルムを真空下でコア用絶縁層21の上下面に被着して熱硬化することで形成される。
次に、ビルドアップ用絶縁層22にレーザー加工することで、導体層23を底部とするビアホールを形成する。レーザー加工後は、炭化物などを除去するためのデスミア処理を行うことでビアホールとビアホール導体23bとの密着強度が向上する。
次に、セミアディティブ法により、ビルドアップ用絶縁層22表面に導体層23およびビアホール内にめっき金属によりビアホール導体23bを形成する。ビルドアップ用絶縁層22表面の導体層23とビアホール底部にある導体層23とは、ビアホール導体23bによって導通されている。このような方法により、第2ビルドアップ層22bの表面に、第1開口241および第2開口242を有する導体層23が形成される。
ビルドアップ用絶縁層22の形成工程および導体層23の形成工程を繰り返すことによって、ビルドアップ用絶縁層22を所定の層数に形成することができる。これにより、コア用絶縁層21の上面に第1ビルドアップ層22aが形成され、下面に第2ビルドアップ層22bが形成される。
本開示の一実施形態に係る電子部品実装構造体1は、上記のように、一実施形態に係る配線基板2と、配線基板2に実装された電子部品3と、電子部品3を被覆するリッド4とを含む。図1に示すように、一実施形態に係る電子部品実装構造体1において電子部品3は、一実施形態に係る配線基板2に含まれる第1ビルドアップ層22aの最外層に位置する実装領域Xに実装されている。このとき、平面透視で実装領域Xの角部と電子部品3の角部とが重なるように実装されている。実装領域Xに実装される電子部品3としては、上記のように、半導体集積回路素子、オプトエレクトロニクス素子などが挙げられる。
実装領域Xに実装された電子部品3はリッド4で被覆されている。リッド4は、配線基板2の撓み(反り)を防止するために使用される。リッド4は、例えば銅やアルミなどの金属で形成されている。
一実施形態に係る電子部品実装構造体1は、上述の一実施形態に係る配線基板2を使用しているため、クラックの発生が低減される。したがって、一実施形態に係る電子部品実装構造体1は、クラックによって配線が断線されにくく、優れた電気的信頼性を有する。
本開示の配線基板および電子部品実装構造体は、上述の実施形態に限定されない。一実施形態に係る配線基板2では、第1開口241内に位置する第1パッド251が、平面透視で実装領域Xの角部と重なっている。しかし、本開示の配線基板では、第1開口241が実装領域Xの角部と重なっていればよい。つまり、必ずしも第1パッド251が角部と重なっていなくてもよく、第1隙間241Sが角部と重なっていてもよい。
一実施形態に係る配線基板2において、第1隙間241Sの面積が第3隙間243Sの面積よりも大きい個所は、第1隙間241Sの一部に存在していればよい。また、第2隙間242Sの面積が第3隙間243Sの面積よりも大きい個所は、第2隙間242Sの一部に存在していればよい。しかし、本開示の配線基板において、第1隙間241Sの面積が第3隙間243Sの面積よりも大きい個所が、第1隙間241Sの全体に存在していてもよい。また、第2隙間242Sの面積が第3隙間243Sの面積よりも大きい個所が、第2隙間242Sの全体に存在していてもよい。
一実施形態に係る配線基板2において、実装領域Xは四角形状を有している。しかし、本開示の配線基板において実装領域の形状は、平面視で多角形状あれば、三角形状、五角形状、六角形状などであってもよく、形状は限定されない。
1 電子部品実装構造体
2 配線基板
21 コア絶縁層
22a 第1ビルドアップ層
22b 第2ビルドアップ層
23 導体層
24 開口
241 第1開口
242 第2開口
243 第3開口
241S 第1隙間
242S 第2隙間
243S 第3隙間
25 パッド
251 第1パッド
252 第2パッド
253 第3パッド
26 ソルダーレジスト層
3 電子部品
4 リッド
P1 第1領域
P2 第2領域
X 実装領域

Claims (10)

  1. 上面と下面を有するコア用絶縁層と、
    該コア用絶縁層の前記上面に位置する第1ビルドアップ層と、
    前記コア用絶縁層の前記下面に位置する第2ビルドアップ層と、
    前記第1ビルドアップ層上に位置する平面視で多角形状の実装領域と、
    前記第2ビルドアップ層の表面に位置する複数の開口を有する導体層と、
    前記複数の開口内の各々に、前記導体層と隙間を介して位置する複数のパッドと、
    を備えており、
    前記複数の開口が、
    平面透視で前記実装領域の角部と重なって位置する第1開口と、
    該第1開口と隣接して位置する第2開口と、
    該第2開口よりも前記第1開口から離れて位置する第3開口と、
    を含んでおり、
    前記複数のパッドが、
    前記第1開口内に、前記導体層と第1隙間を介して位置する第1パッドと、
    前記第2開口内に、前記導体層と第2隙間を介して位置する第2パッドと、
    前記第3開口内に、前記導体層と第3隙間を介して位置する第3パッドと、
    を含んでおり、
    少なくとも前記第1隙間が、前記第3隙間よりも大きいことを特徴とする配線基板。
  2. 前記第2隙間が、前記第3隙間よりも大きい請求項1に記載の配線基板。
  3. 前記第1隙間が、平面透視で、前記実装領域と重なって位置する第1領域と、前記実装領域と重ならずに位置する第2領域とを有しており、
    前記第2領域が、前記第1領域よりも大きい請求項1または2に記載の配線基板。
  4. 前記第1パッドが、平面透視で前記実装領域の前記角部と重なって位置している請求項1~3のいずれか1つに記載の配線基板。
  5. 前記実装領域が四角形状である請求項1~4のいずれか1つに記載の配線基板。
  6. 前記第1開口が、平面透視で前記四角形状の対角線に沿う方向に沿って延びている請求項5に記載の配線基板。
  7. 前記第2開口は、隣接して位置する前記第1開口が伸びている方向と平行な方向に沿って延びている請求項5または6に記載の配線基板。
  8. 前記第1開口および前記第2開口の少なくとも一方が、平面透視で楕円形状を有する請求項1~7のいずれか1つに記載の配線基板。
  9. 前記第1パッド、前記第2パッドおよび前記第3パッドの少なくとも1種が、平面透視で円形状である請求項1~8のいずれか1つに記載の配線基板。
  10. 請求項1~9のいずれか1つに記載の配線基板、該配線基板に実装された電子部品、および該電子部品を被覆するリッドを含む電子部品実装構造体。
JP2020032164A 2020-02-27 2020-02-27 配線基板 Active JP7352490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020032164A JP7352490B2 (ja) 2020-02-27 2020-02-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020032164A JP7352490B2 (ja) 2020-02-27 2020-02-27 配線基板

Publications (2)

Publication Number Publication Date
JP2021136351A JP2021136351A (ja) 2021-09-13
JP7352490B2 true JP7352490B2 (ja) 2023-09-28

Family

ID=77661717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020032164A Active JP7352490B2 (ja) 2020-02-27 2020-02-27 配線基板

Country Status (1)

Country Link
JP (1) JP7352490B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100894A1 (ja) * 2021-11-30 2023-06-08 京セラ株式会社 配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031631A (ja) 1998-07-13 2000-01-28 Nec Corp プリント配線板
JP2007524254A (ja) 2004-02-25 2007-08-23 アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド 埋め込まれた信号線を電気デバイスに接続するための相互接続構造体および方法
JP2012119473A (ja) 2010-11-30 2012-06-21 Kyocer Slc Technologies Corp 配線基板
JP2016127134A (ja) 2014-12-26 2016-07-11 京セラ株式会社 配線基板
JP6216299B2 (ja) 2012-04-05 2017-10-18 株式会社タウンズ 結核菌群の免疫学的検出方法及び検出用キット

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216299A (ja) * 1993-01-18 1994-08-05 Toshiba Corp プリント配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031631A (ja) 1998-07-13 2000-01-28 Nec Corp プリント配線板
JP2007524254A (ja) 2004-02-25 2007-08-23 アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド 埋め込まれた信号線を電気デバイスに接続するための相互接続構造体および方法
JP2012119473A (ja) 2010-11-30 2012-06-21 Kyocer Slc Technologies Corp 配線基板
JP6216299B2 (ja) 2012-04-05 2017-10-18 株式会社タウンズ 結核菌群の免疫学的検出方法及び検出用キット
JP2016127134A (ja) 2014-12-26 2016-07-11 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP2021136351A (ja) 2021-09-13

Similar Documents

Publication Publication Date Title
US8461459B2 (en) Flex-rigid wiring board and method for manufacturing the same
US9474158B2 (en) Printed wiring board
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2016149411A (ja) 半導体素子内蔵配線板及びその製造方法
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20150257261A1 (en) Printed wiring board
KR20140141494A (ko) 배선 기판
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
JP2020017639A (ja) 配線基板
JP7352490B2 (ja) 配線基板
JP2009206188A (ja) フレキシブルプリント配線板
JP2008141136A (ja) 多層配線基板及び素子搭載装置
JP5141084B2 (ja) 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
US6657295B2 (en) Multilayer interconnect board and multilayer semiconductor device
JP2008118155A (ja) 半導体装置用パッケージ
JP7431865B2 (ja) 配線基板
WO2023163043A1 (ja) 配線基板
WO2023127725A1 (ja) スティフナ付き配線基板
WO2023190822A1 (ja) 配線基板
KR20210074609A (ko) 인쇄회로기판
JP7449743B2 (ja) 配線基板
WO2023100894A1 (ja) 配線基板
JP7433065B2 (ja) 配線基板
WO2021193092A1 (ja) 配線基板
TW201507565A (zh) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230915

R150 Certificate of patent or registration of utility model

Ref document number: 7352490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150