JP7340787B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7340787B2
JP7340787B2 JP2019034996A JP2019034996A JP7340787B2 JP 7340787 B2 JP7340787 B2 JP 7340787B2 JP 2019034996 A JP2019034996 A JP 2019034996A JP 2019034996 A JP2019034996 A JP 2019034996A JP 7340787 B2 JP7340787 B2 JP 7340787B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
electrode
imaging device
conversion section
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019034996A
Other languages
English (en)
Other versions
JP2019165212A (ja
Inventor
優子 留河
貴裕 小柳
裕之 網川
康行 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2019165212A publication Critical patent/JP2019165212A/ja
Application granted granted Critical
Publication of JP7340787B2 publication Critical patent/JP7340787B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、撮像装置に関する。
従来、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに代表される固体撮像装置が知られている。例えば、特許文献１及び２は、従来のイメージセンサを開示している。イメージセンサは、複数の画素を備え、画素毎に、光電変換部と、当該光電変換部によって生成された信号電荷を読み出す読み出し回路とが設けられている。
国際公開第２０１７／１３０７２８号 特開２０１２－１９９５８３号公報
上記従来のイメージセンサでは、ノイズの低減、及び、ダイナミックレンジの拡張という点で改善の余地がある。
そこで、本開示は、低ノイズで、かつ、広ダイナミックレンジの撮像装置を提供する。
本開示の限定的ではない例示的な一態様に係る撮像装置は、第１主面、及び前記第１主面と反対側の第２主面を有する半導体基板と、前記半導体基板内に配置され、入射した第１の光を変換することにより第１の信号電荷を生成する第１の光電変換部と、前記半導体基板内に配置され、入射した第２の光を変換することにより第２の信号電荷を生成する前記第１の光電変換部とは異なる第２の光電変換部と、前記第１主面の上方に配置された配線層と、前記配線層内に配置され、平面視において、前記第１の光電変換部を囲む容量素子と、を備える。前記容量素子は、第１の電極、第２の電極、及び前記第１の電極と前記第２の電極との間に配置された誘電体層を含む。前記第１の電極は、前記第１の光電変換部又は前記第２の光電変換部に接続されている。
本開示によれば、低ノイズで、かつ、広ダイナミックレンジの撮像装置を提供することができる。
図１は、実施の形態に係る撮像装置の平面構造を模式的に示す平面図である。 図２は、実施の形態に係る撮像装置の単位セルの回路構成を示す図である。 図３は、実施の形態に係る撮像装置の複数の単位セルの平面レイアウトを示す図である。 図４は、実施の形態に係る撮像装置の単位セルの断面図である。 図５は、実施の形態に係る撮像装置の容量素子及びその近傍を拡大して示す断面図である。 図６は、実施の形態に係る撮像装置において、斜め入射光に対する容量素子の作用効果を説明するための断面図である。 図７は、実施の形態の第１変形例に係る撮像装置の容量素子及びその近傍を拡大して示す断面図である。 図８は、実施の形態の第２変形例に係る撮像装置の単位セルの断面図である。 図９は、実施の形態の第３変形例に係る撮像装置の容量素子及びその近傍を拡大して示す断面図である。 図１０は、実施の形態の第４変形例に係る撮像装置の容量素子及びその近傍を拡大して示す断面図である。
（本開示の概要）
まず、本開示の実施の形態を詳細に説明する前に、本開示の一態様の概要を説明する。本開示の一態様の概要は、以下の通りである。
本開示の一態様に係る撮像装置は、第１主面、及び前記第１主面と反対側の第２主面を有する半導体基板と、前記半導体基板内に配置され、入射した第１の光を変換することにより第１の信号電荷を生成する第１の光電変換部と、前記半導体基板内に配置され、入射した第２の光を変換することにより第２の信号電荷を生成する前記第１の光電変換部とは異なる第２の光電変換部と、前記第１主面の上方に配置された配線層と、前記配線層内に配置され、平面視において、前記第１の光電変換部を囲む容量素子と、を備える。前記容量素子は、第１の電極、第２の電極、及び前記第１の電極と前記第２の電極との間に配置された誘電体層を含む。前記第１の電極は、前記第１の光電変換部又は前記第２の光電変換部に接続されている。
ここで、仮に、容量素子が第１の光電変換部を囲むように設けられていない場合、第１の光電変換部の近くに設けられた配線に与えられた電位の変動、及び、配線の寄生容量によって、第１の光電変換部の電位が変動する。第１の光電変換部の電位が変動することで、生成される信号電荷にはノイズ成分が含まれる。
これに対して、本態様に係る撮像装置では、容量素子が第１の光電変換部を囲むように設けられているので、容量素子の電極が電気シールドの機能を果たす。つまり、第１の光電変換部の電位の変動を抑制することができるので、ノイズを低減することができる。
また、本態様に係る撮像装置では、容量素子の第１の電極が第１の光電変換部又は第２の光電変換部に接続されているので、容量素子は、第１の光電変換部又は第２の光電変換部で生成された電荷を蓄積することができる。このため、容量素子が第１の光電変換部又は第２の光電変換部に接続されていない場合に比べて、第１の光電変換部又は第２の光電変換部における電荷の飽和量を大きくすることができる。したがって、光電変換可能な光の限界強度を大きくすることができるので、撮像装置のダイナミックレンジを広げることができる。
このように、本態様に係る撮像装置によれば、ノイズの低減と、ダイナミックレンジの拡張とを両立させることができる。
また、例えば、本開示の一態様に係る撮像装置は、前記第１の光電変換部及び前記第２の光電変換部のうち、前記第１の電極と接続されている一方によって生成される信号電荷を蓄積する電荷蓄積領域をさらに備え、前記第１の電極は、前記半導体基板と前記第２の電極との間に配置され、前記第２の電極は、前記電荷蓄積領域を覆っていてもよい。
これにより、容量素子の第２の電極が電荷蓄積領域を覆っているので、電荷蓄積領域の電位の変動を抑制することができる。このため、第２の電極が電荷蓄積領域に対する電気シールドの機能を果たすので、例えば配線を電荷蓄積領域の直上方向に設けることができる。つまり、電荷蓄積領域と配線とが平面視において重なるように設けることができるので、限られた画素領域を有効に利用することができる。
また、例えば、平面視において、前記第１の光電変換部の面積は前記第２の光電変換部の面積と異なり、前記第１の電極は、前記第１の光電変換部及び前記第２の光電変換部のうち前記面積が小さい方に接続されていてもよい。
これにより、ノイズの低減とダイナミックレンジの拡張とを両立することができる。例えば、面積が異なる２つの光電変換部で１つの単位セルを構成することができる。この場合、２つの光電変換部を切り替えて読み出すことで、撮像装置の感度を切り替えることができる。例えば、面積が大きい光電変換部では、ノイズの影響を抑えつつ、弱い光を光電変換することができる。したがって、面積が大きい光電変換部を利用することで、撮像装置の感度を高くすることができる。また、面積が小さい光電変換部では、電荷が飽和することなく、強い光を光電変換することができる。したがって、面積が小さい光電変換部を利用することで、撮像装置の感度を低くすることができる。
また、例えば、前記第１の光電変換部の前記面積は、前記第２の光電変換部の前記面積よりも大きくてもよい。
また、例えば、前記半導体基板は、前記第１の光及び前記第２の光が前記第２主面から前記半導体基板に入射するように構成されていてもよい。
また、例えば、本開示の一態様に係る撮像装置は、前記第２の電極に一定の電位を印加するための配線をさらに備えていてもよい。
これにより、第２の電極が一定電位に保たれているので、容量素子に蓄積される電荷の変動を抑制することができるので、ノイズを低減することができる。
また、例えば、本開示の一態様に係る撮像装置は、さらに、トランジスタを備え、前記第１の電極は、前記トランジスタを介して前記第１の光電変換部又は前記第２の光電変換部に接続されていてもよい。
これにより、トランジスタのオン及びオフを切り替えることで、第１の光電変換部又は第２の光電変換部と容量素子との導通及び非導通を切り替えることができる。例えば、トランジスタをオンして第１の光電変換部又は第２の光電変換部と容量素子とを導通させることにより、電荷の飽和量を大きくすることができる。また、トランジスタをオフして第１の光電変換部又は第２の光電変換部と容量素子とを非導通にすることにより、電荷の飽和量を小さくすることができる。このように、トランジスタのオン及びオフを制御することで、電荷の飽和量を切り替えることができるので、撮像装置のダイナミックレンジを切り替えることができる。
また、例えば、前記第２の電極は、前記第１の光電変換部を連続的に囲んでいてもよい。
本開示において、回路、ユニット、装置、部材又は部の全部又は一部、又はブロック図の機能ブロックの全部又は一部は、半導体装置、半導体集積回路（ＩＣ）、又はＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）を含む一つ又は複数の電子回路によって実行されてもよい。ＬＳＩ又はＩＣは、一つのチップに集積されてもよいし、複数のチップを組み合わせて構成されてもよい。例えば、記憶素子以外の機能ブロックは、一つのチップに集積されてもよい。ここでは、ＬＳＩまたはＩＣと呼んでいるが、集積の度合いによって呼び方が変わり、システムＬＳＩ、ＶＬＳＩ（ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）、若しくはＵＬＳＩ（ｕｌｔｒａ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）と呼ばれるものであってもよい。 ＬＳＩの製造後にプログラムされる、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）、又はＬＳＩ内部の接合関係の再構成又はＬＳＩ内部の回路区画のセットアップができるｒｅｃｏｎｆｉｇｕｒａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅも同じ目的で使うことができる。
さらに、回路、ユニット、装置、部材又は部の全部又は一部の機能又は操作は、ソフトウエア処理によって実行することが可能である。この場合、ソフトウエアは一つ又は複数のＲＯＭ、光学ディスク、ハードディスクドライブなどの非一時的記録媒体に記録され、ソフトウエアが処理装置（ｐｒｏｃｅｓｓｏｒ）によって実行されたときに、そのソフトウエアで特定された機能が処理装置（ｐｒｏｃｅｓｓｏｒ）および周辺装置によって実行される。システム又は装置は、ソフトウエアが記録されている一つ又は複数の非一時的記録媒体、処理装置（ｐｒｏｃｅｓｓｏｒ）、及び必要とされるハードウエアデバイス、例えばインターフェース、を備えていても良い。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、垂直などの要素間の関係性を示す用語、及び、正方形又は矩形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
また、本明細書において、「厚み方向」とは、撮像装置の半導体基板の厚み方向を意味し、半導体基板の主面に垂直な方向のことであり、「平面視」とは、半導体基板の主面に対して垂直な方向から見たときのことをいう。
（実施の形態）
［構成］
まず、本実施の形態に係る撮像装置の構成について図１を用いて説明する。図１は、本実施の形態に係る撮像装置１０の平面構造を模式的に示す平面図である。
図１に示されるように、撮像装置１０は、画素部２０と、垂直走査回路３０と、水平走査回路４０とを備える。本実施の形態では、撮像装置１０は、表面照射型のＣＭＯＳイメージセンサである。
画素部２０は、図１に示されるように、二次元状に配列された複数の単位セル１００を有する。具体的には、複数の単位セル１００は、行列状に並んで配列されている。なお、複数の単位セル１００は、一次元に、すなわち、直線状に並んで配列されていてもよい。
複数の単位セル１００の各々は、入射した光を光電変換することで、信号電荷を生成する光電変換部を有する。生成される信号電荷の量（以下では、電荷量と記載する）は、入射した光の強度に依存する。具体的には、電荷量は、入射した光の強度が大きい程、大きな値になり、光の強度が小さい程、小さな値になる。
図２に示されるように、単位セル１００は、低感度画素１０１と、高感度画素１０２とを有する。なお、図２は、本実施の形態に係る撮像装置１０の単位セル１００の回路構成図である。読み出し対象の画素を低感度画素１０１と高感度画素１０２とで切り替えることで、単位セル１００の光電変換可能な範囲、すなわち、ダイナミックレンジを広げることができる。
画素部２０には、複数の単位セル１００の行毎に、垂直走査回路３０に接続された制御線が設けられている。具体的には、図２に示されるように、画素部２０には、リセット制御線ＲＳ、選択制御線ＳＷ、第１の転送制御線ＴＧＳ及び第２の転送制御線ＴＧＬが、複数の単位セル１００の行毎に設けられている。
また、画素部２０には、複数の単位セル１００の列毎に、水平走査回路４０に接続された信号線が設けられている。具体的には、図２に示されるように、複数の単位セル１００の列毎に、垂直信号線５０が設けられている。また、各単位セル１００に接続される電源線６０が設けられている。
単位セル１００、各制御線及び信号線の構成及び機能などの詳細は、後で説明する。
垂直走査回路３０は、画素部２０の周辺に設けられた周辺回路の１つである。なお、周辺回路は、複数の光電変換部によって生成される電荷の読み出しを制御するための回路である。垂直走査回路３０は、信号電荷を読み出す対象となる単位セル１００を選択するための制御線などに供給する電位を制御する。具体的には、垂直走査回路３０は、リセット制御線ＲＳ、選択制御線ＳＷ、第１の転送制御線ＴＧＳ及び第２の転送制御線ＴＧＬに供給する電位を制御する。
水平走査回路４０は、画素部２０の周辺に設けられた周辺回路の１つである。水平走査回路４０は、列毎に設けられた垂直信号線５０を介して各単位セル１００から転送される信号電荷を処理する。水平走査回路４０には、出力信号線（図示せず）が接続されており、複数の単位セル１００の各々から転送される信号電荷を順次出力する。
続いて、複数の単位セル１００の詳細な構成について説明する。まず、複数の単位セル１００の回路構成について、図２を用いて説明する。なお、本実施の形態では、複数の単位セル１００は、互いに同じ回路構成を有する。
上述したように、単位セル１００は、低感度画素１０１と、高感度画素１０２とを有する。さらに、図２に示されるように、単位セル１００は、スイッチトランジスタ１０３と、リセットトランジスタ１０４と、増幅トランジスタ１０５とを有する。
低感度画素１０１は、フォトダイオード４１０と、容量素子１１０と、転送トランジスタ５１０とを有する。
フォトダイオード４１０は、撮像装置１０が備える複数の光電変換部のうちの１つである。フォトダイオード４１０のアノードが接地され、カソードが容量素子１１０の２つの電極の一方である第１の電極に接続されている。なお、第１の電極は、具体的には、図４及び図５に示される下部電極１１１である。
容量素子１１０は、フォトダイオード４１０で生成された信号電荷を蓄積するために設けられている。フォトダイオード４１０で生成された信号電荷が容量素子１１０に蓄積されるので、フォトダイオード４１０の飽和量を大きくすることができる。このため、低感度画素１０１のダイナミックレンジを広げることができる。
容量素子１１０の２つの電極の他方である第２の電極は、所定の配線に接続されている。第２の電極が接続された配線は、例えば、一定の電位ＰＶＤＤに保たれている。つまり、第２の電極も、一定の電位ＰＶＤＤに保たれている。なお、第２の電極は、具体的には、図４及び図５に示される上部電極１１２である。
このとき、一定の電位ＰＶＤＤは、時間とともに変動してもよい。つまり、電位ＰＶＤＤは、ある任意のタイミングにおいては、複数の単位セル１００間で一定の電位となっていればよい。また、第２の電極は、接地されていてもよい。
転送トランジスタ５１０は、容量素子１１０の第１の電極と第１のＦＤ（フローティングディフュージョン）部１０６との導通及び非導通を切り替えるためのスイッチング素子である。転送トランジスタ５１０のドレイン及びソースの一方は、フォトダイオード４１０のカソード及び容量素子１１０の第１の電極に接続されている。転送トランジスタ５１０のドレイン及びソースの他方は、第１のＦＤ部１０６に接続されている。転送トランジスタ５１０のゲートは、第１の転送制御線ＴＧＳに接続されている。
第１の転送制御線ＴＧＳには、垂直走査回路３０によって所定の電位が供給される。転送トランジスタ５１０は、第１の転送制御線ＴＧＳに所定の電位が供給された場合に、オンされる、すなわち、導通状態になる。転送トランジスタ５１０がオンされることで、容量素子１１０の第１の電極と第１のＦＤ部１０６とが導通する。
このような構成により、低感度画素１０１では、フォトダイオード４１０が入射した光を光電変換することで生成された信号電荷が容量素子１１０に蓄積される。転送トランジスタ５１０が導通状態になることで、容量素子１１０に蓄積された信号電荷が読み出し可能な状態になる。
高感度画素１０２は、フォトダイオード４２０と、転送トランジスタ５２０とを有する。
フォトダイオード４２０は、撮像装置１０が備える複数の光電変換部のうちの１つである。フォトダイオード４２０のアノードが接地され、カソードが転送トランジスタ５２０のドレイン及びソースの一方に接続されている。フォトダイオード４２０は、低感度画素１０１に含まれるフォトダイオード４１０よりも、受光面積が大きくなるように構成されている。具体的には、図３に示されるように、平面視において、フォトダイオード４２０は、フォトダイオード４１０よりも面積が大きい。
転送トランジスタ５２０は、フォトダイオード４２０と第２のＦＤ部１０７との導通及び非導通を切り替えるためのスイッチング素子である。転送トランジスタ５２０のドレイン及びソースの一方は、フォトダイオード４２０のカソードに接続されている。転送トランジスタ５２０のドレイン及びソースの他方は、第２のＦＤ部１０７に接続されている。転送トランジスタ５２０のゲートは、第２の転送制御線ＴＧＬに接続されている。
第２の転送制御線ＴＧＬには、垂直走査回路３０によって所定の電位が供給される。転送トランジスタ５２０は、第２の転送制御線ＴＧＬに所定の電位が供給された場合に、オンされる、すなわち、導通状態になる。転送トランジスタ５２０がオンされることで、フォトダイオード４２０のカソードと第２のＦＤ部１０７とが導通する。
このような構成により、高感度画素１０２では、フォトダイオード４２０が入射した光を光電変換することで、信号電荷が生成される。転送トランジスタ５２０が導通状態になることで、フォトダイオード４２０で生成された信号電荷が読み出し可能な状態になる。
スイッチトランジスタ１０３は、第１のＦＤ部１０６と第２のＦＤ部１０７との導通及び非導通を切り替えるためのスイッチング素子である。スイッチトランジスタ１０３のドレイン及びソースの一方が第１のＦＤ部１０６に接続され、ドレイン及びソースの他方が第２のＦＤ部１０７に接続されている。スイッチトランジスタ１０３のゲートは、選択制御線ＳＷに接続されている。
リセットトランジスタ１０４は、第１のＦＤ部１０６と電源線６０との導通及び非導通を切り替えるためのスイッチング素子である。リセットトランジスタ１０４は、第１のＦＤ部１０６及び第２のＦＤ部１０７に蓄積される電荷をリセットするために設けられている。リセットトランジスタ１０４のドレイン及びソースの一方が電源線６０に接続され、ドレイン及びソースの他方が第１のＦＤ部１０６に接続されている。リセットトランジスタ１０４のゲートは、リセット制御線ＲＳに接続されている。
増幅トランジスタ１０５は、図示しない定電流源と合わせてソースフォロア回路を構成する。具体的には、増幅トランジスタ１０５は、ゲートの電位を電圧に変換し、垂直信号線５０に出力する。増幅トランジスタ１０５のドレイン及びソースの一方が電源線６０に接続されており、ドレイン及びソースの他方が垂直信号線５０に接続されている。増幅トランジスタ１０５のゲートは、第２のＦＤ部１０７に接続されている。
第１のＦＤ部１０６は、半導体基板１２０（図４を参照）内に形成された浮遊拡散層である。第１のＦＤ部１０６は、低感度画素１０１で生成された信号電荷を保持する。
第２のＦＤ部１０７は、半導体基板１２０（図４を参照）内に形成された浮遊拡散層である。第２のＦＤ部１０７は、高感度画素１０２で生成された信号電荷を保持する。また、スイッチトランジスタ１０３がオンされた場合には、第２のＦＤ部１０７は、低感度画素１０１で生成された信号電荷も保持することができる。
本実施の形態では、転送トランジスタ５１０及び５２０、スイッチトランジスタ１０３、リセットトランジスタ１０４、並びに、増幅トランジスタ１０５はそれぞれ、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。あるいは、各トランジスタは、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
例えば、各トランジスタは、ｎ型のＭＯＳトランジスタである。各トランジスタは、各トランジスタのゲートに供給される電位がハイレベルである場合に、オンされる、すなわち、導通状態になる。ゲートに供給される電位がローレベルである場合に、オフされる、すなわち、非導通状態になる。なお、各トランジスタは、ｐ型のＭＯＳＦＥＴであってもよい。この場合、各トランジスタのゲートに供給される電位のレベルと各トランジスタのオンオフとの関係は、ｎ型のＭＯＳＦＥＴの場合と反対になる。なお、各トランジスタには、ｎ型のＭＯＳＦＥＴとｐ型のＭＯＳＦＥＴとが混在されていてもよい。
ここで、単位セル１００からの信号電荷の読み出し処理について説明する。
本実施の形態では、低感度画素１０１と高感度画素１０２とを切り替えて信号電荷を電圧信号として読み出すことができる。具体的には、垂直走査回路３０が、読み出し対象の単位セル１００に接続された各制御線に供給する電位を調整することで、単位セル１００から電圧信号を垂直信号線５０に出力させる。
まず、低感度画素１０１から信号電荷を読み出す場合の動作を説明する。
最初に、第１のＦＤ部１０６及び第２のＦＤ部１０７に蓄積された電荷をリセットする処理であるリセット動作を行う。具体的には、垂直走査回路３０が選択制御線ＳＷ及びリセット制御線ＲＳの各々にハイレベルの電位を供給することで、スイッチトランジスタ１０３及びリセットトランジスタ１０４を導通状態にする。これにより、第１のＦＤ部１０６及び第２のＦＤ部１０７と電源線６０とが導通するので、第１のＦＤ部１０６及び第２のＦＤ部１０７の電位が電源電圧ＶＤＤＣの電位にリセットされる。
リセット動作後に、フォトダイオード４１０及び４２０を露光させる。露光によってフォトダイオード４１０で生成された信号電荷は、容量素子１１０に蓄積される。
なお、リセット動作は、フォトダイオード４１０及び４２０への露光と同時に行われてもよい。リセット動作中は、転送トランジスタ５１０及び５２０はいずれも、非導通状態が保たれている。具体的には、リセット動作中は、垂直走査回路３０が第１の転送制御線ＴＧＳ及び第２の転送制御線ＴＧＬにローレベルの電位を供給する。
次に、リセットトランジスタ１０４を非導通状態にした後、転送トランジスタ５１０及びスイッチトランジスタ１０３を導通状態にする。具体的には、垂直走査回路３０が、リセット制御線ＲＳにローレベルの電位を供給した後、第１の転送制御線ＴＧＳ及び選択制御線ＳＷにハイレベルの電位を供給する。このとき、第２の転送制御線ＴＧＬは、ローレベルの電位が供給されており、転送トランジスタ５２０は非導通状態になっている。
これにより、フォトダイオード４１０で生成され、かつ、容量素子１１０に蓄積された信号電荷が、第１のＦＤ部１０６及び第２のＦＤ部１０７に転送される。第１のＦＤ部１０６及び第２のＦＤ部１０７は、転送された電荷量に応じて電位が変化する。第１のＦＤ部１０６及び第２のＦＤ部１０７が増幅トランジスタ１０５のゲートに接続されているので、第１のＦＤ部１０６及び第２のＦＤ部１０７の電位の変化量、すなわち、フォトダイオード４１０で生成された信号電荷の量が電圧に変換されて、垂直信号線５０に出力される。
次に、高感度画素１０２から信号電荷を読み出す場合の動作を説明する。
最初に、低感度画素１０１の場合と同様にリセット動作を行い、フォトダイオード４１０及び４２０を露光させる。リセット動作は、露光と同時に行われてもよい。
次に、スイッチトランジスタ１０３を非導通状態にした後、転送トランジスタ５２０を導通状態にする。具体的には、垂直走査回路３０が、選択制御線ＳＷにローレベルの電位を供給した後、第２の転送制御線ＴＧＬにハイレベルの電位を供給する。このとき、例えば、第１の転送制御線ＴＧＳ及びリセット制御線ＲＳはそれぞれ、ローレベルの電位が供給されており、転送トランジスタ５１０及びリセットトランジスタ１０４は非導通状態になっている。
これにより、フォトダイオード４２０で生成された信号電荷が第２のＦＤ部１０７に転送される。第２のＦＤ部１０７は、転送された電荷量に応じて電位が変化する。第２のＦＤ部１０７が増幅トランジスタ１０５のゲートに接続されているので、第２のＦＤ部１０７の電位の変化量、すなわち、フォトダイオード４２０で生成された信号電荷の量が電圧に変換されて、垂直信号線５０に出力される。
以上のように、本実施の形態に係る撮像装置１０では、複数の単位セル１００の各々が低感度画素１０１と高感度画素１０２とを備えるので、低照度及び高照度のいずれの環境下においても画像を生成することができる。例えば、夜間又は屋内において照明が十分でないような低照度の環境下では、高感度画素１０２から信号電荷を読み出すことで、高画質な画像が生成される。また、昼間の直射日光に晒されている高照度の環境下では、低感度画素１０１から信号電荷を読み出すことで、高画質な画像が生成される。
また、撮影範囲に低照度の領域と高照度の領域とが含まれる場合、低感度画素１０１からの信号電荷に基づいて生成された画像と、高感度画素１０２からの信号電荷に基づいて生成された画像とを合成してもよい。これにより、白飛び及び黒つぶれが抑制された高画質な画像を生成することができる。
次に、単位セル１００の平面レイアウト及び断面構造について、図３から図５を用いて説明する。
図３は、本実施の形態に係る撮像装置１０の複数の単位セル１００の平面レイアウト図である。なお、図３は、フォトダイオード４１０及び４２０と容量素子１１０との位置関係、及び、これらの平面視形状を表すことを目的としており、撮像装置１０が備える他の構成要素を図示していない。また、図面の見やすさの観点から、フォトダイオード４１０及び４２０、並びに、容量素子１１０の各々に網掛けを付している。
図４は、本実施の形態に係る撮像装置１０の単位セル１００の断面図である。具体的には、図４は、図３のＩＶ－ＩＶ線における断面を示している。図５は、本実施の形態に係る撮像装置１０の容量素子１１０及びその近傍を拡大して示す要部拡大断面図である。なお、図面の見やすさの観点から、図４及び図５では、配線層１３０における層間絶縁層１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ、１３１ｅには、断面を表す網掛けを付していない。後述する図６及び図７についても同様である。
図４に示されるように、撮像装置１０は、半導体基板１２０と、配線層１３０とを備える。撮像装置１０が備える複数の単位セル１００は、半導体基板１２０及び配線層１３０内に形成されている。さらに、撮像装置１０は、平坦化膜１５０と、マイクロレンズ１６０とを備える。なお、配線層１３０と平坦化膜１５０との間には、カラーフィルタが設けられていてもよい。
半導体基板１２０は、例えばシリコン基板である。詳細は図示しないが、半導体基板１２０には、ｐ型又はｎ型のウェル領域、及び、絶縁性の素子分離領域などの不純物が注入された領域が形成されている。不純物の注入は、例えばイオン注入などで行われる。不純物が注入された領域は、例えば、フォトダイオード４１０及び４２０、第１のＦＤ部１０６及び第２のＦＤ部１０７、並びに、各トランジスタのソース及びドレインなどとして利用される。なお、各トランジスタのゲートは、例えば、半導体基板１２０の光入射側の面上に、薄膜状のゲート絶縁膜を介して形成された導電性の金属電極（図示せず）などによって実現される。
半導体基板１２０の光入射側の面には、配線層１３０が設けられている。本実施の形態では、図４に示されるように、配線層１３０は、複数の層間絶縁層１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ、１３１ｅと、複数の配線１３２ａ、１３２ｂ、１３２ｃとを有する多層配線構造を有する。
層間絶縁層１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ、１３１ｅはそれぞれ、透光性を有する絶縁層である。例えば、層間絶縁層１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ、１３１ｅは、シリコン酸化物（ＳｉＯｘ）又はシリコン窒化物（ＳｉＮ）などを用いて形成されている。層間絶縁層１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ、１３１ｅは、例えば、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって絶縁性の材料を成膜し、必要に応じてフォトリソグラフィ及びエッチングなどによってパターニングすることで形成される。
本実施の形態では、図４及び図５に示されるように、配線層１３０内に形成された容量素子１１０は、トレンチ構造を有する。このため、層間絶縁層１３１ａは、シリコン酸化膜などの絶縁膜を半導体基板１２０の表面に成膜した後、容量素子１１０用のトレンチ、及び、コンタクトプラグ１４０用の貫通孔をパターニングによって形成する。
配線１３２ａ、１３２ｂ、１３２ｃは、画素部２０に設けられた制御線及び垂直信号線などに相当する。例えば、配線１３２ａ、１３２ｂ、１３２ｃは、銅（Ｃｕ）又はアルミニウム（Ａｌ）などの金属材料を用いて形成されている。配線１３２ａ、１３２ｂ、１３２ｃは、例えば、蒸着法などによって導電性の材料を成膜し、フォトリソグラフィ及びエッチングなどによってパターニングすることで形成される。
配線層１３０は、絶縁膜の成膜と、導電膜の成膜及びパターニングとを繰り返すことで形成されている。配線層１３０の厚さは、例えば２μｍなどであるが、これに限らない。
平坦化膜１５０は、例えば、透光性を有する無機材料又は有機材料を用いて形成されている。平坦化膜１５０は、光入射側の面であって、マイクロレンズ１６０が配置される面を平坦にする。
マイクロレンズ１６０は、透光性を有するガラス又は樹脂材料を用いて形成されている。マイクロレンズ１６０は、フォトダイオード４１０及び４２０に対して一対一で対応付けられ、行列状に設けられている。マイクロレンズ１６０は、入射する光を、対応するフォトダイオード４１０又は４２０に導くように構成されている。
フォトダイオード４１０及び４２０はそれぞれ、図４に示されるように、半導体基板１２０内に形成された第１の光電変換部及び第２の光電変換部の一例である。具体的には、フォトダイオード４１０及び４２０はそれぞれ、半導体基板１２０の上面の表層部分に設けられたｐ型のピニング領域と、当該ピニング領域に接触し、かつ、当該ピニング領域の下層部分に設けられたｎ型の拡散領域とを有する。
図３に示されるように、フォトダイオード４１０及び４２０は、行列状に１つずつ交互に配置されている。フォトダイオード４１０は、平面視において、容量素子１１０に囲まれるように設けられている。フォトダイオード４１０は、例えばその全周が容量素子１１０によって囲まれている。
フォトダイオード４２０は、平面視において、単一の容量素子１１０には囲まれていないが、４つの容量素子１１０により囲まれている。平面視において、フォトダイオード４１０とフォトダイオード４２０との間には、容量素子１１０の一部が存在している。このため、容量素子１１０は、フォトダイオード４１０とフォトダイオード４２０との間の電気シールドとして機能する。例えば、フォトダイオード４１０の電位がフォトダイオード４２０の電位に影響を与えることを抑制することができる。
図５に示されるように、フォトダイオード４１０は、容量素子１１０の下部電極１１１に接続されている。具体的には、フォトダイオード４１０は、コンタクトプラグ１４０及び拡散領域１４１を介して下部電極１１１に接続されている。
このように、本実施の形態では、単一の容量素子１１０によって囲まれるように設けられたフォトダイオードと、容量素子１１０の下部電極１１１に接続されているフォトダイオードとは、同一のフォトダイオード４１０である。
フォトダイオード４２０は、平面視における面積がフォトダイオード４１０より大きい。つまり、フォトダイオード４１０は、撮像装置１０が備える第１の光電変換部及び第２の光電変換部のうち、平面視における面積が小さい方の光電変換部の一例である。フォトダイオード４２０は、撮像装置１０が備える第１の光電変換部及び第２の光電変換部のうち、平面視における面積が大きい方の光電変換部の一例である。上述したように本実施の形態では、容量素子１１０の下部電極１１１は、面積が小さい方のフォトダイオード４１０に接続されている。
これにより、フォトダイオード４２０の受光面積がフォトダイオード４１０の受光面積より大きくなるので、低照度の環境下においても、フォトダイオード４２０には、フォトダイオード４１０よりも多くの光を入射させ、光電変換させることができる。フォトダイオード４２０の面積は、例えば、フォトダイオード４１０の面積の２倍以上であるが、これに限らない。
図３に示されるように、フォトダイオード４１０の平面視形状は、例えば、正方形であるが、長方形、六角形又は八角形などの他の多角形でもよく、あるいは、円形でもよい。フォトダイオード４２０の平面視形状は、例えば、正八角形であるが、正方形、長方形又は六角形などの他の多角形でもよく、あるいは、円形でもよい。フォトダイオード４１０及び４２０の各々の平面視形状は、互いに同じであってもよい。
本実施の形態では、容量素子１１０は、配線層１３０内に設けられている。容量素子１１０は、ＭＩＭ構造を有する。ＭＩＭ構造は、金属を含む２つの電極間に誘電体層が挟まれた構造を有する。具体的には、図４及び図５に示されるように、容量素子１１０は、下部電極１１１と、上部電極１１２と、誘電体層１１３とを有する。
容量素子１１０は、平面視において、撮像装置１０が備える複数のフォトダイオードの１つを囲むように設けられている。本実施の形態では、図３に示されるように、容量素子１１０は、平面視において、低感度画素１０１のフォトダイオード４１０を囲んでいる。フォトダイオード４１０は、環状の容量素子１１０の中央に位置している。例えば、フォトダイオード４１０の外周と、環状の容量素子１１０の内周及び外周とは、同心状に形成されている。
具体的には、平面視において、下部電極１１１、上部電極１１２及び誘電体層１１３のいずれも、フォトダイオード４１０を囲んでいる。下部電極１１１、上部電極１１２及び誘電体層１１３の各々の平面視形状は、矩形の環状に設けられている。下部電極１１１、上部電極１１２及び誘電体層１１３の線幅Ｗは、例えば３２０ｎｍであるが、これに限らない。
下部電極１１１は、容量素子１１０の第１の電極の一例である。図４に示されるように、下部電極１１１は、容量素子１１０が有する２つの電極のうち、半導体基板１２０に近い方の電極である。つまり、下部電極１１１は、半導体基板１２０と上部電極１１２との間に設けられている。
本実施の形態では、下部電極１１１は、図５に示されるように、フォトダイオード４１０に接続されている。具体的には、下部電極１１１は、コンタクトプラグ１４０及び拡散領域１４１を介してフォトダイオード４１０に接続されている。下部電極１１１とフォトダイオード４１０のカソードとは、実質的に同電位である。
下部電極１１１は、金属又は金属化合物などの導電性の材料を用いて形成されている。導電性の材料としては、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）若しくはプラチナ（Ｐｔ）などの金属単体、又は、これらの２つ以上の金属の合金が用いられる。あるいは、導電性の材料としては、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化ハフニウム（ＨｆＮ）などの導電性の金属の窒化物が用いられてもよい。
本実施の形態では、下部電極１１１は、遮光性を有する。ここで、遮光とは、少なくとも光の一部を遮ることを意味し、光の透過率が０％の場合だけでなく、透過率が所定の値より低いことを意味する。所定の値は、例えば１０％であるが、これに限らない。なお、下部電極１１１は、透光性を有してもよく、例えば、酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）又は酸化亜鉛（ＺｎＯ）などの導電性の酸化物が用いて形成されてもよい。
下部電極１１１は、例えば、ＭＯＣＶＤ法、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）又はスパッタリング法などを用いて形成される。下部電極１１１は、例えば半導体基板１２０の上方に、導電性の材料を薄膜状に成膜することで形成される。下部電極１１１の膜厚は、例えば１５ｎｍであるが、これに限らない。
上部電極１１２は、容量素子１１０の第２の電極の一例である。上部電極１１２は、容量素子１１０が有する２つの電極のうち、半導体基板１２０から遠い方の電極である。
本実施の形態では、上部電極１１２は、電荷蓄積領域１１５を覆っている。電荷蓄積領域１１５は、下部電極１１１が接続されているフォトダイオード４１０によって生成される電荷を蓄積する部分である。具体的には、電荷蓄積領域１１５は、図５の破線で囲まれる部分であり、下部電極１１１、コンタクトプラグ１４０、拡散領域１４１を含んでいる。
上部電極１１２は、例えば、下部電極１１１を完全に覆っている。具体的には、図５に示されるように、上部電極１１２は、下部電極１１１の上側の端部よりも側方に延びるように設けられている。つまり、平面視において、下部電極１１１の全体が、上部電極１１２の内側に位置している。なお、誘電体層１１３も同様に、下部電極１１１を完全に覆っている。具体的には、図５に示されるように、誘電体層１１３は、下部電極１１１の上側の端部よりも側方に延びており、下部電極１１１上だけでなく、層間絶縁層１３１ｂ上にも設けられている。
上部電極１１２が電荷蓄積領域１１５を覆うことで、例えば、配線１３２ａの電位が変動した場合であっても、電荷蓄積領域１１５の電位の変動を抑制することができる。具体的には、上部電極１１２は、電荷蓄積領域１１５に対する電気シールドの機能を果たすので、配線１３２ａを電荷蓄積領域１１５の直上方向に設けることができる。つまり、電荷蓄積領域１１５と配線１３２ａとが平面視において重なるように設けることができるので、限られた画素領域を有効に利用することができる。
上部電極１１２は、下部電極１１１と同様に、ＭＯＣＶＤ法、ＡＬＤ法又はスパッタリング法などを用いて形成される。上部電極１１２は、例えば、下部電極１１１と同じ材料を用いて形成される。このため、上部電極１１２も、遮光性を有する。なお、上部電極１１２は、下部電極１１１と異なる材料を用いて形成されていてもよい。上部電極１１２は、透光性を有してもよい。
誘電体層１１３は、酸化シリコン（ＳｉＯ２）よりも誘電率が高い、いわゆるｈｉｇｈ－ｋ材料を用いて形成されている。具体的には、誘電体層１１３は、ハフニウム（Ｈｆ）の酸化物又はジルコニウム（Ｚｒ）の酸化物を主成分として含有している。誘電体層１１３は、ハフニウムの酸化物又はジルコニウムの酸化物を５０モル％以上含有している。誘電体層１１３は、ＡＬＤ法、ＭＯＣＶＤ法又はＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法などを用いて形成される。
誘電体層１１３は、下部電極１１１と上部電極１１２との間に設けられている。具体的には、誘電体層１１３は、下部電極１１１の上面及び上部電極１１２の下面の各々に接触し、略均一な膜厚で形成されている。誘電体層１１３の膜厚は、例えば１０ｎｍ以上であり、一例として２０ｎｍであるが、これに限らない。
本実施の形態では、容量素子１１０は、トレンチ型のＭＩＭ構造を有している。容量素子１１０の誘電体層１１３が、上部電極１１２から下部電極１１１に向かう方向、すなわち、深さ方向に凹んだトレンチ形状を有する。つまり、誘電体層１１３は、上面にトレンチ１１４が形成されるように、立体的に構成されている。下部電極１１１、誘電体層１１３及び上部電極１１２はいずれも、トレンチ形状に沿って略均一な膜厚で設けられている。
なお、下部電極１１１は、下面が平坦で、かつ、上面がトレンチ形状に沿って設けられていてもよい。また、上部電極１１２は、上面が平坦で、かつ、下面がトレンチ形状に沿って設けられていてもよい。
具体的には、図３に示されるように、容量素子１１０は、４つのトレンチ１１４を有する。トレンチ１１４は、図５に示されるように、誘電体層１１３と上部電極１１２との界面が形成する溝である。なお、４つのトレンチ１１４は、平面視において１つの矩形の環を形成するように繋がっていてもよい。
例えば、トレンチ１１４の深さＨは、容量素子１１０の幅Ｗより大きい。つまり、容量素子１１０は、断面視において、深さ方向に長尺に形成されている。例えば、トレンチ１１４の深さＨは、配線１３２ａと配線１３２ｂとの間の距離より深い。また、例えば、トレンチ１１４の深さＨは、容量素子１１０の上部電極１１２と配線１３２ａとの間の距離より深くてもよい。トレンチ１１４の深さＨは、一例として、４００ｎｍであるが、これに限らない。
容量素子１１０がトレンチ１１４を有することで、平面視における面積の増加を抑制しつつ、容量素子１１０の容量を大きくすることができる。したがって、フォトダイオード４１０の飽和量を大きくすることができ、ダイナミックレンジの拡張を実現することができる。
一方で、容量素子１１０がトレンチ１１４を有することで、層間絶縁層１３１ａが厚膜化される。したがって、斜め入射光が隣のフォトダイオードに入射する恐れがある。つまり、光のクロストークが発生する恐れがある。特に、画素部２０の中央から離れた周辺に位置する単位セル１００では、斜めに入射する光の割合が多くなるため、光のクロストークが発生しやすい。光のクロストークが発生することで、光量の増加又は減少、及び、複数の色のカラーフィルタが設けられている場合には、混色などが発生する。
これに対して、本実施の形態では、容量素子１１０の下部電極１１１及び上部電極１１２の少なくとも一方が遮光性を有するので、図６に実線の矢印で示されるように、斜め入射光が隣のフォトダイオードに入射するのを抑制することができる。したがって、斜め入射光のクロストーク成分を抑制することができる。なお、図６は、斜め入射光に対する容量素子１１０の作用効果を説明するための断面図である。
以上のように、本実施の形態に係る撮像装置１０によれば、容量素子１１０がフォトダイオード４１０を囲むように設けられているので、ノイズの低減を実現することができる。また、容量素子１１０がフォトダイオード４１０に接続されているので、フォトダイオード４１０で生成される信号電荷の飽和量を大きくすることができる。したがって、ダイナミックレンジを広げることができる。
また、容量素子１１０がトレンチ型であるので、光のクロストークを抑制することができる。これにより、撮像装置１０によって生成される画質を向上させることができる。
（変形例）
以下では、実施の形態の第１変形例について、図７を用いて説明する。図７は、本変形例に係る撮像装置の容量素子１１０及びその近傍を拡大して示す要部拡大断面図である。
上述した実施の形態では、図２及び図５に示されるように、容量素子１１０の第１の電極である下部電極１１１とフォトダイオード４１０とが直接接続されている例について説明したが、本変形例では、図７に示されるように、下部電極１１１とフォトダイオード４１０との間に転送トランジスタ５００が設けられている。
転送トランジスタ５００は、フォトダイオード４１０と容量素子１１０の下部電極１１１との導通及び非導通を切り替えるためのスイッチング素子である。転送トランジスタ５００のドレイン及びソースの一方がフォトダイオード４１０に接続され、ドレイン及びソースの他方が下部電極１１１に接続されている。
例えば、図７に示されるように、転送トランジスタ５００のドレイン及びソースの一方は、フォトダイオード４１０と共通化されている。転送トランジスタ５００のドレイン及びソースの他方は、拡散領域１４１に相当し、コンタクトプラグ１４０を介して下部電極１１１に接続されている。転送トランジスタ５００のゲート６１０は、半導体基板１２０の表面上に設けられたゲート絶縁膜６２０上に設けられている。ゲート６１０には、図示しない制御線を介して、垂直走査回路３０から所定の電位が供給される。転送トランジスタ５００は、ゲート６１０に与えられる電位に応じて、導通状態及び非導通状態が切り替えられる。
例えば、転送トランジスタ５００をオンしてフォトダイオード４１０と容量素子１１０とを導通状態にすることにより、電荷の飽和量を大きくすることができる。また、転送トランジスタ５００をオフしてフォトダイオード４１０と容量素子１１０とを非導通状態にすることにより、電荷の飽和量を小さくすることができる。
このように、転送トランジスタ５００のオン及びオフを制御することで、電荷の飽和量を切り替えることができるので、撮像装置１０のダイナミックレンジを切り替えることができる。
なお、本変形例では、電荷蓄積領域１１５は、容量素子１１０の下部電極１１１、コンタクトプラグ１４０及び拡散領域１４１に相当する。このため、容量素子１１０の上部電極１１２は、転送トランジスタ５００のゲート６１０を覆っていなくてもよい。
（他の実施の形態）
以上、１つ又は複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
例えば、上記の実施の形態では、撮像装置１０は、表面照射型の撮像装置を例に説明したが、裏面照射型の撮像装置であってもよい。
図８は、実施の形態の第２変形例に係る撮像装置２１０の単位セル１００の断面図である。撮像装置２１０は、実施の形態に係る撮像装置１０と比較して、平坦化膜１５０及びマイクロレンズ１６０が設けられた位置が相違する点を除いて、他の構成は、撮像装置１０と同じである。
具体的には、図８に示すように、撮像装置２１０では、半導体基板１２０の裏面側、すなわち、配線層１３０とは反対側に平坦化膜１５０及びマイクロレンズ１６０が設けられている。半導体基板１２０に設けられたフォトダイオード４１０及び４２０には、半導体基板１２０の裏面側から光が入射する。
本変形例に係る撮像装置１０においても、実施の形態と同様に、フォトダイオード４１０が容量素子１１０に接続されているので、ダイナミックレンジを広げることができる。また、容量素子１１０の電極がフォトダイオード４１０に対して電気シールドの機能を果たすので、フォトダイオード４１０の電位の変動を抑制することができ、ノイズを低減することができる。
また、例えば、容量素子１１０は、平面視において、フォトダイオード４１０の周囲の全体を連続的に囲んでいなくてもよい。例えば、容量素子１１０の平面視形状は、一部が開放されたＣ字状又はＵ字状などの形状であってもよい。あるいは、容量素子１１０の平面視形状は、破線のように断続的な環状であってもよい。
また、例えば、容量素子１１０の上部電極１１２は、電荷蓄積領域１１５の全てを覆っていなくてもよい。例えば、容量素子１１０の下部電極１１１が上部電極１１２より大きくてもよく、平面視において、上部電極１１２が下部電極１１１の内部に位置していてもよい。また、例えば、拡散領域１４１が上部電極１１２によって覆われていなくてもよい。
また、例えば、容量素子１１０の上部電極１１２が下部電極１１１の代わりに光電変換部に接続されていてもよい。すなわち、上部電極１１２が、光電変換部に接続された第１の電極の一例であり、下部電極１１１が第２の電極の一例であってもよい。
図９は、実施の形態の第３変形例に係る撮像装置の容量素子１１０及びその近傍を拡大して示す要部拡大断面図である。図９に示す撮像装置では、コンタクトプラグ１４０の代わりに、コンタクトプラグ２４０が設けられている。上部電極１１２は、コンタクトプラグ２４０と、拡散領域１４１とを介してフォトダイオード４１０に接続している。
図９に示す撮像装置においても、フォトダイオード４１０で発生した電荷を容量素子１１０に蓄積させることができるので、ダイナミックレンジを広げることができる。
また、例えば、撮像装置１０は、容量素子１１０の代わりに、平行平板型のＭＩＭ構造を有する容量素子を備えてもよい。図１０は、実施の形態の第４変形例に係る撮像装置の容量素子３１０及びその近傍を拡大して示す要部拡大断面図である。
図１０に示すように、容量素子３１０は、下部電極３１１、上部電極３１２、及び、下部電極３１１と上部電極３１２との間に設けられた誘電体層３１３を有する。下部電極３１１、上部電極３１２及び誘電体層３１３はそれぞれが、均一な膜厚で形成された平板形状を有する。下部電極３１１、上部電極３１２及び誘電体層３１３はそれぞれ、形状が相違する点を除いて、機能、材料及び形成方法などは、実施の形態に係る下部電極１１１、上部電極１１２及び誘電体層１１３と同じである。
また、例えば、容量素子１１０の誘電体層１１３は、ｈｉｇｈ－ｋ材料を用いた薄膜ではなく、シリコン酸化膜又はシリコン窒化膜などの絶縁膜であってもよい。
また、例えば、容量素子１１０の下部電極１１１は、フォトダイオード４２０に接続されていてもよい。つまり、下部電極１１１は、撮像装置１０が備える第１の光電変換部及び第２の光電変換部のうち、平面視における面積が大きい方の光電変換部に接続されていてもよい。
また、例えば、容量素子１１０は、下部電極１１１がフォトダイオード４１０に接続されたまま、平面視において、フォトダイオード４２０を囲んでいてもよい。つまり、容量素子１１０は、電気的に直接接続されていないフォトダイオードを囲んでいてもよい。
また、単位セル１００は、２つの低感度画素１０１と、２つの高感度画素１０２とを有してもよい。２つの低感度画素１０１はいずれも、第１のＦＤ部１０６に接続されている。２つの高感度画素１０２はいずれも、第２のＦＤ部１０７に接続されている。
例えば、２つの低感度画素１０１の各々の転送トランジスタ５１０を独立して、導通状態及び非導通状態を切り替えることで、２つの低感度画素１０１の各々から信号電荷を読み出すタイミングを異ならせることができる。２つの高感度画素１０２についても同様である。これにより、スイッチトランジスタ１０３、リセットトランジスタ１０４、増幅トランジスタ１０５、第１のＦＤ部１０６及び第２のＦＤ部１０７などを複数の画素で共通化することができる。
また、例えば、単位セル１００の低感度画素１０１のフォトダイオード４１０の直上方向には、入射光の光量を減らすためのグレイフィルタが設けられていてもよい。
また、例えば、フォトダイオードの面積が画素部２０内で均一であってもよい。
また、例えば、撮像装置１０は、フォトダイオードの代わりに、フォトトランジスタ、有機光電変換膜などを光電変換部として備えていてもよい。
また、上記の各実施の形態は、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、低ノイズで、かつ、広ダイナミックレンジの撮像装置として利用でき、例えば、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車載カメラ、デジタル一眼レフカメラ、ミラーレス一眼カメラなどの各種カメラなどに利用することができる。
１０、２１０ 撮像装置
２０ 画素部
３０ 垂直走査回路
４０ 水平走査回路
５０ 垂直信号線
６０ 電源線
１００ 単位セル
１０１ 低感度画素
１０２ 高感度画素
１０３ スイッチトランジスタ
１０４ リセットトランジスタ
１０５ 増幅トランジスタ
１０６ 第１のＦＤ部
１０７ 第２のＦＤ部
１１０、３１０ 容量素子
１１１、３１１ 下部電極
１１２、３１２ 上部電極
１１３、３１３ 誘電体層
１１４ トレンチ
１１５ 電荷蓄積領域
１２０ 半導体基板
１３０ 配線層
１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ、１３１ｅ 層間絶縁層
１３２ａ、１３２ｂ、１３２ｃ 配線
１４０、２４０ コンタクトプラグ
１４１ 拡散領域
１５０ 平坦化膜
１６０ マイクロレンズ
４１０、４２０ フォトダイオード
５００、５１０、５２０ 転送トランジスタ
６１０ ゲート
６２０ ゲート絶縁膜

Claims (9)

  1. 第１主面、及び前記第１主面と反対側の第２主面を有する半導体基板と、
    前記半導体基板内に配置され、入射した第１の光を変換することにより第１の信号電荷を生成する第１の光電変換部と、
    前記半導体基板内に配置され、入射した第２の光を変換することにより第２の信号電荷を生成する前記第１の光電変換部とは異なる第２の光電変換部と、
    前記第１主面の上方に配置された配線層と、
    前記配線層内に配置され、平面視において、前記第１の光電変換部を囲み、かつ前記配線層内に複数のトレンチ構造を有する容量素子と、を備え、
    前記容量素子は、第１の電極、第２の電極、及び前記第１の電極と前記第２の電極との間に配置された誘電体層を含み、
    前記第１の電極は、前記第１の光電変換部又は前記第２の光電変換部に接続されている
    撮像装置。
  2. 前記第１の光電変換部及び前記第２の光電変換部のうち、前記第１の電極と接続されている一方によって生成される信号電荷を蓄積する電荷蓄積領域をさらに備え、
    前記第１の電極は、前記半導体基板と前記第２の電極との間に配置され、
    前記第２の電極は、前記電荷蓄積領域を覆っている、
    請求項１に記載の撮像装置。
  3. 平面視において、前記第１の光電変換部の面積は前記第２の光電変換部の面積と異なり、
    前記第１の電極は、前記第１の光電変換部及び前記第２の光電変換部のうち前記面積が小さい方に接続されている、
    請求項１又は２に記載の撮像装置。
  4. 前記第１の光電変換部の前記面積は、前記第２の光電変換部の前記面積よりも大きい、
    請求項３に記載の撮像装置。
  5. 前記半導体基板は、前記第１の光及び前記第２の光が前記第２主面から前記半導体基板に入射するように構成されている、
    請求項１から４のいずれかに記載の撮像装置。
  6. 前記第２の電極に一定の電位を印加するための配線をさらに備える、
    請求項１から５のいずれかに記載の撮像装置。
  7. さらに、トランジスタを備え、
    前記第１の電極は、前記トランジスタを介して前記第１の光電変換部又は前記第２の光電変換部に接続されている
    請求項１から６のいずれかに記載の撮像装置。
  8. 前記第２の電極は、前記第１の光電変換部を連続的に囲む、
    請求項１から７のいずれかに記載の撮像装置。
  9. 前記トレンチ構造の底部に接続されたコンタクトプラグを介して前記半導体基板に設けられた拡散領域に接続される、
    請求項１から８のいずれかに記載の撮像装置。
JP2019034996A 2018-03-16 2019-02-27 撮像装置 Active JP7340787B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018050135 2018-03-16
JP2018050135 2018-03-16

Publications (2)

Publication Number Publication Date
JP2019165212A JP2019165212A (ja) 2019-09-26
JP7340787B2 true JP7340787B2 (ja) 2023-09-08

Family

ID=67904264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019034996A Active JP7340787B2 (ja) 2018-03-16 2019-02-27 撮像装置

Country Status (3)

Country Link
US (2) US10840280B2 (ja)
JP (1) JP7340787B2 (ja)
CN (1) CN110278396B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
CN110278396B (zh) * 2018-03-16 2024-07-12 松下知识产权经营株式会社 摄像装置
CN114730779A (zh) * 2019-12-17 2022-07-08 索尼半导体解决方案公司 摄像元件、摄像元件驱动方法和电子装置
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
JP2021150837A (ja) * 2020-03-19 2021-09-27 株式会社リコー 固体撮像素子、画像読取装置、及び画像形成装置
CN112563299B (zh) * 2020-12-10 2023-03-24 成都微光集电科技有限公司 Cmos图像传感器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057338A1 (en) 2005-09-12 2007-03-15 Magnachip Semiconductor ,Ltd Image sensor with decreased optical interference between adjacent pixels
US20130200479A1 (en) 2012-02-02 2013-08-08 Sony Corporation Solid-state imaging device, method of producing solid-state imaging device and electronic apparatus
JP2013161868A (ja) 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US20170221947A1 (en) 2016-01-29 2017-08-03 Panasonic Intellectual Property Management Co., Ltd. Imaging device
WO2017130728A1 (ja) 2016-01-29 2017-08-03 ソニー株式会社 固体撮像装置および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497366B2 (ja) * 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
JP2008235334A (ja) * 2007-03-16 2008-10-02 Sony Corp 固体撮像装置の製造方法、固体撮像装置、および、カメラ
JP2013140914A (ja) 2012-01-06 2013-07-18 Toshiba Corp 固体撮像素子
JP2013207321A (ja) * 2012-03-27 2013-10-07 Sony Corp 固体撮像装置、及び、電子機器
JP2016149381A (ja) * 2013-06-17 2016-08-18 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその駆動方法
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2016080016A1 (ja) * 2014-11-20 2017-07-13 株式会社島津製作所 光検出器
JP6610033B2 (ja) 2015-06-30 2019-11-27 株式会社リコー イメージセンサ、撮像装置及び電子機器
JP6754157B2 (ja) 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2017152669A (ja) * 2016-02-25 2017-08-31 パナソニックＩｐマネジメント株式会社 撮像装置
CN110278396B (zh) * 2018-03-16 2024-07-12 松下知识产权经营株式会社 摄像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057338A1 (en) 2005-09-12 2007-03-15 Magnachip Semiconductor ,Ltd Image sensor with decreased optical interference between adjacent pixels
JP2007081401A (ja) 2005-09-12 2007-03-29 Magnachip Semiconductor Ltd 光干渉を減少させたイメージセンサ
US20130200479A1 (en) 2012-02-02 2013-08-08 Sony Corporation Solid-state imaging device, method of producing solid-state imaging device and electronic apparatus
JP2013161868A (ja) 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US20170221947A1 (en) 2016-01-29 2017-08-03 Panasonic Intellectual Property Management Co., Ltd. Imaging device
WO2017130728A1 (ja) 2016-01-29 2017-08-03 ソニー株式会社 固体撮像装置および電子機器
JP2017139752A (ja) 2016-01-29 2017-08-10 パナソニックＩｐマネジメント株式会社 撮像装置
US20190019820A1 (en) 2016-01-29 2019-01-17 Sony Corporation Solid-state imaging device and electronic apparatus

Also Published As

Publication number Publication date
US11527560B2 (en) 2022-12-13
US10840280B2 (en) 2020-11-17
US20210028207A1 (en) 2021-01-28
CN110278396A (zh) 2019-09-24
JP2019165212A (ja) 2019-09-26
CN110278396B (zh) 2024-07-12
US20190288018A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP7340787B2 (ja) 撮像装置
US11653116B2 (en) Imaging device including signal line and unit pixel cell including charge storage region
US11223786B2 (en) Imaging device including signal line and unit pixel cell including charge storage region
US9935149B2 (en) Solid-state imaging device
TWI524512B (zh) Solid state image sensing device and solid state image sensing device
EP2226844B1 (en) Solid-state imaging device, method for fabricating a solid-state imaging device, and electronic apparatus
US8395194B2 (en) Solid-state imaging device
TWI497702B (zh) Solid state camera device
US10497739B2 (en) Image capture device including photoelectric converter supported by semiconductor substrate
JP2019165211A (ja) 撮像装置
JP6193695B2 (ja) 半導体装置およびその製造方法
JP2016072271A (ja) 撮像装置
US9086577B2 (en) Solid-state imaging apparatus and imaging system
JP7411916B2 (ja) 撮像装置
US20170207267A1 (en) Image sensor and method of manufacturing the same
JP6689936B2 (ja) 撮像装置の製造方法
US20220028916A1 (en) Imaging device
US20240186343A1 (en) Imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230816

R151 Written notification of patent or utility model registration

Ref document number: 7340787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151