JP7339935B2 - 半導体部材の製造方法及び半導体装置の製造方法 - Google Patents

半導体部材の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7339935B2
JP7339935B2 JP2020157540A JP2020157540A JP7339935B2 JP 7339935 B2 JP7339935 B2 JP 7339935B2 JP 2020157540 A JP2020157540 A JP 2020157540A JP 2020157540 A JP2020157540 A JP 2020157540A JP 7339935 B2 JP7339935 B2 JP 7339935B2
Authority
JP
Japan
Prior art keywords
type
semiconductor layer
semiconductor
region
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157540A
Other languages
English (en)
Other versions
JP2022051197A (ja
Inventor
昇 横山
和幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020157540A priority Critical patent/JP7339935B2/ja
Priority to CN202110086060.XA priority patent/CN114203552A/zh
Priority to US17/201,488 priority patent/US11658077B2/en
Publication of JP2022051197A publication Critical patent/JP2022051197A/ja
Application granted granted Critical
Publication of JP7339935B2 publication Critical patent/JP7339935B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の実施形態は、半導体部材の製造方法及び半導体装置の製造方法に関する。
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。複数の第１導電形の半導体領域と複数の第２導電形の半導体領域が、交互に設けられたスーパージャンクション構造を有する半導体装置がある。このような半導体装置について、第１導電形の半導体領域に含まれる不純物量と、第２導電形の半導体領域に含まれる不純物量と、の不純物量差は、小さいことが望ましい。
特許第５１５００４８号
本発明が解決しようとする課題は、不純物量差を低減可能な、半導体部材の製造方法及び半導体装置の製造方法を提供することである。
実施形態に係る半導体部材の製造方法では、第１導電形の第１半導体層を含む半導体基板の第１質量を測定する。前記第１半導体層の上面に第１開口を形成する。前記第１開口が形成された前記半導体基板の第２質量を測定する。前記第１開口の内部に第２導電形の第２半導体層を形成する際に、前記第２半導体層における第２導電形の不純物濃度を、前記第１質量と前記第２質量との質量差に応じて変化させる。
実施形態に係る製造方法により製造されるスーパージャンクション構造を有する半導体装置を表す断面図である。 実施形態に係る半導体部材の製造方法を表す断面図である。 実施形態に係る半導体部材の製造方法を表す断面図である。 実施形態に係る半導体装置の製造方法を表す断面図である。 実施形態に係る半導体装置の製造方法を表す断面図である。 実施形態に係る半導体装置の製造方法を表す断面図である。 参考例に係る製造方法及び実施形態に係る製造方法の特性を表すグラフである。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ＋、ｎ－及びｐ＋、ｐ、ｐ－の表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
図１は、実施形態に係る製造方法により製造されるスーパージャンクション構造を有する半導体装置を表す断面図である。
図１に表した半導体装置１００は、ｎ＋形（第１導電形）ドレイン領域１、ｎ－形ドリフト領域２、ｐ－形（第２導電形）ピラー領域３、ｐ形ベース領域４、ｎ＋形ソース領域５、ｐ＋形コンタクト領域６、ゲート電極１０、ドレイン電極２１、及びソース電極２２を含む。
実施形態の説明では、ＸＹＺ直交座標系を用いる。ドレイン電極２１からｎ＋形ドレイン領域１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、ドレイン電極２１からｎ＋形ドレイン領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極２１とｎ＋形ドレイン領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
ドレイン電極２１は、半導体装置１００の下面に設けられている。ｎ＋形ドレイン領域１は、ドレイン電極２１の上に設けられ、ドレイン電極２１と電気的に接続されている。ｎ－形ドリフト領域２は、ｎ＋形ドレイン領域１の上に設けられている。ｎ－形ドリフト領域２は、ｎ＋形ドレイン領域１を介して、ドレイン電極２１と電気的に接続されている。ｎ－形ドリフト領域２におけるｎ形不純物濃度は、ｎ＋形ドレイン領域１におけるｎ形不純物濃度よりも低い。
ｐ－形ピラー領域３は、ｎ－形ドリフト領域２の上に設けられている。ｎ－形ドリフト領域２は、ｐ－形ピラー領域３とＸ方向において並ぶｎ－形ピラー領域２ｎを含む。ｐ形ベース領域４は、ｐ－形ピラー領域３の上に設けられている。ｐ形ベース領域４におけるｐ形不純物濃度は、ｐ－形ピラー領域３におけるｐ形不純物濃度よりも高い。ｎ＋形ソース領域５及びｐ＋形コンタクト領域６は、ｐ形ベース領域４の上に設けられている。ｐ＋形コンタクト領域６におけるｐ形不純物濃度は、ｐ形ベース領域４におけるｐ形不純物濃度よりも高い。
ゲート電極１０は、ｎ－形ピラー領域２ｎの上に設けられている。ゲート電極１０は、Ｘ方向において、ｎ－形ピラー領域２ｎの一部、ｐ形ベース領域４、及びｎ＋形ソース領域５とゲート絶縁層１０ａを介して対向している。
ソース電極２２は、ｎ＋形ソース領域５、ｐ＋形コンタクト領域６、及びゲート電極１０の上に設けられ、ｎ＋形ソース領域５及びｐ＋形コンタクト領域６と電気的に接続されている。ゲート電極１０とソース電極２２との間には、絶縁層１５が設けられている。ゲート電極１０は、ソース電極２２とは電気的に分離されている。
ソース電極２２は、例えば、第１金属層２２ａ及び第２金属層２２ｂを含む。第１金属層２２ａは、ｎ＋形ソース領域５の上面、ｐ＋形コンタクト領域６の上面、及び絶縁層１５の表面に沿って設けられている。第２金属層２２ｂは、第１金属層２２ａの上に設けられている。
ｎ－形ピラー領域２ｎ、ｐ－形ピラー領域３、ｐ形ベース領域４、ｎ＋形ソース領域５、ｐ＋形コンタクト領域６、及びゲート電極１０は、Ｘ方向において複数設けられている。複数のｎ－形ピラー領域２ｎ及び複数のｐ－形ピラー領域３が、Ｘ方向において交互に設けられている。複数のｎ－形ピラー領域２ｎ及び複数のｐ－形ピラー領域３は、いわゆるスーパージャンクション構造を構成している。各ｎ－形ピラー領域２ｎ、各ｐ－形ピラー領域３、各ｐ形ベース領域４、各ｎ＋形ソース領域５、各ｐ＋形コンタクト領域６、及び各ゲート電極１０は、Ｙ方向に延伸している。
半導体装置１００の動作を説明する。
ドレイン電極２１に、ソース電極２２に対して正の電圧が印加された状態で、ゲート電極１０に閾値より高い電圧を印加する。ｐ形ベース領域４にチャネル（反転層）が形成される。電子は、チャネル及びｎ－形ドリフト領域２を通ってドレイン電極２１へ流れる。これにより、半導体装置１００がオン状態になる。その後、ゲート電極１０に印加される電圧が閾値よりも低くなると、ｐ形ベース領域４におけるチャネルが消滅し、半導体装置１００がオフ状態になる。
半導体装置１００がオフ状態であり、かつソース電極２２の電位に対してドレイン電極２１に正の電位が印加されているとき、ｎ－形ピラー領域２ｎとｐ形ベース領域４のｐｎ接合面から、Ｚ方向に沿って空乏層が広がる。また、ｎ－形ピラー領域２ｎとｐ－形ピラー領域３のｐｎ接合面から、Ｘ方向に沿って空乏層が広がる。ｎ－形ピラー領域２ｎ及びｐ－形ピラー領域３によるＸ方向への空乏層の広がりにより、半導体装置１００の耐圧を高めることができる。又は、半導体装置１００の耐圧を維持したまま、ｎ－形ドリフト領域２におけるｎ形不純物濃度を高め、半導体装置１００のオン抵抗を低減できる。
半導体装置１００の各構成要素の材料の一例を説明する。
ｎ＋形ドレイン領域１、ｎ－形ドリフト領域２、ｐ－形ピラー領域３、ｐ形ベース領域４、ｎ＋形ソース領域５、及びｐ＋形コンタクト領域６は、半導体材料として、シリコン、炭化シリコン、及び窒化ガリウムからなる群より選択された少なくとも１つを含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
ゲート電極１０は、ポリシリコンなどの導電材料を含む。ゲート絶縁層１０ａ及び絶縁層１５は、酸化シリコンなどの絶縁材料を含む。ドレイン電極２１及び第２金属層２２ｂは、銅、アルミニウムなどの金属を含む。第１金属層２２ａは、チタン、窒化チタン、タングステンなどの、バリアメタルとして機能する金属を含む。
実施形態に係る半導体部材の製造方法を説明する。
図２及び図３は、実施形態に係る半導体部材の製造方法を表す断面図である。
ｎ＋形半導体層１ａ及びｎ－形半導体層２ａ（第１半導体層）を含む半導体基板Ｓｕｂを用意する。ｎ－形半導体層２ａは、ｎ＋形半導体層１ａの上に設けられている。半導体基板Ｓｕｂは、ｎ＋形半導体層１ａを含まず、ｎ－形半導体層２ａのみを含んでも良い。ｎ＋形半導体層１ａからｎ－形半導体層２ａに向かう方向は、Ｚ方向に平行である。ｎ－形半導体層２ａの上面は、Ｘ方向及びＹ方向に平行である。半導体基板Ｓｕｂの熱酸化又は化学気相堆積（ＣＶＤ）により、図２（ａ）に表したように、ｎ－形半導体層２ａの上面に絶縁層ＩＬ１（第１層）を形成する。
絶縁層ＩＬ１が形成された半導体基板Ｓｕｂの質量（第１質量）を測定する。質量は、例えば、Ｌａｍ社のＭｅｔｒｙｘシリーズ、又は温度・気圧がコントロールされた環境下に設置された電子天秤により、測定できる。絶縁層ＩＬ１の上に、フォトレジストＰＲを形成する。フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）により、絶縁層ＩＬ１をパターニングする。これにより、図２（ｂ）に表したように、ｎ－形半導体層２ａの上面に、開口ＯＰ２（第２開口）を有する絶縁層ＩＬ１が設けられる。開口ＯＰ２は、Ｘ方向において複数形成される。各開口ＯＰ２は、Ｙ方向に延伸している。
アッシングによりフォトレジストＰＲを除去する。開口ＯＰ２のＸ方向における長さを測定する。長さは、例えば、測長ＳＥＭ（Critical Dimension-Scanning Electron Microscope:CD-SEM）により測定される。絶縁層ＩＬ１をマスクとして用いて、ＲＩＥにより、ｎ－形半導体層２ａの上面に開口ＯＰ１（第１開口）を形成する。開口ＯＰ１が形成される位置は、開口ＯＰ２の位置に対応する。図３（ａ）に表したように、開口ＯＰ１は、Ｘ方向において複数形成される。各開口ＯＰ１は、Ｙ方向に延伸している。
開口ＯＰ１が形成された半導体基板Ｓｕｂの質量（第２質量）を測定する。第２質量は、絶縁層ＩＬ１の質量を含む。図３（ｂ）に表したように、開口ＯＰ１の内部に、ｐ－形半導体層３ａ（第２半導体層）をエピタキシャル成長させる。
エピタキシャル成長では、半導体基板Ｓｕｂを加熱しながら、シリコンを含む第１ガスと、ｐ形不純物を含む第２ガスと、を半導体基板Ｓｕｂが載置された処理空間に供給する。例えば、第１ガスとして、シラン、クロロシラン、ジクロロシラン、トリクロロシランなどのガスが用いられる。第２ガスとして、ジボラン、トリボラン、クロロボランなどのガスが用いられる。絶縁層ＩＬ１へのシリコンの堆積を抑制するために、エッチングガスがさらに供給されても良い。エッチングガスとして、塩酸ガスを用いることができる。
ｐ－形半導体層３ａを形成する際に、ｐ－形半導体層３ａにおけるｐ形不純物濃度を、第１質量と第２質量の質量差に応じて変化させる。具体的には、質量差が大きいほど、ｐ－形半導体層３ａにおけるｐ形不純物濃度を低くする。
ｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させる方法として、以下の方法がある。
１つ目の方法では、ｐ－形半導体層３ａを形成する際に、第２ガスの流量を調整する。質量差が大きいほど、第２ガスの流量を小さくする。流量に代えて圧力を調整しても良い。例えば、質量差が大きいほど、ｐ－形半導体層３ａを形成する空間における第２ガスの圧力を低くする。流量が大きいほど、又は圧力が高いほど、形成される半導体層へのｐ形不純物の供給量が増大する。これにより、ｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させることができる。
２つ目の方法では、最初に、ｐ形不純物を含む不純物層を開口ＯＰ１の内壁に沿って形成する。次に、アンドープ又はｐ形不純物濃度の低い半導体層を開口ＯＰ１の内部に形成する。その後、熱処理により、不純物層から、アンドープ又は低濃度の半導体層にｐ形不純物が拡散することで、ｐ－形半導体層３ａが形成される。不純物層を形成する際に、質量差に応じて、第２ガスの流量を調整することで、ｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させることができる。
第２ガスの流量又は圧力の調整に代えて、希釈ガス又はエッチングガスの流量又は圧力を調整しても良い。希釈ガスとして、水素ガスを用いることができる。
又は、第２ガスの流量又は圧力の調整に加えて、希釈ガス又はエッチングガスの流量又は圧力を調整しても良い。
図４～図６は、実施形態に係る半導体装置の製造方法を表す断面図である。
まず、上述した半導体部材の製造方法により、ｎ－形半導体層２ａ及びｐ－形半導体層３ａを含む半導体部材を製造する。絶縁層ＩＬ１を除去する。化学機械研磨（ＣＭＰ）により、ｎ－形半導体層２ａ及びｐ－形半導体層３ａの上面を平坦化する。ｎ－形半導体層２ａの上面及びｐ－形半導体層３ａの上面にｐ形不純物をイオン注入し、ｐ形半導体領域４ａ（第１半導体領域）を形成する。フォトリソグラフィ及びＲＩＥにより、図４（ａ）に表したように、ｎ－形半導体層２ａの上に開口ＯＰ３を形成する。開口ＯＰ３は、ｐ形半導体領域４ａを貫通し、ｎ－形半導体層２ａに達する。開口ＯＰ３は、Ｘ方向において複数形成される。各開口ＯＰ３は、Ｙ方向に延伸している。
熱酸化により、開口ＯＰ３の内壁及びｐ形半導体領域４ａの上面に沿って絶縁層ＩＬ２を形成する。ＣＶＤにより、絶縁層ＩＬ２の上に、開口ＯＰ３を埋め込む導電層を形成する。ケミカルドライエッチング（ＣＤＥ）、ＲＩＥ、又はウェットエッチングにより、この導電層の上面を後退させる。これにより、図４（ｂ）に表したように、開口ＯＰ３内にゲート電極１０が形成される。
ｐ形半導体領域４ａの上面にｎ形不純物をイオン注入し、ｎ＋形半導体領域５ａ（第２半導体領域）を形成する。ＣＶＤにより、ｎ＋形半導体領域５ａ及びゲート電極１０の上に絶縁層ＩＬ３を形成する。フォトリソグラフィ及びＲＩＥにより、絶縁層ＩＬ２の一部及び絶縁層ＩＬ３の一部を除去し、図５（ａ）に表したように、開口ＯＰ４を形成する。開口ＯＰ４を通して、ｎ＋形半導体領域５ａの一部が露出する。
開口ＯＰ４を通して、ｎ＋形半導体領域５ａの一部にｐ形不純物をイオン注入し、ｐ＋形コンタクト領域６を形成する。スパッタリングにより、ｎ＋形半導体領域５ａの上面、ｐ＋形コンタクト領域６の上面、及び絶縁層ＩＬ３の表面に沿って、第１金属層２２ａを形成する。スパッタリングにより、図５（ｂ）に表したように、第１金属層２２ａの上に第２金属層２２ｂを形成する。第１金属層２２ａ及び第２金属層２２ｂを含むソース電極２２（第１電極）が形成される。
ｎ＋形半導体層１ａが所定の厚さになるまで、ｎ＋形半導体層１ａの下面を研削する。スパッタリングにより、図６に表したように、ｎ＋形半導体層１ａの下面に、ドレイン電極２１（第２電極）を形成する。ｎ＋形半導体層１ａを含まない半導体基板Ｓｕｂを用いた場合は、ｎ－形半導体層２ａの下面を研削する。研削した下面にｎ形不純物をイオン注入し、ｎ＋形の半導体領域を形成する。その後に、スパッタリングによりドレイン電極２１を形成する。以上により、実施形態に係る半導体装置１００が製造される。
図６に表した構造において、ｎ＋形半導体層１ａは、半導体装置１００のｎ＋形ドレイン領域１に対応する。ｎ－形半導体層２ａは、ｎ－形ドリフト領域２に対応する。ｐ－形半導体層３ａは、ｐ－形ピラー領域３に対応する。ｐ形半導体領域４ａは、ｐ形ベース領域４に対応する。ｎ＋形半導体領域５ａは、ｎ＋形ソース領域５に対応する。絶縁層ＩＬ２は、ゲート絶縁層１０ａに対応する。絶縁層ＩＬ３は、絶縁層１５に対応する。
上述した製造方法における処理の順序は、適宜変更可能である。例えば、ゲート電極１０を形成した後に、ｐ形半導体領域４ａが形成されても良い。ｎ＋形半導体領域５ａの形成後かつ絶縁層ＩＬ３の形成前に、ｐ＋形コンタクト領域６が形成されても良い。また、上述した製造方法に、適宜別の処理が追加されても良い。例えば、第２金属層２２ｂの一部の上に、パッシベーション層として、シリコン窒化層、ポリイミド樹脂などの絶縁層が形成されても良い。ｎ－形半導体層２ａの上に、別の半導体領域が形成されても良い。
実施形態の効果を説明する。
上述したように、半導体装置１００がオフ状態のとき、ｎ－形ピラー領域２ｎとｐ－形ピラー領域３のｐｎ接合面から、Ｘ方向に沿って空乏層が広がる。ｎ－形ピラー領域２ｎ及びｐ－形ピラー領域３が空乏化することで、半導体装置１００の耐圧が向上する。ｎ－形ピラー領域２ｎ及びｐ－形ピラー領域３の空乏化を促進させるためには、ｎ－形ピラー領域２ｎに含まれるｎ形不純物の量と、ｐ－形ピラー領域３に含まれるｐ形不純物の量と、の間の不純物量差が小さいことが好ましい。ｎ－形ピラー領域２ｎの幅（Ｘ方向における長さ）、ｎ－形ピラー領域２ｎにおけるｎ形不純物濃度、ｐ－形ピラー領域３の幅、及びｐ－形ピラー領域３におけるｐ形不純物濃度は、当該差が小さくなるように設計される。
ｎ－形ピラー領域２ｎのｎ形不純物量及びｐ－形ピラー領域３のｐ形不純物量は、図３（ａ）に表した開口ＯＰ１のサイズに応じて変化する。例えば、開口ＯＰ１の断面積が大きいほど、ｐ－形半導体層３ａの断面積が大きくなり、開口ＯＰ１同士の間のｎ－形半導体層２ａの断面積が小さくなる。この結果、ｎ－形ピラー領域２ｎのｎ形不純物量が減少し、ｐ－形ピラー領域３のｐ形不純物量が増加する。開口ＯＰ１の断面積が設計値からずれるほど、ｎ－形ピラー領域２ｎのｎ形不純物量とｐ－形ピラー領域３のｐ形不純物量との不純物量差が大きくなる。
実施形態に係る製造方法では、開口ＯＰ１が形成されていないときの半導体基板Ｓｕｂの第１質量と、開口ＯＰ１が形成された後の半導体基板Ｓｕｂの第２質量と、を測定する。第１質量と第２質量との質量差の大きさは、開口ＯＰ１の断面積と相関する。開口ＯＰ１の断面積が大きいほど、質量差が大きくなる。質量差に応じて、ｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させることで、不純物量差を小さくできる。
例えば、ｎ－形ピラー領域２ｎのｎ形不純物量とｐ－形ピラー領域３のｐ形不純物量が等しいときの質量差（第１公称値）が、予め設定される。ｐ－形半導体層３ａを形成する際に、ｎ－形ピラー領域２ｎのｎ形不純物量とｐ－形ピラー領域３のｐ形不純物量を等しくするための、第２ガスの流量（公称流量）が予め設定される。第１質量及び第２質量が測定されると、その質量差を算出する。第１公称値に対する、測定結果に基づく質量差の変化量（第１変化量）を算出する。第１変化量に応じて、第２ガスの流量を、公称流量から変化させる。測定結果に基づく質量差が第１公称値よりも大きいほど、第２ガスの流量を公称流量に比べて小さくする。測定結果に基づく質量差が第１公称値よりも小さいほど、第２ガスの流量を公称流量に比べて大きくする。
例えば、第１変化量と流量の補正量との関係を示すデータが、予め設定される。第１変化量が算出されると、当該データを参照し、第１変化量に対応した補正量を取得する。取得した補正量に基づいて、公称流量を補正する。ｐ－形半導体層３ａを形成する際に、補正された流量で第２ガスを供給する。
実施形態に係る製造方法によれば、不純物量差が低減された半導体部材が製造される。この半導体部材を用いることで、不純物量差を低減可能な半導体装置１００を製造できる。
比較例に係る製造方法として、製造済みの半導体部材又は半導体装置の分析結果に基づき、ｐ－形半導体層３ａのｐ形不純物濃度を調整する方法が挙げられる。具体的には、半導体部材又は半導体装置において、ｎ－形ピラー領域２ｎの幅及びｐ－形ピラー領域３の幅を測定し、その測定結果に基づいて、その後の製造工程におけるｐ－形半導体層３ａのｐ形不純物濃度を調整する。すなわち、比較例に係る製造方法では、ｐ－形半導体層３ａのｐ形不純物濃度が、フィードバック制御される。
実施形態に係る製造方法によれば、第１変化量は、ｐ－形半導体層３ａの形成前に算出できる。第１変化量に基づいて、その後に形成されるｐ－形半導体層３ａのｐ形不純物濃度を調整できる。すなわち、第１変化量に基づいて、ｐ－形半導体層３ａのｐ形不純物濃度を、フィードフォワード制御できる。製造途中における測定結果に基づいてｐ－形半導体層３ａのｐ形不純物濃度をフィードフォワード制御することで、比較例に係る製造方法に比べて、不純物量差を低減できる。また、特性の劣る半導体装置が製造されることを抑制でき、半導体部材及び半導体装置の歩留まりを向上できる。
ｐ－形半導体層３ａにおけるｐ形不純物濃度を、第１変化量に加えて、開口ＯＰ２の幅に応じて変化させても良い。開口ＯＰ２の幅は、絶縁層ＩＬ１をマスクとして用いて形成される開口ＯＰ１の幅と相関する。開口ＯＰ２の幅が広いほど、開口ＯＰ１の幅も広くなり、開口ＯＰ１の断面積が大きくなる。
ｎ－形ピラー領域２ｎのｎ形不純物量とｐ－形ピラー領域３のｐ形不純物量を等しくするために好ましい開口ＯＰ２の幅（第２公称値）が、予め設定される。開口ＯＰ２を形成した後、開口ＯＰ２の幅を測定する。第２公称値に対する、測定された幅の変化量（第２変化量）を算出する。第１変化量及び第２変化量に応じて、第２ガスの流量を、公称流量から変化させる。
例えば、第１変化量、第２変化量、及び流量の補正量の関係を示すデータが、予め設定される。第１変化量及び第２変化量が算出されると、当該データを参照し、第１変化量及び第２変化量に対応した補正量を取得する。取得した補正量に基づいて、第２ガスの流量を、公称流量から補正する。ｐ－形半導体層３ａを形成する際に、補正された流量で第２ガスを供給する。
質量差は、開口ＯＰ１の幅だけではなく、開口ＯＰ１の深さ（Ｚ方向における長さ）にも依存する。質量差の一部が、開口ＯＰ１の深さのばらつきに起因する可能性もある。開口ＯＰ１が深くなると、ｐ－形ピラー領域３のＺ方向における長さが長くなる。これに応じて、ｐ－形ピラー領域３と並ぶｎ－形ピラー領域２ｎのＺ方向における長さも長くなる。従って、開口ＯＰ１の深さのばらつきは、不純物量差への影響が小さい。第１変化量及び第２変化量に応じてｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させることで、不純物量差をさらに小さくできる。
開口ＯＰ１を形成する際には、エッチング量のばらつきが生じる。開口ＯＰ２の幅のみに基づいて開口ＯＰ１の断面積を予測すると、エッチング量のばらつきにより、質量差に基づく予測に比べて精度が低下する。このため、開口ＯＰ２の幅の測定結果のみに応じてｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させると、質量差のみに応じてｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させた場合に比べて、不純物量差が大きくなる傾向にある。従って、開口ＯＰ２の幅及び質量差に応じて、ｐ－形半導体層３ａにおけるｐ形不純物濃度を変化させることが好ましい。
図７（ａ）は、参考例に係る製造方法の特性を表すグラフである。図７（ｂ）は、実施形態に係る製造方法の特性を表すグラフである。
実施形態に係る製造方法では、第１質量、第２質量、及び開口ＯＰ２の幅を測定する。参考例に係る製造方法では、開口ＯＰ２の幅のみを測定し、第１質量又は第２質量は測定しない。
図７（ａ）のグラフは、以下の手順により得られる。
半導体装置の製造過程において、開口ＯＰ２の幅を測定する。ｐ－形半導体層３ａは、公称流量で第２ガスを供給して形成される。製造された半導体装置の電気特性から、ｎ－形半導体層２ａに含まれるｎ形不純物量とｐ－形半導体層３ａに含まれるｐ形不純物量の比が算出できる。具体的には、製造された半導体装置について、ゲート電極１０に電圧を印加していないときの耐圧値（ブレークダウンボルテージ）と、ゲート電極１０に電圧を印加したときの耐圧値と、を測定し、これらの比を測定する。過去の量産データにおいて得られた、当該比に関するシミュレーション結果を参照する。シミュレーション結果から、当該比に対応する、ｎ－形半導体層２ａに含まれるｎ形不純物量とｐ－形半導体層３ａに含まれるｐ形不純物量との比を得る。これを実測値とする。実測値は、（Ｎｐ／Ｎｎ－１）の数式で、単位％で表すことができる。プラスの符号は、ｐ形不純物量がｎ形不純物量よりも多い状態を表す。マイナスの符号は、ｎ形不純物量がｐ形不純物量よりも多い状態を表す。
公称流量で第２ガスを供給したときの、ｐ－形半導体層３ａにおけるｐ形不純物量を予測する。この予測結果に基づいて、不純物量比の予測値を算出する。具体的には、不純物量比の予測値は、（Ｎｐ１／Ｎｎ１－１）で表される。Ｎｐ１は、ｐ－形半導体層３ａにおいて予測されるｐ形不純物量である。Ｎｎ１は、予め規定されたｎ－形半導体層２ａにおけるｎ形不純物量である。Ｎｐ１は、開口ＯＰ１の断面積とｐ－形半導体層３ａにおいてｐ形不純物濃度の積である。開口ＯＰ１の断面積は、測定された幅を有する開口ＯＰ２を通して開口ＯＰ１を形成したときの、予測される断面積である。ｐ形不純物濃度は、公称流量で第２ガスを供給したときの値である。Ｎｎ１は、ｎ－形半導体層２ａにおけるｎ形不純物濃度と、開口ＯＰ１同士の間のｎ－形半導体層２ａの断面積と、の積である。ｎ－形半導体層２ａにおけるｎ形不純物濃度は、半導体基板Ｓｕｂを供給するメーカから提供される。又は、水銀プローブもしくはＣＶ測定により、半導体製造装置による処理前に、ｎ－形半導体層２ａにおけるｎ形不純物濃度を測定しても良い。開口ＯＰ１同士の間のｎ－形半導体層２ａの断面積は、ゲート電極１０のピッチと開口ＯＰ１の深さの公称値から、予測された開口ＯＰ１の断面積を減じた値である。
図７（ｂ）のグラフは、図７（ａ）のグラフと同様の手順により得られる。
半導体装置の製造過程において、第１質量、第２質量、及び開口ＯＰ２の幅を測定する。ｐ－形半導体層３ａは、公称流量で第２ガスを供給して形成される。製造された半導体装置の電気特性から、ｎ－形半導体層２ａに含まれるｎ形不純物量とｐ－形半導体層３ａに含まれるｐ形不純物量の比が算出できる。これを実測値とする。
第１変化量及び第２変化量に対応した流量で第２ガスを供給したときの、ｎ－形半導体層２ａにおけるｎ形不純物量及びｐ－形半導体層３ａにおけるｐ形不純物量を予測する。（Ｎｐ１／Ｎｎ１－１）で表される不純物量比の予測値を算出する。
図７（ａ）及び図７（ｂ）において、横軸は不純物量比の予測値を表し、縦軸は不純物量比の実測値を表す。実線は、予測値と実測値が一致する線を表している。図７（ａ）及び図７（ｂ）の結果を比較すると、実施形態に係る製造方法については、予測値に対する実測値のばらつきが、参考例に係る製造方法よりも小さいことが分かる。具体的には、参考例に係る製造方法について、実測値に対する予測値の決定係数Ｒ２は、０．５３であった。実施形態に係る製造方法について、実測値に対する予測値の決定係数Ｒ２は、０．８４であった。実測値に対する予測値のばらつきが小さいほど、ｐ－形半導体層３ａのｐ形不純物濃度をフィードフォワード制御したときに、不純物量差を低減できる。実施形態に係る製造方法によれば、参考例に係る製造方法に比べて、不純物量差を低減できる。これにより、例えば、歩留まりを改善できる。
上述した質量差の算出、第１変化量の算出、第２変化量の算出、補正量の取得、第２ガスの流量の補正などは、汎用又は専用のコンピュータにより実行される。又は、これらの処理は、人により実行されても良い。
上述した実施形態に係る製造方法に、適宜別の工程が追加されても良い。例えば、ｎ－形半導体層の形成及び図２（ａ）～図３（ｂ）に表した工程のセットが複数回実行され、ｎ－形ピラー領域２ｎ及びｐ－形ピラー領域３に相当する領域が形成されても良い。この場合も、絶縁層ＩＬ１の形成後及びｎ－形半導体層への開口の形成後にそれぞれ質量を測定し、質量差に応じてｐ－形半導体層におけるｐ形不純物濃度を調整する。これにより、例えば、不純物量差の小さな半導体装置１００が製造される。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１：ｎ＋形ドレイン領域、 １ａ：ｎ＋形半導体層、 ２：ｎ－形ドリフト領域、 ２ａ：ｎ－形半導体層、 ２ｎ：ｎ－形ピラー領域、 ３：ｐ－形ピラー領域、 ３ａ：ｐ－形半導体層、 ４：ｐ形ベース領域、 ４ａ：ｐ形半導体領域、 ５：ｎ＋形ソース領域、 ５ａ：ｎ＋形半導体領域、 ６：ｐ＋形コンタクト領域、 １０：ゲート電極、 １０ａ：ゲート絶縁層、 １５：絶縁層、 ２１：ドレイン電極、 ２２：ソース電極、 ２２ａ：第１金属層、 ２２ｂ：第２金属層、 １００：半導体装置、 ＩＬ１～ＩＬ３：絶縁層、 ＯＰ１～ＯＰ４：開口、 ＰＲ：フォトレジスト、 Ｓｕｂ：半導体基板

Claims (6)

  1. 第１導電形の第１半導体層を含む半導体基板の第１質量を測定し、
    前記第１半導体層の上面に第１開口を形成し、
    前記第１開口が形成された前記半導体基板の第２質量を測定し、
    前記第１開口の内部に第２導電形の第２半導体層を形成する際に、前記第２半導体層における第２導電形の不純物濃度を、前記第１質量と前記第２質量との質量差に応じて変化させる、半導体部材の製造方法。
  2. 前記第１開口の形成において、
    前記第１開口が形成される位置に対応して設けられた第２開口を有する第１層を、前記上面の上に形成し、
    前記上面に沿う第１方向における前記第２開口の長さを測定し、
    前記第１層をマスクとして用いて前記第１開口を形成し、
    前記第２半導体層を形成する際に、前記第２半導体層における第２導電形の前記不純物濃度を、さらに前記長さに応じて変化させる、請求項１記載の半導体部材の製造方法。
  3. 前記第２半導体層は、半導体材料を含む第１ガスと、第２導電形の不純物を含む第２ガスと、を前記半導体基板に供給して形成され、
    前記第２半導体層を形成する際に、前記第２ガスの流量又は圧力を前記質量差に応じて変化させることで、前記第２半導体層における第２導電形の前記不純物濃度を変化させる、請求項１又は２に記載の半導体部材の製造方法。
  4. 前記第１開口は、前記上面に沿う第１方向において複数形成される、請求項１～３のいずれか１つに記載の半導体部材の製造方法。
  5. 前記第１半導体層及び前記第２半導体層は、シリコン、炭化シリコン、及び窒化ガリウムからなる群より選択される少なくとも１つを含む請求項１～４のいずれか１つに記載の半導体部材の製造方法。
  6. 請求項１～５のいずれか１つに記載の半導体部材の製造方法を実施し、
    前記第１半導体層の前記上面及び前記第２半導体層の上面に、第２導電形の第１半導体領域を形成し、
    前記第１半導体層の上にゲート電極を形成し、
    前記第１半導体領域の上面に第１導電形の第２半導体領域を形成し、
    前記第２半導体領域の上に、前記第２半導体領域と電気的に接続される第１電極を形成し、
    前記第１半導体層の下に、前記第１半導体層と電気的に接続される第２電極を形成する、半導体装置の製造方法。
JP2020157540A 2020-09-18 2020-09-18 半導体部材の製造方法及び半導体装置の製造方法 Active JP7339935B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020157540A JP7339935B2 (ja) 2020-09-18 2020-09-18 半導体部材の製造方法及び半導体装置の製造方法
CN202110086060.XA CN114203552A (zh) 2020-09-18 2021-01-22 半导体部件的制造方法以及半导体装置的制造方法
US17/201,488 US11658077B2 (en) 2020-09-18 2021-03-15 Method for manufacturing semiconductor member and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157540A JP7339935B2 (ja) 2020-09-18 2020-09-18 半導体部材の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022051197A JP2022051197A (ja) 2022-03-31
JP7339935B2 true JP7339935B2 (ja) 2023-09-06

Family

ID=80645705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157540A Active JP7339935B2 (ja) 2020-09-18 2020-09-18 半導体部材の製造方法及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11658077B2 (ja)
JP (1) JP7339935B2 (ja)
CN (1) CN114203552A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072397A1 (en) 2005-09-29 2007-03-29 Denso Corporation Semiconductor device, method for manufacturing the same and method for evaluating the same
US20080038850A1 (en) 2006-08-11 2008-02-14 Denso Corporation Method for manufacturing semiconductor device
JP2011512022A (ja) 2008-01-07 2011-04-14 メトリックス・リミテッド 半導体デバイス製造を制御する方法
JP2017084852A (ja) 2015-10-22 2017-05-18 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20200091335A1 (en) 2018-09-14 2020-03-19 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5702622B2 (ja) 2011-02-14 2015-04-15 株式会社Sumco トレンチ埋め込みエピタキシャル成長条件の最適化方法
DE102015208794B3 (de) 2015-05-12 2016-09-15 Infineon Technologies Ag Verarbeiten eines Halbleiterwafers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072397A1 (en) 2005-09-29 2007-03-29 Denso Corporation Semiconductor device, method for manufacturing the same and method for evaluating the same
CN1971851A (zh) 2005-09-29 2007-05-30 株式会社电装 半导体器件、其制造方法及其评估方法
JP5150048B2 (ja) 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
US20080038850A1 (en) 2006-08-11 2008-02-14 Denso Corporation Method for manufacturing semiconductor device
JP2008047602A (ja) 2006-08-11 2008-02-28 Denso Corp 半導体装置の製造方法
JP2011512022A (ja) 2008-01-07 2011-04-14 メトリックス・リミテッド 半導体デバイス製造を制御する方法
US20110190919A1 (en) 2008-01-07 2011-08-04 Adrian Kiermasz Method of Controlling Semiconductor Device Fabrication
JP2017084852A (ja) 2015-10-22 2017-05-18 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20200091335A1 (en) 2018-09-14 2020-03-19 Kabushiki Kaisha Toshiba Semiconductor device
JP2020047623A (ja) 2018-09-14 2020-03-26 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN114203552A (zh) 2022-03-18
US20220093475A1 (en) 2022-03-24
US11658077B2 (en) 2023-05-23
JP2022051197A (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
US10424642B2 (en) Silicon carbide semiconductor device
USRE44236E1 (en) Method for manufacturing semiconductor device
US8080846B2 (en) Semiconductor device having improved breakdown voltage and method of manufacturing the same
WO2017189123A1 (en) Horizontal gate all around device nanowire air gap spacer formation
KR20180134428A (ko) N-도핑된 선택적 에피택셜 성장을 사용하여 nmos 핀펫에 비-가시선 소스 드레인 연장부 형성
US8951898B2 (en) Method for manufacturing a silicon carbide DIMOSFET
US20180012956A1 (en) Semiconductor device and method for manufacturing the same
US10943997B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010505273A (ja) 超接合デバイス用終端構造
US11769805B2 (en) Semiconductor device with field plate electrode
JP6873937B2 (ja) 半導体装置
JP7339935B2 (ja) 半導体部材の製造方法及び半導体装置の製造方法
TWI601291B (zh) 半導體裝置及其製造方法
US20130203229A1 (en) Method of reducing surface doping concentration of doped diffusion region, method of manufacturing super junction using the same and method of manufacturing power transistor device
TWI594334B (zh) 半導體裝置及其製造方法
CN116137292A (zh) Ldmos器件及其制作方法
TWI593109B (zh) 半導體裝置
US11688765B2 (en) Semiconductor device and method for manufacturing the same
JP2023000583A (ja) 半導体装置の製造方法
TW202310004A (zh) 改善崩潰電壓的超接合中的梯度摻雜磊晶
JP2016171232A (ja) 半導体装置および半導体装置の製造方法
CN103681857A (zh) 场效应晶体管
JP2004363348A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220623

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230825

R150 Certificate of patent or registration of utility model

Ref document number: 7339935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150