JP7335902B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7335902B2
JP7335902B2 JP2020569399A JP2020569399A JP7335902B2 JP 7335902 B2 JP7335902 B2 JP 7335902B2 JP 2020569399 A JP2020569399 A JP 2020569399A JP 2020569399 A JP2020569399 A JP 2020569399A JP 7335902 B2 JP7335902 B2 JP 7335902B2
Authority
JP
Japan
Prior art keywords
substrate
solid
state imaging
imaging device
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020569399A
Other languages
English (en)
Other versions
JPWO2020158130A1 (ja
Inventor
寿樹 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020158130A1 publication Critical patent/JPWO2020158130A1/ja
Application granted granted Critical
Publication of JP7335902B2 publication Critical patent/JP7335902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/024Arrangements for cooling, heating, ventilating or temperature compensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本技術は、半導体装置に関する。詳しくは、固体撮像素子を基板に載置した半導体装置に関する。
従来、半導体チップを基板に載置した半導体装置において、半導体チップからの発熱をいかに排熱するかが問題となっていた。例えば、半導体チップの発熱部分を局的に露出させて、ヒートシンク部材に接触させることにより冷却する半導体パッケージが提案されている(例えば、特許文献1参照。)。また、例えば、半導体チップの筐体と放熱フィンとを、熱伝導グリースにより接着させた半導体装置が提案されている(例えば、特許文献2参照。)。
特開2008-177241号公報 特開2008-091677号公報
上述の従来技術では、半導体チップの表面、すなわち基板に対する面とは反対の面において、冷却部材を設けることにより、半導体チップの動作時の発熱を排熱させている。しかしながら、半導体チップが固体撮像素子である場合、画素部に対して外光を入射させる必要があるため、チップ表面を遮光することはできない。また、発熱により固体撮像素子において温度分布にばらつきがあると、撮像される画像の画質に局所的な劣化が生じるおそれがある。
本技術はこのような状況に鑑みて生み出されたものであり、固体撮像素子における撮像特性を損なうことなく、排熱を効率よく行うことを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、金属配線を備える基板と、上記基板の表面に載置される固体撮像素子と、所定の熱電導性を有して上記固体撮像素子の一方の面における所定の領域を上記基板に接着する接着部とを具備する半導体装置である。これにより、固体撮像素子において発生した熱を、接着部を介して基板の金属配線に向けて排熱させるという作用をもたらす。
また、この第1の側面において、上記接着部は、上記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより広い面積を有するようにしてもよい。これにより、温度分布に応じた面積により排熱させるという作用をもたらす。
また、この第1の側面において、上記基板は、上記表面において絶縁膜を備え、上記基板における上記絶縁膜は、上記所定の領域において開口して上記金属配線を露出させる露出部を備え、上記接着部は、上記固体撮像素子の上記所定の領域と上記基板の上記金属配線とを接着するようにしてもよい。これにより、露出部において接着部を基板の金属配線に接着させて排熱させるという作用をもたらす。
また、この第1の側面において、上記露出部は、上記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより多く配置されてもよい。これにより、温度分布に応じた数の露出部を介して排熱させるという作用をもたらす。
また、この第1の側面において、上記露出部は、上記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより高い密度で配置されてもよい。これにより、温度分布に応じた密度の露出部を介して排熱させるという作用をもたらす。
また、この第1の側面において、上記露出部は、複数の円形状を備えてもよい。また、楕円または角形状などの他の形状を備えてもよい。
また、この第1の側面において、上記所定の領域は、上記固体撮像素子の動作時最大温度となる領域であってもよい。これにより、固体撮像素子の動作時の最大温度に応じて設定された領域において接着部を介して基板の金属配線に向けて排熱させるという作用をもたらす。
また、この第1の側面において、上記所定の領域は、上記固体撮像素子において所定の回路が占有する領域であってもよい。これにより、所定の回路が占有する領域において接着部を介して基板の金属配線に向けて排熱させるという作用をもたらす。なお、この所定の回路は、例えば、アナログデジタル変換回路や所定の論理回路であってもよい。
また、この第1の側面において、上記接着部は、上記固体撮像素子の温度分布に応じて熱電導性の異なる複数種類の接着剤を備えてもよい。これにより、温度分布に応じて放熱性を調整するという作用をもたらす。
本技術の実施の形態における半導体装置の構造の一例を示す断面図である。 本技術の第1の実施の形態における素子200の温度分布の一例を示す図である。 本技術の第1の実施の形態における基板100の構造例を説明するための上面図である。 本技術の第1の実施の形態における素子200を基板100に搭載する工程例を示す図である。 本技術の第1の実施の形態における基板100および素子200を含む半導体装置の製造工程例を示す図である。 本技術の第1の実施の形態における放熱の例を示す図である。 本技術の第2の実施の形態における積層構造の固体撮像素子の一例を示す図である。 本技術の第2の実施の形態における基板100の構造例を説明するための上面図である。 本技術の実施の形態における露出部110の第1の変形例を示す図である。 本技術の実施の形態における露出部110の第2の変形例を示す図である。 本技術の実施の形態における露出部110の第3の変形例を示す図である。 本技術の実施の形態における露出部110の第4の変形例を示す図である。 本技術の実施の形態における露出部110の第5の変形例を示す図である。 本技術の実施の形態における露出部110の第6の変形例を示す図である。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(同一シリコン基板上に画素と回路を形成した固体撮像素子の例)
2.第2の実施の形態(積層構造の固体撮像素子の例)
3.変形例
<1.第1の実施の形態>
[半導体装置の構造]
図1は、本技術の実施の形態における半導体装置の構造の一例を示す断面図である。
この半導体装置では、ベースとなるシリコンの基板100の表面に素子200が載置される。素子200は、半導体チップであり、以下の実施の形態においては固体撮像素子を想定する。すなわち、素子200は、特許請求の範囲に記載の固体撮像素子の一例である。
基板100に載置される素子200の面における所定の領域は、接着部190を介して基板100に選択的に接着される。ここで、所定の領域は、ホットスポット(局所高温部)と呼ばれる素子200の発熱部201の直下の領域である。通常の場合、耐熱保証温度を超えないように設計されるため、ホットスポットにおいても極端な高熱が発生することは想定し難い。ただし、素子200の一部において耐熱保証温度に近い温度(例えば、60℃程度)に達することが起こり得る。
基板100は、半導体装置のベースとなる基板であり、例えばプリント基板が想定される。この基板100の表面には保護のための絶縁膜としてソルダーレジストが形成される。そして、素子200が載置される基板100において、素子200の発熱部201の直下に当たる位置に、予めソルダーレジストを開口しておく。これにより、基板100の金属配線が露出する。
基板100の金属配線が露出する部分には、接着部190が塗布される。この接着部190は、所定の熱伝導性を有する接着剤である。この接着部190を介して、基板100の金属配線が露出する部分に、素子200の発熱部201の直下の領域が接着される。これにより、発熱部201の熱は、金属配線に向けて排熱される。
素子200の入出力端子は上面の周辺部に配置されており、ワイヤ300を介したワイヤボンディングにより、基板100に対して電気的に接続される。ワイヤ300としては、例えば金線が想定される。
基板100には、素子200の周囲に枠体400が設けられる。そして、枠体400の上部にはガラスなどの透光材500が設けられる。これらの組立工程により、固体撮像素子としての素子200の撮像面の画素部に対して外光を入射させる中空封止構造が形成される。
[素子の温度分布]
図2は、本技術の第1の実施の形態における素子200の温度分布の一例を示す図である。
素子200は、同図におけるaに示すように、表面の略中央部分に受光面となる画素部210が形成され、その画素部210の周囲にそれ以外の回路部220が形成される。回路部220としては、例えば、AD(Analog-to-Digital)変換回路などの信号処理回路が想定される。すなわち、回路部220は、特許請求の範囲に記載のアナログデジタル変換回路の一例である。ただし、これは例示であり、他の論理回路についても対象となり得る。
固体撮像素子としての素子200の駆動時には、主に回路部220が発熱する。ただし、回路の機能によって発熱量が異なり、例えば同図におけるbに示すように、通常程度の発熱部221と、それよりも高い高発熱部222とが生じ得る。これらの熱による影響が近傍の画素部210に及ぶと、ノイズの増加などの画質劣化を引き起こすおそれがある。
図3は、本技術の第1の実施の形態における基板100の構造例を説明するための上面図である。
上述の通り、同図におけるaに示すように、素子200においては画素部210の周囲の回路部220が主な発熱源となる。そこで、基板100には、同図におけるbに示すように、素子200の発熱部221および222の直下に当たる位置に、ソルダーレジストの円形状または点状の開口を予め設けておいて、基板100の金属配線が露出した露出部110として機能させる。
このとき、素子200の発熱が相対的に高い高発熱部222の直下には多くの数の開口を、相対的に発熱が低い発熱部221の直下には少ない数の開口を、露出部110として設けることが望ましい。また、高発熱部222の直下には、発熱部221の直下よりも高い密度で開口を、露出部110として設けることが望ましい。
また、この例では、露出部110の開口の形状が複数の円形状からなる例を示したが、これ以外の楕円または角形状を有していてもよい。
[製造工程]
図4は、本技術の第1の実施の形態における素子200を基板100に搭載する工程例を示す図である。
同図におけるaに示すように、素子200の発熱部221および222の直下に当たる位置の基板100には、ソルダーレジストが開口して金属配線が露出した露出部110が設けられる。
そして、同図におけるbに示すように、基板100の表面に素子200が載置される。その際、同図におけるcに示す断面図のように、基板100の露出部110に接着部190が塗布される。これにより、基板100の露出部110と、素子200の発熱部221および222との間は、接着部190を介して接着される。
図5は、本技術の第1の実施の形態における基板100および素子200を含む半導体装置の製造工程例を示す図である。
同図におけるaに示すように、素子200の上面の周辺部に配置される入出力端子と基板100との間を電気的に接続するために、ワイヤ300によってワイヤボンドする。
そして、同図におけるbに示すように、枠体400が素子200の周辺部の基板100に接着される。さらに、同図におけるcに示すように、枠体400の上部に透光材500が接着される。これにより、半導体装置が形成される。
なお、同図におけるcの点線で囲まれた部分を拡大した図を次図に示す。
図6は、本技術の第1の実施の形態における放熱の例を示す図である。
同図に示すように、素子200の発熱部201の直下が基板100の金属配線150に接着部190を介して接着されているため、基板100内の金属配線150を経て放熱され易い構造となっている。
このように、本技術の第1の実施の形態では、素子200の発熱部221および222の直下に当たる位置の基板100に、金属配線が露出した露出部110を設け、接着部190を介して両者を選択的に接着する。これにより、素子200において発生した熱を基板100内の金属配線150から放熱させることができる。
<2.第2の実施の形態>
上述の第1の実施の形態では固体撮像素子を同一シリコン基板上に形成した場合を想定したが、近年では積層構造により固体撮像素子を形成したものが利用されるようになっている。そこで、この第2の実施の形態では、積層構造の固体撮像素子を想定した例について説明する。
[半導体装置の構造]
図7は、本技術の第2の実施の形態における積層構造の固体撮像素子の一例を示す図である。
積層構造の固体撮像素子は、例えば、受光面となる画素部251を有する層250と、AD変換などの信号処理回路部を有する層260とを積層した構造を備える。上述のように、固体撮像素子としての駆動時には、主に回路部が発熱する。その際、回路の機能によって、通常程度の発熱部261と、それよりも高い高発熱部262とが生じ得る。これらの熱による影響が他の層250の画素部251に及ぶと、ノイズの増加などの画質劣化を引き起こすおそれがある。
図8は、本技術の第2の実施の形態における基板100の構造例を説明するための上面図である。
上述の通り、層260の回路部が主な発熱源となる。そこで、基板100には、同図におけるaに示すように、発熱部261および262の直下に当たる位置に、ソルダーレジストの開口を予め設けておいて、基板100の金属配線が露出した露出部110として機能させる。
そして、同図におけるbに示すように、基板100に層250および260からなる積層構造の固体撮像素子を載置する。その際、熱伝導性を有する接着部190を基板100の露出部110に塗布し、素子を接着する。これにより、同図におけるcに示すように、素子の発熱部261および262の直下が接着部190により基板100に接着される。
なお、以降の製造工程については、上述の第1の実施の形態と同様であるため、詳細な説明は省略する。
一般に、素子の発熱は面内分布を持つため、高発熱部262の直下に当たる位置の基板100に、より多くの金属配線を露出させて接着部190を介して放熱させることにより、面内の温度分布を減らして均一化することができる。また、素子の発熱レベルに応じて、金属配線の露出部110の数や面積を調整することも可能である。
このように、本技術の第2の実施の形態では、積層構造の素子の発熱部261および262の直下に当たる位置の基板100に、金属配線が露出した露出部110を設け、接着部190を介して両者を接着する。これにより、積層構造の素子において発生した熱を基板100内の金属配線150から放熱させることができる。
<3.変形例>
上述の実施の形態では、基板100のソルダーレジストを円形状または点状に開口して、金属配線150を露出部110に露出させていた。そして、高発熱部の直下には開口を多く設け、低発熱部には開口を少なく設けることで、高発熱部からの放熱を促し、素子面内の温度分布を均一化させるようにしている。これに対し、露出部110の開口形状および配置は、以下のように種々の変形例が想定される。
[開口形状]
図9は、本技術の実施の形態における露出部110の第1の変形例を示す図である。
この例では、上述の第1の実施の形態のように、載置される素子の周囲に発熱部が想定される場合に、その直下に当たる位置の基板100のソルダーレジストの面積を大きく開口して露出部120を露出させている。すなわち、露出部120の開口形状は長方形となっている。この場合、露出部120に接着部190を多く線状に塗布して、素子を接着することができる。
このような露出部120の配置は、基板100における配線の制約が少ない場合に適用し得る。
図10は、本技術の実施の形態における露出部110の第2の変形例を示す図である。
この例では、素子の両側の発熱量が小さいものと想定して、基板100の両側には露出部120を設けていない。ただし、その上に接着部190を塗布して、素子を接着するようにしてもよい。これにより、放熱性を調整することができる。
[開口密度]
図11は、本技術の実施の形態における露出部110の第3の変形例を示す図である。
同図におけるaに示すように、想定される発熱量の異なる発熱部261および262がある場合、それらの直下の露出部110の密度は温度分布に応じて変化させるようにしてもよい。
すなわち、同図におけるbに示すように、発熱部261よりも高い高発熱部262の直下の露出部110については、より高い密度により配置することが望ましい。このように、露出部110の疎密を変えることにより放熱を調整し、素子面内の温度分布を均一化させることができる。
[開口配置]
図12は、本技術の実施の形態における露出部110の第4の変形例を示す図である。
同図におけるaに示すように、固体撮像素子の設計制約などにより素子内での発熱部の位置が変わった場合、それに合わせて露出部110の配置を設けてもよい。
すなわち、同図におけるbに示すように、発熱部261および262の位置に合わせて露出部110の配置を設けることが望ましい。さらに、接着部190の塗布レイアウトも変更することにより、放熱性調整の自由度を向上させることができる。
[開口の有無]
図13は、本技術の実施の形態における露出部110の第5の変形例を示す図である。
発熱量が高いことが想定される高発熱部202については、同図におけるaに示すように、基板100のソルダーレジストを開口させた露出部110を多く設け、接着部191によって固体撮像素子の裏面を金属配線150に直接接着することによって、より放熱性を高めることが望ましい。
一方、発熱量が中程度であることが想定される中発熱部203については、同図におけるbに示すように、露出部110を減らして設けて接着部192により接続することによって、放熱性を抑えるようにしてもよい。これにより、放熱性を調整して、素子面内の温度分布の均一化を図ることができる。
また、発熱量が低いことが想定される低発熱部204については、同図におけるcに示すように、基板100のソルダーレジストを開口させず、基板100の金属配線150を露出させることなく接着部193によって接着する。これにより、放熱性をさらに抑えて、素子面内の温度分布をより均一化することができる。
図14は、本技術の実施の形態における露出部110の第6の変形例を示す図である。
この例では、金属配線150が露出している部分の接着部192と、金属配線150が露出していない部分の接着部193とが混在した例を示している。例えば、基板100の金属配線150のデザインによっては、固体撮像素子の高発熱部202の直下に十分な露出部110を設けられない場合も想定される。そのような場合には、同図のように接着部192および193を組み合わせて設けるようにしてもよい。これにより、放熱性を調整することができる。
また、熱伝導性の異なる複数の接着剤を接着部として用意して、上述のような露出部の配置や接着部の塗布レイアウトと組み合わせることによって、素子の温度分布に応じてより細かく放熱性を調整するようにしてもよい。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
(1)金属配線を備える基板と、
前記基板の表面に載置される固体撮像素子と、
所定の熱電導性を有して前記固体撮像素子の一方の面における所定の領域を前記基板に接着する接着部と
を具備する半導体装置。
(2)前記接着部は、前記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより広い面積を有する
前記(1)に記載の半導体装置。
(3)前記基板は、前記表面において絶縁膜を備え、
前記基板における前記絶縁膜は、前記所定の領域において開口して前記金属配線を露出させる露出部を備え、
前記接着部は、前記固体撮像素子の前記所定の領域と前記基板の前記金属配線とを接着する
前記(1)または(2)に記載の半導体装置。
(4)前記露出部は、前記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより多く配置される
前記(3)に記載の半導体装置。
(5)前記露出部は、前記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより高い密度で配置される
前記(3)に記載の半導体装置。
(6)前記露出部は、複数の円形状を備える
前記(3)に記載の半導体装置。
(7)前記所定の領域は、前記固体撮像素子の動作時最大温度となる領域である
前記(1)から(6)のいずれかに記載の半導体装置。
(8)前記所定の領域は、前記固体撮像素子において所定の回路が占有する領域である
前記(1)から(7)のいずれかに記載の半導体装置。
(9)前記所定の回路は、アナログデジタル変換回路である
前記(8)に記載の半導体装置。
(10)前記接着部は、前記固体撮像素子の温度分布に応じて熱電導性の異なる複数種類の接着剤を備える
前記(1)から(9)のいずれかに記載の半導体装置。
100 基板
110、120 露出部
150 金属配線
190~193 接着部
200 素子
201~204、221、222、261、262 発熱部
210、251 画素部
220 回路部
250、260 層
300 ワイヤ
400 枠体
500 透光材

Claims (9)

  1. 金属配線を備える基板と、
    前記基板の表面に載置される固体撮像素子と、
    所定の熱電導性を有して前記固体撮像素子の一方の面における所定の領域を前記基板に接着する接着部と
    を具備し、
    前記接着部は、前記固体撮像素子の温度分布に応じて熱電導性の異なる複数種類の接着剤を備える
    半導体装置。
  2. 前記接着部は、前記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより広い面積を有する
    請求項1記載の半導体装置。
  3. 前記基板は、前記表面において絶縁膜を備え、
    前記基板における前記絶縁膜は、前記所定の領域において開口して前記金属配線を露出させる露出部を備え、
    前記接着部は、前記固体撮像素子の前記所定の領域と前記基板の前記金属配線とを接着する
    請求項1記載の半導体装置。
  4. 前記露出部は、前記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより多く配置される
    請求項3記載の半導体装置。
  5. 前記露出部は、前記固体撮像素子の温度分布に応じて低温部よりも高温部の方がより高い密度で配置される
    請求項3記載の半導体装置。
  6. 前記露出部は、複数の円形状を備える
    請求項3記載の半導体装置。
  7. 前記所定の領域は、前記固体撮像素子の動作時最大温度となる領域である
    請求項1記載の半導体装置。
  8. 前記所定の領域は、前記固体撮像素子において所定の回路が占有する領域である
    請求項1記載の半導体装置。
  9. 前記所定の回路は、アナログデジタル変換回路である
    請求項8記載の半導体装置。
JP2020569399A 2019-01-30 2019-11-25 半導体装置 Active JP7335902B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019013978 2019-01-30
JP2019013978 2019-01-30
PCT/JP2019/046004 WO2020158130A1 (ja) 2019-01-30 2019-11-25 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020158130A1 JPWO2020158130A1 (ja) 2021-12-02
JP7335902B2 true JP7335902B2 (ja) 2023-08-30

Family

ID=71840408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020569399A Active JP7335902B2 (ja) 2019-01-30 2019-11-25 半導体装置

Country Status (4)

Country Link
US (1) US12034093B2 (ja)
JP (1) JP7335902B2 (ja)
CN (1) CN113330558A (ja)
WO (1) WO2020158130A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221248A (ja) 2003-01-14 2004-08-05 Citizen Electronics Co Ltd 半導体装置
JP2010263004A (ja) 2009-04-30 2010-11-18 Canon Inc 固体撮像装置
JP2012227270A (ja) 2011-04-18 2012-11-15 Kyocera Corp 撮像素子搭載用部材および撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303745A (ja) 1988-06-01 1989-12-07 Hitachi Ltd 固体撮像素子のパツケージ
JP2008091677A (ja) 2006-10-03 2008-04-17 Toshiba Corp 半導体装置
JP2008177241A (ja) 2007-01-16 2008-07-31 Toshiba Corp 半導体パッケージ
JP5515223B2 (ja) * 2008-02-12 2014-06-11 ソニー株式会社 半導体装置
JP2011198863A (ja) * 2010-03-17 2011-10-06 Nikon Corp 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221248A (ja) 2003-01-14 2004-08-05 Citizen Electronics Co Ltd 半導体装置
JP2010263004A (ja) 2009-04-30 2010-11-18 Canon Inc 固体撮像装置
JP2012227270A (ja) 2011-04-18 2012-11-15 Kyocera Corp 撮像素子搭載用部材および撮像装置

Also Published As

Publication number Publication date
CN113330558A (zh) 2021-08-31
US12034093B2 (en) 2024-07-09
US20220093806A1 (en) 2022-03-24
WO2020158130A1 (ja) 2020-08-06
JPWO2020158130A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP3446826B2 (ja) 半導体装置及びその製造方法
JPS6373650A (ja) 半導体装置
US7714451B2 (en) Semiconductor package system with thermal die bonding
JP2009016626A (ja) 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置,プラズマディスプレイパネル
WO2018168591A1 (ja) モジュール
JP2022035806A (ja) 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器
JP2012231169A (ja) 半導体パッケージの製造方法
US20070054439A1 (en) Multi-chip stack structure
JP2000077576A (ja) 半導体装置及びその製造方法
US20030112604A1 (en) Multi-chip package with embedded cooling element
JP2000138317A (ja) 半導体装置及びその製造方法
JP2010263004A (ja) 固体撮像装置
JP4919689B2 (ja) モジュール基板
JP7335902B2 (ja) 半導体装置
JP2006120996A (ja) 回路モジュール
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3634048B2 (ja) 半導体装置
JPH07235633A (ja) マルチチップモジュール
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法
JP2011119619A (ja) 半導体パッケージ
JP2005057126A (ja) 半導体装置
JP2023003573A (ja) 半導体モジュール
US7605461B2 (en) Chip package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230818

R150 Certificate of patent or registration of utility model

Ref document number: 7335902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150