JP7323328B2 - カード処理システム及びカード処理装置 - Google Patents
カード処理システム及びカード処理装置 Download PDFInfo
- Publication number
- JP7323328B2 JP7323328B2 JP2019085378A JP2019085378A JP7323328B2 JP 7323328 B2 JP7323328 B2 JP 7323328B2 JP 2019085378 A JP2019085378 A JP 2019085378A JP 2019085378 A JP2019085378 A JP 2019085378A JP 7323328 B2 JP7323328 B2 JP 7323328B2
- Authority
- JP
- Japan
- Prior art keywords
- setting information
- card processing
- unit
- processing device
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 140
- 238000001514 detection method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
Images
Landscapes
- Memory System (AREA)
Description
たとえば、特許文献1には、このようなカード処理システムにおいて、ファームウェアの更新に際してソフトウェア開発の負担を減らし、利便性を高める電子機器システムが記載されている。特許文献1のシステムは、電子機器のファームウェア更新用アプリケーションソフトウェアを格納する領域及びファームウェア更新用DLLモジュールを格納する領域を備え、ファームウェア更新用DLLモジュールを格納する領域には、更新用ファームウェアデータを格納する領域が備えられていることを特徴とする。
このため、標準規格のカード処理装置では、取引毎に、頻繁に記憶部内に設定情報を書き込むため、フラッシュメモリの最大書き込み可能回数(寿命)に短期間で到達してしまう可能性があるという問題があった。
このように構成することで、設定情報の記憶部への書き込みの頻度を抑えることができる。
また、このように構成することで、別のアプリ等から記憶部の内容が書き換えられたり、別のカード処理装置に差し替えられたりしたことを容易に検出可能となる。
このように構成することで、設定情報のうち、取引毎に変更する必要がある情報について、書き込みを制御することが可能となる。
このように構成することで、設定情報の記憶部への書き込みの頻度を抑えることができる。
また、このように構成することで、設定情報のうち、取引毎に変更する必要がある情報について、書き込みを制御することが可能となる。
このように構成することで、設定情報の記憶部への書き込みの頻度を抑えることができる。
また、このように構成することで、別のアプリ等から記憶部の内容が書き換えられたり、別のカード処理装置に差し替えられたりしたことを容易に検出可能となる。
〔カード処理システムXの構成〕
図1を参照して、本発明の実施の形態に係るカード処理システムXの構成について説明する。
カード処理システムXは、カード処理装置1、及びカード処理装置1が搭載される上位装置2を含んで構成される。
本実施形態において、カード処理装置1と上位装置2との間は、USB(Universal Serial Bus)、RS-232C、イーサネット(登録商標)(Ethernet)等のLAN(Local Area Network)で接続される。
カード3は、例えば、厚さが0.7~0.8mm程度の矩形状の塩化ビニール製である。カード3は、例えば、ICチップ、近距離無線用のR/W(Read / Write)アンテナが内蔵される。
加えて、カード3として、ユーザーが用いる携帯電話やスマートフォン等の携帯端末も、取引に用いることが可能である。
カード処理装置1は、制御部10、記憶部11、及び通信部12を備える。
上位装置2は、制御部20、及び記憶部21を備える。
このうち、ROMとしては、例えば、フラッシュメモリ、EEPROM、ReRAM、FeRAM等のように、書き換え可能回数に制限のある記録媒体を含んでいる。以下、これらの記録回数に制限のある記録媒体を、単に「フラッシュメモリ」という。本実施形態では、ROMが、例えば、一つのページあたり、数百~数万回程度のみ書き込み可能なMLC(Multi-Level Cell、多値セル)、又は、SLC(Single-Level Cell)のフラッシュメモリである例について説明する。
記憶部21は、RAM、ROM、HDD(Hard Disk Drive)、その他の光学記録媒体等を含む。
上位装置2は、液晶や有機ELディスプレイやLED等の表示部、タッチパネルやテンキー等の入力部を含む。
カード処理装置1の制御部10は、設定情報取得部100、及び設定記憶制御部110を含む。
記憶部11は、第一設定情報300、ハッシュ値301、ハッシュ値401、CRC値310、CRC値410、第二設定情報400を記憶する。
上位装置2の制御部20は、アプリ実行部200、及びミドルウェア実行部210を含む。
記憶部21は、第一設定情報300、及びCRC値310を記憶する。
さらに、設定情報取得部100は、現在の記憶部11内のデータのCRC値410をCRC計算で算出して、上位装置2から取得されたCRC値310と同一かどうか判定する。設定情報取得部100は、CRC値410と、CRC値310とが同一と判定した場合は、設定記憶制御部110にハッシュ値301の比較を行わせる。設定情報取得部100は、同一でないと判定した場合は第一設定情報300を記憶部11のフラッシュメモリFに記憶して、第二設定情報400から置き換える。
設定記憶制御部110は、以前、第二設定情報400が記憶部11に記憶された際に、記憶部11内のCRC値310を算出して、上位装置2へ送信しておく。
具体的には、ミドルウェア実行部210は、取引種別に対応してカード処理装置1へ第一設定情報300を送信する。
ミドルウェア実行部210は、以前、第二設定情報400がカード処理装置1の記憶部11に記憶された際に、算出されたCRC値310をカード処理装置1から取得して、記憶部21へ記憶しておく。
ミドルウェア実行部210は、カード処理装置1への第一設定情報300の送信の際に、以前に記憶されたCRC値310も送信する。
第二設定情報400は、第一設定情報300と同一であっても、異なってもよい。すなわち、第二設定情報400は、第一設定情報300と同種の情報であり、クレジットカード又はデビットカードの種別、クレジットカードの種類、上限金額、及び取引内容に対応する情報を含む。
次に、図2及び図3により、本発明の実施の形態に係るカード処理システムXによる設定情報書込制御処理の説明を行う。
本実施形態の設定情報書込制御処理では、取引の際に、カード処理装置1のフラッシュメモリFに記憶された第二設定情報400を、上位装置2から送信された第一設定情報300で置き換えるか置き換えないかの制御を行う。
本実施形態の設定情報書込制御処理は、主に制御部10及び制御部20が、記憶部11及び記憶部21に記憶された制御プログラムを、各部と協働し、ハードウェア資源を用いて実行する。
以下で、図2のフローチャートにより、主に、カード処理装置1の制御部10の処理に基づいて、設定情報書込制御処理をステップ毎に説明する。
まず、設定情報取得部100が、各データ取得処理を行う。
図3(a)に、初期状態における記憶部11の状態を示す。この状態では、記憶部11のフラッシュメモリFに第二設定情報400が記憶されている。
この状態で、下記に示す取引のタイミングで、上位装置2から各データが送信され、これを設定情報取得部100が取得する。下記で、その際の状況等について説明する。
ユーザーにより取引内容が選択されると、アプリ実行部200は、送信する設定情報を、大地情報として設定する。
一方で、『払い込み』が選択された場合、アプリ実行部200は、クレジットカードに限定した設定情報を、第一設定情報300に設定する。
さらに、アプリ実行部200は、利用可能なクレジットカードのブランド等の種類まで限定させ、これを第一設定情報300に設定することも可能である。
加えて、アプリ実行部200は、第一設定情報300に、決済の上限金額、及びその他の取引内容に対応する情報を加えてもよい。
ミドルウェア実行部210は、この第一設定情報300をカード処理装置1へ送信する。さらに、ミドルウェア実行部210は、以前にカード処理装置1から取得した、CRC値310についても、カード処理装置1へ送信する。
次に、設定情報取得部100が、記憶部内CRC計算処理を行う。
設定情報取得部100は、例えば、フラッシュメモリFに記憶されているデータに対して、CRC計算を行い、CRC値410を算出する。
次に、設定情報取得部100が、取得CRC比較処理を行う。
設定情報取得部100は、算出されたCRC値410と、上位装置2で記憶されていたCRC値310とを比較する。これにより、カード処理装置1が取り換えられたか等について判断可能となる。
図3(b)に、この際の比較の様子を示す。
次に、設定情報取得部100が、一致したか否かを判定する。設定情報取得部100は、CRC値310とCRC値410とが、一致した場合に、Yesと判定する。設定情報取得部100は、不一致の場合には、Noと判定する。
Yesの場合、設定情報取得部100は、処理をステップS105に進める。
Noの場合、設定情報取得部100は、処理をステップS108に進める。
CRC値310とCRC値410とが一致した場合、設定記憶制御部110が、第一ハッシュ値計算処理を行う。
設定記憶制御部110は、記憶部11のフラッシュメモリFへの第一設定情報300の記憶の前に、上位装置2から取得した第一設定情報300のハッシュ値301を算出する。
次に、設定記憶制御部110が、ハッシュ値比較処理を行う。
設定記憶制御部110は、ハッシュ値301と、記憶部11に以前に記憶された第二設定情報400のハッシュ値401とを比較する。これにより、上位装置2のアプリにて、前回と同じ設定情報が設定されたかどうかを判断することが可能となる。
図3(c)に、この際の比較の様子を示す。
次に、設定記憶制御部110が、一致したか否かを判定する。設定記憶制御部110は、ハッシュ値301とハッシュ値401とが一致した場合に、Yesと判定する。設定記憶制御部110は、それ以外の場合には、Noと判定する。
Yesの場合、設定記憶制御部110は、処理をステップS109に進める。この場合、第二設定情報400は第一設定情報300と同じなので、設定記憶制御部110は、置き換えないよう制御することになる。すなわち、記憶部11内の第二設定情報400が同一、又は、上位装置2に接続されたカード処理装置1自体が変更されていなければ、以前に記憶された第二設定情報400と同一なので、書き込まない。
Noの場合、は、処理をステップS108に進める。
ここで、設定記憶制御部110が、書き込み処理を行う。
CRC値310とCRC値410とが異なる、又は、ハッシュ値301とハッシュ値401とが異なる場合、設定記憶制御部110は、記憶部11のフラッシュメモリFに記憶された第二設定情報400を、上位装置2から取得した第一設定情報300で置き換えることで、書き込む。
すなわち、設定記憶制御部110は、フラッシュメモリFに、第一設定情報300を上書きする。
ここで、設定記憶制御部110が、一時データ削除処理を行う。
設定記憶制御部110は、一時データとして格納された第一設定情報300、ハッシュ値301、及びCRC値310を削除する。
図3(d)に、この際の記憶部11の様子を示す。
上位装置2のミドルウェア実行部210は、この新たなCRC値410を取得して、記憶部21のCRC値310と置き換える。
この際、アプリ実行部200及び設定記憶制御部110は、限定された種類以外のカード3が翳された場合、取引を中断することが可能である。
以上により、本発明の実施の形態に係る設定情報書込制御処理を終了する。
以上のように構成することで、以下のような効果を得ることができる。
従来、特許文献1に記載のように、ファームウェアや設定情報の更新は、上位装置2から与えられた設定情報を、RS-232CやUSB等で転送して、装置内のフラッシュメモリ等に対して書き込まれていた。さらに、フラッシュメモリに展開されたデータは、装置内でCRC計算され、上位装置2で予め計算されたCRC値と比較され、意図通りに書き込まれたことを確認していた。
しかしながら、この設定情報のように、頻繁に書き換える必要がある場合、フラッシュメモリの最大書き込み可能回数(寿命)に短期間で達してしまう可能性があった。このため、カード処理装置の設定情報の記憶部への書き込みの頻度を抑える技術が求められていた。
すなわち、以前に取得した設定情報と同じものを上位装置2から取得したか否かを判断するために、第一設定情報300に対しハッシュ計算を行い、第二設定情報400のハッシュと比較する。これにより、カード処理装置1にて、同じ設定情報を取得した場合、書き込まないように制御することで、前回と同じデータで上書きされることを防止できる。よって、フラッシュメモリの最大書き込み可能回数(寿命)に達してしまうまでの期間を長くすることができる。つまり、カード処理装置1に記憶されたデータが書き換わっていない場合、フラッシュメモリの最大書き込み可能回数に達することを防止することができる。
これに対して、本発明の実施の形態に係るカード処理システムXは、第二設定情報400の第一設定情報300での置き換えを制御することで、取引時間を短縮することができる。すなわち、同じ設定情報の再書き込みを防止することにより、ATM等のカード翳し待ち状態になるまでの時間を短縮することが可能となる。これにより、ユーザーに対する利便性を向上させることができる。
このように構成することで、カード処理装置1でハッシュ値301を算出するため、ハッシュ値301自体の改ざん等による不正を防止できる。
このように構成することで、標準規格の設定情報のうち、取引毎に変更する必要がある情報について、書き込みを制御することが可能となる。
なお、上述の実施の形態では、第一設定情報300のハッシュ値301は、カード処理装置1で算出するように記載した。
しかしながら、ハッシュ値301は、先に上位装置2で算出されていてもよい。
さらに、ハッシュ値401についても、その都度、設定記憶制御部110で算出せずに、上位装置2から取得したり、カード処理装置1で算出したりしたものを、記憶部11のフラッシュメモリFに記憶しておくことも可能である。さらに、第二設定情報400を、カード処理装置1から上位装置2に送信して、上位装置2でハッシュ値401を算出して比較するような構成も可能である。
このように構成することで、ハッシュ値301の算出の時間を短くしたり、カード処理装置1の処理負担を軽減したりすることが可能となる。
しかしながら、上位装置2から第一設定情報300を送信する前に、カード処理装置1でCRC値410を算出して上位装置2に送信し、上位装置2でCRC値310とCRC値410とを比較してもよい。この場合、一致していたら、上位装置2のミドルウェア実行部210は、第一設定情報300をカード処理装置1へ送信せず、第二設定情報400をそのまま使用するようカード処理装置1へ指示してもよい。
このように構成することで、第一設定情報300の送受信にかかる時間を抑制できる。さらに、カード処理装置1で、一時データとして第一設定情報300を記憶する必要がなくなるため、記憶容量を削減できる。
しかしながら、第一設定情報300の一部を上位装置2から送信した状態で、CRC値310やハッシュ値301の比較を行うように構成してもよい。
さらに、上位装置2からは、第一設定情報300の取引毎に変更される一部のみを送信してもよく、圧縮等した状態で送信してもよい。
このように構成することで、カード処理装置1における記憶部11の容量を削減することができる。
しかしながら、第二設定情報400は、一つだけでなく、記憶部11のフラッシュメモリFに、異なる種類のものを複数記憶してもよい。
このように構成することで、クレジットカードとデビットカードとが交互に取引されるような場合でも、フラッシュメモリFへの書き込み回数の増加を抑えることができる。
しかしながら、CRC計算は、第二設定情報400が格納されているメモリアドレスの範囲のみについて行ってもよい。
このように構成することで、CRC計算にかかる時間を短縮することができる。加えて、フラッシュメモリFの第二設定情報400及びハッシュ値301以外の箇所が書き換えられた場合でも、CRC値310の比較で不一致と判断されなくなる。このため、書き込み回数を抑えられる可能性が高まる。
しかしながら、カード処理装置1は、EMV Level2の接触型のカードリーダでも、同様の処理が可能である。
しかしながら、これ以外の取引用等の設定情報に対しても、フラッシュメモリ等の書き換え可能回数が制限されている記憶部に対して、同様の処理を行うことが可能である。
しかしながら、上位装置2とカード処理装置1とを、WiFi、Blutooth(登録商標)等の無線で接続してもよい。加えて、有線であっても、その他の通信方式で接続することも可能である。
2 上位装置
3 カード
10、20 制御部
11、21 記憶部
12 通信部
100 設定情報取得部
110 設定記憶制御部
200 アプリ実行部
210 ミドルウェア実行部
300 第一設定情報
301、401 ハッシュ値
310、410 CRC値
400 第二設定情報
F フラッシュメモリ
X カード処理システム
Claims (4)
- カード処理装置、及び該カード処理装置が搭載される上位装置を備えるカード処理システムであって、
前記上位装置は、
前記カード処理装置を制御するミドルウェアを実行するミドルウェア実行部を備え、
前記ミドルウェア実行部は、取引種別に対応して前記カード処理装置へ第一設定情報を送信し、
前記カード処理装置は、
前記上位装置から前記第一設定情報を取得する設定情報取得部と、
前記設定情報取得部により以前に取得された第二設定情報を記憶する、書き換え可能回数に制限のある記憶部と、
前記設定情報取得部により取得された前記第一設定情報のハッシュ値と、前記第二設定情報のハッシュ値とを比較し、異なる場合は前記記憶部に記憶された前記第二設定情報を前記第一設定情報で置き換え、同じ場合は置き換えないよう制御する設定記憶制御部とを備え、
前記設定記憶制御部は、
前記第二設定情報が前記記憶部に記憶された際に、前記記憶部内のデータの誤り検出符号値を算出して、前記上位装置へ送信しておき、
前記ミドルウェア実行部は、
前記誤り検出符号値を取得して記憶しておき、前記第一設定情報の送信の際に前記誤り検出符号値も送信し、
前記設定情報取得部は、
現在の前記記憶部内のデータの誤り符号値を算出して、前記上位装置から取得された前記誤り検出符号値と同一かどうか判定し、同一と判定した場合は前記設定記憶制御部に前記ハッシュ値の比較を行わせ、同一でないと判定した場合は前記第二設定情報を前記第一設定情報で置き換える
ことを特徴とするカード処理システム。 - 前記第一設定情報及び前記第二設定情報は、クレジットカード又はデビットカードの種別、クレジットカードの種類、上限金額、及び取引内容に対応する情報を含む
ことを特徴とする請求項1に記載のカード処理システム。 - カード処理装置、及び該カード処理装置が搭載される上位装置を備えるカード処理システムであって、
前記上位装置は、
前記カード処理装置を制御するミドルウェアを実行するミドルウェア実行部を備え、
前記ミドルウェア実行部は、取引種別に対応して前記カード処理装置へ第一設定情報を送信し、
前記カード処理装置は、
前記上位装置から前記第一設定情報を取得する設定情報取得部と、
前記設定情報取得部により以前に取得された第二設定情報を記憶する、書き換え可能回数に制限のある記憶部と、
前記設定情報取得部により取得された前記第一設定情報のハッシュ値と、前記第二設定情報のハッシュ値とを比較し、異なる場合は前記記憶部に記憶された前記第二設定情報を前記第一設定情報で置き換え、同じ場合は置き換えないよう制御する設定記憶制御部とを備え、
前記第一設定情報及び前記第二設定情報は、クレジットカード又はデビットカードの種別、クレジットカードの種類、上限金額、及び取引内容に対応する情報を含む
ことを特徴とするカード処理システム。 - 上位装置から第一設定情報を取得する設定情報取得部と、
前記設定情報取得部により以前に取得された第二設定情報を記憶する、書き換え可能回数に制限のある記憶部と、
前記設定情報取得部により取得された前記第一設定情報のハッシュ値と、前記第二設定情報のハッシュ値とを比較し、異なる場合は前記記憶部に記憶された前記第二設定情報を前記第一設定情報で置き換え、同じ場合は置き換えないよう制御する設定記憶制御部とを備え、
前記設定記憶制御部は、
前記第二設定情報が前記記憶部に記憶された際に、前記記憶部内のデータの誤り検出符号値を算出して、前記上位装置へ送信しておき、
前記設定情報取得部は、
現在の前記記憶部内のデータの誤り符号値を算出して、前記上位装置にて取得して記憶され前記第一設定情報の送信の際に前記上位装置から取得された前記誤り検出符号値と同一かどうか判定し、同一と判定した場合は前記設定記憶制御部に前記ハッシュ値の比較を行わせ、同一でないと判定した場合は前記第二設定情報を前記第一設定情報で置き換える
ことを特徴とするカード処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019085378A JP7323328B2 (ja) | 2019-04-26 | 2019-04-26 | カード処理システム及びカード処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019085378A JP7323328B2 (ja) | 2019-04-26 | 2019-04-26 | カード処理システム及びカード処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181462A JP2020181462A (ja) | 2020-11-05 |
JP7323328B2 true JP7323328B2 (ja) | 2023-08-08 |
Family
ID=73024719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019085378A Active JP7323328B2 (ja) | 2019-04-26 | 2019-04-26 | カード処理システム及びカード処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7323328B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005309481A (ja) | 2004-04-16 | 2005-11-04 | Denso Wave Inc | リーダライタ、支援装置、リーダライタ支援方法及びリーダライタ支援システム |
JP2013058134A (ja) | 2011-09-09 | 2013-03-28 | Nec Corp | データ書き込み装置 |
-
2019
- 2019-04-26 JP JP2019085378A patent/JP7323328B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005309481A (ja) | 2004-04-16 | 2005-11-04 | Denso Wave Inc | リーダライタ、支援装置、リーダライタ支援方法及びリーダライタ支援システム |
JP2013058134A (ja) | 2011-09-09 | 2013-03-28 | Nec Corp | データ書き込み装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020181462A (ja) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI420399B (zh) | 在管理共享平衡之單一付費器件上用於多重儲存值應用共存之技術 | |
US20080184372A1 (en) | Storage device, data processing device, data processing system, and program | |
EP2296108B1 (en) | Portable electronic device and control method thereof | |
CN113886133B (zh) | 接收终端、通信***和计算机可读介质 | |
US9772937B2 (en) | Data processing method, memory controller and memory storage apparatus | |
KR20160013618A (ko) | 전자장치의 카드 처리장치 및 방법 | |
EP2704017A2 (en) | Interface arbitration for a wired tag | |
US8595420B2 (en) | Method for dispatching and transmitting data streams between host system and memory storage apparatus having non-volatile memory and smart card chip, memory controller, and memory storage apparatus | |
JP7323328B2 (ja) | カード処理システム及びカード処理装置 | |
US10552826B2 (en) | Selecting an application on a card | |
JP5754287B2 (ja) | Icチップ、icチップにおける処理方法、uim、携帯端末、及びicチップ用処理プログラム | |
JP2008310596A (ja) | 携帯可能電子装置および携帯可能電子装置の制御方法 | |
JP7366765B2 (ja) | Icカード、icカード処理システム、及びicカード処理装置の制御プログラム | |
JP2019114089A (ja) | カード処理端末、カード決済方法、およびカード決済プログラム | |
JP2008139953A (ja) | 金額変更情報送信装置、及び金額変更情報送信方法 | |
KR100399603B1 (ko) | 스마트 카드와 이의 os 프로그램 저장/삭제 및 실행방법 | |
JP2006293706A (ja) | アプリケーションの更新機能を有するマルチアプリケーションicカード | |
JP2009237831A (ja) | Icカードチャージシステム、サーバ、プログラム | |
JP5464066B2 (ja) | 通信装置、及び、通信方法 | |
JP4836707B2 (ja) | 携帯可能電子装置およびicカード | |
US7346730B2 (en) | Mobile electronic device | |
JP7433886B2 (ja) | Icカード及びicカードの制御プログラム | |
JP4734838B2 (ja) | 情報記録媒体とプログラム、及びコマンド実行制御方法 | |
JP5742976B2 (ja) | 通信装置、通信方法、及び、無線タグ | |
JP6984328B2 (ja) | 電子情報記憶媒体、icカード、外部機器、データ書き込み方法及びデータ書き込みプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7323328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |