JP7314135B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7314135B2
JP7314135B2 JP2020530747A JP2020530747A JP7314135B2 JP 7314135 B2 JP7314135 B2 JP 7314135B2 JP 2020530747 A JP2020530747 A JP 2020530747A JP 2020530747 A JP2020530747 A JP 2020530747A JP 7314135 B2 JP7314135 B2 JP 7314135B2
Authority
JP
Japan
Prior art keywords
transistor
layer
electrically connected
conductive film
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020530747A
Other languages
English (en)
Other versions
JPWO2020016704A5 (ja
JPWO2020016704A1 (ja
Inventor
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020016704A1 publication Critical patent/JPWO2020016704A1/ja
Publication of JPWO2020016704A5 publication Critical patent/JPWO2020016704A5/ja
Application granted granted Critical
Publication of JP7314135B2 publication Critical patent/JP7314135B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Description

本発明の一態様は、撮像パネル、撮像装置または半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
ＴＯＦ方式を適用した３次元距離測定センサを動作認識装置に用いる構成が知られている（特許文献１）。これにより、位置変化情報、形状変化情報の検出の簡略化を図る。また、高速に移動する被検出物の位置変化情報、形状変化情報の検出の簡略化を図る。動作認識はパターンマッチングに基づいて行われる。パターンマッチングに用いられる撮像データは、３次元距離測定センサから取得する。時間の経過と共に変化する被検出物の撮像データから物体データを選出し、選出された物体データの時間変化から動作データを推定する。動作認識装置は、動作データから生成された出力データに基づいて定義された操作を実行する。
また、受光素子、第１のトランジスタ、及び第２のトランジスタを有するフォトセンサと、配線と、信号線と、電源線とを備え、配線は、受光素子の一方の電極と電気的に接続し、信号線は、第１のトランジスタのゲート電極と電気的に接続し、電源線は、第２のトランジスタのソース電極又はドレイン電極の一方と電気的に接続し、第１のトランジスタでは、ソース電極又はドレイン電極の一方が第２のトランジスタのゲート電極と電気的に接続し、ソース電極又はドレイン電極の他方が受光素子の他方の電極、及び第２のトランジスタのソース電極又はドレイン電極の他方と電気的に接続する距離測定装置が知られている（特許文献２）。
特開２０１３－１７５１６０号公報 特開２０１３－２２４９３１号公報
本発明の一態様は、利便性または信頼性に優れた新規な撮像パネルを提供することを課題の一とする。または、利便性または信頼性に優れた新規な撮像装置を提供することを課題の一とする。または、新規な撮像パネル、新規な撮像装置または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、撮像領域を有する撮像パネルである。
撮像領域は、光電変換素子、第１の画素、第１の導電膜、第２の導電膜、第３の導電膜、第４の導電膜および第５の導電膜を備える。
第１の画素は、第１の画素回路を備え、第１の画素は、第１の画像信号を供給する。また、第１の導電膜は、第１の画像信号を供給される。
光電変換素子は、第２の導電膜と電気的に接続される第１の端子および第１の画素回路と電気的に接続される第２の端子を備える。
第１の画素回路は、第１のスイッチ、第２のスイッチ、第３のスイッチ、トランジスタおよび容量素子を備える。
第１のスイッチは、光電変換素子の第２の端子と電気的に接続される第１の端子と、ノードと電気的に接続される第２の端子を備える。
トランジスタは、ノードと電気的に接続されるゲート電極と、第３の導電膜と電気的に接続される第１の電極と、を備える。
第２のスイッチは、トランジスタの第２の電極と電気的に接続される第１の端子と、第１の導電膜と電気的に接続される第２の端子と、を備える。
第３のスイッチは、第４の導電膜と電気的に接続される第１の端子と、ノードと電気的に接続される第２の端子を備える。
容量素子は、ノードと電気的に接続される第１の電極と、第５の導電膜と電気的に接続される第２の電極を備える。
これにより、露光量に応じてノードの電位を変化させることができる。または、露光量をノードに記録することができる。または、第５の導電膜の電位を用いてノードの電位を変化させることができる。または、第５の導電膜の電位をノードの電位に加えることができる。または、第１の画素において演算することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
（２）また、本発明の一態様は、第１のスイッチが第１のトランジスタを含み、第１のトランジスタは酸化物半導体を備える。また、第２のスイッチは第２のトランジスタを含み、第２のトランジスタは酸化物半導体を備える、上記の撮像パネルである。
これにより、半導体にシリコンを用いるトランジスタより、非導通状態の第１のスイッチおよび第２のスイッチを流れる電流を小さくできる。または、ノードの電位を保持する時間を長くすることができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
（３）また、本発明の一態様は、第１の画素回路が第４のスイッチを備える上記の撮像パネルである。
第４のスイッチは第４の導電膜と電気的に接続される第１の端子と、第１のスイッチの第１の端子と電気的に接続される第２の端子を備える。
これにより、第１のスイッチの導通状態にかかわらず、ノードの電位を初期化することができる。または、動作を高速にできる。または、ノイズを低減することができる。その結果、便性または信頼性に優れた新規な撮像パネルを提供することができる。
（４）また、本発明の一態様は、第１の画素が光電変換素子を含む上記の撮像パネルである。
（５）また、本発明の一態様は、撮像領域が第２の画素を備える上記の撮像パネルである。
第２の画素は第２の画素回路を備え、第２の画素は第２の画像信号を供給する。また、第１の導電膜は第２の画像信号を供給される。
光電変換素子は第２の画素回路と電気的に接続される第２の端子を備える。
（６）また、本発明の一態様は、撮像領域が一群の画素、他の一群の画素、第１の配線、第２の配線および第３の配線を備える上記の撮像パネルである。
一群の画素は行方向に配設され、一群の画素は画素を含む。
他の一群の画素は行方向と交差する列方向に配設され、他の一群の画素は画素を含む。
第１の配線は一群の画素と電気的に接続される。
第２の配線は一群の画素と電気的に接続される。
第３の配線は一群の画素と電気的に接続される。
第１の導電膜は他の一群の画素と電気的に接続される。
第５の導電膜は他の一群の画素と電気的に接続される。
（７）また、本発明の一態様は、選択線駆動回路、信号線駆動回路および読み出し回路を有する上記の撮像パネルである。
選択線駆動回路は、第１の選択信号、第２の選択信号および第３の選択信号を供給する。
信号線駆動回路は、重みデータを供給する。
読み出し回路は第１の画像信号を供給され、読み出し回路は、画像データを供給する。
第１の配線は第１の選択信号を供給され、第２の配線は第２の選択信号を供給され、第３の配線は第３の選択信号を供給され、第５の導電膜は重みデータを供給される。
第１のスイッチは第１の選択信号に基づいて動作し、第２のスイッチは第２の選択信号に基づいて動作し、第３のスイッチは第３の選択信号に基づいて動作する。
これにより、画像を記録することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
（８）また、本発明の一態様は、光源と、上記の撮像パネルと、制御部と、を有する撮像装置である。
光源は、制御信号に基づいて、パルス状の光を射出し、撮像パネルは、制御信号に基づいて、撮影する。
制御部は制御情報および画像データを供給され、制御部は、制御情報に基づいて、制御信号を供給し、制御部は、画像データに基づいて、画像情報を供給する。
これにより、発光から撮像までの時間を記録することができる。または、撮像装置から被写体までの距離を測ることができる。その結果、利便性または信頼性に優れた新規な撮像装置を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な撮像パネルを提供することができる。または、利便性または信頼性に優れた新規な撮像装置を提供することができる。または、新規な撮像パネル、新規な撮像装置または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る撮像パネルの構成を説明する上面図。 実施の形態に係る撮像パネルの構成を説明する断面図および回路図。 実施の形態に係る撮像パネルの構成を説明するブロック図。 実施の形態に係る撮像パネルの駆動方法を説明するタイミングチャート。 実施の形態に係る撮像パネルの構成を説明する回路図。 実施の形態に係る撮像パネルの構成を説明する回路図。 実施の形態に係る撮像パネルの構成を説明する回路図。 実施の形態に係る撮像パネルの構成を説明する回路図および駆動方法を説明するタイミングチャート。 撮像装置の画素の構成を説明する図。 撮像装置の画素の構成を説明する図。 トランジスタを説明する図。 撮像装置の画素の構成を説明する図。 トランジスタを説明する図。 撮像装置の画素の構成を説明する図。 撮像装置を収めたパッケージ、モジュールの斜視図。 電子機器を説明する図。 実施の形態に係る撮像装置の構成を説明する図。
本発明の一態様の撮像パネルは撮像領域を有し、撮像領域は光電変換素子、画素、第１の導電膜、第２の導電膜、第３の導電膜、第４の導電膜および第５の導電膜を備える。画素は画素回路を備え、画像信号を供給する。第１の導電膜は、画像信号を供給され、光電変換素子は第２の導電膜と電気的に接続される第１の端子および画素回路と電気的に接続される第２の端子を備える。画素回路は第１のスイッチ、第２のスイッチ、第３のスイッチ、トランジスタおよび容量素子を備える。第１のスイッチは光電変換素子の第２の端子と電気的に接続される第１の端子と、ノードと電気的に接続される第２の端子を備える。トランジスタはノードと電気的に接続されるゲート電極と、第３の導電膜と電気的に接続される第１の電極とを備える。第２のスイッチはトランジスタの第２の電極と電気的に接続される第１の端子と、第１の導電膜と電気的に接続される第２の端子を備える。第３のスイッチは第４の導電膜と電気的に接続される第１の端子と、ノードと電気的に接続される第２の端子を備える。容量素子はノードと電気的に接続される第１の電極と、第５の導電膜と電気的に接続される第２の電極を備える。
これにより、露光量に応じてノードの電位を変化させることができる。または、露光量をノードに記録することができる。または、第５の導電膜の電位を用いてノードの電位を変化させることができる。または、第５の導電膜の電位をノードの電位に加えることができる。または、画素において演算することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の撮像パネルの構成について、図１乃至図３、図５および図６を参照しながら説明する。
図１は本発明の一態様の撮像パネルの構成を説明する上面図である。
図２は本発明の一態様の撮像パネルの構成を説明する図である。図２（Ａ）は本発明の一態様の撮像パネルの断面図であり、図２（Ｂ）は画素の構成を説明する回路図である。
図３は本発明の一態様の撮像パネルの構成を説明するブロック図である。
図５は本発明の一態様の撮像パネルの構成を説明する回路図である。
図６は本発明の一態様の撮像パネルの構成を説明する回路図である。
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む“（ｐ）”を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む“（ｍ，ｎ）”を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。
＜撮像パネルの構成例１＞
本実施の形態で説明する撮像パネル８００は、撮像領域２４１を有する（図１参照）。
《撮像領域２４１の構成例１》
撮像領域２４１は、光電変換素子ＰＤ（ｉ，ｊ）、画素８０２（ｉ，ｊ）を備える（図１および図２（Ａ）参照）。また、撮像領域２４１は導電膜ＷＸ（ｊ）、導電膜ＶＣＯＭ、導電膜ＶＰＩ、導電膜ＶＲおよび導電膜ＢＷ（ｊ）を備える（図２（Ｂ）参照）。
《画素８０２（ｉ，ｊ）の構成例１》
画素８０２（ｉ，ｊ）は画素回路４３０（ｉ，ｊ）を備える（図２（Ａ）参照）。
画素８０２（ｉ，ｊ）は第１の画像信号を供給し、導電膜ＷＸ（ｊ）は第１の画像信号を供給される（図２（Ｂ）参照）。
《光電変換素子ＰＤ（ｉ，ｊ）》
光電変換素子ＰＤ（ｉ，ｊ）は導電膜ＶＣＯＭと電気的に接続される第１の端子および画素回路４３０（ｉ，ｊ）と電気的に接続される第２の端子を備える。
《画素回路４３０（ｉ，ｊ）の構成例１》
画素回路４３０（ｉ，ｊ）はスイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、トランジスタＭおよび容量素子Ｃ１を備える。
スイッチＳＷ１は光電変換素子ＰＤ（ｉ，ｊ）の第２の端子と電気的に接続される第１の端子と、ノードＦＤ１（ｉ，ｊ）と電気的に接続される第２の端子を備える。
トランジスタＭは、ノードＦＤ１（ｉ，ｊ）と電気的に接続されるゲート電極と、導電膜ＶＰＩと電気的に接続される第１の電極と、を備える。
スイッチＳＷ２は、トランジスタＭの第２の電極と電気的に接続される第１の端子と、導電膜ＷＸ（ｊ）と電気的に接続される第２の端子と、を備える。
スイッチＳＷ３は、導電膜ＶＲと電気的に接続される第１の端子と、ノードＦＤ１（ｉ，ｊ）と電気的に接続される第２の端子を備える。
容量素子Ｃ１は、ノードＦＤ１（ｉ，ｊ）と電気的に接続される第１の電極と、導電膜ＢＷ（ｊ）と電気的に接続される第２の電極を備える。
これにより、露光量に応じてノードＦＤ１（ｉ，ｊ）の電位を変化させることができる。または、露光量をノードＦＤ１（ｉ，ｊ）に記録することができる。または、導電膜ＢＷ（ｊ）の電位を用いてノードＦＤ１（ｉ，ｊ）の電位を変化させることができる。または、導電膜ＢＷ（ｊ）の電位をノードＦＤ１（ｉ，ｊ）の電位に加えることができる。または、画素８０２（ｉ，ｊ）において演算することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
《スイッチＳＷ１およびスイッチＳＷ２の構成例１》
スイッチＳＷ１は第１のトランジスタを含み、第１のトランジスタは、酸化物半導体を備える。
スイッチＳＷ２は第２のトランジスタを含み、第２のトランジスタは、酸化物半導体を備える。
これにより、半導体にシリコンを用いるトランジスタより、非導通状態のスイッチＳＷ１およびスイッチＳＷ２を流れる電流を小さくできる。または、ノードＦＤ１（ｉ，ｊ）の電位を保持する時間を長くすることができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
《画素回路４３０（ｉ，ｊ）の構成例２》
また、画素回路４３０（ｉ，ｊ）は、スイッチＳＷ４を備える（図５参照）。
スイッチＳＷ４は、導電膜ＶＲと電気的に接続される第１の端子と、スイッチＳＷ１の第１の端子と電気的に接続される第２の端子を備える。なお、第２の端子はスイッチＳＷ１の第１の端子と、ノードＦＤ２（ｉ，ｊ）において、電気的に接続される。
これにより、スイッチＳＷ１の導通状態にかかわらず、ノードＦＤ２（ｉ，ｊ）の電位を初期化することができる。または、動作を高速にできる。または、ノイズを低減することができる。その結果、便性または信頼性に優れた新規な撮像パネルを提供することができる。
《画素８０２（ｉ，ｊ）の構成例２》
また、画素８０２（ｉ，ｊ）は、光電変換素子ＰＤ（ｉ，ｊ）を含む。言い換えれば、各画素は光電変換素子を備える。
《撮像領域２４１の構成例２》
また、撮像領域２４１は、画素８０２（ｉ＋１，ｊ）を備える。
《画素８０２（ｉ＋１，ｊ）の構成例３》
画素８０２（ｉ＋１，ｊ）は、画素回路４３０（ｉ＋１，ｊ）を備える。
画素８０２（ｉ＋１，ｊ）は、第２の画像信号を供給し、導電膜ＷＸ（ｊ）は、第２の画像信号を供給される。
《光電変換素子ＰＤ（ｉ，ｊ）》
光電変換素子ＰＤ（ｉ，ｊ）は、画素回路４３０（ｉ＋１，ｊ）と電気的に接続される第２の端子を備える（図６参照）。言い換えれば、複数の画素が一つの光電変換素子を備える。これにより、光電変換素子ＰＤ（ｉ，ｊ）が受光する面積を広くすることができる。または、一つの光電変換素子ＰＤ（ｉ，ｊ）に入射する光の変化を、二つの画素回路を用いて記録できる。または、二つの期間に、一つの光電変換素子ＰＤ（ｉ，ｊ）に入射する光を、二つの画素回路を用いて記録できる。
《画素回路４３０（ｉ，ｊ）の構成例３》
本発明の一態様の撮像パネルの別の構成について、図７を参照しながら説明する。
図７は、本発明の一態様の撮像パネルの構成を説明する回路図である。
なお、図７を参照しながら説明する撮像パネルの画素回路４３０（ｉ，ｊ）は、スイッチＳＷ３が、スイッチＳＷ１の第１の端子と電気的に接続される第２の端子を備える点が、図２（Ｂ）を用いて説明する撮像パネルとは異なる。
これにより、暗電流が光電変換素子ＰＤ（ｉ，ｊ）を流れる場合においても、ノードＦＤ２（ｉ，ｊ）の電位を初期化することができる。または、ノードＦＤ２（ｉ，ｊ）の電位のばらつきを抑制することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
《撮像領域２４１の構成例３》
また、撮像領域２４１は、一群の画素８０２（１，ｊ）乃至８０２（ｍ，ｊ）、他の一群の画素８０２（ｉ，１）乃至８０２（ｉ，ｎ）を備える（図３参照）。また、配線ＴＸ（ｉ）、配線ＳＥ（ｉ）および配線ＲＳ（ｉ）を備える（図２（Ｂ）参照）。
一群の画素８０２（ｉ，１）乃至８０２（ｉ，ｎ）は、行方向（図中に矢印ＲＯＷで示す方向）に配設され、画素８０２（ｉ，ｊ）を含む。
一群の画素８０２（１，ｊ）乃至８０２（ｍ，ｊ）は、行方向と交差する列方向（図中に矢印ＣＯＬで示す方向）に配設され、画素８０２（ｉ，ｊ）を含む。
《配線ＴＸ（ｉ）の構成例》
配線ＴＸ（ｉ）は、行方向に配設される一群の画素８０２（ｉ，１）乃至８０２（ｉ，ｎ）と電気的に接続される。
《配線ＳＥ（ｉ）の構成例》
配線ＳＥ（ｉ）は、行方向に配設される一群の画素８０２（ｉ，１）乃至８０２（ｉ，ｎ）と電気的に接続される。
《配線ＲＳ（ｉ）の構成例》
配線ＲＳ（ｉ）は、行方向に配設される一群の画素８０２（ｉ，１）乃至８０２（ｉ，ｎ）と電気的に接続される。
《導電膜ＷＸ（ｊ）の構成例》
導電膜ＷＸ（ｊ）は、列方向に配設される一群の画素８０２（１，ｊ）乃至８０２（ｍ，ｊ）と電気的に接続される。
《導電膜ＢＷ（ｊ）の構成例》
導電膜ＢＷ（ｊ）は、列方向に配設される一群の画素８０２（１，ｊ）乃至８０２（ｍ，ｊ）と電気的に接続される。
これにより、画像を記録することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
《撮像領域２４１の構成例４》
本発明の一態様の撮像パネルの別の構成について、図８を参照しながら説明する。
図８は、本発明の一態様の撮像パネルの構成を説明する図である。図８（Ａ）は、本発明の一態様の撮像パネルの画素回路の構成を説明する回路図であり、図８（Ｂ）は、図８（Ａ）を用いて説明する撮像パネルの駆動方法を説明するタイミングチャートである。
なお、図８を参照しながら説明する撮像パネルは、画素回路４３０（ｉ，ｊ）がスイッチＳＷ５を備える点と、画素回路４３０（ｉ，ｊ）が容量素子Ｃ２を備える点と、撮像領域２４１が配線ＣＴ（ｉ）を備える点とが、図２（Ｂ）を用いて説明する撮像パネルとは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分については、上記の説明を援用する。
《画素回路４３０（ｉ，ｊ）の構成例》
スイッチＳＷ５はノードＦＤ１（ｉ，ｊ）と電気的に接続される第１の端子を備える（図８参照）。
スイッチＳＷ１はスイッチＳＷ５の第２の端子と電気的に接続される第２の端子を備える。
容量素子Ｃ２は導電膜ＶＣＯＭ２と電気的に接続される第１の電極と、スイッチＳＷ５の第２の端子と電気的に接続される第２の電極を備える。なお、導電膜ＶＣＯＭ２は、例えば、接地電位を供給することができる。
《配線ＣＴ（ｉ）の構成例》
配線ＣＴ（ｉ）は、行方向に配設される一群の画素８０２（ｉ，１）乃至８０２（ｉ，ｎ）と電気的に接続される。
これにより、スイッチＳＷ３を用いてノードＦＤ１（ｉ，ｊ）を初期化する際に生じるノイズを相殺することができる。または、２段の相関２重サンプリング回路を備える読み出し回路を用いて、画素８０２（ｉ，ｊ）の露光量ＥＸＰ（ｉ，ｊ）および重みデータＷ（ｉ，ｊ）の積の値に比例する重み付き情報を取得することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の撮像パネルの構成について、図３および図４を参照しながら説明する。
図４は本発明の一態様の撮像パネルの駆動方法を説明する図である。図４（Ａ）は本発明の一態様の撮像パネルの駆動方法を説明するタイミングチャートであり、図４（Ｂ）は本発明の一態様の撮像パネルの画素が備えるノードの電位の変化を説明するタイミングチャートである。
＜撮像パネルの構成例１＞
本実施の形態で説明する撮像パネル８００は、選択線駆動回路ＧＤ、信号線駆動回路ＢＷＤおよび読み出し回路ＲＤを有する（図３参照）。
《選択線駆動回路ＧＤの構成例》
選択線駆動回路ＧＤは、駆動回路ＲＳＤ、駆動回路ＴＸＤ，駆動回路ＳＥＤを備え、第１の選択信号、第２の選択信号および第３の選択信号を供給する機能を備える。
《信号線駆動回路ＢＷＤの構成例》
信号線駆動回路ＢＷＤは、重みデータを供給する。
《読み出し回路ＲＤの構成例》
読み出し回路ＲＤは第１の画像信号を供給され、読み出し回路ＲＤは画像データを供給する。
《配線ＴＸ（ｉ）の構成例》
配線ＴＸ（ｉ）は、前記第１の選択信号を供給される。
《配線ＳＥ（ｉ）の構成例》
配線ＳＥ（ｉ）は、前記第２の選択信号を供給される。
《配線ＲＳ（ｉ）の構成例》
配線ＲＳ（ｉ）は、前記第３の選択信号を供給される。
《導電膜ＢＷ（ｊ）の構成例》
導電膜ＢＷ（ｊ）は、前記重みデータを供給される。
《スイッチＳＷ１の構成例》
スイッチＳＷ１は、第１の選択信号に基づいて動作する。
《スイッチＳＷ２の構成例》
スイッチＳＷ２は、前記第２の選択信号に基づいて動作する。
《スイッチＳＷ３の構成例》
スイッチＳＷ３は、前記第３の選択信号に基づいて動作する。
これにより、画像を記録することができる。その結果、利便性または信頼性に優れた新規な撮像パネルを提供することができる。
＜撮像パネル８００の駆動方法１＞
撮像パネル８００を用いて、露光量ＥＸＰ（ｉ，ｊ）乃至露光量ＥＸＰ（ｉ＋２，ｊ）を記録する方法について説明する（図４参照）。なお、記録する期間を、符号１Ｗｒｉｔｅを用いて、図４（Ａ）に示す。
［第１のステップ］
第１のステップにおいて、画素８０２（ｉ，ｊ）を初期化する。
例えば、期間Ｔ０において、配線ＲＳ（ｉ）は画素８０２（ｉ，ｊ）のスイッチＳＷ３を導通状態にする電位を供給し、ノードＦＤ１（ｉ，ｊ）の電位を導電膜ＶＲが供給する電位を用いて初期化する（図４（Ｂ）参照）。
［第２のステップ］
第２のステップにおいて、期間Ｔ１における露光量ＥＸＰ（ｉ，ｊ）を画素８０２（ｉ，ｊ）に記録する。
例えば、期間Ｔ１において、配線ＴＸ（ｉ）は画素８０２（ｉ，ｊ）のスイッチＳＷ１を非導通状態にする電位を供給する（図４（Ａ）参照）。光電変換素子ＰＤ（ｉ，ｊ）は露光量ＥＸＰ（ｉ，ｊ）に応じて電流を流し、ノードＦＤ１（ｉ，ｊ）の電位は上昇する。
具体的には、ノードＦＤ１（ｉ，ｊ）は、導電膜ＶＲが供給する電位ｒより、電圧ｘだけ高い電位を保持する（図４（Ｂ）参照）。なお、例えば、電圧ｘは定常的な環境光に由来する成分を含み、図中にｋで示す。
なお、期間Ｔ１において、画素８０２（ｉ，ｊ）に光が入射する場合、当該光は画素８０２（ｉ＋１，ｊ）にも入射し、２つの画素はともに当該光に由来する露光量を記録する。
［第３のステップ］
第３のステップにおいて、期間Ｔ１および期間Ｔ２における露光量ＥＸＰ（ｉ＋１，ｊ）を画素８０２（ｉ＋１，ｊ）に記録する。なお、期間Ｔ２は期間Ｔ０と比べると十分に短くすることができる。また、配線ＴＸ（ｉ＋１）に供給する信号の立ち上がりは、配線ＴＸ（ｉ）に供給する信号の立ち上がりと一致していなくてもよい。例えば、配線ＴＸ（ｉ＋１）に供給する信号の立ち上がりを、配線ＴＸ（ｉ）に供給する信号の立ち上がりより遅らすことができる。具体的には、１０ｎｓより短い期間遅らすことができる。または、配線ＴＸ（ｉ＋１）に供給するパルス状の信号の幅を、配線ＴＸ（ｉ＋１）に供給するパルス状の信号の幅と同じにすることができる。
例えば、期間Ｔ２において、配線ＴＸ（ｉ＋１）は画素８０２（ｉ＋１，ｊ）のスイッチＳＷ１を非導通状態にする電位を供給する（図４（Ａ）参照）。光電変換素子ＰＤ（ｉ＋１，ｊ）は露光量ＥＸＰ（ｉ＋１，ｊ）に応じて電流を流し、ノードＦＤ１（ｉ＋１，ｊ）の電位は上昇する。
具体的には、ノードＦＤ１（ｉ＋１，ｊ）は、導電膜ＶＲが供給する電位ｒより、電圧（ｘ＋ｄ）だけ高い電位を保持する（図４（Ｂ）参照）。なお、例えば、電圧ｄは定常的な環境光に由来する成分である。
なお、期間Ｔ２は１０ｎｓ以下が好ましい。１０ｎｓの間に、光はおよそ３ｍ進行する。また、光が期間Ｔ２において画素８０２（ｉ＋１，ｊ）に入射する場合、画素８０２（ｉ＋１，ｊ）は当該光を記録し、画素８０２（ｉ，ｊ）は記録しない。
これにより、撮像パネルから３ｍ以内にある被写体までの距離を算出することができる。
［第４のステップ］
第４のステップにおいて、期間Ｔ１乃至期間Ｔ３における露光量ＥＸＰ（ｉ＋２，ｊ）を画素８０２（ｉ＋２，ｊ）に記録する。
例えば、期間Ｔ３において、配線ＴＸ（ｉ＋２）は画素８０２（ｉ＋２，ｊ）のスイッチＳＷ１を非導通状態にする電位を供給する（図４（Ａ）参照）。光電変換素子ＰＤ（ｉ＋２，ｊ）は露光量ＥＸＰ（ｉ＋２，ｊ）に応じて電流を流し、ノードＦＤ１（ｉ＋２，ｊ）の電位は上昇する。
具体的には、ノードＦＤ１（ｉ＋２，ｊ）は、導電膜ＶＲが供給する電位ｒより、電圧（ｘ＋２ｄ＋ｐ）だけ高い電位を保持する（図４（Ｂ）参照）。例えば、電圧２ｄは、期間Ｔ２および期間Ｔ３において入射した、定常的な環境光に由来する成分であり、電圧ｐは期間Ｔ３において入射したパルス光に由来する成分である。なお、期間Ｔ０乃至期間Ｔ４において入射する光の量ＬＵＭＩを、図４（Ｂ）に示す。
これにより、画素８０２（ｉ，ｊ）は期間Ｔ１における露光量ＥＸＰ（ｉ，ｊ）を記録し、画素８０２（ｉ＋１，ｊ）は期間Ｔ２における露光量ＥＸＰ（ｉ＋１，ｊ）を記録し、画素８０２（ｉ＋２，ｊ）は期間Ｔ３における露光量ＥＸＰ（ｉ＋２，ｊ）を記録する。
＜撮像パネル８００の駆動方法２＞
画素８０２（ｉ，ｊ）の露光量ＥＸＰ（ｉ，ｊ）と重みデータＷ（ｉ，ｊ）の積の値に比例する重み付き情報を、導電膜ＷＸ（ｊ）を流れる電流から取得する方法を説明する。
具体的には、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）を用いて、当該重み付き情報を取得する方法を説明する。なお、重み付き情報を取得する期間を、符号１Ｒｅａｄを用いて、図４（Ａ）に示す。
［第１のステップ］
第１のステップにおいて、重みデータＷ（ｉ，ｊ）を適用しない場合に、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，０）を測定する。
例えば、期間Ｔ１１において、配線ＳＥ（ｉ）を用いて、スイッチＳＷ２を導通状態にする電位を供給し、導電膜ＢＷ（ｊ）を用いて、基準電位を容量素子Ｃ１に供給する（図４（Ａ）参照）。これにより、重みデータＷ（ｉ，ｊ）を加えない状態にすることができる。
また、読み出し回路ＲＤを用いて、導電膜ＷＸ（ｊ）から導電膜ＶＰＩに流れる電流Ｉ（ｉ，ｊ，０）を測定する（図２（Ｂ）および図３参照）。言い換えると、読み出し回路ＲＤを用いて第１の画像信号を読みだす。
例えば、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，０）は、次の数式（１）で示す関数に比例する。なお、数式において、ｒ＋ｘは期間Ｔ１１におけるノードＦＤ１（ｉ，ｊ）の電位であり、ＶｔｈはトランジスタＭのしきい値である。
Figure 0007314135000001
［第２のステップ］
第２のステップにおいて、重みデータＷ（ｉ，ｊ）を適用する場合に、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，ｗ）を測定する。
例えば、期間Ｔ１２において、配線ＳＥ（ｉ）を用いて、スイッチＳＷ２を導通状態にする電位を供給し、導電膜ＢＷ（ｊ）を用いて、重みデータＷ（ｉ，ｊ）を含む電圧を供給する（図４（Ａ）参照）。
また、読み出し回路ＲＤを用いて、導電膜ＷＸ（ｊ）から導電膜ＶＰＩに流れる電流Ｉ（ｉ，ｊ，ｗ）を測定する（図２（Ｂ）および図３参照）。
例えば、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，ｗ）は、次の数式（２）で示す関数に比例する。なお、数式において、ｒ＋ｘは期間Ｔ１１におけるノードＦＤ１（ｉ，ｊ）の電位であり、ｗは重みデータＷ（ｉ，ｊ）を含む電圧であり、ＶｔｈはトランジスタＭのしきい値である。
Figure 0007314135000002
［第３のステップ］
第３のステップにおいて、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）を取得する。
例えば、差分回路を用いて、電流Ｉ（ｉ，ｊ，０）から電流Ｉ（ｉ，ｊ，ｗ）を差し引いて、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）を取得する。
なお、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）は、次の数式（３）で示す関数に比例する。
Figure 0007314135000003
［第４のステップ］
第４のステップにおいて、第３のステップで取得した変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）から、露光されていない場合の変化量Ｉｄｉｆ０（ｉ，ｊ，ｗ）を差し引いて、ＩＤＥＬＴＡ（ｉ，ｊ，ｗ）を算出する。
なお、露光されていない画素の、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量を、露光されていない場合の変化量Ｉｄｉｆ０（ｉ，ｊ，ｗ）に用いることができる。
具体的には、演算装置を用いて、変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）から変化量Ｉｄｉｆ０（ｉ，ｊ，ｗ）を差し引く。
なお、露光されていない場合の変化量Ｉｄｉｆ０（ｉ，ｊ，ｗ）は、次の数式（４）で示す関数に比例する。
Figure 0007314135000004
ＩＤＥＬＴＡ（ｉ，ｊ，ｗ）は、次の数式（５）で示す関数に比例する。なお、数式において、ｒ＋ｘは期間Ｔ１１におけるノードＦＤ１（ｉ，ｊ）の電位であり、ｗは重みデータＷ（ｉ，ｊ）を含む電圧である。
Figure 0007314135000005
これにより、演算結果から、画素８０２（ｉ，ｊ）の露光量ＥＸＰ（ｉ，ｊ）と重みデータＷ（ｉ，ｊ）の積の値に比例する重み付き情報を得ることができる。
＜撮像パネル８００の駆動方法３＞
撮像パネル８００に入射する定常的な光に由来する成分を差し引く方法を説明する。例えば、画素８０２（ｉ，ｊ）、画素８０２（ｉ＋１，ｊ）および画素８０２（ｉ＋２，ｊ）を用いて、これらに入射する定常的な環境光に由来する成分を差し引くことができる。
なお、画素８０２（ｉ，ｊ）は、期間Ｔ１において入射した光を記録し、画素８０２（ｉ＋１，ｊ）は、期間Ｔ１および期間Ｔ２において入射した光を記録し、画素８０２（ｉ＋２，ｊ）は、期間Ｔ１乃至期間Ｔ３において入射した光を記録する。
［第１のステップ］
第１のステップにおいて、例えば、演算装置を用いて、画素８０２（ｉ，ｊ）について、ＩＤＥＬＴＡ（ｉ，ｊ，ｗ）を算出する。
具体的には、重みデータＷ（ｉ，ｊ）にｗを用いて、変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）から変化量Ｉｄｉｆ０（ｉ，ｊ，－ｗ）を差し引いて、ＩＤＥＬＴＡ（ｉ，ｊ，－ｗ）を算出する。なお、ＩＤＥＬＴＡ（ｉ，ｊ，－ｗ）は、（ｒ＋ｘ）にｗを乗じた値ｗ（ｒ＋ｘ）に比例する。
［第２のステップ］
第２のステップにおいて、例えば、演算装置を用いて、画素８０２（ｉ＋１，ｊ）について、ＩＤＥＬＴＡ（ｉ＋１，ｊ，ｗ）を算出する。
具体的には、重みデータＷ（ｉ＋１，ｊ）に－２ｗを用いて、変化量Ｉｄｉｆ（ｉ＋１，ｊ，－２ｗ）から変化量Ｉｄｉｆ０（ｉ＋１，ｊ，－２ｗ）を差し引いて、ＩＤＥＬＴＡ（ｉ＋１，ｊ，－２ｗ）を算出する。なお、ＩＤＥＬＴＡ（ｉ＋１，ｊ，－２ｗ）は、（ｒ＋ｘ＋ｄ）に－２ｗを乗じた値－２ｗ（ｒ＋ｘ＋ｄ）に比例する。
［第３のステップ］
第３のステップにおいて、例えば、演算装置を用いて、画素８０２（ｉ＋２，ｊ）について、ＩＤＥＬＴＡ（ｉ＋２，ｊ，ｗ）を算出する。
具体的には、重みデータＷ（ｉ＋２，ｊ）にｗを用いて、変化量Ｉｄｉｆ（ｉ＋２，ｊ，ｗ）から変化量Ｉｄｉｆ０（ｉ＋２，ｊ，ｗ）を差し引いて、ＩＤＥＬＴＡ（ｉ＋２，ｊ，ｗ）を算出する。なお、ＩＤＥＬＴＡ（ｉ＋２，ｊ，ｗ）は、（ｒ＋ｘ＋２ｄ＋ｐ）にｗを乗じた値ｗ（ｒ＋ｘ＋２ｄ＋ｐ）に比例する。
［第４のステップ］
第４のステップにおいて、例えば、演算装置を用いて、第１のステップ乃至第３のステップで算出した、ＩＤＥＬＴＡ（ｉ，ｊ，－ｗ）、ＩＤＥＬＴＡ（ｉ＋１，ｊ，－２ｗ）およびＩＤＥＬＴＡ（ｉ＋２，ｊ，ｗ）の和の値ＳＵＭを算出する。なお、和の値ＳＵＭはｐにｗを乗じた値に比例する。
Figure 0007314135000006
これにより、定常的な光に由来する成分を、所定の期間に入射する光から差し引いて、残りの成分を抽出することができる。または、定常的な光に由来する成分を、所定の期間に入射する光から差し引いて、例えば、パルス光の成分を抽出することができる。
＜撮像パネル８００の駆動方法４＞
図８（Ａ）を用いて説明した撮像パネルの駆動方法について説明する（図８（Ｂ）参照）。なお、記録する期間を、符号１Ｗｒｉｔｅを用いて、図８（Ｂ）に示す。重み付き情報を取得する期間を、符号１Ｒｅａｄを用いて、図８（Ｂ）に示す。
［第１のステップ］
第１のステップにおいて、画素８０２（ｉ，ｊ）を初期化する。
例えば、期間Ｔ０において、配線ＲＳ（ｉ）はスイッチＳＷ３を導通状態にする電位を供給し、配線ＣＴ（ｉ）はスイッチＳＷ５を導通状態にする電位を供給する。これにより、ノードＦＤ１（ｉ，ｊ）の電位およびノードＦＤ２（ｉ，ｊ）の電位を導電膜ＶＲが供給する電位を用いて初期化する。
［第２のステップ］
第２のステップにおいて、期間Ｔ１における露光量ＥＸＰ（ｉ，ｊ）を画素８０２（ｉ，ｊ）に記録する。
例えば、期間Ｔ１において、配線ＴＸ（ｉ）は画素８０２（ｉ，ｊ）のスイッチＳＷ１を非導通状態にする電位を供給する（図８（Ｂ）参照）。光電変換素子ＰＤ（ｉ，ｊ）は露光量ＥＸＰ（ｉ，ｊ）に応じて電流を流し、ノードＦＤ２（ｉ，ｊ）の電位は上昇する。
具体的には、ノードＦＤ２（ｉ，ｊ）は、導電膜ＶＲが供給する電位ｒより、電圧ｘだけ高い電位を保持する。
［第３のステップ］
第３のステップにおいて、露光による影響がなく、重みデータＷ（ｉ，ｊ）を適用しない場合に、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，０）を測定する。
例えば、期間Ｔ１１において、配線ＳＥ（ｉ）を用いて、スイッチＳＷ２を導通状態にする電位を供給し、導電膜ＢＷ（ｊ）を用いて、基準電位を容量素子Ｃ１に供給する（図８（Ｂ）参照）。これにより、重みデータＷ（ｉ，ｊ）を加えない状態にすることができる。
また、配線ＣＴ（ｉ）を用いて、スイッチＳＷ５を非導通状態に保つ電位を供給する。これにより、ノードＦＤ１（ｉ，ｊ）の電位への露光の影響をなくすことができる。
また、読み出し回路ＲＤを用いて、導電膜ＷＸ（ｊ）から導電膜ＶＰＩに流れる電流Ｉ（ｉ，ｊ，０）を測定する（図８（Ａ）および図３参照）。言い換えると、読み出し回路ＲＤを用いて、露光による影響を受けていないノードＦＤ１（ｉ，ｊ）の電位を読みだす。
［第４のステップ］
第４のステップにおいて、露光による影響がなく、重みデータＷ（ｉ，ｊ）を適用する場合に、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，ｗ）を測定する。
例えば、期間Ｔ１２において、配線ＳＥ（ｉ）を用いて、スイッチＳＷ２を導通状態にする電位を供給し、導電膜ＢＷ（ｊ）を用いて、重みデータＷ（ｉ，ｊ）を含む電圧を供給する（図８（Ｂ）参照）。
また、配線ＣＴ（ｉ）を用いて、スイッチＳＷ５を非導通状態に保つ電位を供給する。これにより、ノードＦＤ１（ｉ，ｊ）の電位への露光の影響をなくすことができる。
また、読み出し回路ＲＤを用いて、導電膜ＷＸ（ｊ）から導電膜ＶＰＩに流れる電流Ｉ（ｉ，ｊ，ｗ）を測定する（図８（Ａ）および図３参照）。
［第５のステップ］
第５のステップにおいて、露光による影響がない場合の、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ０（ｉ，ｊ，ｗ）を取得する。
例えば、差分回路を用いて、電流Ｉ（ｉ，ｊ，０）から電流Ｉ（ｉ，ｊ，ｗ）を差し引いて、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ０（ｉ，ｊ，ｗ）を取得する。
［第６のステップ］
第６のステップにおいて、露光された状態の、重みデータＷ（ｉ，ｊ）を適用しない場合に、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，０）を測定する。
例えば、期間Ｔ１３において、配線ＳＥ（ｉ）を用いて、スイッチＳＷ２を導通状態にする電位を供給し、導電膜ＢＷ（ｊ）を用いて、基準電位を容量素子Ｃ１に供給する（図８（Ｂ）参照）。これにより、重みデータＷ（ｉ，ｊ）を加えない状態にすることができる。
また、配線ＣＴ（ｉ）を用いて、スイッチＳＷ５を導通状態にする電位を供給する。これにより、ノードＦＤ１（ｉ，ｊ）の電位を露光された状態にすることができる。
また、読み出し回路ＲＤを用いて、導電膜ＷＸ（ｊ）から導電膜ＶＰＩに流れる電流Ｉ（ｉ，ｊ，０）を測定する（図８（Ａ）および図３参照）。言い換えると、読み出し回路ＲＤを用いて、露光された状態のノードＦＤ１（ｉ，ｊ）の電位を読みだす。
［第７のステップ］
第７のステップにおいて、露光された状態の、重みデータＷ（ｉ，ｊ）を適用する場合に、導電膜ＷＸ（ｊ）を流れる電流Ｉ（ｉ，ｊ，ｗ）を測定する。
例えば、期間Ｔ１４において、配線ＳＥ（ｉ）を用いて、スイッチＳＷ２を導通状態にする電位を供給し、導電膜ＢＷ（ｊ）を用いて、重みデータＷ（ｉ，ｊ）を含む電圧を供給する（図８（Ｂ）参照）。
また、配線ＣＴ（ｉ）を用いて、スイッチＳＷ５を導通状態にする電位を供給する。これにより、ノードＦＤ１（ｉ，ｊ）の電位を露光された状態にすることができる。
また、読み出し回路ＲＤを用いて、導電膜ＷＸ（ｊ）から導電膜ＶＰＩに流れる電流Ｉ（ｉ，ｊ，ｗ）を測定する（図８（Ａ）および図３参照）。
［第８のステップ］
第８のステップにおいて、露光された場合の、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）を取得する。
例えば、差分回路を用いて、電流Ｉ（ｉ，ｊ，０）から電流Ｉ（ｉ，ｊ，ｗ）を差し引いて、導電膜ＷＸ（ｊ）を流れる電流の、重みデータＷ（ｉ，ｊ）の有無に由来する変化量Ｉｄｉｆ（ｉ，ｊ，ｗ）を取得する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の撮像装置の構造例などについて説明する。
図９（Ａ）、図９（Ｂ）に、撮像装置が有する画素の構造を例示する。図９（Ａ）に示す画素は、層２５６１および層２５６２の積層構造である例である。
層２５６１は、光電変換素子ＰＤ（ｉ，ｊ）を有する。光電変換素子ＰＤ（ｉ，ｊ）は、図９（Ｃ）に示すように層２５６５ａと、層２５６５ｂと、層２５６５ｃとの積層とすることができる。
図９（Ｃ）に示す光電変換素子ＰＤ（ｉ，ｊ）はｐｎ接合型フォトダイオードであり、例えば、層２５６５ａにｐ＋型半導体、層２５６５ｂにｎ型半導体、層２５６５ｃにｎ＋型半導体を用いることができる。または、層２５６５ａにｎ＋型半導体、層２５６５ｂにｐ型半導体、層２５６５ｃにｐ＋型半導体を用いてもよい。または、層２５６５ｂをｉ型半導体としたｐｉｎ接合型フォトダイオードであってもよい。
上記ｐｎ接合型フォトダイオードまたはｐｉｎ接合型フォトダイオードは、単結晶シリコンを用いて形成することができる。また、ｐｉｎ接合型フォトダイオードとしては、非晶質シリコン、微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することもできる。
また、層２５６１が有する光電変換素子ＰＤ（ｉ，ｊ）は、図９（Ｄ）に示すように、層２５６６ａと、層２５６６ｂと、層２５６６ｃと、層２５６６ｄとの積層としてもよい。図９（Ｄ）に示す光電変換素子ＰＤ（ｉ，ｊ）はアバランシェフォトダイオードの一例であり、層２５６６ａ、層２５６６ｄは電極に相当し、層２５６６ｂ、２５６６ｃは光電変換部に相当する。
層２５６６ａには、低抵抗の金属層などを用いることが好ましい。例えば、アルミニウム、チタン、タングステン、タンタル、銀またはそれらの積層を用いることができる。
層２５６６ｄは、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム－錫酸化物、ガリウム－亜鉛酸化物、インジウム－ガリウム－亜鉛酸化物、またはグラフェンなどを用いることができる。なお、層２５６６ｄを省く構成とすることもできる。
光電変換部の層２５６６ｂ、２５６６ｃは、例えばセレン系材料を光電変換層としたｐｎ接合型フォトダイオードの構成とすることができる。層２５６６ｂとしてはｐ型半導体であるセレン系材料を用い、層２５６６ｃとしてはｎ型半導体であるガリウム酸化物などを用いることが好ましい。
セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ増倍を利用することにより、入射される光（Ｌｉｇｈｔ）の量に対する電子の増幅を大きくすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタ法などを用いて形成することができる。
セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。
ｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入阻止層としての機能も有し、暗電流を小さくすることもできる。
また、層２５６１が有する光電変換素子ＰＤ（ｉ，ｊ）は、図９（Ｅ）に示すように、層２５６７ａと、層２５６７ｂと、層２５６７ｃと、層２５６７ｄと、層２５６７ｅとの積層としてもよい。図９（Ｄ）に示す光電変換素子ＰＤ（ｉ，ｊ）は有機光導電膜の一例であり、層２５６７ａ、層２５６７ｅは電極に相当し、層２５６７ｂ、２５６７ｃ、２５６７ｄは光電変換部に相当する。
光電変換部の層２５６７ｂ、２５６７ｄの一方はホール輸送層、他方は電子輸送層とすることができる。また、層２５６７ｃは光電変換層とすることができる。
ホール輸送層としては、例えば酸化モリブデンなどを用いることができる。電子輸送層としては、例えば、Ｃ６０、Ｃ７０などのフラーレン、またはそれらの誘導体などを用いることができる。
光電変換層としては、ｎ型有機半導体およびｐ型有機半導体の混合層（バルクヘテロ接合構造）を用いることができる。
図９（Ａ）に示す層２５６２としては、例えばシリコン基板を用いることができる。当該シリコン基板は、Ｓｉトランジスタ等を有する。当該Ｓｉトランジスタを用いて、画素回路の他、当該画素回路を駆動する回路、画像信号の読み出し回路、画像処理回路等を設けることができる。具体的には、実施の形態１または実施の形態２で説明した画素回路および周辺回路（画素８０２（ｉ，ｊ）、選択線駆動回路ＧＤ、信号線駆動回路ＢＷＤおよび読み出し回路ＲＤなど）が有する一部または全てのトランジスタを層２５６２に設けることができる。
また、画素は、図９（Ｂ）に示すように層２５６１、層２５６３および層２５６２の積層構造を有していてもよい。
層２５６３は、ＯＳトランジスタ（例えば、画素８０２（ｉ，ｊ）のスイッチＳＷ１、スイッチＳＷ３など）を有することができる。このとき、層２５６２は、Ｓｉトランジスタ（例えば、画素８０２（ｉ，ｊ）のトランジスタＭ、スイッチＳＷ２など）を有していてもよい。また、実施の形態１または実施の形態２で説明した周辺回路が有する一部のトランジスタを層２５６３に設けてもよい。
当該構成とすることで、画素回路を構成する要素および周辺回路を複数の層に分散させ、当該要素同士または当該要素と当該周辺回路を重ねて設けることができるため、撮像装置の面積を小さくすることができる。なお、図９（Ｂ）の構成において、層２５６２を支持基板とし、層２５６１および層２５６３に画素８０２（ｉ，ｊ）および周辺回路を設けてもよい。
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物半導体膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。
図１０（Ａ）は、図９（Ａ）に示す画素の断面の一例を説明する図である。層２５６１は光電変換素子ＰＤ（ｉ，ｊ）として、シリコンを光電変換層とするｐｎ接合型フォトダイオードを有する。層２５６２はＳｉトランジスタを有し、図１０（Ａ）では画素回路を構成するスイッチＳＷ１、スイッチＳＷ３を例示する。
光電変換素子ＰＤ（ｉ，ｊ）において、層２５６５ａはｐ＋型領域、層２５６５ｂはｎ型領域、層２５６５ｃはｎ＋型領域とすることができる。また、層２５６５ｂには、電源線と層２５６５ｃとを接続するための領域２５３６が設けられる。例えば、領域２５３６はｐ＋型領域とすることができる。
図１０（Ａ）に示すＳｉトランジスタはシリコン基板２５４０にチャネル形成領域を有するフィン型であり、チャネル幅方向の断面を図１１（Ａ）に示す。Ｓｉトランジスタは、図１１（Ｂ）に示すようにプレーナー型であってもよい。
または、図１１（Ｃ）に示すように、シリコン薄膜の半導体層２５４５を有するトランジスタであってもよい。半導体層２５４５は、例えば、シリコン基板２５４０上の絶縁層２５４６上に形成された単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ））とすることができる。
図１０（Ａ）では、層２５６１が有する要素と層２５６２が有する要素との電気的な接続を貼り合わせ技術で得る構成例を示している。
層２５６１には、絶縁層２５４２、導電層２５３３および導電層２５３４が設けられる。導電層２５３３および導電層２５３４は、絶縁層２５４２に埋設された領域を有する。導電層２５３３は、層２５６５ａと電気的に接続される。導電層２５３４は、領域２５３６と電気的に接続される。また、絶縁層２５４２、導電層２５３３および導電層２５３４の表面は、それぞれ高さが一致するように平坦化されている。
層２５６２には、絶縁層２５４１、導電層２５３１および導電層２５３２が設けられる。導電層２５３１および導電層２５３２は、絶縁層２５４１に埋設された領域を有する。導電層２５３１は、電源線と電気的に接続される。導電層２５３２は、スイッチＳＷ１に用いるトランジスタのソースまたはドレインと電気的に接続される。また、絶縁層２５４１、導電層２５３１および導電層２５３２の表面は、それぞれ高さが一致するように平坦化されている。
ここで、導電層２５３１および導電層２５３３は、主成分が同一の金属元素であることが好ましい。導電層２５３２および導電層２５３４は、主成分が同一の金属元素であることが好ましい。また、絶縁層２５４１および絶縁層２５４２は、同一の成分で構成されていることが好ましい。
例えば、導電層２５３１、導電層２５３２、導電層２５３３、導電層２５３４には、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａｇ、ＰｔまたはＡｕなどを用いることができる。接合のしやすさから、好ましくはＣｕ、Ａｌ、Ｗ、またはＡｕを用いる。また、絶縁層２５４１、２５４２には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。
つまり、導電層２５３１および導電層２５３３の組み合わせと、導電層２５３２および導電層２５３４の組み合わせのそれぞれに、上記に示す同一の金属材料を用いることが好ましい。また、絶縁層２５４１および絶縁層２５４２のそれぞれに、上記に示す同一の絶縁材料を用いることが好ましい。当該構成とすることで、層２５６１と層２５６２の境を接合位置とする、貼り合わせを行うことができる。
当該貼り合わせによって、導電層２５３１および導電層２５３３の組み合わせと、導電層２５３２および導電層２５３４の組み合わせのそれぞれの電気的な接続を得ることができる。また、絶縁層２５４１および絶縁層２５４２の機械的な強度を有する接続を得ることができる。
金属層同士の接合には、表面の酸化膜および不純物の吸着層などをスパッタリング処理などで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法などを用いることができる。どちらも原子レベルでの結合が起こるため、電気的だけでなく機械的にも優れた接合を得ることができる。
また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。
層２５６１と、層２５６２を貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法および親水性接合法を組み合わせて行えばよい。
例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面をＡｕなどの難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用いてもよい。
図１０（Ｂ）は、図９（Ａ）に示す画素の層２５６１にセレン系材料を光電変換層とするｐｎ接合型フォトダイオードを用いた場合の断面図である。一方の電極として層２５６６ａと、光電変換層として層２５６６ｂ、２５６６ｃと、他方の電極として層２５６６ｄを有する。
この場合、層２５６１は、層２５６２上に直接形成することができる。層２５６６ａは、スイッチＳＷ１に用いるトランジスタのソースまたはドレインと電気的に接続される。層２５６６ｄは、導電層２５３７を介して電源線と電気的に接続される。なお、層２５６１に有機光導電膜を用いた場合もトランジスタとの接続形態は同様となる。
図１２（Ａ）は、図９（Ｂ）に示す画素の断面の一例を説明する図である。層２５６１は光電変換素子ＰＤ（ｉ，ｊ）として、シリコンを光電変換層とするｐｎ接合型フォトダイオードを有する。層２５６２はＳｉトランジスタを有し、図１２（Ａ）では画素回路を構成するトランジスタＭ、スイッチＳＷ２を例示する。層２５６２はＯＳトランジスタを有し、図１２（Ａ）では画素回路を構成するスイッチＳＷ１、スイッチＳＷ３を例示する。層２５６１と層２５６３とは、貼り合わせで電気的な接続を得る構成例を示している。
図１３（Ａ）にＯＳトランジスタの詳細を示す。図１３（Ａ）に示すＯＳトランジスタは、酸化物半導体層および導電層の積層上に絶縁層を設け、当該半導体層に達する溝を設けることでソース電極２２０５およびドレイン電極２２０６を形成するセルフアライン型の構成である。
ＯＳトランジスタは、酸化物半導体層に形成されるチャネル形成領域、ソース領域２２０３およびドレイン領域２２０４のほか、ゲート電極２２０１、ゲート絶縁膜２２０２を有する構成とすることができる。当該溝には少なくともゲート絶縁膜２２０２およびゲート電極２２０１が設けられる。当該溝には、さらに酸化物半導体層２２０７が設けられていてもよい。
ＯＳトランジスタは、図１３（Ｂ）に示すように、ゲート電極２２０１をマスクとして半導体層にソース領域およびドレイン領域を形成するセルフアライン型の構成としてもよい。
または、図１３（Ｃ）に示すように、ソース電極２２０５またはドレイン電極２２０６とゲート電極２２０１とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。
スイッチＳＷ１に用いるトランジスタ、スイッチＳＷ３に用いるトランジスタはバックゲート２５３５を有する構造を示しているが、バックゲートを有さない構造であってもよい。バックゲート２５３５は、図１３（Ｄ）に示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートと電気的に接続してもよい。なお、図１３（Ｄ）は図１２（Ａ）のトランジスタを例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート２５３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
ＯＳトランジスタが形成される領域とＳｉトランジスタが形成される領域との間には、水素の拡散を防止する機能を有する絶縁層２５４３が設けられる。トランジスタＭ、スイッチＳＷ２に用いるトランジスタのチャネル形成領域近傍に設けられる絶縁層中の水素は、シリコンのダングリングボンドを終端する。一方、スイッチＳＷ１に用いるトランジスタ、スイッチＳＷ３に用いるトランジスタのチャネル形成領域の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。
絶縁層２５４３により、一方の層に水素を閉じ込めることでトランジスタＭ、スイッチＳＷ２に用いるトランジスタの信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることでスイッチＳＷ１に用いるトランジスタ、スイッチＳＷ３に用いるトランジスタの信頼性も向上させることができる。
絶縁層２５４３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
図１２（Ｂ）は、図９（Ｂ）に示す画素の層２５６１にセレン系材料を光電変換層とするｐｎ接合型フォトダイオードを用いた場合の断面図である。層２５６１は、層２５６３上に直接形成することができる。層２５６１、２５６２、２５６３の詳細は、前述の説明を参照できる。なお、層２５６１に有機光導電膜を用いた場合もトランジスタとの接続形態は同様となる。
図１４（Ａ）は、本発明の一態様の撮像装置の画素にカラーフィルタ等を付加した例を示す斜視図である。当該斜視図では、複数の画素の断面もあわせて図示している。光電変換素子ＰＤ（ｉ，ｊ）が形成される層２５６１上には、絶縁層２５８０が形成される。絶縁層２５８０は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層してもよい。
絶縁層２５８０上には、遮光層２５８１が形成されてもよい。遮光層２５８１は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層２５８１には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。
絶縁層２５８０および遮光層２５８１上には、平坦化膜として有機樹脂層２５８２を設けることができる。また、画素別にカラーフィルタ２５８３（カラーフィルタ２５８３ａ、２５８３ｂ、２５８３ｃ）が形成される。例えば、カラーフィルタ２５８３ａ、２５８３ｂ、２５８３ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５８３上には、可視光に対して透光性を有する絶縁層２５８６などを設けることができる。
また、図１４（Ｂ）に示すように、カラーフィルタ２５８３の代わりに光学変換層２５８５を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
例えば、光学変換層２５８５に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層２５８５に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層２５８５に可視光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる。
また、光学変換層２５８５にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤ（ｉ，ｊ）で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いることができる。
なお、セレン系材料を用いた光電変換素子ＰＤ（ｉ，ｊ）においては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
また、図１４（Ｃ）に示すように、カラーフィルタ２５８３上にマイクロレンズアレイ２５８４を設けてもよい。マイクロレンズアレイ２５８４が有する個々のレンズを通る光が直下のカラーフィルタ２５８３を通り、光電変換素子ＰＤ（ｉ，ｊ）に照射されるようになる。また、図１４（Ｂ）に示す光学変換層２５８５上にマイクロレンズアレイ２５８４を設けてもよい。
以下では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができる。
図１５（Ａ１）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ２４５０を固定するパッケージ基板２４１０、カバーガラス２４２０および両者を接着する接着剤２４３０等を有する。
図１５（Ａ２）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ２４４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などを有していてもよい。
図１５（Ａ３）は、カバーガラス２４２０および接着剤２４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板２４１０上には電極パッド２４６０が形成され、電極パッド２４６０およびバンプ２４４０はスルーホールを介して電気的に接続されている。電極パッド２４６０は、イメージセンサチップ２４５０とワイヤ２４７０によって電気的に接続されている。
また、図１５（Ｂ１）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ２４５１を固定するパッケージ基板２４１１、レンズカバー２４２１、およびレンズ２４３５等を有する。また、パッケージ基板２４１１およびイメージセンサチップ２４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ２４９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図１５（Ｂ２）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板２４１１の下面および側面には、実装用のランド２４４１が設けられたＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ－ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡが設けられていてもよい。
図１５（Ｂ３）は、レンズカバー２４２１およびレンズ２４３５の一部を省いて図示したモジュールの斜視図である。ランド２４４１は電極パッド２４６１と電気的に接続され、電極パッド２４６１はイメージセンサチップ２４５１またはＩＣチップ２４９０とワイヤ２４７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６（Ａ）乃至図１６（Ｆ）に示す。
図１６（Ａ）は携帯電話機の一例であり、筐体２９８１、表示部２９８２、操作ボタン２９８３、外部接続ポート２９８４、スピーカ２９８５、マイク２９８６、カメラ２９８７等を有する。当該携帯電話機は、表示部２９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２９８２に触れることで行うことができる。当該携帯電話機における画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができる。
図１６（Ｂ）は携帯データ端末であり、筐体２９１１、表示部２９１２、スピーカ２９１３、カメラ２９１９等を有する。表示部２９１２が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ２９１９で取得した画像から文字等を認識し、スピーカ２９１３で当該文字を音声出力することができる。当該携帯データ端末における画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができる。
図１６（Ｃ）は監視カメラであり、支持台２９５１、カメラユニット２９５２、保護カバー２９５３等を有する。カメラユニット２９５２には回転機構などが設けられ、天井に設置することで全周囲の撮像が可能となる。当該カメラユニットにおける画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図１６（Ｄ）はビデオカメラであり、第１筐体２９７１、第２筐体２９７２、表示部２９７３、操作キー２９７４、レンズ２９７５、接続部２９７６、スピーカ２９７７、マイク２９７８等を有する。操作キー２９７４およびレンズ２９７５は第１筐体２９７１に設けられており、表示部２９７３は第２筐体２９７２に設けられている。当該ビデオカメラにおける画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができる。
図１６（Ｅ）はデジタルカメラであり、筐体２９６１、シャッターボタン２９６２、マイク２９６３、発光部２９６７、レンズ２９６５等を有する。当該デジタルカメラにおける画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができる。
図１６（Ｆ）は腕時計型の情報端末であり、表示部２９３２、筐体兼リストバンド２９３３、カメラ２９３９等を有する。表示部２９３２は、情報端末の操作を行うためのタッチパネルを備える。表示部２９３２および筐体兼リストバンド２９３３は可撓性を有し、身体への装着性が優れている。当該情報端末における画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の撮像装置の構成について、図１７を参照しながら説明する。
図１７は本発明の一態様の撮像装置の構成を説明する図である。
＜撮像装置の構成例１＞
本実施の形態で説明する撮像装置は、光源２４９と、撮像パネル８００と、制御部２４８と、を有する（図１７（Ａ）参照）。
《光源２４９の構成例》
例えば、発光ダイオードを光源２４９に用いることができる。具体的には、レーザーダイオードを光源２４９に用いることができる。例えば、近赤外のレーザーダイオードを用いることができる。
光源２４９は、制御信号ＳＰに基づいて、パルス状の光を射出する。
《撮像パネル８００の構成例》
撮像パネル８００は、制御信号ＳＰに基づいて撮影する。
《制御部２４８の構成例》
制御部２４８は、制御情報ＣＩおよび画像データＩＤを供給される。
制御部２４８は、制御情報ＣＩに基づいて、制御信号ＳＰを供給する。
制御部２４８は、画像データＩＤに基づいて、画像情報ＩＩを供給する。
これにより、発光から撮像までの時間を記録することができる。または、飛行時間法（Ｔｉｍｅ－Ｏｆ－Ｆｌｉｇｈｔ法）を用いて、撮像装置から被写体までの距離を測ることができる。その結果、利便性または信頼性に優れた新規な撮像装置を提供することができる。
＜撮像装置の構成例２＞
本実施の形態で説明する撮像装置５２００Ｂは、演算装置５２１０、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２９０、操作情報を供給する機能および画像情報を供給される機能を備える。例えば、本発明の一態様の撮影パネルを検知部５２５０に用いることができる。
具体的には、本発明の一態様の撮影パネルをデジタルカメラに用いることができる（図１７（Ｂ）参照）。または、携帯情報通信機器に用いることができる（図１７（Ｃ）参照）。または、拡張現実表示装置に用いることができる（図１７（Ｄ）参照）。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
Ｃ１：容量素子、Ｃ２：容量素子、ＦＤ１（ｉ，ｊ）：ノード、ＦＤ２（ｉ，ｊ）：ノード、ＩＤ：画像データ、ＩＳ：画像信号、ＳＷ１：スイッチ、ＳＷ２：スイッチ、ＳＷ３：スイッチ、ＳＷ４：スイッチ、ＳＷ５：スイッチ、Ｔ０：期間、Ｔ１：期間、Ｔ２：期間、Ｔ３：期間、Ｔ１１：期間、Ｔ１２：期間
、Ｔ１３：期間、Ｔ１４：期間、２４１：撮像領域、２４８：制御部、２４９：光源、４３０（ｉ，ｊ）：画素回路、８００：撮像パネル、８０２（ｉ，ｊ）：画素、２２０１：ゲート電極、２２０２：ゲート絶縁膜、２２０３：ソース領域、２２０４：ドレイン領域、２２０５：ソース電極、２２０６：ドレイン電極、２２０７：酸化物半導体層、２４１０：パッケージ基板、２４１１：パッケージ基板、２４２０：カバーガラス、２４２１：レンズカバー、２４３０：接着剤、２４３５：レンズ、２４４０：バンプ、２４４１：ランド、２４５０：イメージセンサチップ、２４５１：イメージセンサチップ、２４６０：電極パッド、２４６１：電極パッド、２４７０：ワイヤ、２４７１：ワイヤ、２４９０：ＩＣチップ、２５３１：導電層、２５３２：導電層、２５３３：導電層、２５３４：導電層、２５３５：バックゲート、２５３６：領域、２５４０：シリコン基板、２５４１：絶縁層、２５４２：絶縁層、２５４３：絶縁層、２５４５：半導体層、２５４６：絶縁層、２５６１：層、２５６２：層、２５６３：層、２５６５ａ：層、２５６５ｂ：層、２５６５ｃ：層、２５６６ａ：層、２５６６ｂ：層、２５６６ｃ：層、２５６６ｄ：層、２５６７ａ：層、２５６７ｂ：層、２５６７ｃ：層、２５６７ｄ：層、２５６７ｅ：層、２５８０：絶縁層、２５８１：遮光層、２５８２：有機樹脂層、２５８３：カラーフィルタ、２５８３ａ：カラーフィルタ、２５８３ｂ：カラーフィルタ、２５８３ｃ：カラーフィルタ、２５８４：マイクロレンズアレイ、２５８５：光学変換層、２５８６：絶縁層、２９１１：筐体、２９１２：表示部、２９１３：スピーカ、２９１９：カメラ、２９３２：表示部、２９３３：筐体兼リストバンド、２９３９：カメラ、２９５１：支持台、２９５２：カメラユニット、２９５３：保護カバー、２９６１：筐体、２９６２：シャッターボタン、２９６３：マイク、２９６５：レンズ、２９６７：発光部、２９７１：筐体、２９７２：筐体、２９７３：表示部、２９７４：操作キー、２９７５：レンズ、２９７６：接続部、２９７７：スピーカ、２９７８：マイク、２９８１：筐体、２９８２：表示部、２９８３：操作ボタン、２９８４：外部接続ポート、２９８５：スピーカ、２９８６：マイク、２９８７：カメラ、５２００Ｂ：撮像装置、５２１０：演算装置、５２３０：表示部、５２４０：入力部、５２５０：検知部、５２９０：通信部

Claims (3)

  1. 光電変換素子と、回路と、を有し、
    前記回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、容量素子と、を有し、
    前記第１のトランジスタのソース及びドレインの一方は、前記光電変換素子と電気的に接続され、
    前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソース及びドレインの一方は、前記第３のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記第４のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記容量素子の一対の電極の一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記容量素子の一対の電極の他方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース及びドレインの他方は、第２の配線と電気的に接続され、
    前記第１のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、第４の配線と電気的に接続され、
    前記第４のトランジスタのゲートは、第５の配線と電気的に接続され、
    前記第３の配線には、前記第１のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記第４の配線には、前記第３のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記第５の配線には、前記第４のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記第２のトランジスタのゲートの電位に対応するデータを、前記第２の配線から読み出す撮像装置であって、
    前記第１の配線には、重みデータが入力される、撮像装置。
  2. 請求項１において、
    前記光電変換素子は、第１の層に配置され、
    前記第１のトランジスタと前記第４のトランジスタとは、第２の層に配置され、
    前記第２のトランジスタと前記第３のトランジスタとは、第３の層に配置され、
    前記第３の層の上方に前記第２の層が配置され、
    前記第２の層の上方に前記第１の層が配置される、撮像装置。
  3. 請求項１又は請求項２において、
    前記第１のトランジスタと前記第４のトランジスタとは、チャネル形成領域に酸化物半導体を有し、
    前記第２のトランジスタと前記第３のトランジスタとは、チャネル形成領域にシリコンを有する、撮像装置。
JP2020530747A 2018-07-20 2019-07-10 撮像装置 Active JP7314135B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018136582 2018-07-20
JP2018136582 2018-07-20
PCT/IB2019/055856 WO2020016704A1 (ja) 2018-07-20 2019-07-10 撮像パネル、撮像装置

Publications (3)

Publication Number Publication Date
JPWO2020016704A1 JPWO2020016704A1 (ja) 2021-08-19
JPWO2020016704A5 JPWO2020016704A5 (ja) 2022-05-23
JP7314135B2 true JP7314135B2 (ja) 2023-07-25

Family

ID=69164297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530747A Active JP7314135B2 (ja) 2018-07-20 2019-07-10 撮像装置

Country Status (5)

Country Link
US (1) US11521996B2 (ja)
JP (1) JP7314135B2 (ja)
KR (1) KR20210029726A (ja)
CN (1) CN112425153A (ja)
WO (1) WO2020016704A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2021381516A1 (en) * 2020-11-19 2023-06-22 Pliant Therapeutics, Inc. Integrin inhibitor and uses thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175160A (ja) 2011-12-26 2013-09-05 Semiconductor Energy Lab Co Ltd 動作認識装置
JP2013224931A (ja) 2012-03-21 2013-10-31 Semiconductor Energy Lab Co Ltd 距離測定装置、距離測定システム
JP2017022706A (ja) 2015-07-07 2017-01-26 株式会社半導体エネルギー研究所 撮像装置およびその動作方法
JP2018026812A (ja) 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 撮像装置、撮像モジュール、電子機器、及び撮像システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104160295B (zh) 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
JP6406977B2 (ja) * 2014-11-04 2018-10-17 キヤノン株式会社 光電変換装置、撮像システム
US9584707B2 (en) * 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9860465B2 (en) * 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11054710B2 (en) 2017-08-11 2021-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN111052215B (zh) 2017-08-31 2022-11-29 株式会社半导体能源研究所 显示装置及电子设备
KR102614815B1 (ko) 2017-09-15 2023-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2019243949A1 (ja) 2018-06-22 2019-12-26 株式会社半導体エネルギー研究所 撮像装置の動作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175160A (ja) 2011-12-26 2013-09-05 Semiconductor Energy Lab Co Ltd 動作認識装置
JP2013224931A (ja) 2012-03-21 2013-10-31 Semiconductor Energy Lab Co Ltd 距離測定装置、距離測定システム
JP2017022706A (ja) 2015-07-07 2017-01-26 株式会社半導体エネルギー研究所 撮像装置およびその動作方法
JP2018026812A (ja) 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 撮像装置、撮像モジュール、電子機器、及び撮像システム

Also Published As

Publication number Publication date
WO2020016704A1 (ja) 2020-01-23
US20210225912A1 (en) 2021-07-22
JPWO2020016704A1 (ja) 2021-08-19
US11521996B2 (en) 2022-12-06
KR20210029726A (ko) 2021-03-16
CN112425153A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
JP7467587B2 (ja) 撮像装置及び電子機器
KR102554664B1 (ko) 촬상 장치 및 전자 기기
JP7314135B2 (ja) 撮像装置
JP7480137B2 (ja) 撮像装置および電子機器
KR20220093138A (ko) 촬상 장치, 그 동작 방법, 및 전자 기기
WO2019243949A1 (ja) 撮像装置の動作方法
WO2018185587A1 (ja) 撮像装置および電子機器
JP7336441B2 (ja) 撮像装置および電子機器
CN112534802B (zh) 摄像装置的工作方法
WO2021130590A1 (ja) 撮像装置、および電子機器
US20230156376A1 (en) Imaging device and electronic device
WO2021214616A1 (ja) 撮像装置
WO2021028754A1 (ja) 撮像装置、または撮像システム
US20240222411A1 (en) Imaging device and electronic device
US20230090488A1 (en) Imaging device, electronic device, and moving object
TW202118281A (zh) 攝像裝置及電子裝置
KR20230047331A (ko) 촬상 장치 및 전자 기기

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7314135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150