JP6406977B2 - 光電変換装置、撮像システム - Google Patents

光電変換装置、撮像システム Download PDF

Info

Publication number
JP6406977B2
JP6406977B2 JP2014224750A JP2014224750A JP6406977B2 JP 6406977 B2 JP6406977 B2 JP 6406977B2 JP 2014224750 A JP2014224750 A JP 2014224750A JP 2014224750 A JP2014224750 A JP 2014224750A JP 6406977 B2 JP6406977 B2 JP 6406977B2
Authority
JP
Japan
Prior art keywords
signal
photoelectric conversion
conversion element
transfer gate
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014224750A
Other languages
English (en)
Other versions
JP2016092595A (ja
JP2016092595A5 (ja
Inventor
和男 山崎
和男 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014224750A priority Critical patent/JP6406977B2/ja
Priority to CN201510732280.XA priority patent/CN105578086B/zh
Priority to US14/930,510 priority patent/US9456161B2/en
Publication of JP2016092595A publication Critical patent/JP2016092595A/ja
Publication of JP2016092595A5 publication Critical patent/JP2016092595A5/ja
Application granted granted Critical
Publication of JP6406977B2 publication Critical patent/JP6406977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、光電変換装置、撮像システム、及び光電変換装置の駆動方法に関する。
位相差検出方式の焦点検出に利用可能な信号を出力する光電変換装置として、１つのマイクロレンズに対して１対の光電変換素子を配置した画素を有する光電変換装置が提案されている。
このような光電変換装置において、特許文献１では、焦点検出情報と画像情報の両方を取得する領域と、画像情報のみを取得する領域とを設定している。焦点検出情報と画像情報の両方を取得する領域の画素からは、１対の光電変換素子のうちの一方のみに基づく信号（Ａ信号）と、１対の光電変換素子の双方で生じた電荷に基づく信号（Ａ＋Ｂ信号）とを読み出す。また、画像情報のみを取得する領域の画素からは、Ａ信号の読み出しは行わずにＡ＋Ｂ信号のみを読み出すことで、読み出し時間の短縮化が図られている。
特開２０１３−２１１８３３号公報
しかしながら、特許文献１に記載の２つのＡ＋Ｂ信号は、読み出し方法の違いにより生じる転送特性の違いや、生じるノイズの量の違いにより、画像用の信号にばらつきが生じる可能性がある。
本発明の目的は、２つの異なる読み出し方法で取得される画像用の信号の間におけるばらつきを低減することが可能な光電変換装置及びその駆動方法を提供することにある。
本発明の光電変換装置は、第１光電変換素子と、第２光電変換素子と、入力ノードを有し、前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号を読み出すための増幅部と、前記第１光電変換素子にて生じた電荷を前記入力ノードへ転送する第１転送ゲートと、前記第２光電変換素子にて生じた電荷を前記入力ノードへ転送する第２転送ゲートと、前記第１光電変換素子と前記第２光電変換素子に入射光を集光する１つのマイクロレンズと、をそれぞれが含む第１画素および第２画素を有する光電変換装置であって、前記第１画素において、前記第１転送ゲートをオンにすることによって前記入力ノードに前記第１光電変換素子にて生じた電荷を転送し、前記第１光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力し、前記入力ノードに転送された前記第１光電変換素子にて生じた電荷を前記入力ノードが保持した状態で、前記第１転送ゲート、及び前記第２転送ゲートをオンにすることによって、前記第１光電変換素子および前記第２光電変換素子にて生じた電荷を前記入力ノードに転送し、前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力する第１動作と、前記第２画素において、前記第１転送ゲートをオンにすることによって前記入力ノードに前記第１光電変換素子にて生じた電荷を転送し、前記第１光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力せず、前記入力ノードに転送された前記第１光電変換素子にて生じた電荷を保持した状態で、前記第１転送ゲート、及び前記第２転送ゲートをオンにすることによって、前記第１光電変換素子および前記第２光電変換素子にて生じた電荷を前記入力ノードに転送し、前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力する第２動作を行うことを特徴とする。
本発明によれば、２つの異なる読み出し方法で取得される画像用の信号の間におけるばらつきを低減することが可能となる。
第１実施形態の光電変換装置の構成を模式的に示す回路図である。 第１実施形態の光電変換装置の画素を示す平面模式図及び断面模式図である。 第１実施形態の光電変換装置の画素アレイを説明する模式図である。 第１実施形態の光電変換装置の駆動方法を示すタイミング図である。 第１実施形態の光電変換装置の駆動方法を示すタイミング図である。 第２実施形態の光電変換装置の駆動方法を示すタイミング図である。 第３実施形態の光電変換装置の駆動方法を示すタイミング図である。 第３実施形態の光電変換装置の駆動方法を示すタイミング図である。 第４実施形態の光電変換装置の駆動方法を示すタイミング図である。 撮像システムの構成を示す概略図である。
本発明の光電変換装置は、複数の画素のそれぞれが、複数の光電変換素子と、複数の光電変換素子のそれぞれ電荷を転送するための複数の転送ゲートと、入力ノードを有する増幅部と、複数の光電変換素子に入射光を集光するマイクロレンズと、を有する。本発明の光電変換装置は、異なる読み出し方法を行う第１動作と、第２動作を有する。第１動作では、複数の画素の１つから第１光電変換素子の電荷に基づく第１信号と、第１光電変換素子と第２光電変換素子の電荷に基づく第２信号を読み出す。第２動作では、複数の画素の１つから第１光電変換素子と第２光電変換素子の電荷に基づく第２信号を読み出す。つまり、第１動作では第１読み出し方法が行われ、第２動作では第１読み出し方法と異なる第２読み出し方法が行われる。
第１動作では、第１転送ゲートをオンし第１信号を読み出した後に、入力ノードに転送された第１光電変換素子にて生じた電荷を保持した状態で、画素から第１転送ゲート及び第２転送ゲートをオンにして第２信号を読み出す。そして、第２動作では、第１転送ゲートをオンし入力ノードに転送された第１光電変換素子にて生じた電荷を保持した状態で、第１転送ゲート及び第２転送ゲートをオンにして第２信号を読み出す。
このような動作によって、いずれの読み出し方法においても、第２信号を読み出す際に、入力ノードには第１光電変換素子の電荷が保持された状態となる。よって、２つの読み出し方法における第２信号を読み出す際の転送動作における状態を近づけることができる。ここで、転送動作における状態とは、電荷を転送する際のフローティングディフュージョン領域（以下、ＦＤ領域）の電位の違いや、転送ゲートをオンする回数や、転送ゲートをオンしている時間などである。以上の方法によって、２つの異なる読み出し方法で取得される画像用の信号の間における信号ばらつきを低減することが可能となる。なお、読み出すとは、第１信号と第２信号が画素から出力され使用可能な状態となることを意味する。
以下、本発明の光電変換装置について、実施形態を用いて説明する。各実施形態は、適宜変更ができ、適宜組み合わせることもできる。
（第１実施形態）
本実施形態の光電変換装置及びその駆動方法について、図１〜図５を用いて説明する。各図において、同一の構成あるいは信号には同一の符号を付し、説明を省略する場合がある。まず、本実施形態の光電変換装置の構成の概略について、図１を用いて説明する。図１は、光電変換装置の構成を模式的に示す回路図である。
光電変換装置１００は、画素アレイ１０、信号処理回路４０、垂直走査回路１２、水平走査回路１３、タイミングジェネレータ（以下、ＴＧ）１４、ランプ信号発生回路１５を有している。
画素アレイ１０は、行方向及び列方向に沿って２次元マトリクス状に配列された複数の画素２０を有している。図１には図面の簡略化のために２行２列の画素アレイ１０を示しているが、行方向及び列方向に配置される画素２０の数は特に限定されるものではない。それぞれの画素２０は、複数の光電変換素子と、複数の転送ゲートを有する。例えば、光電変換素子と転送ゲートは１対１で対応している。複数の光電変換素子は、例えば、フォトダイオード（以下、ＰＤ）２２、２６であり、複数の転送ゲートは、転送トランジスタ２４、２８のゲートである。更に、それぞれの画素２０は、リセットトランジスタ３０と、増幅トランジスタ３２と、選択トランジスタ３４とを有しているが、これには限定されない。例えば、画素２０は、選択トランジスタ３４を有していなくてもよく、電荷を保持する容量や隣接するＦＤ領域３６を接続するスイッチを有していてもよい。ここで、増幅トランジスタ３２は増幅部とも称し、リセットトランジスタ３０はリセット部とも称する。各トランジスタは、例えば、ＭＯＳトランジスタである。
第１光電変換素子を構成するＰＤ２２のアノードは接地電圧線に接続され、カソードは転送トランジスタ２４のソースに接続されている。第２光電変換素子を構成するＰＤ２６のアノードは接地電圧線に接続され、カソードは転送トランジスタ２８のソースに接続されている。転送トランジスタ２４、２８のドレインは、リセットトランジスタ３０のソース及び増幅トランジスタ３２のゲートに接続されている。転送トランジスタ２４、２８のドレイン、リセットトランジスタ３０のソース及び増幅トランジスタ３２のゲートの接続ノードは、ＦＤ領域３６を構成する。ここで、接続ノードは、増幅部の入力ノードとも言える。リセットトランジスタ３０及び増幅トランジスタ３２のドレインは、電源電圧線に接続されている。増幅トランジスタ３２のソースは、選択トランジスタ３４のドレインに接続されている。転送トランジスタ２４、２８と、リセットトランジスタ３０と、増幅トランジスタ３２と、選択トランジスタ３４は、ＰＤ２２、２６において生成された電荷に基づく信号を読み出すための画素の読み出し部を構成する。なお、読み出し部は少なくとも増幅トランジスタ３２を含めばよい。
図１において、画素アレイ１０の各行には、行方向に延在して、信号線ＴＸ１、信号線ＴＸ２、信号線ＲＥＳ、信号線ＳＥＬが、それぞれ配置されている。信号線ＴＸ１は、行方向に並ぶ画素２０の転送トランジスタ２４のゲートにそれぞれ接続され、信号線ＴＸ２は、行方向に並ぶ画素２０の転送トランジスタ２８のゲートにそれぞれ接続されている。信号線ＲＥＳは、行方向に並ぶ画素２０のリセットトランジスタ３０のゲートにそれぞれ接続され、信号線ＳＥＬは、行方向に並ぶ画素２０の選択トランジスタ３４のゲートにそれぞれ接続されている。信号線ＴＸ１、ＴＸ２、ＲＥＳ、ＳＥＬのそれぞれは、各行方向に並ぶ画素２０の各素子に対して、共通の信号線（１本の信号線）である。図１では、各信号線の名称に、行番号に対応した番号をそれぞれ付記している。Ｎ行目の各信号線は、ＲＥＳ（Ｎ）、ＳＥＬ（Ｎ）、ＴＸ１（Ｎ）、ＴＸ２（Ｎ）とし、１行目の各信号線は、ＲＥＳ（１）、ＳＥＬ（１）、ＴＸ１（１）、ＴＸ２（１）と示す。
垂直走査回路１２は、ＴＧ１４からのタイミング信号に基づいて画素２０を行ごとに選択して、画素２０から信号を出力させるものである。信号線ＴＸ、ＲＥＳ、ＳＥＬは、垂直走査回路１２に接続されている。信号線ＴＸ１、ＴＸ２には、垂直走査回路１２から、転送トランジスタ２４、２８を駆動するための制御信号が供給される。信号線ＲＥＳには、垂直走査回路１２から、リセットトランジスタ３０を駆動するための制御信号が供給される。信号線ＳＥＬには、垂直走査回路１２から、選択トランジスタを駆動するための制御信号が供給される。
画素アレイ１０の各列には、列方向に延在して、垂直信号線３８がそれぞれ配置されている。垂直信号線３８は、列方向に並ぶ画素２０のそれぞれの選択トランジスタ３４のソースに接続され、複数の画素２０に共通に設けられた信号線である。各列の垂直信号線３８には、信号処理回路４０と電流源４２とが、それぞれ接続されている。電流源４２は、例えば、電流値が切り替え可能な電流源であってもよく、定電流源であってもよい。電流源４２は、増幅トランジスタ３２とソースフォロワ回路を構成する。
信号処理回路４０は、画素アレイ１０から出力された信号を処理するためのものである。信号処理回路４０は、クランプ動作のための容量Ｃ０、Ｃ３、Ｃ４と、フィードバック容量である容量Ｃ２と、スイッチＳＷ１〜ＳＷ３と、オペアンプ４４と、比較回路４６と、カウンタ回路４８と、メモリ５０とをそれぞれ有している。オペアンプ４４の反転入力端子は、容量Ｃ０を介して垂直信号線３８に接続されている。オペアンプ４４の正転入力端子には、基準電圧Ｖｒｅｆが与えられている。オペアンプ４４の反転入力端子と出力端子との間には、容量Ｃ２とスイッチＳＷ１とが並列に接続されている。オペアンプ４４の出力端子は、容量Ｃ３を介して比較回路４６の一方の入力端子に接続されている。容量Ｃ３と比較回路４６との接続ノードと、固定電圧線（例えば、電源電圧線）との間には、スイッチＳＷ２が接続されている。比較回路４６の他方の入力端子には、容量Ｃ４を介してランプ信号発生回路１５が接続されている。ランプ信号発生回路１５は、ＴＧ１４からのタイミング信号に基づいて、信号処理回路４０における信号の処理の際に用いられるランプ信号を発生するための回路である。容量Ｃ４と比較回路４６との接続ノードと、固定電圧線（例えば、電源電圧線）との間には、スイッチＳＷ３が接続されている。スイッチＳＷ１〜ＳＷ３には、これらスイッチのオン、又はオフを切り替えるための制御信号が、信号線（不図示）によってそれぞれ印加される。比較回路４６の出力端子には、カウンタ回路４８が接続されている。カウンタ回路４８には、ＴＧ１４とメモリ５０とが接続されている。メモリ５０には、水平走査回路１４が接続されている。
次に、図２を用いて、画素２０の構造について説明する。図２（ａ）は、画素２０を示す平面模式図であり、図２（ｂ）は画素２０を示す断面模式図である。図１と同一の構成に対しては、同一の符号を付し、説明を省略する。
図２（ａ）は、４つの画素２０を含む画素アレイ１０の平面模式図である。ここで、平面模式図とは、任意の構成をある平面に投影した正射影図とも言える。図２（ｂ）は、図２（ａ）のＡ−Ａ′線における断面模式図である。図１に示す回路構成の画素アレイ１０は、例えば図２（ａ）に示す平面レイアウトによって実現することができる。図２（ａ）において点線で囲まれた単位領域が、画素２０である。各画素２０に対して、マイクロレンズ（ＭＬ）６０がそれぞれ配置されている。つまり、光電変換装置１００には、複数のＭＬ６０からなるＭＬアレイが設けられている。各画素２０には、ＰＤ２２、２６が設けられており、上述の複数のトランジスタ２４、２８、３０、３２、３４がＰＤ２２、２６に対応して設けられている。ここで、図２（ａ）における符号２４、２８、３０、３２、３４は、図１の各トランジスタ２４、２８、３０、３２、３４のゲートを指している。ゲートと隣接する領域がソースあるいはドレインである。ＦＤ領域３６は、転送トランジスタ２４、２８のドレインと、増幅トランジスタ３２のゲートと、リセットトランジスタ３０のソースがコンタクトプラグと配線によって接続されることによって構成されている。
各画素２０は、図２（ｂ）に示すように、ＰＤ２２、２６とＭＬ６０との間に、１つの色に対応した（単色の）カラーフィルタ６２を有している。ここで、面Ｐ１はＰＤ２２、２６の受光面であり、例えば、シリコン半導体基板の表面である。面Ｐ１とカラーフィルタ６２との間には、半導体の配線構造が設けられていてもよく、面Ｐ１と反対側の面Ｐ２に配線構造が設けられていてもよい。
ここで、１つの画素２０が有する複数の光電変換素子、ここではＰＤ２２、２６を一括して示す際は、「受光部」と表記するものとする。１つのＭＬ６０は、１つの受光部を覆うように配置され、光束を受光部に集光する。つまり、１つのＭＬ６０は１つの受光部に対応して設けられている。また、１つのＭＬ６０によって集光された光は、１つのＭＬ６０に対応して設けられた受光部の複数の光電変換素子に入射する。本実施形態では、受光部は２つの光電変換素子を含むが、より多くの光電変換素子を含んでいてもよい。
ここで、位相差検出方式について説明する。光電変換装置は、受光部に対して１つのＭＬ６０が割り当てられた構成を有する。この構成によって、撮影レンズの瞳における互いに異なる領域を通過した光を該複数の光電変換素子で検出することができる。撮像レンズとは、光電変換装置の撮像面に被写体の像を形成するためのレンズである。この撮影レンズの瞳における互いに異なる領域を第１領域、第２領域とする。第１領域を通過した光は第１光電変換素子で検出される。第１光電変換素子で検出された信号をＡ信号とする。そして、第２領域を通過した光は第２光電変換素子で検出される。第２光電変換素子で検出された信号をＢ信号とする。各画素２０におけるＡ信号から第１像が形成され、各画素２０におけるＢ信号から第２像が形成される。第１像と第２像のずれから、撮影レンズによって形成される像と光電変換装置の撮像面とのずれ量（即ちデフォーカス量）または被写体までの距離を検出することができる。このような方式は、位相差検出方式と呼ばれる。ここで、通常の画像信号としては、１つのＭＬ６０の下にある全ての光電変換素子の信号が加算され、本実施形態では、第１光電変換素子で検出された信号と第２光電変換素子で検出された信号を加算した信号（以下、Ａ＋Ｂ信号）が用いられる。
次に、本実施形態の光電変換装置の駆動方法について図３〜図５を用いて説明する。まず、図３及び図４を用いて、画素２０の２つの駆動方法について説明する。図３は、画素アレイ１０を説明する模式図である。図４は、駆動方法を示すタイミング図である。
図３は、画素アレイ１０の一部を模式的に示した図であり、画素２０が１６行１６列で配列した様子を示している。ここで、水平方向に並ぶ数字は列番号を示し、垂直方向に並ぶ数字は行番号を示す。図３において、３、６、９、１２、１５行目のそれぞれには、少なくとも１つの焦点検出用の信号を読み出すための画素２０が配されている。これらの行を焦点検出用の画素行とする。その他の行の画素は、画像用の信号を読み出すための画素２０が配されている。その他の行を画像用の画素行とする。焦点検出用の信号を読み出すための画素２０からは、上述のＡ信号と、Ａ＋Ｂ信号とを読み出し、Ａ＋Ｂ信号からＡ信号を差し引くことでＢ信号を取得する。画像用の信号を読み出すための画素２０からは、上述のＡ＋Ｂ信号を読み出す。つまり、本実施形態における２つの異なる読み出し方法とは、焦点検出用の信号と画像用の信号の両方を取得する読み出し方法（期間１０１）と、画像用の信号のみを取得する読み出し方法（期間１０２）である。なお、期間１０１の読み出し方法の動作を第１動作とし、期間１０２の読み出し方法の動作を第２動作とする。第１動作を行うステップを第１ステップとし、第２動作を行うステップを第２ステップとする。
図４を用いて、焦点検出用の信号を読み出すための画素２０と、画像用の信号を読み出すための画素２０の読み出し方法を説明する。図４は、この画素アレイ１０における行ごとの動作順序を示したタイミング図である。図４において、横軸は時間を示しており、縦方向は図３に示す画素アレイ１０の行の番号に対応している。図４において、信号の読み出しは、信号ＶＤと信号ＨＤによって制御され、１行目から１６行目まで順次行われる。信号ＶＤは垂直同期信号や、フレーム識別信号等と称され、Ｈレベルになると垂直走査が始まり、１行目から次の行へと信号読み出し動作が開始される。信号ＨＤは水平同期信号とも称し、Ｈレベルになると各行の信号読み出し動作が開示され、再び、Ｈレベルになると次の行の信号読み出しに移行する。例えば、時刻ｔ５０で信号ＨＤがＨレベルになると、１行目の信号の読み出しが始まり、時刻ｔ５１で信号ＨＤがＨレベルとなると３行目の信号の読み出しが始まり、時刻ｔ５２で信号ＨＤがＨレベルとなると４行目の信号の読み出しが始まる。図４において、各期間１０１と１０２は重なっておらず、順次、信号の読み出しが行われる。ここで、信号ＶＤがＨレベルとなった時刻ｔ５０から、再びＨレベルになる時刻ｔ５３までの期間は、１垂直走査期間であり、１フレームともいう。なお、期間１０１における画像用のＡ＋Ｂ信号と、期間１０２における画像用のＡ＋Ｂ信号の間で、読み出し方法が異なり、転送動作の状態が異なると、重畳するノイズの量に差が生じてしまい、画像に横縞が生じてしまう。読み出し方法の状態とは、具体的には、転送トランジスタやリセットトランジスタの駆動回数や、転送ゲートのオンオフの回数や、オンの期間や、ＦＤ領域３６の電位の状態である。
次に、期間１０１及び期間１０２の読み出し方法について説明するために、図５を用いて、詳細な駆動方法を説明する。図５は、第１実施形態の光電変換装置の駆動方法を示すタイミング図である。図５（ａ）は、期間１０１の読み出し方法（第１読み出し方法）を説明するための図であり、図５（ｂ）は、期間１０２の読み出し方法（第２読み出し方法）を説明するための図である。期間１０１は、図５（ａ）の時刻ｔ１１以降〜時刻ｔ２８の期間であり、期間１０２は、図５（ｂ）の時刻ｔ３１〜時刻ｔ４４の期間である。以下の説明において、転送トランジスタ２４、２８、リセットトランジスタ３０、選択トランジスタ３４、スイッチＳＷ１〜ＳＷ３は、供給される各制御信号に応じて次のように動作するものとする。制御信号として、Ｈｉｇｈレベル（以下、Ｈレベル）の信号が印加されると、トランジスタ、又はスイッチは導通（オン）状態となる。また、制御信号としてＬｏｗレベル（以下、Ｌレベル）の信号が印加されると、トランジスタ、又はスイッチが非導通（オフ）状態となる。
図５（ａ）は、縦軸に信号ＨＤ、信号ＰＲＥＳ、信号ＰＳＥＬ、信号ＰＳＷ１〜ＰＳＷ３、信号ＰＴＸ１、信号ＰＴＸ２、信号Ｖ１、信号ＶＲＡＭＰ、信号ＬＡＴ、信号ＶＳＩＧＯＵＴをとり、横軸に時間をとっている。信号ＰＲＥＳ、信号ＰＳＥＬ、信号ＰＴＸ１、信号ＰＴＸ２は、それぞれ図１の信号線ＲＥＳ、ＳＥＬ、ＴＸ１、ＴＸ２に供給される制御信号である。信号ＰＳＷ１〜ＰＳＷ３は、それぞれ図１のスイッチＳＷ１〜ＳＷ３に供給される制御信号である。信号Ｖ１はオペアンプ４４の出力信号であり、信号ＶＲＡＭＰはランプ信号発生回路５２から出力されるランプ信号であり、信号ＬＡＴは比較回路４６から出力されるラッチ信号である。信号ＶＳＩＧＯＵＴは、信号線ＳＩＧＯＵＴから出力される信号である。
まず、時刻ｔ１１において、信号ＨＤがＨレベルとなり、図４に示す１行目の画素２０からの読み出し動作が開始される。同じく時刻ｔ１１において、Ｈレベルの信号ＨＤによって、垂直走査回路１２は信号線ＲＥＳにＨレベルの信号ＰＲＥＳを供給することで、リセットトランジスタ３０がオンする。これにより、入力ノードであるＦＤ領域３６がリセットトランジスタ３０を介して電源電圧線に電気的に接続され、ＦＤ領域３６がリセットレベルの電位にリセットされる。また、時刻ｔ１１において、垂直走査回路１２は、信号線ＳＥＬにＨレベルの信号ＰＳＥＬを供給することで、選択トランジスタ３４がオンする。これにより、増幅トランジスタ３２のソースには、垂直信号線３８及び選択トランジスタ３４を介して電流源４２からバイアス電流が供給され、増幅トランジスタ３２がソースフォロワ回路として機能する。そして、ＦＤ領域３６がリセットレベルの電位であるときの信号が、選択トランジスタ３４を介して垂直信号線３８に出力される。また、時刻ｔ１１において、信号ＰＳＷ１〜ＰＳＷ３がＨレベルであることで、スイッチＳＷ１〜ＳＷ３がオンする。スイッチＳＷ１がオンすることで、オペアンプ４４の出力端子と入力端子とが短絡状態となり、オペアンプ４４がリセットされる。それと同時に、ＳＷ２、ＳＷ３がオンすることで、容量Ｃ３、Ｃ４がリセットされる。
次いで、時刻ｔ１２において、信号ＰＲＥＳをＬレベルにする。この時、リセットトランジスタ３０がオフとなる。信号ＰＲＥＳがＨレベルからＬレベルに変わるとき、リセットトランジスタ３０で生じるチャージインジェクションによって増幅トランジスタ３２の入力ノードの電位が変化する。これにより、垂直信号線３８に出力される信号の信号レベルも変化する。
また、同じく時刻ｔ１２において、信号ＰＳＷ１〜ＰＳＷ３をＬレベルにする。これにより、容量Ｃ０、Ｃ３、Ｃ４には、信号ＰＳＷ１〜ＰＳＷ３がＬレベルになる前の垂直信号線３８に出力された画素２０からの信号に基づく信号が、それぞれ保持される。垂直信号線３８の信号は、容量Ｃ０を介してオペアンプ４４の反転入力端子に入力される。これにより、オペアンプ４４は、信号を増幅し、容量Ｃ３に出力する。ここで、オペアンプ４４の帰還経路には容量Ｃ２が接続されているため、容量Ｃ０と容量Ｃ２との比によってゲインが決定される。容量Ｃ３に出力される信号は、オペアンプ４４にて増幅された信号に、オペアンプ４４のオフセット信号Ｖｏｆｆが重畳された信号である。そして、比較回路４６に、オペアンプ４４から出力された信号が容量Ｃ３を介して入力される。
次に、時刻ｔ１３にて、ランプ信号発生回路５２によって、信号ＶＲＡＭＰの値を増大させ始める。ランプ信号発生回路５２は、容量Ｃ４を介して比較回路４６へ信号ＶＲＡＭＰを供給する。ここで、信号ＶＲＡＭＰとは、時間に依存して電圧値が徐々に変化（増大）するランプ信号を含み、比較回路４６においてアナログ信号と比較される参照信号の一例である。
比較回路４６は、容量Ｃ３を介してオペアンプ４４から入力された信号と、容量Ｃ４を介してランプ信号発生回路５２から供給された信号ＶＲＡＭＰとの比較動作を開始する。比較回路４６は、比較結果に基づく信号である信号ＬＡＴをカウンタ回路４８に出力する。具体的には、比較回路４６は、比較する２つの信号の大小関係が逆転したときに、信号ＬＡＴをＬレベルからＨレベルに変化させる。
カウンタ回路４８には、ＴＧ１４からクロックパルスである信号ＣＬＫが入力される。カウンタ回路４８は、ランプ信号発生回路５２が信号ＶＲＡＭＰの電圧値を増加させることを開始すると同時に信号ＣＬＫの計数を開始し、計数結果であるカウント信号をメモリ５０に出力する。そして、信号ＬＡＴがＨレベルに変化したとき、カウンタ回路４８は信号ＣＬＫの計数を終了し、メモリ５０は信号ＬＡＴが変化したときのカウント信号を保持する。
図５（ａ）においては、時刻ｔ１４において、容量Ｃ３を介してオペアンプ４４から入力された信号と、容量Ｃ４を介して入力された信号ＶＲＡＭＰとの大小関係が逆転する。そして、比較回路４６がカウンタ回路４８にＨレベルの信号ＬＡＴを出力する。このＨレベルの信号ＬＡＴを受けたカウンタ回路４８は、カウント信号のメモリ５０への出力を停止し、メモリ５０がこの時刻ｔ１４でのカウント信号を保持する。ランプ信号発生回路５２は、時刻ｔ１５で信号ＶＲＡＭＰを増大させることを終了する。なお、本例では、Ｈレベルの信号ＬＡＴを受けたカウンタ回路４８は、カウント信号のメモリ５０への出力を停止するが、カウンタ回路４８がカウント動作を停止するように構成しても良い。以下で説明する同様の動作についても出力を停止するほかに、動作を停止するように変更することができる。
この時刻ｔ１３〜時刻ｔ１５において行われる比較回路４６、カウンタ回路４８、メモリ５０の動作によって、オペアンプ４４から容量Ｃ３を介して出力されたアナログ信号は、デジタル信号に変換（デジタル変換）される。この得られたデジタル信号がＮ信号である。Ｎ信号には、リセットトランジスタ３０がリセッットした際のノイズ信号、オペアンプ４４のオフセット信号Ｖｏｆｆ、及び比較回路４６のオフセット信号などの少なくとも１つ信号が含まれうる。
次いで、時刻ｔ１６にて、垂直走査回路１２は、Ｈレベルの信号ＰＴＸ１を出力し、転送トランジスタ２４をオンする。これにより、ＰＤ２２において生成された電荷がＦＤ領域３６に転送される。そして、垂直信号線３８には、ＰＤ２２から転送された電荷の量に応じたＦＤ領域３６の電位に基づく信号が、選択トランジスタ３４を介して出力され、容量Ｃ０に保持される。
時刻ｔ１７において、信号ＰＴＸ１をＬレベルにする。オペアンプ４４は、画素２０から容量Ｃ０を介して入力される信号を増幅し、容量Ｃ３を介して比較回路４６に出力する。そして、時刻ｔ１８において、ランプ信号発生回路５２は、容量Ｃ４を介して比較回路４６へ供給する信号ＶＲＡＭＰを増加させ、比較回路４６は、オペアンプ４４から容量Ｃ３を介して入力された信号と信号ＶＲＡＭＰとの比較動作を開始する。また、カウンタ回路４８も、先のＮ信号の場合と同様に、信号ＶＲＡＭＰの信号レベルを増加させるのと同時に信号ＣＬＫの計数を開始する。
図５（ａ）においては、時刻ｔ１９において、容量Ｃ３を介してオペアンプ４４から入力された信号と、容量Ｃ４を介して入力された信号ＶＲＡＭＰとの大小関係が、逆転する。この動作の後は、時刻ｔ１４、ｔ１５と同様の動作が行われる。つまり、Ｈレベルの信号ＬＡＴにより、メモリ５０は、この時刻ｔ１９におけるカウント信号を保持し、ランプ信号発生回路５２は、時刻ｔ２０信号ＶＲＡＭＰを増加させることを終了する。
この時刻ｔ１８から時刻ｔ２０までにおいて行われる比較回路４６、カウンタ回路４８、メモリ５０の動作によって、オペアンプ４４から容量Ｃ３を介して出力されたアナログ信号が、デジタル変換される。この得られたデジタル信号がＳ信号であり、Ａ信号である。つまり、Ｓ信号は、画像用、及び焦点検出用の信号であり、例えば、１つのＰＤ２２において生じた電荷に基づく信号がＡ信号である。Ｓ信号には、更に、信号リセットトランジスタ３０がリセットした際のノイズ信号、オペアンプ４４のオフセット信号Ｖｏｆｆ、及び比較回路４６のオフセット信号などの少なくとも１つの信号が含まれうる。なお、Ｓ信号には、このＡ信号と、後述するＡ＋Ｂ信号とがある。本実施形態による光電変換装置の駆動方法では、Ａ信号とＡ＋Ｂ信号とを時分割で出力する。
次いで、時刻ｔ２１において、メモリ５０に保持されたＮ信号及びＡ信号を、出力信号ＳＩＧＯＵＴとして、メモリ５０から光電変換装置の外部へ転送する。ここで、光電変換装置の外部とは、例えば後述の撮像システム１０００の映像信号処理部１３００（図１０参照）が該当する。なお、映像信号処理部１３００は、光電変換装置の一部、すなわち、光電変換装置と同一のチップ上に配置されていてもよい。水平走査回路１３は、ＴＧ１４からのタイミング信号に基づいて各列のメモリ５０を順次選択し、各列のメモリ５０が保持しているＮ信号及びＡ信号を、映像信号処理部１３００へ順次転送する。
なお、本実施形態では、Ｎ信号及びＡ信号の光電変換装置の外部への転送を時刻ｔ２０から行っているが、後述する時刻ｔ２１の動作と順番が前後してもよい。Ａ信号及びＮ信号の転送は、後述するＡ＋Ｂ信号がデジタル変換される処理が終了する時刻ｔ２６までに終了することが好ましい。これにより、後述するＡ＋Ｂ信号及びＮ信号の転送をＡ＋Ｂ信号のデジタル変換の終了後に直ちに行うことができるため、読み出し時間を短くすることができる。
次いで、時刻ｔ２２において、垂直走査回路１２は、信号線ＴＸ１１、ＴＸ１２にＨレベルの信号ＰＴＸ１、ＰＴＸ２を供給し、転送トランジスタ２４、２８をオンにする。これにより、ＰＤ２２、２６における光電変換によって生成された電荷がＦＤ領域３６に転送され、ＦＤ領域３６はＰＤ２２、２６の両方からの電荷を保持する。そしてその結果、垂直信号線３８には、ＰＤ２２、２６の電荷の総量に応じたＦＤ領域３６の電位に基づく信号が、選択トランジスタ３４を介して出力される。なお、時刻ｔ２２の前には、時刻ｔ１６の動作によってＰＤ２２にて生じた電荷がＦＤ領域３６に転送された状態である。
画素２０が垂直信号線３８を介して信号を容量Ｃ０に出力した後、時刻ｔ２３において、信号ＰＴＸ１と信号ＰＴＸ２をＬレベルにする。オペアンプ４４は、画素２０から容量Ｃ０を介して入力される信号を増幅し、容量Ｃ３を介して比較回路４６に出力する。そして、時刻ｔ２４において、ランプ信号発生回路５２は、容量Ｃ４を介して比較回路４６へ供給する信号ＶＲＡＭＰを増大させ、比較回路４６は、オペアンプ４４から容量Ｃ３を介して入力された信号と信号ＶＲＡＭＰとの比較動作を開始する。また、カウンタ回路４８も、先のＮ信号の場合と同様に、信号ＶＲＡＭＰの信号レベルを増加させるのと同時に信号ＣＬＫの計数を開始する。
図５（ａ）においては、時刻ｔ２５において、容量Ｃ３を介してオペアンプ４４から入力された信号と、容量Ｃ４を介して入力された信号ＶＲＡＭＰとの大小関係が、逆転する。すると、比較回路４６は、カウンタ回路４８にＨレベルの信号ＬＡＴを出力する。この信号ＬＡＴを受けたカウンタ回路４８は、カウント信号のメモリ５０への出力を停止する。メモリ５０は、この時刻ｔ２５でのカウント信号を保持する。ランプ信号発生回路５２は、時刻ｔ２６で信号ＶＲＡＭＰを増大させることを終了する。
この時刻ｔ２４から時刻ｔ２６までにおいて行われる比較回路４６、カウンタ回路４８、メモリ５０の動作によって、オペアンプ４４から容量Ｃ３を介して出力されたアナログ信号が、デジタル変換される。この得られたデジタル信号がＳ信号であり、Ａ＋Ｂ信号である。上述のように少なくとも２つのＰＤ２２、２６において生じた電荷に基づく信号がＡ＋Ｂ信号である。
なお、Ｎ信号、Ｓ信号のためのデジタル変換のうち、Ｎ信号のデジタル変換の期間はＳ信号のそれよりも短い。それは、一般的に、Ｎ信号はノイズ成分やオフセット成分が主であるので、Ｎ信号の信号範囲がＳ信号の信号範囲よりも狭いためである。この時、信号ＶＲＡＭＰを変化させる期間を短くすることができるため、１行の画素２０の信号の読み出し期間を短縮することができる。
次いで、時刻ｔ２７において、Ｎ信号と、Ａ＋Ｂ信号とを、出力信号ＳＩＧＯＵＴとして、時刻ｔ２１と同様に、メモリ５０から光電変換装置の外部へ転送する。光電変換装置の外部とは、例えば、図１０に示すような撮像システム１０００の映像信号処理部１３００が該当する。映像信号処理部１３００で行われる処理は、後述する。このようにして、ＰＤ２２において生成された電荷に基づく信号（Ａ信号）、ＰＤ２６において生成された電荷に基づく信号（Ｂ信号）、ＰＤ２２、２６において生成された電荷に基づく信号（Ａ＋Ｂ信号）が取得できる。
この後、時刻ｔ２８において、信号ＨＤがＨレベルとなり、上述の手順と同様にして２行目以降の画素２０からの読み出し動作が開始される。
次に、図５（ｂ）を用いて、期間１０２の読み出し方法について説明する。図５（ｂ）も、縦軸に信号ＨＤ、信号ＰＲＥＳ、信号ＰＳＥＬ、信号ＰＳＷ１〜ＰＳＷ３、信号ＰＴＸ１、信号ＰＴＸ２、信号Ｖ１、信号ＶＲＡＭＰ、信号ＬＡＴ、信号ＶＳＩＧＯＵＴをとり、横軸に時間をとっている。図５（ａ）と同一の構成には同一の符号を付し、説明を省略する。
ここで、図５（ｂ）の時刻ｔ３１〜時刻ｔ３５までの期間は、図５（ａ）の時刻ｔ１１〜１５までの期間とそれぞれの時刻において同一の動作を行っており、同一のＮ信号の読み出し動作を行っている。また、図５（ｂ）の時刻ｔ３８〜時刻ｔ４４までの期間は、図５（ａ）の時刻ｔ２２〜時刻ｔ２８までの期間とそれぞれの時刻において同一の動作を行っており、同一のＡ＋Ｂ信号の読み出し動作を行っている。
ここで、図５（ｂ）では、図５（ａ）の時刻ｔ１６〜時刻ｔ２１までの期間の動作（Ａ信号の読み出し動作）を行っていない。そして、図５（ｂ）では、時刻ｔ３６にて信号ＰＴＸ１をＨレベルにし、時刻ｔ３７においてＬレベルにする動作を行っている。まず、時刻ｔ３６において、転送パルス信号ＰＴＸ１をＨレベルにし、転送トランジスタ２４をオンする。これにより、ＰＤ２２において光電変換によって生成された電荷が、増幅トランジスタ３２の入力ノード、すなわちＦＤ領域３６に転送される。その結果、垂直信号線３８には、ＰＤ２２の電荷の総量に応じた増幅トランジスタ３２の入力ノードの電位に基づく信号、すなわちＡ信号が、選択トランジスタ３４を介して出力される。その後、時刻ｔ３７で信号ＰＴＸ１をＬレベルにする。つまり、時刻ｔ３８の動作の前には、増幅トランジスタ３２のゲート電圧及び、垂直信号線３８には、ＰＤ２２の電荷の総量に応じた電位となっており、これらの状態は、図５（ａ）の時刻ｔ２２の動作の前と同一の状態となっている。このような動作によって、転送動作の状態を近づけることができるため、期間１０１の読み出し動作と、期間１０２の読み出し動作の間で、ばらつきの少ない画像用の信号を読み出すことができる。
なお、図５（ｂ）の時刻ｔ３６〜時刻ｔ３７の間の動作は、転送動作の状態を合わせるために行っている動作であるため、この動作に伴って出力される信号を光電変換装置の外部へ読み出す必要はない。
このような図５（ａ）及び図５（ｂ）の読み出し動作を、図４に示す期間１０１、１０２にそれぞれ行うことで、画像用の信号及び焦点検出用の信号を読み出しつつ、画像用の信号のばらつきを低減することができる。
以上のように、本実施例ではＡ＋Ｂ信号のみを取得する際、実際に読み出す事の無いＡ信号の読み出し動作のうち電荷の転送動作を行うことで、２つの動作の間において、ＦＤ領域３６の電位を同様の状態にすることができる。よって、Ａ＋Ｂ信号のみを読み出す場合と、Ａ信号とＡ＋Ｂ信号とを読み出す場合の画像用の信号のばらつきを低減することができる。
また、転送トランジスタに供給される制御信号の駆動回数（Ｈレベルへの遷移回数）を、図５（ａ）における動作と図５（ｂ）における動作で同一にすることが可能となる。具体的には、図５（ａ）においては、転送トランジスタへ供給される制御信号の駆動回数が信号ＰＴＸ１の時刻ｔ１６と、信号ＰＴＸ１の時刻ｔ２２と、信号ＰＴＸ２の時刻ｔ２２の３回である。図５（ｂ）においては、信号ＰＴＸ１の時刻ｔ３８と、信号ＰＴＸ２の時刻ｔ３８の２回であるところ、信号ＰＴＸ１の時刻ｔ３６の動作が行われているため、３回となる。このような動作を行うことで、例えば、ＦＤ領域３６への転送トランジスタ２４、２８のＨレベルへの遷移及びＬレベルへの遷移において生じるトランジスタのスイッチングによるノイズのばらつきを減らすことが可能となる。第１読み出し方法で取得する第２信号に重畳するノイズと、第２読み出し方法で取得する第２信号に重畳するノイズとの差を小さくすることができる。よって、２つの読み出し方法で取得する画像用の信号のばらつきを低減することができる。
（第２実施形態）
本実施形態における光電変換装置の駆動方法について図６を用いて説明する。図６は光電変換装置の駆動方法を示すタイミング図である。図６は、第１実施形態の図４に対応した図面であり、第１実施形態による光電変換装置及びその駆動方法と同様の構成要素には同一の符号を付し説明を省略する。
本実施形態の光電変換装置の駆動方法は、第１実施形態の光電変換装置の駆動方法と異なり、全行（１行目〜１６行目）において、期間１０１の信号読み出しが終了した後、期間１０２の信号読み出しを行っている。つまり、信号ＶＤがＨレベルになる時刻ｔ５０から次にＨレベルになる時刻ｔ５３の間、すなわち１フレーム期間（フレームＡ）に、焦点検出用の信号を読み出す。そして、時刻ｔ５３以降の１フレーム期間（フレームＢ）に、画像用の信号を読み出す。
画像用の信号の読み出し周期、すなわちフレームＢの動作を行うフレームレートは、静止画や動画のコマ速に相当する。動画の場合には、６０ｆｐｓ（ｆｒａｍｅｓ ｐｅｒ ｓｅｃｏｎｄ）や３０ｆｐｓという規格で読み出す必要がある。しかしながら、焦点検出用の信号の読み出し周期、すなわちフレームＡの動作を行うフレームレートは、オートフォーカスを行う周期であればよいため、フレームＢの動作と対応していなくてもよい。このため、フレームＢでは期間１０２の動作を行い、フレームＡでは期間１０１の動作を行うことができる。
このように、別々のフレームとして読み出す場合にも、フレームＡにおける画像用の信号と、フレームＢにおける画像用の信号にばらつきが生じてしまうと、複数の画像にレベル差が生じてしまう。複数の画像にレベル差が生じてしまうと、静止画や動画の連続性が保たれなくなる。よって、本実施形態においても、フレームＢにおいても、図５（ｂ）に示す期間１０２の読み出し方法を行うことで、異なる読み出し方法で読み出したＡ＋Ｂ信号のレベルを合わせることができる。つまり、第１読み出し方法と第２読み出し方法は、１つのフレームの異なる画素のそれぞれに適用することもでき、ある１つの画素の異なるフレームのそれぞれに適用することもできる。
（第３実施形態）
本実施形態における光電変換装置の駆動方法について図７及び図８を用いて説明する。図７は光電変換装置の駆動方法を示すタイミング図である。本実施形態において、第１実施形態による光電変換装置及びその駆動方法と同様の構成要素には同一の符号を付し説明を省略する。
図７（ａ）は、図４に対応した図面であり、光電変換装置の駆動方法を示すタイミング図である。図７（ａ）では、図４の１行目〜６行目を抽出したタイミング図である。本実施形態では、期間１０１や期間１０２を有する読み出し期間の前に、期間１０３や期間１０４のリセット期間を有する点が第１実施形態と異なる。リセット期間において、１、２、４、５行目では期間１０４のリセット動作を行い、３、６行目では期間１０３のリセット動作を行っている。その後、時刻ｔ７４以降において図４の時刻ｔ５０あるいは時刻ｔ５３の動作を行っている。リセット期間と読み出し期間は、例えば、時刻ｔ７２〜時刻ｔ８２に示すように同時に設けることができる。
図７（ｂ）は、図７（ｂ）の各期間における転送トランジスタ２４、２８の動作を示すタイミング図である。図７（ｂ）における符号Ａは、信号ＰＴＸ１に対応し、符号Ａ＋Ｂは、信号ＰＴＸ１及び信号ＰＴＸ２に対応する。図７（ｂ）に示すように、例えば、時刻ｔ７０〜時刻ｔ７３までの１つの期間１０４においては、時刻ｔ７１においてＡがＨレベルとなり、時刻ｔ７２においてＡ＋ＢがＨレベルとなる。つまり、時刻ｔ７１において信号ＰＴＸ１がＨレベルとなり、時刻ｔ７２において信号ＰＴＸ１及び信号ＰＴＸ２がＨレベルとなる。そして、時刻ｔ７４〜時刻ｔ７７の１つの期間１０２においては、時刻ｔ７５においてＡがＨレベルとなり、時刻ｔ７６においてＡ＋ＢがＨレベルとなる。つまり、時刻ｔ７５において信号ＰＴＸ１がＨレベルとなり、時刻ｔ７６において信号ＰＴＸ１及び信号ＰＴＸ２がＨレベルとなる。なお、１行目のＡ＋Ｂ信号の蓄積時間は、時刻ｔ７２〜時刻ｔ７６のＨレベルがＬレベルに遷移した時刻である。また、時刻ｔ７８〜時刻ｔ８１までの１つの期間１０３においては、時刻ｔ７９においてＡがＨレベルとなり、時刻ｔ８０においてＡ＋ＢがＨレベルとなる。つまり、時刻ｔ７９において信号ＰＴＸ１がＨレベルとなり、時刻ｔ８０において信号ＰＴＸ１及び信号ＰＴＸ２がＨレベルとなる。そして、時刻ｔ８２〜時刻ｔ８５の１つの期間１０１においては、時刻ｔ８３においてＡがＨレベルとなり、時刻ｔ８４においてＡ＋ＢがＨレベルとなる。つまり、時刻ｔ８３において信号ＰＴＸ１がＨレベルとなり、時刻ｔ８４において信号ＰＴＸ１及び信号ＰＴＸ２がＨレベルとなる。なお、３行目のＡ＋Ｂ信号の蓄積時間は、時刻ｔ８０のＨレベルがＬレベルに遷移した時刻から時刻ｔ８４のＨレベルがＬレベルに遷移した時刻である。ここで、期間１０３は期間１０４よりも長い期間を有する。それは、期間１０１における信号の読み出しに必要な時間と同等のタイミングで期間１０３のリセット動作を行うためである。
また、リセット期間においてＡとＡ＋Ｂのうち、Ａ＋Ｂを行えばリセット動作は可能である。しかし、本実施形態においては、期間１０３においてもＡをＨレベル、すなわち信号ＰＴＸ１をＨレベルにし、転送トランジスタ２４のゲートをオンさせる。期間１０３において期間１０１と同様のゲートの駆動を行うことで、ＦＤ領域３６の状態を異なる期間で近づけることや、Ｓ信号に重畳するゲートの駆動によって生じるノイズ成分を、Ｎ信号にも与えることができる。よって、Ｓ信号とＮ信号の差分を取る際に、ノイズばらつきを低減することができ、信号ばらつきを低減することができる。更に、期間１０４においても期間１０２と同様に、ＡをＨレベルにしている。この動作によって、期間１０１と期間１０２のばらつきを低減することに加えて、期間１０２に取得するＳ信号と期間１０４に取得するＮ信号の差分を取る際における、ノイズのばらつきを低減することができる。
このように、リセット期間と読み出し期間においても、転送トランジスタ２４、２８の駆動回数を合わせることで、Ｓ信号に重畳するノイズとＮ信号のノイズのばらつきを低減できる。また、Ｎ信号同士のばらつきを低減することができる。
次に、期間１０３と期間１０４の動作について、図８を用いて詳細に説明する。図８は、第３実施形態の光電変換装置の駆動方法を示すタイミング図である。図８（ａ）は、期間１０３のリセット方法を説明するためのタイミング図であり、図８（ｂ）は、期間１０４のリセット方法を説明するためのタイミング図である。図８は、図５と対応した図であり、同一の符号を用いているため、それらの説明を省略する。
図５（ａ）において、時刻ｔ８０１にて信号ＨＤがＨレベルとなり、図７（ａ）の１行目の画素２０の読み出し動作が開始される。同じく時刻ｔ８０１において、信号ＰＲＥＳがＨレベルとなり、時刻ｔ８０６までＨレベルを維持する。時刻ｔ８０２において信号ＰＴＸ１がＨレベルとなり、時刻ｔ８０３において信号ＰＴＸ１がＬレベルとなる。この動作によって、ＰＤ２２がリセットされる。次に、時刻ｔ８０４において信号ＰＴＸ１及び信号ＰＴＸ２がＨレベルとなり、時刻ｔ８０５において信号ＰＴＸ１及び信号ＰＴＸ２がＬレベルとなる。この動作によって、ＰＤ２２、２６がリセットされる。このような動作が期間１０３に行われることで、ＰＤ２２、２６、及びＦＤ領域３６がリセットされる。
次に、図５（ｂ）においても同様に、時刻ｔ８１１にて信号ＨＤがＨレベルとなり、図７（ａ）の１行目の画素２０の読み出し動作が開始される。同じく時刻ｔ８１１において、信号ＰＲＥＳがＨレベルとなり、時刻ｔ８１６までＨレベルを維持する。時刻ｔ８１２において信号ＰＴＸ１がＨレベルとなり、時刻ｔ８１３において信号ＰＴＸ１がＬレベルとなる。この動作によって、ＰＤ２２がリセットされる。次に、時刻ｔ８１４において信号ＰＴＸ１及び信号ＰＴＸ２がＨレベルとなり、時刻ｔ８１５において信号ＰＴＸ１及び信号ＰＴＸ２がＬレベルとなる。この動作によって、ＰＤ２２、２６がリセットされる。このような動作が期間１０４に行われることによって、ＰＤ２２、２６、及びＦＤ領域３６がリセットされる。
このように、読み出し期間の間にリセット期間を設ける動作においても、焦点検出情報と画像情報の両方を取得する場合の画像情報と、画像情報のみを取得する場合の画像情報の画像レベル差を低減することが可能となる。
（第４実施形態）
本実施形態における光電変換装置の駆動方法について図９を用いて説明する。図９は光電変換装置の駆動方法を示すタイミング図である。図９は、図５（ｂ）に対応したタイミング図で、信号ＰＴＸ１の動作が異なる。本実施形態において、第１実施形態による光電変換装置及びその駆動方法と同様の構成要素には同一の符号を付し説明を省略する。
図５（ｂ）では、信号ＰＴＸ１が時刻ｔ３６と時刻ｔ３８の２回、Ｈレベルへ遷移している。しかし、図９では、時刻ｔ９０において、信号ＰＴＸ１がＨレベルへ遷移し、時刻ｔ４０までＨレベルを維持する。信号ＰＴＸ２がＨレベルへ遷移する時刻ｔ３９の前に、信号ＰＴＸ１がＨレベルになることで、ＦＤ領域３６の電位の状態を図５（ａ）の時刻ｔ２２の前の状態と同等にすることができる。よって、時刻ｔ３８における光電変換素子の電荷の転送動作における転送特性を図５（ａ）の読み出し方法と同等にすることができる。また、図９の時刻ｔ９０〜時刻ｔ４０の間の期間と、図５（ａ）の時刻ｔ１６〜時刻ｔ１７、及び時刻ｔ２２〜時刻ｔ２４の間の期間の長さを同等にすることで、信号ＰＴＸ１がＨレベルの時に生じるノイズの量を同等にすることができる。よって、図９の動作によって、図５（ａ）の読み出し方法の時に生じる転送パルスに依るノイズを同等にすることができる。
本実施形態の読み出し方法によっても、焦点検出用の信号と画像用の信号を読み出す読み出し方法と画像用の信号を読み出す読み出し方法とが混在した場合にも、均質な画像用の信号を取得することが可能となる。
（撮像システムの説明）
図１０は、撮像システムの構成を示す概略図である。撮像システムは、例えば、カメラや距離測定装置などであり、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。
本実施形態による撮像システム１０００は、例えば、光学部１１００、光電変換装置１００、映像信号処理部１３００、記録・通信部１４００、タイミング制御部１５００、システム制御部１６００、及び再生・表示部１７００を含む。レンズ等の光学系である光学部１１００は、被写体からの光を光電変換装置１００の、複数の画素２０が２次元マトリクス状に配列された画素アレイ１０に結像させ、被写体の像を形成する。光電変換装置１００は、タイミング制御部１５００からの信号に基づくタイミングで、画素アレイ１０に結像された光に応じた信号を出力する。光電変換装置１００から出力された信号は、映像信号処理部１３００に入力され、映像信号処理部１３００が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部１３００での処理によって得られた信号は画像データとして記録・通信部１４００に送られる。記録・通信部１４００は、画像を形成するための信号を再生・表示部１７００に送り、再生・表示部１７００に動画や静止画像を再生・表示させる。記録・通信部１４００は、また、映像信号処理部１３００からの信号を受けて、システム制御部１６００と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
映像信号処理部１３００では、各実施形態において読み出されたＮ信号、Ａ信号、Ａ＋Ｂ信号を用いて、次のような処理を行うことができる。例えば、Ａ信号とＮ信号との差分処理、Ａ＋Ｂ信号とＮ信号との差分処理、Ａ＋Ｂ信号とＡ信号との差分からＢ信号を得る処理などである。ここで、Ｂ信号とは、ＰＤ２６のみが保持する電荷の量に応じたＦＤ領域３６の電位に基づくデジタル信号である。更に、映像信号処理部１３００は、Ａ信号とＢ信号を用いて、位相差検出方式の焦点検出や、Ａ＋Ｂ信号を用いて画像を形成することができる。また、Ａ信号、Ａ＋Ｂ信号に重畳されているノイズ成分は、Ａ信号とＡ＋Ｂ信号のそれぞれからＮ信号を差し引くこと（相関二重サンプリング）によって低減することができる。このノイズ成分は、画素２０の転送動作やリセット動作、オペアンプ４４のリセット動作やオフセットなどである。
システム制御部１６００は、撮像システムの動作を統括的に制御するものであり、光学部１１００、タイミング制御部１５００、記録・通信部１４００、及び再生・表示部１７００の駆動を制御する。また、システム制御部１６００は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部１６００は、例えばユーザの操作に応じて読み出し方法を切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらしや、第１〜第４実施形態に記載の読み出し方法の切り替えである。また、システム制御部１６００は、光電変換装置１００の操作において焦点検出用の信号の読み出しを行う、あるいは画像用の信号のみの読み出しを行う等の制御を行う。タイミング制御部１５００は、システム制御部１６００による制御に基づいて光電変換装置１００及び映像信号処理部１３００の駆動タイミングを制御する。
このようにして、第１〜第４実施形態による光電変換装置を用いて撮像システムを構成することにより、高性能の撮像システムを実現することができる。また、撮像システムにおいて説明した映像信号処理部１３００やタイミング制御部１５００などは、光電変換装置に搭載されていてもよい。
１００ 光電変換装置
１０ 画素アレイ
２０ 画素
１２ 垂直走査回路
１３ 水平走査回路
１４ タイミングジェネレータ（ＴＧ）
１５ ランプ信号発生回路
２２、２６ フォトダイオード（ＰＤ）
２４、２８ 転送トランジスタ
３６ フローティングディフュージョン領域（ＦＤ領域）
６０ マイクロレンズ

Claims (11)

  1. 第１光電変換素子と、
    第２光電変換素子と、
    入力ノードを有し、前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号を読み出すための増幅部と、
    前記第１光電変換素子にて生じた電荷を前記入力ノードへ転送する第１転送ゲートと、前記第２光電変換素子にて生じた電荷を前記入力ノードへ転送する第２転送ゲートと、前記第１光電変換素子と前記第２光電変換素子に入射光を集光する１つのマイクロレンズと、をそれぞれが含む第１画素および第２画素を有する光電変換装置であって、
    前記第１画素において、前記第１転送ゲートをオンにすることによって前記入力ノードに前記第１光電変換素子にて生じた電荷を転送し、前記第１光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力し、前記入力ノードに転送された前記第１光電変換素子にて生じた電荷を前記入力ノードが保持した状態で、前記第１転送ゲート、及び前記第２転送ゲートをオンにすることによって、前記第１光電変換素子および前記第２光電変換素子にて生じた電荷を前記入力ノードに転送し、前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力する第１動作と、
    前記第２画素において、前記第１転送ゲートをオンにすることによって前記入力ノードに前記第１光電変換素子にて生じた電荷を転送し、前記第１光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力せず、前記入力ノードに転送された前記第１光電変換素子にて生じた電荷を保持した状態で、前記第１転送ゲート、及び前記第２転送ゲートをオンにすることによって、前記第１光電変換素子および前記第２光電変換素子にて生じた電荷を前記入力ノードに転送し、前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号を前記光電変換装置が出力する第２動作を行うことを特徴とする光電変換装置。
  2. 前記第２動作では、前記第１転送ゲートをオンにした後、且つ、前記第１転送ゲートと前記第２転送ゲートをオンにする前に、前記第１転送ゲートをオフすることを特徴とする請求項１に記載の光電変換装置。
  3. 前記第１動作における前記第１転送ゲートと前記第２転送ゲートのオンの回数の和が、前記第２動作における前記第１転送ゲートと前記第２転送ゲートのオンの回数の和と等しいことを特徴とする請求項１または２に記載の光電変換装置。
  4. 前記第２動作において、前記第１転送ゲートをオンにした後、前記第１転送ゲートをオンの状態で維持し、前記第２転送ゲートをオンすることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
  5. 前記第１動作と前記第２動作は、１つのフレーム期間に行われることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  6. 第１フレーム期間に前記第１動作を行い、
    前記第１フレーム期間とは別の第２フレーム期間に前記第２動作が行われることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  7. 前記第１動作によって読み出された前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号と、前記第２動作によって読み出された前記第１光電変換素子と前記第２光電変換素子にて生じた電荷に基づく信号は、１つの画像を構成することを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
  8. 前記第１画素と前記第２画素のそれぞれは、更にリセット部を有し、
    前記リセット部をオンにし維持しながら、前記第１転送ゲートをオンにした後に、前記第１転送ゲートと前記第２転送ゲートをオンするリセット動作を有することを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
  9. 前記増幅部が出力する信号が入力される信号処理回路をさらに有し、
    前記第２動作において、前記第１転送ゲートをオンにし前記第１光電変換素子にて生じた電荷に基づく信号が前記増幅部から前記信号処理回路に出力され、
    前記信号処理回路が前記第１転送ゲートをオンにし前記第１光電変換素子にて生じた電荷に基づく信号を保持しないことを特徴とする請求項１〜８のいずれか１項に記載の光電変換装置。
  10. 前記第１画素と前記第２画素のそれぞれは、前記第１光電変換素子、及び第２光電変換素子と、前記マイクロレンズとの間に、単色のカラーフィルタを有することを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
  11. 請求項１乃至１０のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号を処理する処理部と、を有する撮像システム。
JP2014224750A 2014-11-04 2014-11-04 光電変換装置、撮像システム Active JP6406977B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014224750A JP6406977B2 (ja) 2014-11-04 2014-11-04 光電変換装置、撮像システム
CN201510732280.XA CN105578086B (zh) 2014-11-04 2015-11-02 光电转换装置以及摄像***
US14/930,510 US9456161B2 (en) 2014-11-04 2015-11-02 Photoelectric conversion apparatus, image pickup system, and driving method of the photoelectric conversion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014224750A JP6406977B2 (ja) 2014-11-04 2014-11-04 光電変換装置、撮像システム

Publications (3)

Publication Number Publication Date
JP2016092595A JP2016092595A (ja) 2016-05-23
JP2016092595A5 JP2016092595A5 (ja) 2017-11-30
JP6406977B2 true JP6406977B2 (ja) 2018-10-17

Family

ID=55854158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014224750A Active JP6406977B2 (ja) 2014-11-04 2014-11-04 光電変換装置、撮像システム

Country Status (3)

Country Link
US (1) US9456161B2 (ja)
JP (1) JP6406977B2 (ja)
CN (1) CN105578086B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9961271B2 (en) * 2013-11-26 2018-05-01 Nikon Corporation Electronic device, imaging device, and imaging element
TWI717450B (zh) * 2016-02-18 2021-02-01 日商新力股份有限公司 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器
CN114567740A (zh) * 2017-04-05 2022-05-31 株式会社尼康 摄像元件及摄像装置
JP6643291B2 (ja) 2017-09-22 2020-02-12 キヤノン株式会社 撮像装置及びその駆動方法
US10630897B2 (en) * 2018-06-01 2020-04-21 Semiconductor Components Industries, Llc Image sensors with charge overflow capabilities
JP7116599B2 (ja) * 2018-06-11 2022-08-10 キヤノン株式会社 撮像装置、半導体装置及びカメラ
US11521996B2 (en) * 2018-07-20 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Imaging panel comprising a photoelectric conversion element and a first pixel circuit, and imaging device
JP2021166354A (ja) * 2020-04-07 2021-10-14 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
JP2021176211A (ja) * 2020-05-01 2021-11-04 キヤノン株式会社 光電変換装置及び光電変換システム
JP7403506B2 (ja) 2021-08-05 2023-12-22 キヤノン株式会社 光電変換装置、撮像装置、機器及び光電変換装置の駆動方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989749B2 (en) * 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
JP5080218B2 (ja) * 2007-11-28 2012-11-21 パナソニック株式会社 固体撮像装置
JP5203913B2 (ja) * 2008-12-15 2013-06-05 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の駆動方法
JP2011015219A (ja) * 2009-07-02 2011-01-20 Toshiba Corp 固体撮像装置
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP5644177B2 (ja) * 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
EP2590413A4 (en) * 2010-07-02 2017-03-08 Panasonic Intellectual Property Management Co., Ltd. Solid-state image capture element and image capture device comprising said solid-state image capture element, and image capture control method and image capture control program
JP5821315B2 (ja) * 2011-06-21 2015-11-24 ソニー株式会社 電子機器、電子機器の駆動方法
JP5508356B2 (ja) * 2011-07-26 2014-05-28 シャープ株式会社 固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器
JP5888914B2 (ja) * 2011-09-22 2016-03-22 キヤノン株式会社 撮像装置およびその制御方法
JP5755111B2 (ja) * 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法
JP2013157883A (ja) * 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
JP2013172210A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置
JP6004665B2 (ja) * 2012-02-17 2016-10-12 キヤノン株式会社 撮像装置、および撮像システム。
JP5893572B2 (ja) * 2012-03-01 2016-03-23 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP5968146B2 (ja) * 2012-07-31 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP6099904B2 (ja) * 2012-09-03 2017-03-22 キヤノン株式会社 撮像装置
JP6222915B2 (ja) * 2012-10-29 2017-11-01 キヤノン株式会社 撮像装置、撮像装置の駆動方法、プログラム及び記録媒体
EP2738812B8 (en) * 2012-11-29 2018-07-18 ams Sensors Belgium BVBA A pixel array
JP6099373B2 (ja) * 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
JP6346439B2 (ja) * 2013-01-07 2018-06-20 キヤノン株式会社 撮像装置及びその制御方法
KR102007277B1 (ko) * 2013-03-11 2019-08-05 삼성전자주식회사 3차원 이미지 센서의 거리 픽셀 및 이를 포함하는 3차원 이미지 센서
JP2014222863A (ja) * 2013-05-14 2014-11-27 キヤノン株式会社 撮像装置
JP2014225536A (ja) * 2013-05-15 2014-12-04 キヤノン株式会社 固体撮像装置及びカメラ
JP6294648B2 (ja) * 2013-12-06 2018-03-14 キヤノン株式会社 固体撮像装置及びカメラ
JP6442261B2 (ja) * 2014-06-05 2018-12-19 キヤノン株式会社 撮像素子及び撮像装置、及びその制御方法
JP6254048B2 (ja) * 2014-06-05 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
KR102286109B1 (ko) * 2014-08-05 2021-08-04 삼성전자주식회사 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
JP6525539B2 (ja) * 2014-10-08 2019-06-05 キヤノン株式会社 撮像素子及び撮像装置

Also Published As

Publication number Publication date
CN105578086A (zh) 2016-05-11
US20160127669A1 (en) 2016-05-05
JP2016092595A (ja) 2016-05-23
CN105578086B (zh) 2018-10-30
US9456161B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
JP6406977B2 (ja) 光電変換装置、撮像システム
US20220329748A1 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
JP6482186B2 (ja) 撮像装置及びその駆動方法
JP6688165B2 (ja) 撮像装置及び撮像システム
US8411157B2 (en) Solid-state image pickup device and image pickup device
JP6120091B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
US20150215561A1 (en) Solid state imaging apparatus and imaging system
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
US20140320735A1 (en) Image capturing apparatus and method of controlling the same
JP2014039159A (ja) 固体撮像装置および駆動方法、並びに電子機器
JP6445866B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
US8896736B2 (en) Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group
JP6478718B2 (ja) 撮像素子および撮像装置
CN108282601B (zh) 图像传感器和摄像设备
JP2017147700A (ja) 撮像装置、撮像システム、撮像装置の駆動方法
TWI401950B (zh) Solid-state imaging elements and camera systems
US9036066B2 (en) Solid-state image pickup device, method of controlling solid-state image pickup device, and image pickup device
JP6702869B2 (ja) イメージセンサ、電子機器、及び、制御方法
US10531018B2 (en) Image sensor for suppressing readout time of image signal and focus detection signal, control method therefor, and image capturing apparatus
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
US11528436B2 (en) Imaging apparatus and method for controlling imaging apparatus
WO2017085848A1 (ja) 固体撮像装置および撮像装置
WO2023080180A1 (ja) 撮像素子および撮像装置
JP6053321B2 (ja) 固体撮像装置
JP7111810B2 (ja) 固体撮像装置および撮像システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R151 Written notification of patent or utility model registration

Ref document number: 6406977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151