JP7306315B2 - AC chopper circuit control device and AC chopper circuit control method - Google Patents
AC chopper circuit control device and AC chopper circuit control method Download PDFInfo
- Publication number
- JP7306315B2 JP7306315B2 JP2020078274A JP2020078274A JP7306315B2 JP 7306315 B2 JP7306315 B2 JP 7306315B2 JP 2020078274 A JP2020078274 A JP 2020078274A JP 2020078274 A JP2020078274 A JP 2020078274A JP 7306315 B2 JP7306315 B2 JP 7306315B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- input current
- chopper circuit
- output
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、単相インバータの1レグをダイオードに置換した交流チョッパ回路において、電流検出オフセットに起因する電流ひずみを抑えるための技術に関する。 The present invention relates to a technique for suppressing current distortion caused by current detection offset in an AC chopper circuit in which one leg of a single-phase inverter is replaced with a diode.
図1に特許文献1に開示されている交流チョッパ回路を示す。交流チョッパ回路は、有効電力を交流電源11側から直流電圧Vdcへ1方向のみ流すことができる。
FIG. 1 shows an AC chopper circuit disclosed in
図2に交流チョッパ回路の電流制御ブロックを示す。本明細書では、交流チョッパ回路の入力電流Ichpは直流電圧Vdcから交流電源11側へ流れる向きをマイナスとしたため入力電流振幅指令値Ichp*>0である。
FIG. 2 shows the current control block of the AC chopper circuit. In this specification, the input current amplitude command value Ichp*>0 for the input current Ichp of the AC chopper circuit because the direction of flow from the DC voltage Vdc to the
図3に出力電圧指令値演算ブロックおよびPWM変調ブロックを示す。図3(a)は同期整流を想定したものであり、図3(b)は同期整流を適用しないこと想定したブロックである。どちらを使用した場合でも、補正係数α=1の場合では入力電流振幅指令値Ichp*を零付近にすると偏差が増加するという問題が生じる。この問題は、補正係数αを求め出力電圧指令値を補正することにより解決し、不連続モード(スイッチング周期で電流が零から立ち上がり、立ち下がりは零で終わる)において出力電流の偏差を小さく保つことができる。 FIG. 3 shows an output voltage command value calculation block and a PWM modulation block. FIG. 3(a) is a block assuming synchronous rectification, and FIG. 3(b) is a block assuming that synchronous rectification is not applied. In either case, when the correction coefficient α=1, the deviation increases when the input current amplitude command value Ichp* is set near zero. This problem is solved by calculating the correction coefficient α and correcting the output voltage command value, and keeping the deviation of the output current small in the discontinuous mode (the current rises from zero in the switching cycle and ends at zero during the fall). can be done.
交流チョッパ回路の入力電流Ichpを検出した入力電流検出値(以下、交流チョッパ回路の入力電流および入力電流検出値は共に符号をIchpとする)にオフセットが重畳している場合、交流チョッパ回路の入力電流Ichpのひずみが悪化する場合がある。図8にそのときの波形を示す。 When an offset is superimposed on the input current detection value obtained by detecting the input current Ichp of the AC chopper circuit (hereinafter, both the input current and the input current detection value of the AC chopper circuit are denoted by Ichp), the input of the AC chopper circuit Distortion of the current Ichp may be exacerbated. FIG. 8 shows the waveform at that time.
最上段の波形が交流チョッパ回路の入力電流Ichpである。交流チョッパ回路の入力電流Ichpがプラスの時は電流リプルの下側ピークが常に零であり、不連続モードで動作していることを示している。しかし、マイナスの時は電流リプルの上側が零から離れている期間があり、一時的に不連続モードを脱している。電流波形が上下で非対称である。 The topmost waveform is the input current Ichp of the AC chopper circuit. When the input current Ichp of the AC chopper circuit is positive, the lower peak of the current ripple is always zero, indicating operation in discontinuous mode. However, when the current ripple is negative, there is a period in which the upper side of the current ripple is away from zero, temporarily leaving the discontinuous mode. The current waveform is vertically asymmetrical.
このときの電流には、直流成分だけでなく偶数次高調波も重畳していることを確認した。交流チョッパ回路の入力電流Ichpの直流成分は系統に接続されているトランスの偏磁の原因となり、磁束飽和が起こりやすくなり突入電流が発生しやすくなる。交流チョッパ回路の入力電流Ichpの高調波はフィルタリアクトルやコンデンサの異音・発熱・焼損、周囲に接続された装置が誤動作を起こす原因となる場合があり、できる限り低減する必要がある。 It was confirmed that not only the DC component but also even-order harmonics were superimposed on the current at this time. The DC component of the input current Ichp of the AC chopper circuit causes biased magnetism in the transformer connected to the system, which tends to cause magnetic flux saturation and an inrush current. Harmonics of the input current Ichp of the AC chopper circuit may cause abnormal noise, heat generation, and burnout of filter reactors and capacitors, and malfunction of devices connected to the surroundings, and must be reduced as much as possible.
対策には、入力電流検出値Ichpからオフセットを除去する必要がある。しかし、電流検出にホール素子を使用している場合は原理的にオフセットが重畳しやすく、出荷時にオフセットを除去しても温度や経年変化によりオフセットが変化してしまう。 As a countermeasure, it is necessary to remove the offset from the input current detection value Ichp. However, in principle, when a Hall element is used for current detection, an offset is likely to be superimposed, and even if the offset is removed at the time of shipment, the offset changes due to temperature and aging.
入力電流検出値Ichpのプラス側とマイナス側で重畳しているリプルの大きさを確認し、非対称であることを検出する方法も考えられる。しかし、交流チョッパ回路の入力電流Ichpのリプルを正確に検出する必要があり、ホール素子の周波数帯域やサンプリング周波数を十分高く設定しなければならず、高性能な電流検出器やA/D変換器を用いるなどコストが増加してしまう。周波数帯域が高いとノイズによる誤動作も問題になりやすくなり、ノイズ対策が難しくなる。 A method of detecting the asymmetry by checking the magnitude of the ripples superimposed on the positive side and the negative side of the input current detection value Ichp is also conceivable. However, it is necessary to accurately detect the ripple of the input current Ichp of the AC chopper circuit, and the frequency band and sampling frequency of the Hall element must be set sufficiently high. cost will increase. If the frequency band is high, malfunction due to noise is likely to become a problem, making noise countermeasures difficult.
主回路側に抵抗を接続してその電圧降下を測定することで電流を検出する方法ならば、入力電流検出値Ichpにはオフセットは重畳しない。しかし、損失が増加する上にA/D変換器やオペアンプなどプリント基板上でオフセットが重畳する可能性は排除できない。 If the current is detected by connecting a resistor to the main circuit side and measuring the voltage drop, no offset is superimposed on the input current detection value Ichp. However, it is not possible to eliminate the possibility that the loss will increase and that an offset will be superimposed on the printed circuit board such as the A/D converter and the operational amplifier.
以上示したようなことから、交流チョッパ回路において、入力電流検出値にオフセットが重畳したことに起因する電流ひずみを抑制することが課題となる。 As described above, in the AC chopper circuit, the problem is how to suppress the current distortion caused by the offset superimposed on the input current detection value.
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、コンデンサと、上アーム、下アームとして直列接続された一組の半導体スイッチング素子と、直列接続された一組のダイオードと、を並列に接続し、前記一組の半導体スイッチング素子の接続点と前記一組のダイオードの接続点との間に単相の交流電源を接続した交流チョッパ回路の制御装置であって、前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流振幅指令値になるように制御する電流制御ブロックと、基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算する出力電圧指令値演算ブロックと、前記単相の交流電源の電圧に同期した位相信号を演算するPLLブロックと、前記位相信号、前記出力電圧指令値、キャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成するPWM変調ブロックと、前記入力電流検出値に重畳する偶数次高調波に基づいてオフセット補正値を算出し、前記入力電流検出値から前記オフセット補正値を減算して前記入力電流検出値を補正するオフセット除去ブロックと、を備えたことを特徴とする。 The present invention has been devised in view of the conventional problems described above, and one aspect of the present invention comprises a capacitor, a set of semiconductor switching elements connected in series as an upper arm and a lower arm, and a set of semiconductor switching elements connected in series. are connected in parallel, and a single-phase AC power supply is connected between the connection point of the set of semiconductor switching elements and the connection point of the set of diodes, wherein , a current control block for controlling the input current detection value obtained by detecting the input current of the AC chopper circuit to be the input current amplitude command value; a PLL block for calculating a phase signal synchronized with the voltage of the single-phase AC power supply; and based on the phase signal, the output voltage command value, and the carrier signal. a PWM modulation block for generating a gate signal for the set of semiconductor switching elements; and an offset correction value based on even-order harmonics superimposed on the input current detection value; and an offset removal block that corrects the input current detection value by subtracting a correction value.
また、その一態様として、前記オフセット除去ブロックは、前記偶数次高調波の絶対値が第1閾値よりも大きい場合、前記オフセット補正値の調整を中断することを特徴とする。 In one aspect, the offset removal block interrupts the adjustment of the offset correction value when the absolute value of the even-order harmonic is greater than a first threshold.
また、その一態様として、前記オフセット除去ブロックは、前記オフセット補正値を予め設定した範囲内に制限することを特徴とする。 Also, as one aspect thereof, the offset removal block is characterized by limiting the offset correction value within a preset range.
また、その一態様として、前記入力電流振幅指令値が第2閾値よりも大きい場合、前記オフセット補正値の調整を中断することを特徴とする。 Further, as one aspect thereof, the adjustment of the offset correction value is interrupted when the input current amplitude command value is larger than a second threshold value.
また、その一態様として、前記オフセット補正値の調整を中断した場合、中断直前に算出した前記オフセット補正値を用いることを特徴とする。 Further, as one aspect thereof, when the adjustment of the offset correction value is interrupted, the offset correction value calculated immediately before the interruption is used.
本発明によれば、交流チョッパ回路において、入力電流検出値にオフセットが重畳したことに起因する電流ひずみを抑制することが可能となる。 According to the present invention, in an AC chopper circuit, it is possible to suppress current distortion caused by an offset being superimposed on an input current detection value.
以下、本願発明における交流チョッパ回路の制御装置の実施形態1~3を図1~図7に基づいて詳述する。
[実施形態1]
まず、図1の代表的な交流チョッパ回路の主回路構成を説明する。図1において、単相の交流電源11の一端は、LCフィルタを構成するリアクトル12a,12bを介して上アーム、下アームとして直列接続された一組の半導体スイッチング素子Sa,Sbの接続点に接続されている。半導体スイッチング素子Sa,Sbは、例えば、図示のMOSFETやIGBTなどで構成されている。
[Embodiment 1]
First, the main circuit configuration of the representative AC chopper circuit of FIG. 1 will be described. In FIG. 1, one end of a single-phase
交流電源11の他端は、直列接続された一組のダイオード13a,13bの接続点に接続されている。14は交流チョッパ回路の直流出力側のコンデンサである。このコンデンサ14と、ダイオード13a,13bの直列回路と、半導体スイッチング素子Sa,Sbの直列回路(以下、これをレグと称することもある)は並列接続されている。
The other end of the
リアクトル12a,12bの接続点と交流電源11の他端の間には、LCフィルタを構成するコンデンサ15が接続されている。交流電源11の両端間には計器用変圧器16が接続され、その二次側には電源電圧検出値V1が得られる。
A
前記下アームの半導体スイッチング素子Sbの両端間(ドレイン-ソース間)には、半導体スイッチング素子電圧検出回路として作用する抵抗17,18が直列接続されている。これら抵抗17,18によって分圧された電圧が半導体スイッチング素子電圧検出値Vdsとして出力される。
図1中のIoutは交流電源11の出力電流、Ichpは交流チョッパ回路の入力電流、Vdcはコンデンサ14の両端間の直流電圧を各々示している。
In FIG. 1, Iout indicates the output current of the
上記構成において、半導体スイッチング素子Sa,Sbを制御装置によって、オン、オフ制御することで有効電力を交流電源11側から直流電圧Vdc側へ一方向のみ流すことができる。
In the above configuration, the semiconductor switching elements Sa and Sb are controlled to be turned on and off by the controller, so that the active power can flow only in one direction from the
図2に、交流チョッパ回路の制御装置における電流制御ブロックを示す。図2において、LPF(低域通過フィルタ)21は、図1の交流チョッパ回路の入力電流を図示省略の変流器により検出した入力電流検出値Ichpを入力とし、入力電流検出値Ichpからノイズやスイッチングリプルなどを除去する。 FIG. 2 shows a current control block in the controller for the AC chopper circuit. In FIG. 2, an LPF (low-pass filter) 21 receives an input current detection value Ichp obtained by detecting the input current of the AC chopper circuit of FIG. Eliminate switching ripple, etc.
乗算器22は、後述のPLLブロック23で演算された、単相の交流電源11の電圧に同期した位相信号θに対応する余弦値cosθと、設定した入力電流振幅指令値Ichp*とを乗算し、瞬時の入力電流振幅指令値Ichp*cosθを出力する。ただし、余弦値cosθは予め用意した余弦値テーブル24を参照して求める。
The
減算器25は、乗算器22の出力である入力電流振幅指令値Ichp*cosθから、LPF21の出力を減算する。
A
Pアンプ(電流制御アンプ)26は、減算器25の出力を入力し、ゲインをかけて比例した値を出力する。なお、Pアンプ26は、基本波周波数に対してゲインが無限大になる共振アンプを併用する場合がある。
A P amplifier (current control amplifier) 26 receives the output of the
前記LPF21、乗算器22、減算器25およびPアンプ26は、入力電流検出値Ichpが入力電流振幅指令値Ichp*cosθになるように制御する電流制御ブロックを構成しており、一般的な電流制御により電流制御ブロックの出力V*を求めている。
The
除算器27は、図1のコンデンサ14の両端間の直流電圧を検出した直流電圧検出値Vdcからその逆数1/Vdcを求める。乗算器28は逆数1/Vdcと余弦値cosθとを乗算して基準正弦波cosθ/Vdcを求める。
A
加算器29は、乗算器28の出力である基準正弦波cosθ/Vdcからアンプ26の出力である電流制御ブロックの出力V*を減算する。バッファ30は、加算器29の出力を一時的に記憶し、1演算周期前の電流制御ブロックの出力V*’を出力する。
The
PLLブロック23では、電源電圧検出値V1、または、半導体スイッチング素子電圧検出値Vds、または、1演算周期前の電流制御ブロックの出力V*’のいずれかに基づいて、単相の交流電源の電圧に同期した位相信号θを出力する。
In the
PLLブロック23では、例えば、装置停止中は半導体スイッチング素子電圧検出値Vdsに2を乗算した値、装置運転中は1演算周期前の電流制御ブロックの出力V*’に、交流電源電圧に対して90deg遅れた正弦波sinθを乗算し、LPFで直流成分を抽出し、位相指令値とLPFの出力との偏差をPIアンプにかけて角周波数ωを算出し、角周波数ωを積分して位相信号θを求める。
In the
または、電源電圧検出値V1に、交流電源電圧に対して90deg遅れた正弦波sinθを乗算し、LPFで直流成分を抽出し、位相指令値とLPFの出力との偏差をPIアンプにかけて角周波数ωを算出し、角周波数ωを積分して位相信号θを求める。 Alternatively, the power supply voltage detection value V1 is multiplied by a sine wave sinθ delayed by 90 degrees with respect to the AC power supply voltage, the DC component is extracted by the LPF, and the deviation between the phase command value and the output of the LPF is applied to the PI amplifier and the angular frequency ω is calculated, and the phase signal θ is obtained by integrating the angular frequency ω.
位相指令値は、通常は零である。ただし、例えば、入力電流検出値Ichpに正弦波sinθを乗算した値からLPFで直流成分を抽出し、LPFの出力をPIアンプにおいて比例積分演算により増幅した値としてもよい。また、試運転時の位相指令値を記憶しておき、通常運転時は記憶しておいた試運転時の位相指令値を出力してもよい。また、入力電流振幅指令値Ichp*にゲインG(交流側インダクタンス値)を乗算した値を加算して位相指令値を補正してもよい。 The phase command value is normally zero. However, for example, a value obtained by multiplying the input current detection value Ichp by a sine wave sin θ may be used to extract a DC component with an LPF, and the output of the LPF may be amplified by a proportional integral operation in a PI amplifier to obtain a value. Alternatively, the phase command value for test operation may be stored, and the stored phase command value for test operation may be output during normal operation. Alternatively, the phase command value may be corrected by adding a value obtained by multiplying the input current amplitude command value Ichp* by the gain G (AC side inductance value).
図3(a)に同期整流を想定した場合における制御装置の出力電圧指令値演算ブロックとPWM変調ブロックを示す。図3(a)の乗算器31は、Pアンプ26から出力される電流制御ブロックの出力V*を2倍する。乗算器32は、乗算器28から出力される基準正弦波cosθ/Vdcを2倍する。
FIG. 3(a) shows an output voltage command value calculation block and a PWM modulation block of the control device assuming synchronous rectification. The
加算器33は、乗算器32の出力2cosθ/Vdcに2を加算する。減算器34は乗算器32の出力2cosθ/Vdcから2を減算する。
The
乗算器35は、加算器33の出力にデューティ比を補正するための補正係数αを乗算する。乗算器36は減算器34の出力にデューティ比を補正するための補正係数αを乗算する。
A
補正係数αは、設定した固定の補正係数であるか、または、例えば瞬時の入力電流振幅指令値Ichp*cosθの絶対値がリプル電流のピークtoピークの半分の値Irpl/2よりも小さく、かつ、入力電流振幅指令値Ichp*が閾値以下である場合0~1となり、それ以外は1となる補正係数である。なお、補正係数αを用いない場合には乗算器35,36は除外する。
The correction coefficient α is a set fixed correction coefficient, or, for example, the absolute value of the instantaneous input current amplitude command value Ichp*cos θ is smaller than half the peak-to-peak value Irpl/2 of the ripple current, and , is a correction coefficient that is 0 to 1 when the input current amplitude command value Ichp* is equal to or less than the threshold, and is 1 otherwise. Note that the
減算器37は、乗算器35の出力または加算器33の出力から1を減算する。加算器38は乗算器36の出力または減算器34の出力に1を加算する。減算器37、加算器38からは図1の半導体スイッチング素子Sa,Sbのスイッチングデューティ比(基準正弦波cosθ/Vdcから演算したデューティ比)が各々出力される。
減算器39は、減算器37の出力から乗算器31の出力を減算して(前記デューティ比に電流制御ブロックの出力V*の2倍成分を重畳して)出力電圧指令値α(2cosθ/Vdc+2)-1-2V*を出力する。
A
減算器40は、加算器38の出力から乗算器31の出力を減算して(前記デューティ比に電流制御ブロックの出力V*の2倍成分を重畳して)出力電圧指令値α(2cosθ/Vdc-2)+1-2V*を出力する。
A
スイッチ41は、前記余弦値cosθがマイナスならば減算器39から出力される出力電圧指令値α(2cosθ/Vdc+2)-1-2V*を選択し、プラスならば減算器40から出力される出力電圧指令値α(2cosθ/Vdc-2)+1-2V*を選択する。
The
前記乗算器31,32,35,36,加算器33,38,減算器34,37,39,40、およびスイッチ41によって、出力電圧指令値演算ブロックを構成している。
The
キャリア生成部42は、-1から1の間で変化するキャリア信号を出力する。減算器43において、スイッチ41より選択された出力電圧指令値からキャリア信号を減算する。
A
比較器44は、減算器43の出力が0より大きいか否かを判定する。デッドタイム付加部45は、比較器44の出力にデッドタイムを付加する。このデッドタイム付加部45から図1の半導体スイッチング素子Sa,Sbのゲート信号が出力される。
前記キャリア生成部42,減算器43,比較器44,デッドタイム付加部45によって、PWM変調ブロックを構成している。
The
図3(a)の制御ブロックでは、同期整流を適用することを想定している。図1の半導体スイッチング素子Sa,SbがMOSFETの場合、電流が逆並列ダイオードを流れている最中にMOSFETをONすると、電流はMOSFETを流れる。このとき、MOSFET寄生の逆並列ダイオードよりもMOSFET本体の方が特性が良いため、導通損を低減することができる。入力電流検出値Ichp>0の時、本来ならば下アームの半導体スイッチング素子Sbだけをスイッチングさせればよいが、半導体スイッチング素子SbがOFFの時は上アームの半導体スイッチング素子SaをONすることにより同期整流を行う。 In the control block of FIG. 3(a), it is assumed that synchronous rectification is applied. When the semiconductor switching elements Sa and Sb in FIG. 1 are MOSFETs, when the MOSFETs are turned on while the current is flowing through the antiparallel diodes, the current flows through the MOSFETs. At this time, the conduction loss can be reduced because the MOSFET itself has better characteristics than the MOSFET parasitic antiparallel diode. When the input current detection value Ichp>0, only the semiconductor switching element Sb of the lower arm should be switched. Performs synchronous rectification.
電源電圧検出値V1≒0の時、V1>0ならばIchp>0となりダイオード直列回路は下アーム側のダイオード13bが導通するため、チョッパ出力電圧を0付近にするには、キャリア信号と比較する出力電圧指令値を-1付近にして半導体スイッチング素子SbのON時間を長くする。同様に、V1<0ならば出力電圧指令値を1付近にして半導体スイッチング素子SaのON時間を長くする。この操作を図3(a)の出力電圧指令値演算ブロックにて行う。
When the power supply voltage detection value V1≈0, if V1>0, then Ichp>0, and the
そして、図3(a)のPWM変調ブロックでは、出力電圧指令値をキャリア信号と比較しデッドタイムを付加して得られたゲート信号を図1の対応する半導体スイッチング素子Sa,Sbに入力する。 Then, in the PWM modulation block of FIG. 3(a), the gate signal obtained by comparing the output voltage command value with the carrier signal and adding dead time is input to the corresponding semiconductor switching elements Sa and Sb of FIG.
図3(b)に同期整流を適用しないことを想定した場合における制御装置の出力電圧指令値演算ブロックとPWM変調ブロックを示す。 FIG. 3B shows an output voltage command value calculation block and a PWM modulation block of the control device assuming that synchronous rectification is not applied.
絶対値演算部ABSは、基準正弦波cosθ/Vdcの絶対値を求める。減算器46は、1から絶対値演算部ABSの出力を減算する。乗算器47は減算器46の出力と補正係数αとの積を求める。減算器48は、1から乗算器47の出力を減算する。
The absolute value calculator ABS obtains the absolute value of the reference sine wave cos θ/Vdc. A
符号検出器49は、基準正弦波cosθ/Vdcがプラスならば1を、マイナスならば-1を出力する。基準正弦波cosθ/Vdcが0の場合、1を出力しても、-1を出力してもよい。乗算器50は符号検出器49の出力と減算器48の出力との積を求める。乗算器50からは半導体スイッチング素子Sa,Sbのスイッチングデューティ比(基準正弦波cosθ/Vdcから演算したデューティ比)が出力される。減算器51は乗算器50の出力から電流制御ブロック出力V*を減算して(デューティ比に電流制御ブロックの出力V*を重畳して)出力電圧指令値を出力する。
The
絶対値演算部ABS,減算器46,48,51,乗算器47,50,符号検出器49によって、出力電圧指令値演算ブロックを構成している。
The absolute value calculator ABS,
キャリア生成部52は0から1の間で変化する第1キャリア信号を出力する。キャリア生成部53は、0から-1の間で変化する第2キャリア信号を出力する。減算器54は、減算器51の出力と第1キャリア信号との差を求める。減算器55は、減算器51の出力と第2キャリア信号との差を求める。
A
比較器56は、減算器54の出力がプラスならば(すなわち、減算器51の出力が第1キャリア信号よりも大きければ)1を出力し、減算器54の出力がマイナスならば(すなわち、減算器51の出力が第1キャリア信号以下であれば)0を出力する。比較器57は、減算器55の出力がプラスならば(すなわち、減算器51の出力が第2キャリア信号よりも大きければ)1を出力し、減算器55の出力がマイナスならば(すなわち、減算器51の出力が第2キャリア信号以下であれば)0を出力する。
比較器58は、余弦値cosθがプラスであれば1を出力する。図3(b)では、デッドタイムを付加する目的で少しだけ0より大きな値(0.001)と比較している。比較器59は、余弦値cosθがマイナスであれば1を出力する。図3(b)では、デッドタイムを付加する目的で少しだけ0より小さい値(-0.001)と比較している。
The
AND素子60は、比較器56,58の出力の論理積を求める。AND素子60の出力は余弦値cosθがプラス、かつ、減算器51の出力が第1キャリア信号よりも小さいとき1となる。AND素子60の出力のゲート信号は下アームの半導体スイッチング素子Sbに入力される。
AND
AND素子61は、比較器57,59の出力の論理積を求める。AND素子61の出力は余弦値cosθがマイナス、かつ、減算器51の出力が第2キャリア信号よりも大きいとき1となる。AND素子61の出力のゲート信号は上アームの半導体スイッチング素子Saに入力される。
AND
キャリア生成部52,53,減算器54,55,比較器56,57,58,59,AND素子60,61によって、PWM変調ブロックを構成している。
The
図4に本実施形態1におけるオフセット除去ブロックを示す。 FIG. 4 shows an offset removal block in the first embodiment.
減算器62は、入力電流検出値Ichpから、後述するオフセット補正値を減算する。減算器62の出力が、オフセット除去後の入力電流検出値Ichp’となり、図2の制御ブロックのIchpに入力される。
A
位相信号θは図2のPLLブロック23より求めた値である。乗算器63は、PLLブロック23より求めた位相信号θを2倍する。cos部64は、乗算器63の出力に対応した余弦波cos2θを出力する。乗算器65は、余弦波cos2θとオフセット除去後の入力電流検出値Ichp’との積を求める。
The phase signal .theta. is the value obtained from the
フィルタ(例えば、ローパスフィルタ)66は、乗算器65の出力である積から直流成分を抽出する。PIアンプ67は、フィルタ66の出力を増幅する。PIアンプ67の出力が、オフセット補正値となる
検出オフセットが原因の電流ひずみには直流成分が重畳する。これとは別に、一般的な電流ひずみとは異なる特徴として偶数次高調波も重畳する。本実施形態1では、この偶数次高調波のうち最も次数の低い2次高調波を検出し、これが零になるようにオフセット補正値を調整する。なお、本実施形態1では、偶数次高調波のうち2次高調波を検出しているが、その他の偶数次高調波を適用してもよい。
A filter (eg, low-pass filter) 66 extracts the DC component from the product, which is the output of
入力電流検出値Ichpとcos2θとの積を求め、基本波1周期分を平均することで入力電流検出値Ichpに重畳するcos2θ成分(2次高調波成分)を抽出することができる。これをPIアンプ67で増幅し、オフセット補正値として入力電流検出値Ichpから減算し、オフセット除去後の入力電流検出値Ichp’を得る。これを入力電流検出値Ichpからオフセットを除去した信号として電流制御に使用することで、直流成分と偶数次高調波の小さな電流波形が得られる。
By obtaining the product of the input current detection value Ichp and cos2θ and averaging one period of the fundamental wave, it is possible to extract the cos2θ component (second harmonic component) superimposed on the input current detection value Ichp. This is amplified by the
図5は図8に対し、オフセット除去後の入力電流検出値Ichp’を用いて制御を行ったときの波形である。図8と同様に、最上段の波形が交流チョッパ回路の入力電流Ichpである。電流波形が上下で対称となり、直流成分とひずみが低減されている様子が確認できる。 FIG. 5 shows waveforms when control is performed using the input current detection value Ichp' after offset removal with respect to FIG. As in FIG. 8, the topmost waveform is the input current Ichp of the AC chopper circuit. It can be confirmed that the current waveform is vertically symmetrical, and that the DC component and distortion are reduced.
交流チョッパ回路において電流が小さいときに入力電流検出値にオフセットが重畳すると、電流に直流成分の他に偶数次高調波が重畳し波形がひずむことがある。本実施形態1により、この偶数次高調波のうち2次成分を検出し、オフセットを補正することで、直流成分と偶数次高調波のひずみを除去することができる。電流検出にオフセットが重畳しやすいホール素子を用いた場合でも使用でき、運転中にオフセットを除去できるため事前のオフセット調整が不要で、サンプリング周波数を上げる必要もなくコストを低減することができる。 If an offset is superimposed on the input current detection value when the current is small in an AC chopper circuit, even-order harmonics are superimposed on the current in addition to the DC component, and the waveform may be distorted. According to the first embodiment, the distortion of the DC component and even-order harmonics can be removed by detecting the second-order component of the even-order harmonics and correcting the offset. It can be used even when a Hall element is used for current detection, where offset is likely to be superimposed. Since the offset can be removed during operation, there is no need to adjust the offset in advance, and there is no need to increase the sampling frequency, thereby reducing costs.
[実施形態2]
図6に本実施形態2におけるオフセット除去ブロックを示す。本実施形態2は、実施形態1のオフセット除去ブロックに以下の制限部68とリミッタ69とを追加した。
[Embodiment 2]
FIG. 6 shows an offset removal block in the second embodiment. In the second embodiment, the following
制限部68は、フィルタ66の後段に設けられ、入力の絶対値が第1閾値以下の場合、入力と同じ値を出力し、入力の絶対値が第1閾値よりも大きければ零を出力する。リミッタ69は、PIアンプ67の後段に設けられ、PIアンプ67の出力値に、上限・下限を設定する。本実施形態2では、リミッタ69の出力がオフセット補正値となる。
The limiting
実施形態1は、流入電流の偶数次高調波に着目してオフセットの除去を行う。偶数次高調波は通常ではほとんど発生しない。しかし、トランスに磁束飽和が発生し突入電流が流れると、非常に大きな偶数次高調波が重畳することがある。この突入電流が図4のブロックに入力されると、PIアンプ67が突入電流に含まれる偶数次高調波を増幅し、オフセット補正値として非常に大きな値が設定され、動作に支障を来す恐れがある。
本実施形態2では、まず制限部68により、偶数次高調波の絶対値が第1閾値よりも大きい場合には突入電流が発生したと見なしてPIアンプ67に0を入力してPIアンプ67の動作を停止(中断)させる。この時、PIアンプ67からは積分バッファの値が出力される。そのため、フィルタ66の出力が第1閾値よりも大きくなる直前までのオフセット補正値を用いてオフセット除去後の入力電流検出値Ichp’を得ることができる。偶数次高調波の絶対値が再び第1閾値よりも小さくなったらPIアンプ67が動作を再開しオフセット補正値の調整が行われるため、温度変化や経年変化にも追従することができる。これにより、PIアンプ67に突入電流を無視させることができる。この第1閾値には、定格電流の数%程度の値を設定する。
In the second embodiment, first, when the absolute value of the even-order harmonic is larger than the first threshold value, the limiting
次に、リミッタ69により、オフセット補正値を予め設定した一定の範囲内に制限する。この一定の範囲は電流検出器のデータシートを参照して設定し、通常は電流検出器の定格の1%程度である。
Next, the
以上示したように、本実施形態2によれば、例えばトランスの磁束飽和による突入電流など、オフセット以外の要因で偶数次高調波が流れた場合における、オフセット除去ブロックの誤動作を防ぐことが可能となる。 As described above, according to the second embodiment, it is possible to prevent the offset removal block from malfunctioning when even-order harmonics flow due to factors other than the offset, such as inrush current due to magnetic flux saturation of the transformer. Become.
また、オフセット補正値が異常な値となり、逆に電流に重畳する直流成分や偶数次高調波が増加してしまう事態を防ぐことができる。 In addition, it is possible to prevent a situation in which the offset correction value becomes an abnormal value and, conversely, the DC component and even-order harmonics superimposed on the current increase.
[実施形態3]
図7に本実施形態3におけるオフセット除去ブロックを示す。本実施形態3は、実施形態2のオフセット除去ブロックに減算器70とスイッチ71を追加している。
[Embodiment 3]
FIG. 7 shows an offset removal block in the third embodiment. The third embodiment adds a
減算器70は、第2閾値Ithから入力電流振幅指令値Ichp*を減算する。スイッチ71は、フィルタ66の後段に設けられ、入力2つのうち1つを選択して出力する。入力の1つはフィルタ66の出力である。入力のもう1つは固定値0である。入力電流振幅指令値Ichp*が第2閾値Ithよりも小さければ、スイッチ71はフィルタ66の出力を制限部68に入力する。入力電流振幅指令値Ichp*が第2閾値Ithよりも大きければ、スイッチ71は固定値0を制限部68に入力する。
The
入力電流振幅指令値Ichp*が十分大きいときには補正係数αを1固定にした方がひずみの小さな電流波形を得られる。この条件では、入力電流振幅指令値Ichp*が電流リプルよりも十分大きくなり、交流チョッパ回路の入力電流Ichpはプラス側もマイナス側も確実に不連続モードを脱し、交流チョッパ回路の入力電流Ichpの波形はほぼ対称になり重畳する偶数次高調波も非常に小さくなる。 When the input current amplitude command value Ichp* is sufficiently large, a current waveform with less distortion can be obtained by fixing the correction coefficient α to 1. Under this condition, the input current amplitude command value Ichp* becomes sufficiently larger than the current ripple, and the input current Ichp of the AC chopper circuit reliably exits the discontinuous mode on both the positive side and the negative side, and the input current Ichp of the AC chopper circuit The waveform becomes almost symmetrical and the superimposed even-order harmonics are also very small.
このときにはオフセットが原因で実際に電流に重畳した2次高調波よりも、2次高調波として誤検出されてしまうサンプリング周波数付近の電流リプルの方が大きくなり、これによりPIアンプ67が暴走しオフセット補正値の調整動作に支障を来す恐れがある。
At this time, the current ripple near the sampling frequency, which is erroneously detected as the second harmonic, becomes larger than the second harmonic actually superimposed on the current due to the offset, and as a result, the
本実施形態3では、入力電流振幅指令値Ichp*が十分大きいことを検出し、PIアンプ67に零を入力してPIアンプ67の動作を停止(中断)させる。このとき、PIアンプ67からは積分バッファの値が出力される。そのため、入力電流振幅指令値Ichp*が大きくなる直前までのオフセット補正値を用いてオフセット除去後の入力電流検出値Ichp’を得ることができる。
In the third embodiment, it is detected that the input current amplitude command value Ichp* is sufficiently large, and zero is input to the
入力電流振幅指令値Ichp*が再び小さくなったらPIアンプ67が動作を再開しオフセット補正値の調整が行われるため、温度変化や経年変化にも追従することができる。入力電流振幅指令値Ichp*と比較する第2閾値Ithであるが、これは事前にシミュレーションなどで決定するほか、同じくシミュレーションなどによりこれ以上ならば補正を無効とした方がTHDを低く、これ以下ならば補正を有効にした方がTHDを低くできる入力電流振幅指令値Ichp*を探索する方法が考えられる。
When the input current amplitude command value Ichp* becomes smaller again, the
または、系統インダクタンスの値を推定した結果に基づいて第2閾値Ithを切り替えてもよい。系統インダクタンスの値の推定は、例えば入力電流検出値Ichpの波形に重畳する3次高調波を検出する。3次高調波が大きければ系統インダクタンスが小さく、2次高調波も流れやすいので第2閾値Ithを大きくする、逆に、3次高調波が小さければ第2閾値Ithも小さくする、といった調整を行ってもよい。これにより、異なる系統に接続した場合や運転中に負荷変動などにより系統インダクタンスが変化した場合でも追従することができる。 Alternatively, the second threshold Ith may be switched based on the result of estimating the value of the system inductance. The system inductance value is estimated by detecting, for example, the third harmonic superimposed on the waveform of the input current detection value Ichp. If the tertiary harmonic is large, the system inductance is small, and the secondary harmonic is likely to flow, so the second threshold Ith is increased. Conversely, if the tertiary harmonic is small, the second threshold Ith is also decreased. may As a result, even if the system is connected to a different system or if the system inductance changes due to load fluctuations during operation, it can be followed.
以上示したように、本実施形態3によれば、電流振幅が十分大きく、電流検出信号にオフセットが重畳しても2次高調波はほとんど重畳しない条件における誤動作を防ぐことができる。 As described above, according to the third embodiment, it is possible to prevent malfunction under the condition that the current amplitude is sufficiently large and the second harmonic is hardly superimposed even if the offset is superimposed on the current detection signal.
また、オフセット補正値が異常な値となり、逆に電流に重畳する直流成分や偶数次高調波が増加してしまう事態を防ぐことができる。 In addition, it is possible to prevent a situation in which the offset correction value becomes an abnormal value and, conversely, the DC component and even-order harmonics superimposed on the current increase.
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。 Although the present invention has been described in detail only with respect to the specific examples described above, it is obvious to those skilled in the art that various modifications and modifications are possible within the scope of the technical idea of the present invention. Such variations and modifications are, of course, covered by the claims.
62,70…減算器
63,65…乗算器
64…cos部
66…フィルタ
67…PIアンプ
68…制限部
69…リミッタ
71…スイッチ
62, 70
Claims (6)
前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流振幅指令値になるように制御する電流制御ブロックと、
基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算する出力電圧指令値演算ブロックと、
前記単相の交流電源の電圧に同期した位相信号を演算するPLLブロックと、
前記位相信号、前記出力電圧指令値、キャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成するPWM変調ブロックと、
前記入力電流検出値に重畳する偶数次高調波に基づいてオフセット補正値を算出し、前記入力電流検出値から前記オフセット補正値を減算して前記入力電流検出値を補正するオフセット除去ブロックと、
を備えたことを特徴とする交流チョッパ回路の制御装置。 A capacitor, a set of semiconductor switching elements connected in series as an upper arm and a lower arm, and a set of diodes connected in series are connected in parallel. A control device for an AC chopper circuit in which a single-phase AC power supply is connected between a pair of diode connection points,
a current control block for controlling the input current detection value obtained by detecting the input current of the AC chopper circuit to be the input current amplitude command value;
an output voltage command value calculation block that calculates an output voltage command value by superimposing the output of the current control block on the duty ratio calculated from the reference sine wave;
a PLL block that calculates a phase signal synchronized with the voltage of the single-phase AC power supply;
a PWM modulation block that generates a gate signal for the set of semiconductor switching elements based on the phase signal, the output voltage command value, and the carrier signal;
an offset removal block that calculates an offset correction value based on even-order harmonics superimposed on the input current detection value, subtracts the offset correction value from the input current detection value, and corrects the input current detection value;
A control device for an AC chopper circuit, comprising:
前記偶数次高調波の絶対値が第1閾値よりも大きい場合、前記オフセット補正値の調整を中断することを特徴とする請求項1記載の交流チョッパ回路の制御装置。 The offset removal block includes:
2. The controller for an AC chopper circuit according to claim 1, wherein the adjustment of the offset correction value is interrupted when the absolute value of the even-order harmonic is greater than a first threshold.
前記オフセット補正値を予め設定した範囲内に制限することを特徴とする請求項1または2記載の交流チョッパ回路の制御装置。 The offset removal block includes:
3. A controller for an AC chopper circuit according to claim 1, wherein said offset correction value is limited within a preset range.
電流制御ブロックにおいて、前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流振幅指令値になるように制御し、
出力電圧指令値演算ブロックにおいて、基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算し、
PLLブロックにおいて、前記単相の交流電源の電圧に同期した位相信号を演算し、
PWM変調ブロックにおいて、前記位相信号、前記出力電圧指令値、キャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成し、
オフセット除去ブロックにおいて、前記入力電流検出値に重畳する偶数次高調波に基づいてオフセット補正値を算出し、前記入力電流検出値から前記オフセット補正値を減算して前記入力電流検出値を補正する
ことを特徴とする交流チョッパ回路の制御方法。 A capacitor, a set of semiconductor switching elements connected in series as an upper arm and a lower arm, and a set of diodes connected in series are connected in parallel. A control method for an AC chopper circuit in which a single-phase AC power supply is connected between a pair of diode connection points,
In the current control block, controlling the input current detection value obtained by detecting the input current of the AC chopper circuit to be the input current amplitude command value,
In an output voltage command value calculation block, the output voltage command value is calculated by superimposing the output of the current control block on the duty ratio calculated from the reference sine wave,
In the PLL block, a phase signal synchronized with the voltage of the single-phase AC power supply is calculated,
generating a gate signal for the set of semiconductor switching elements based on the phase signal, the output voltage command value, and the carrier signal in the PWM modulation block;
In the offset removal block, an offset correction value is calculated based on even-order harmonics superimposed on the input current detection value, and the input current detection value is corrected by subtracting the offset correction value from the input current detection value. A control method for an AC chopper circuit, characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020078274A JP7306315B2 (en) | 2020-04-27 | 2020-04-27 | AC chopper circuit control device and AC chopper circuit control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020078274A JP7306315B2 (en) | 2020-04-27 | 2020-04-27 | AC chopper circuit control device and AC chopper circuit control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021175285A JP2021175285A (en) | 2021-11-01 |
JP7306315B2 true JP7306315B2 (en) | 2023-07-11 |
Family
ID=78280092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020078274A Active JP7306315B2 (en) | 2020-04-27 | 2020-04-27 | AC chopper circuit control device and AC chopper circuit control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7306315B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359976A (en) | 2001-03-30 | 2002-12-13 | Sanyo Denki Co Ltd | Sine wave inputting and rectifying apparatus |
JP2009273242A (en) | 2008-05-08 | 2009-11-19 | Panasonic Corp | Dc power unit and air conditioner having the same |
JP2010119159A (en) | 2008-11-11 | 2010-05-27 | Panasonic Corp | Dc power supply unit and air conditioner equipped with it |
WO2012070201A1 (en) | 2010-11-24 | 2012-05-31 | パナソニック株式会社 | Dc power source device |
JP2016077107A (en) | 2014-10-08 | 2016-05-12 | パナソニックIpマネジメント株式会社 | Dc power supply device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10337032A (en) * | 1997-05-30 | 1998-12-18 | Takaoka Electric Mfg Co Ltd | Rectifier circuit for general purpose inverter |
-
2020
- 2020-04-27 JP JP2020078274A patent/JP7306315B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359976A (en) | 2001-03-30 | 2002-12-13 | Sanyo Denki Co Ltd | Sine wave inputting and rectifying apparatus |
JP2009273242A (en) | 2008-05-08 | 2009-11-19 | Panasonic Corp | Dc power unit and air conditioner having the same |
JP2010119159A (en) | 2008-11-11 | 2010-05-27 | Panasonic Corp | Dc power supply unit and air conditioner equipped with it |
WO2012070201A1 (en) | 2010-11-24 | 2012-05-31 | パナソニック株式会社 | Dc power source device |
JP2016077107A (en) | 2014-10-08 | 2016-05-12 | パナソニックIpマネジメント株式会社 | Dc power supply device |
Also Published As
Publication number | Publication date |
---|---|
JP2021175285A (en) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4082438B2 (en) | Current-controlled power converter | |
US8971066B2 (en) | Harmonic current suppression method and harmonic current suppression device of power conversion device | |
JP3123079B2 (en) | Control device for PWM control converter | |
JP6295782B2 (en) | Power conversion device, power generation system, control device, and power conversion method | |
US8670257B2 (en) | Power conversion apparatus | |
EP1921740B1 (en) | Power converter control | |
JP6250160B2 (en) | Power converter | |
US10411615B2 (en) | Power converter | |
JP4673174B2 (en) | Semiconductor switch control device | |
JP5410379B2 (en) | Power converter | |
TWI604697B (en) | Phase-locked loop method for a utility parallel system | |
JP7306315B2 (en) | AC chopper circuit control device and AC chopper circuit control method | |
JP2013215061A (en) | Power conversion device | |
WO2019097835A1 (en) | Power conversion device | |
JP4670867B2 (en) | Current-controlled power converter | |
JP5768957B2 (en) | Control device for three-phase V-connection inverter | |
JP5873289B2 (en) | Power converter | |
JP3247252B2 (en) | Control device for power converter | |
JP7255475B2 (en) | Power converter control system | |
JP2021129425A (en) | Control device for ac chopper circuit | |
JP3457185B2 (en) | Power converter | |
JP5140618B2 (en) | Three-phase power converter | |
JP2021064998A (en) | Control device for chopper circuit | |
JP2000055942A (en) | Method for detecting current of power converter | |
JP2658620B2 (en) | Power converter control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7306315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |