JP7302670B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7302670B2
JP7302670B2 JP2021555680A JP2021555680A JP7302670B2 JP 7302670 B2 JP7302670 B2 JP 7302670B2 JP 2021555680 A JP2021555680 A JP 2021555680A JP 2021555680 A JP2021555680 A JP 2021555680A JP 7302670 B2 JP7302670 B2 JP 7302670B2
Authority
JP
Japan
Prior art keywords
conductor film
outer conductor
semiconductor
insulator substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021555680A
Other languages
English (en)
Other versions
JPWO2021095146A1 (ja
Inventor
紘嗣 請川
崇功 川島
明徳 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of JPWO2021095146A1 publication Critical patent/JPWO2021095146A1/ja
Application granted granted Critical
Publication of JP7302670B2 publication Critical patent/JP7302670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、半導体モジュールと冷却器とを備える。半導体モジュールは、絶縁体基板と、絶縁体基板の一方の面に設けられた内側導体膜と、内側導体膜に接続された半導体素子と、内側導体膜及び半導体素子を封止する封止体と、絶縁体基板の他方の面に設けられた外側導体膜とを有する。外側導体膜は、封止体の表面に露出しており、冷却器は、放熱グリスを介して外側導体膜に隣接配置される。
特開２００８－０４１７５２号公報
放熱グリスのように、流動性を有するサーマルインターフェースマテリアル（以下、単にＴＩＭと称することがある）は、経年によって徐々に流動していく。上記の半導体装置においても、長期間に亘って使用されている間に、半導体モジュールと冷却器との間から放熱グリスが徐々に漏出していく。放熱グリスの漏出は、放熱性の低下や、絶縁不良といった問題を招き得る。本明細書は、このような問題を解決又は低減し得る技術を提供する。
本明細書が開示する半導体装置は、半導体モジュールと第１冷却器とを備える。半導体モジュールは、第１絶縁体基板と、第１絶縁体基板の一方の面に設けられた第１内側導体膜と、第１内側導体膜に接続された半導体素子と、第１内側導体膜及び半導体素子を封止する封止体と、第１絶縁体基板の他方の面に設けられているとともに、封止体の第１の面に露出する第１外側導体膜とを有する。第１冷却器は、半導体モジュールの第１外側導体膜に、流動性を有するサーマルインターフェースマテリアル（ＴＩＭ）を介して隣接配置されている。半導体モジュールの第１外側導体膜のＴＩＭに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられている。
上記した構造によると、第１外側導体膜に設けられた凸部又は凹部によって、ＴＩＭの外側へ向かう流動が阻害される。これにより、半導体モジュールと冷却器との間のＴＩＭが、経年によって外部へ漏出するという事象を抑制することができる。
なお、半導体モジュールの温度変動に伴って、第１外側導体膜には熱変形が生じ得る。第１外側導体膜に熱変形が生じると、そこに設けられた凸部や凹部のサイズにも変化が生じる。凸部や凹部に生じるサイズの変化は、ＴＩＭの漏出を助長するおそれがある。この点に関して、第１外側導体膜は、線膨張係数の小さい絶縁体基板（例えばセラミック基板）に設けられているので、その熱変形が絶縁体基板によって抑制される。即ち、凸部や凹部に生じるサイズの変化も小さく、ＴＩＭの漏出が効果的に抑制される。
実施例の半導体装置２の構造を模式的に示す平面図。但し、第１冷却器４及び第２冷却器６は、その輪郭のみが破線で示されている。 図１中のＩＩ－ＩＩ線における断面図。 半導体モジュール１０の内部構造を模式的に示す断面図。 第１絶縁回路基板２０を模式的に示す平面図であって、特に、第１外側導体膜２６及びその溝２８を示す。 第１外側導体膜２６の溝２８の断面形状を示す断面図。 一変形例の第１絶縁回路基板２０Ａを模式的に示す平面図。 一変形例の第１絶縁回路基板２０Ｂを模式的に示す断面図。 一変形例の第１絶縁回路基板２０Ｃを模式的に示す断面図。 一変形例の第１絶縁回路基板２０Ｄを模式的に示す断面図。 一変形例の第１絶縁回路基板２０Ｅを模式的に示す断面図。
本技術の一実施形態において、第１外側導体膜の凸部及び凹部は、平面視において、半導体素子と重複しない範囲に位置してもよい。このような構成によると、半導体素子からの放熱が、凸部や凹部によって阻害されることを抑制することができる。なお、ここでいう平面視とは、第１絶縁体基板に垂直な方向に沿って、半導体装置を観察することを意味する。
本技術の一実施形態において、第１外側導体膜の表面には、少なくとも一つの凹部が設けられていてもよい。第１外側導体膜には、凸部よりも凹部の方が、比較的に形成し易い。
上記した実施形態において、少なくとも一つの凹部は、第１外側導体膜の外周縁に沿って環状に延びる溝を含んでもよい。このような構成によると、ＴＩＭの漏出を効果的に抑制することができる。
上記に加えて、又は代えて、少なくとも一つの凹部は、第１外側導体膜の外周縁に向けて放射状に延びる複数の溝を含んでもよい。このような構成によっても、ＴＩＭの漏出を効果的に抑制することができる。
いくつかの実施形態において、溝の深さは、第１外側導体膜の厚みよりも小さくてもよい。即ち、溝の底が、第１絶縁体基板に達しておらず、第１外側導体膜内に位置していてもよい。このような構成によると、第１外側導体膜が溝によって分断されないので、例えば、第１外側導体膜の第１絶縁体基板からの剥離を抑制することができる。
いくつかの実施形態において、溝の幅は、深さ方向に沿って徐々に減少していてもよい。このような構成によると、溝の内面に生じる応力が緩和されることで、溝を起点とする亀裂が、第１外側導体膜に生じることを抑制することができる。但し、溝の側面を傾斜させすぎると、第１外側導体膜の亀裂をかえって誘発することもある。そのことから、特に限定されないが、溝の側面が第１絶縁体基板に対して成す角度θは、θ≧ｔａｎ－１（２）＝６３°を満たすとよい。
本技術の一実施形態において、第１外側導体膜の表面には、少なくとも一つの凸部が設けられてもよい。この場合、少なくとも一つの凸部は、第１外側導体膜の外周縁に沿って環状に延びる突条を含んでもよい。加えて、又は代えて、少なくとも一つの凸部は、第１外側導体膜の外周縁に向けて放射状に延びる複数の突条を含んでもよい。
本技術の一実施形態において、ＴＩＭは導電性を有してもよい。一般に、熱伝導性に優れるＴＩＭは、導電性を有するものが多い。本技術によれば、ＴＩＭの漏出が抑制されるので、ＴＩＭが導電性を有していても、絶縁不良といった問題が生じ難い。従って、導電性の有無にかかわらず、熱伝導性に優れるＴＩＭを自由に採用することができる。
本技術の一実施形態において、半導体装置は、半導体モジュールの第２の面に、流動性を有するサーマルインターフェースマテリアル（ＴＩＭ）を介して隣接配置された第２冷却器をさらに備えてもよい。この場合、半導体モジュールは、半導体素子を介して第１絶縁体基板に対向する第２絶縁体基板と、第２絶縁体基板の一方の面に設けられ、半導体素子に接続されており、かつ、封止体によって封止された第２内側導体膜と、第２絶縁体基板の他方の面に設けられているとともに、封止体の第２の面に露出する第２外側導体膜とをさらに有してもよい。そして、第２外側導体膜のＴＩＭに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられていてもよい。このような構成によると、第２外側導体膜と第２冷却器との間についても、ＴＩＭの漏出を抑制することができる。
図面を参照して、実施例の半導体装置２について説明する。本実施例の半導体装置２は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
図１、図２、図３に示すように、半導体装置２は、半導体モジュール１０と、第１冷却器４と、第２冷却器６とを備える。第１冷却器４と第２冷却器６は、半導体モジュール１０を介して互いに対向しており、それぞれ半導体モジュール１０を冷却する。第１冷却器４は、放熱グリス５を介して半導体モジュール１０に接しており、第２冷却器６は、放熱グリス７を介して半導体モジュール１０に接している。なお、放熱グリス５、７は、流動性を有するサーマルインターフェースマテリアル（以下、ＴＩＭ）の一例であり、他の流動性を有するＴＩＭであってもよい。
半導体モジュール１０は、半導体素子１２と、半導体素子１２を封止する封止体１４とを備える。封止体１４は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体１４は、例えばエポキシ樹脂といった、封止用材料で構成されている。封止体１４は、概して板形状を有しており、上面１４ａ、下面１４ｂ、第１端面１４ｃ、第２端面１４ｄ、第１側面１４ｅ及び第２側面１４ｆを有する。上面１４ａは、下面１４ｂの反対側に位置しており、第１端面１４ｃは、第２端面１４ｄの反対側に位置しており、第１側面１４ｅは、第２側面１４ｆの反対側に位置している。
半導体素子１２は、パワー半導体素子であって、半導体基板１２ａと、複数の電極１２ｂ、１２ｃ、１２ｄとを有する。複数の電極１２ｂ、１２ｃ、１２ｄには、電力回路に接続される第１主電極１２ｂ及び第２主電極１２ｃと、信号回路に接続される複数の信号電極１２ｄとが含まれる。特に限定されないが、半導体素子１２はスイッチング素子であり、第１主電極１２ｂと第２主電極１２ｃとの間を導通及び遮断することができる。第１主電極１２ｂ及び複数の信号電極１２ｄは、半導体基板１２ａの一方の面に位置しており、第２主電極１２ｃは、半導体基板１２ａの他方の面に位置している。
特に限定されないが、本実施例における半導体素子１２は、ＲＣ－ＩＧＢＴ（Reverse-Conducting Insulated Gate Bipolar Transistor）であり、半導体基板１２ａの内部には、ＩＧＢＴ構造と、それに逆並列に接続されたダイオード構造とが設けられている。そして、第１主電極１２ｂは、ＩＧＢＴ構造のエミッタ及びダイオード構造のアノードと電気的に接続されており、第２主電極１２ｃは、ＩＧＢＴ構造のコレクタ及びダイオード構造のカソードと電気的に接続されている。そして、複数の信号電極１２ｄの一つは、ＩＧＢＴ構造のゲートに接続されている。なお、他の実施形態として、半導体素子１２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を有してもよい。
半導体モジュール１０は、第１絶縁回路基板２０をさらに備える。第１絶縁回路基板２０は、絶縁体で構成された第１絶縁体基板２２と、第１絶縁体基板２２の一方の面２２ａに設けられた第１内側導体膜２４と、第１絶縁体基板２２の他方の面２２ｂに設けられた第１外側導体膜２６とを備える。第１内側導体膜２４と第１外側導体膜２６は、例えば金属といった導体で構成されている。第１内側導体膜２４は、封止体１４の内部に位置しており、半導体素子１２と電気的に接続されている。詳しくは、半導体素子１２の第２主電極１２ｃが、はんだ付けによって第１内側導体膜２４に接合されている。
一方、第１外側導体膜２６は、封止体１４の下面１４ｂに露出しており、放熱グリス５を介して第１冷却器４に対向している。これにより、第１絶縁回路基板２０は、封止体１４の内部の熱（特に、半導体素子１２の熱）を、封止体１４の外部へ放熱する放熱板としても機能する。また、第１外側導体膜２６の放熱グリス５に接触する表面２６ａには、溝２８が設けられている。溝２８は、本技術における凹部の一例である。第１外側導体膜２６の溝２８については、後段において詳細に説明する。
本実施例における第１絶縁体基板２２は、セラミック基板であり、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウムといった、セラミックで構成されている。第１内側導体膜２４と第１外側導体膜２６は、金属膜であり、例えば銅又はアルミニウムといった金属で構成されている。なお、このような回路基板は、ＡＭＢ（Active Metal Brazed Copper）基板とも称される。但し、第１絶縁回路基板２０には、ＡＭＢ基板に限定されず、例えばＤＢＣ（Direct Bonded Copper）基板やＤＢＡ（Direct Bonded Aluminum）基板といった各種の回路基板を採用することもできる。
半導体モジュール１０は、第２絶縁回路基板３０をさらに備える。第２絶縁回路基板３０は、絶縁体で構成された第２絶縁体基板３２と、第２絶縁体基板３２の一方の面３２ａに設けられた第２内側導体膜３４と、第２絶縁体基板３２の他方の面３２ｂに設けられた第２外側導体膜３６とを備える。第２内側導体膜３４と第２外側導体膜３６は、例えば金属といった導体で構成されている。第２内側導体膜３４は、封止体１４の内部に位置しており、半導体素子１２と電気的に接続されている。詳しくは、半導体素子１２の第１主電極１２ｂが、導体スペーサ１６を介して第２内側導体膜３４に接合されている。
一方、第２外側導体膜３６は、封止体１４の上面１４ａに露出しており、放熱グリス７を介して第２冷却器６に対向している。これにより、第２絶縁回路基板３０は、封止体１４の内部の熱（特に、半導体素子１２の熱）を、封止体１４の外部へ放熱する放熱板としても機能する。また、第２外側導体膜３６の放熱グリス７に接触する表面３６ａには、溝３８が設けられている。溝３８は、本技術における凹部の一例である。第２外側導体膜３６の溝３８についても後段で説明する。
特に限定されないが、本実施例における第２絶縁回路基板３０は、第１絶縁回路基板２０と同一の構造を有する。即ち、第１絶縁回路基板２０と第２絶縁回路基板３０との間で、部品の共通化が図られている。従って、第２絶縁回路基板３０に関する説明については、第１絶縁回路基板２０との間で重複する部分を適宜省略するが、第１絶縁回路基板２０に関する技術的特徴及びその変形例の全ては、第２絶縁回路基板３０にも適用される。しかしながら、他の実施形態として、第２絶縁回路基板３０は、その少なくとも一部において、第１絶縁回路基板２０と異なる構造を有してもよい。あるいは、半導体モジュール１０は、必ずしも第２絶縁回路基板３０を備える必要はなく、第１絶縁回路基板２０のみを備えてもよい。
半導体モジュール１０は、複数の外部接続端子４０、４２、４４をさらに備える。各々の外部接続端子４０、４２、４４は、金属（例えば銅）といった導体で構成されており、封止体１４の内外に亘って延びている。複数の外部接続端子４０、４２、４４には、第１電力端子４０と、第２電力端子４２と、複数の信号端子４４とが含まれる。第１電力端子４０は、封止体１４の内部において、第１絶縁回路基板２０の第１内側導体膜２４へ電気的に接続されている。第２電力端子４２は、封止体１４の内部において、第２絶縁回路基板３０の第２内側導体膜３４へ電気的に接続されている。これにより、第１電力端子４０と第２電力端子４２は、半導体素子１２を介して互いに接続されており、半導体素子１２の動作によって電気的に接続及び遮断される。複数の信号端子４４は、封止体１４の内部において、半導体素子１２の複数の信号電極１２ｄにそれぞれ接続されている。
以上のように、本実施例の半導体装置２では、半導体モジュール１０の両側に、放熱グリス５、７を介して冷却器４、６が隣接配置されている。放熱グリス５、７のように流動性を有するＴＩＭは、例えば半導体モジュール１０に繰り返し生じる熱変形の影響等により、経年によって徐々に流動していく。従って、実施例の半導体装置２においても、半導体モジュール１０と冷却器４、６との間から、放熱グリス５、７が徐々に漏出していくおそれがある。放熱グリス５、７の漏出は、放熱性の低下を招くだけでなく、外部接続端子４０、４２、４４へ付着することによって、絶縁不良といった問題を引き起こすおそれがある。
上記の問題に対して、本実施例の半導体装置２では、半導体モジュール１０の第１外側導体膜２６が、放熱グリス５に接触する表面２６ａを有しており、その表面２６ａに溝２８が設けられている。このように、第１外側導体膜２６の放熱グリス５に接触する表面２６ａに、溝２８のような凹部が設けられていると、その凹部によって放熱グリス５が保持されるなどして、放熱グリス５の外側へ向かう流動が阻害される。これにより、半導体モジュール１０と第１冷却器４との間の放熱グリス５が、経年によって外部へ漏出するという事象を抑制することができる。
同様に、第２冷却器６に隣接する第２外側導体膜３６は、放熱グリス７に接触する表面３６ａを有しており、その表面３６ａに溝３８が設けられている。このように、第２外側導体膜３６の放熱グリス７に接触する表面３６ａに、溝３８のような凹部が設けられていると、その凹部によって放熱グリス７が保持されるなどして、放熱グリス７の外側へ向かう流動が阻害される。これにより、半導体モジュール１０と第２冷却器６との間においても、放熱グリス７が経年によって外部へ漏出するという事象が抑制される。
なお、半導体モジュール１０の温度変動に伴って、第１外側導体膜２６には熱変形（膨張及び収縮）が生じ得る。第１外側導体膜２６に熱変形が生じると、そこに設けられた溝２８のサイズ（即ち、断面積）にも変化が生じる。溝２８のサイズが変化すると、溝２８に対して放熱グリス５が出入りすることで、放熱グリス５の漏出が助長されるおそれがある。この点に関して、第１外側導体膜２８は、線膨張係数の小さい絶縁体基板２２（例えばセラミック基板）に設けられているので、その熱変形が絶縁体基板２２によって抑制される。即ち、溝２８に生じるサイズの変化も小さく、放熱グリス４の漏出が効果的に抑制される。
本実施例の半導体装置２において、溝２８、３８の具体的な構成は特に限定されない。一例ではあるが、図４、図５を参照して、本実施例における第１外側導体膜２６の溝２８について説明する。溝２８は、第１外側導体膜２６の外周縁２６ｅに沿って、環状に延びている。即ち、放熱グリス５の外側へ向かう流動に対して、溝２８は交差する方向に延びている。溝２８の深さＤ２８は、第１外側導体膜２６の厚みＴ２６よりも小さく、第１絶縁体基板２２には達していない。このような構成によると、第１外側導体膜２６が溝２８によって分断されないので、例えば、第１外側導体膜２６の第１絶縁体基板２２からの剥離を抑制することができる。特に限定されないが、溝２８の深さＤ２８は、第１外側導体膜２６の厚みＴ２６の半分以下（即ち、Ｄ２８≦Ｔ２６／２）であってもよい。溝２８は、平面視（図４）において、半導体素子１２と重複しない範囲に位置している。これにより、半導体素子１２からの放熱が、溝２８によって阻害されることを避けることができる。この場合、特に限定されないが、平面視における半導体素子１２から溝２８までの距離Ｌ２８を、第１絶縁回路基板２０の厚みＴ２０以上（即ち、Ｌ２８≧Ｔ２０）としてもよい。
図６に、一変形例の第１絶縁回路基板２０Ａを示す。本変形例の第１絶縁回路基板２０Ａでは、第１外側導体膜２６の表面２６ａに、複数の溝２８が設けられている。複数の溝２８は、第１外側導体膜２６の外周縁２６ｅに向けて、放射状に延びている。本変形例においても、第１外側導体膜２６の放熱グリス５に接触する表面２６ａに、溝２８のような凹部が設けられており、その凹部が放熱グリス５を保持することによって、放熱グリス５の外側へ向かう流動が阻害される。従って、半導体モジュール１０と第１冷却器４との間の放熱グリス５が、経年によって外部へ漏出するという事象を抑制することができる。
図７に、他の一変形例の第１絶縁回路基板２０Ｂを示す。本変形例の第１絶縁回路基板２０Ｂでは、第１外側導体膜２６の溝２８が、第１絶縁体基板２２に達する深さＤ２８を有する。即ち、溝２８の深さＤ２８は、第１外側導体膜２６の厚みＴ２６に等しい。このように、溝２８の深さＤ２８は、特に限定されることなく、様々な寸法で設計することができる。なお、第１外側導体膜２６には、溝２８に限られず、例えば穴といった他の形状の凹部が設けられてもよい。第１外側導体膜２６に設ける凹部の数や形状は、特に限定されない。
図８に、他の一変形例の第１絶縁回路基板２０Ｃを示す。本変形例の第１絶縁回路基板２０Ｃでは、第１外側導体膜２６の溝２８が、テーパ状の断面を有する。詳しくは、溝２８の幅Ｗ２８が、深さ方向に沿って、即ち、第１絶縁体基板２２に向かうにつれて、徐々に減少している。このような構成によると、溝２８の内面に生じる応力が緩和されることで、溝２８を起点とする亀裂が、第１外側導体膜２６に生じることを抑制することができる。但し、溝２８の側面を傾斜させすぎると、第１外側導体膜２６の亀裂をかえって誘発することもある。そのことから、特に限定されないが、溝２８の側面が第１絶縁体基板２２に対して成す角度θは、θ≧ｔａｎ－１（２）＝６３°を満たすとよい。
図９に、他の一変形例の第１絶縁回路基板２０Ｄを示す。本変形例の第１絶縁回路基板２０Ｄでは、第１外側導体膜２６に二つの溝２８が設けられている。二つの溝２８は、互いに隣接しているとともに、第１外側導体膜２６の外周縁２６ｅに沿って、環状に延びている。このように、第１外側導体膜２６には、環状に延びる二以上の溝２８が設けられてもよい。また、特に限定されないが、各々の溝２８の内面は曲面となっており、それによって、溝２８の内面に生じる応力が緩和される。このような溝２８は、例えばウェットエッチングによって容易に形成することができる。なお、二以上の溝２８は、互いに同一の断面形状を有してもよいし、互いに異なる断面形状を有してもよい。
図１０に、他の一変形例の第１絶縁回路基板２０Ｅを示す。本変形例の第１絶縁回路基板２０Ｅでは、溝２８に代えて、第１外側導体膜２６の表面２６ａに突条２９が設けられている。このように、第１外側導体膜２６の放熱グリス５に接触する表面２６ａに、突条２９のような凸部が設けられていても、その凸部によって放熱グリス５の外側へ向かう流動が阻害される。これにより、半導体モジュール１０と第１冷却器４との間の放熱グリス５が、経年によって外部へ漏出するという事象を抑制することができる。ここで、突条２９といった凹部の具体的な構成は特に限定されない。一例ではあるが、本変形例における突条２９は、第１外側導体膜２６の外周縁２６ｅに沿って、環状に延びている。但し、他の一変形例として、第１外側導体膜２６の表面２６ａには、第１外側導体膜２６の外周縁２６ｅに向けて放射状に延びる複数の凸部が設けられてもよい。凸部の数や形状については、特に限定されない。
前述したように、第１絶縁回路基板２０に関する技術的特徴及びその変形例の全てについては、単独で、又は任意に組み合わせて、第２絶縁回路基板３０にも同様に適用することができる。例えば、図６－図１０に示す変形例に係る技術的内容は、第１絶縁回路基板２０に加えて、又は代えて、第２絶縁回路基板３０にも同様に採用することができる。
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：半導体装置
４：第１冷却器
５：放熱グリス
６：第２冷却器
７：放熱グリス
１０：半導体モジュール
１２：半導体素子
１４：封止体
２０、２０Ａ－２０Ｅ、３０：絶縁回路基板
２２、３２：セラミック基板
２４、３４：内側導体膜
２６、３６：外側導体膜
２８、３８：溝
２９：突条
４０、４２：電力端子
４４：信号端子

Claims (9)

  1. 第１絶縁体基板、
    前記第１絶縁体基板の一方の面に設けられた第１内側導体膜、
    前記第１内側導体膜に接続された半導体素子、
    前記第１内側導体膜及び前記半導体素子を封止する封止体、及び
    前記第１絶縁体基板の他方の面に設けられているとともに、前記封止体の第１の面に露出する第１外側導体膜、を有する半導体モジュールと、
    前記半導体モジュールの前記第１外側導体膜に、流動性を有するサーマルインターフェースマテリアルを介して隣接配置された第１冷却器と、
    を備え、
    前記第１絶縁体基板は、セラミック基板であって、前記第１外側導体膜よりも線膨張係数が小さく、
    前記第１外側導体膜の前記サーマルインターフェースマテリアルに接触する表面には、少なくとも一つの凹部が設けられており、
    前記少なくとも一つの凹部は、前記第１外側導体膜の外周縁に沿って環状に延びる溝と、前記第１外側導体膜の外周縁に向けて放射状に延びる複数の溝と、の少なくとも一方を含み、
    前記溝の深さは、前記第１外側導体膜の厚みよりも小さい、
    半導体装置。
  2. 前記凹部は、平面視において、前記半導体素子と重複しない範囲に位置する、請求項１に記載の半導体装置。
  3. 前記少なくとも一つの凹部は、前記第１外側導体膜の外周縁に沿って環状に延びる溝を含む、請求項１又は２に記載の半導体装置。
  4. 前記少なくとも一つの凹部は、前記第１外側導体膜の外周縁に向けて放射状に延びる複数の溝を含む、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記溝の幅は、深さ方向に沿って徐々に減少している、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１外側導体膜の前記表面には、少なくとも一つの凸部がさらに設けられている、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記凸部は、平面視において、前記半導体素子と重複しない範囲に位置する、請求項６に記載の半導体装置。
  8. 前記サーマルインターフェースマテリアルは、導電性を有する、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記半導体モジュールの第２の面に、流動性を有するサーマルインターフェースマテリアルを介して隣接配置された第２冷却器をさらに備え、
    前記半導体モジュールは、
    前記半導体素子を介して前記第１絶縁体基板に対向する第２絶縁体基板と、
    前記第２絶縁体基板の一方の面に設けられ、前記半導体素子に接続されており、かつ、前記封止体によって封止された第２内側導体膜と、
    前記第２絶縁体基板の他方の面に設けられているとともに、前記封止体の前記第２の面に露出する第２外側導体膜と、をさらに有し、
    前記第２絶縁体基板は、セラミック基板であって、前記第２外側導体膜よりも線膨張係数が小さく、
    前記第２外側導体膜の前記サーマルインターフェースマテリアルに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられている、請求項１から８のいずれか一項に記載の半導体装置。
JP2021555680A 2019-11-12 2019-11-12 半導体装置 Active JP7302670B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/044434 WO2021095146A1 (ja) 2019-11-12 2019-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021095146A1 JPWO2021095146A1 (ja) 2021-05-20
JP7302670B2 true JP7302670B2 (ja) 2023-07-04

Family

ID=75912583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021555680A Active JP7302670B2 (ja) 2019-11-12 2019-11-12 半導体装置

Country Status (3)

Country Link
US (1) US20220270948A1 (ja)
JP (1) JP7302670B2 (ja)
WO (1) WO2021095146A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2614724B (en) * 2022-01-13 2024-05-08 Mtal Gmbh Semiconductor module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311905A (ja) 2003-04-10 2004-11-04 Denso Corp 半導体モジュール実装構造
JP2013138113A (ja) 2011-12-28 2013-07-11 Toyota Motor Corp 冷却構造
JP2015008245A (ja) 2013-06-26 2015-01-15 三菱電機株式会社 半導体モジュール
JP2016054175A (ja) 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置
JP2017034167A (ja) 2015-08-04 2017-02-09 株式会社日本自動車部品総合研究所 半導体装置
JP2019067949A (ja) 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311905A (ja) 2003-04-10 2004-11-04 Denso Corp 半導体モジュール実装構造
JP2013138113A (ja) 2011-12-28 2013-07-11 Toyota Motor Corp 冷却構造
JP2015008245A (ja) 2013-06-26 2015-01-15 三菱電機株式会社 半導体モジュール
JP2016054175A (ja) 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置
JP2017034167A (ja) 2015-08-04 2017-02-09 株式会社日本自動車部品総合研究所 半導体装置
JP2019067949A (ja) 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20220270948A1 (en) 2022-08-25
WO2021095146A1 (ja) 2021-05-20
JPWO2021095146A1 (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US7242582B2 (en) Semiconductor module mounting structure, a cardlike semiconductor module, and heat receiving members bonded to the cardlike semiconductor module
US10600717B2 (en) Semiconductor device
US20220199578A1 (en) Semiconductor device
US20190103402A1 (en) Semiconductor device
JP7302670B2 (ja) 半導体装置
JPWO2015194023A1 (ja) パワーモジュール装置及び電力変換装置
JP7163583B2 (ja) 半導体装置
JP5891616B2 (ja) 半導体装置
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
US10566295B2 (en) Semiconductor device
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP4529355B2 (ja) 半導体装置
WO2020235122A1 (ja) 半導体装置
JP7172846B2 (ja) 半導体装置
JP2020061427A (ja) 半導体モジュール
CN117293173B (zh) 一种横向功率mosfet器件及其制造方法
JP2020031129A (ja) 半導体装置
JP7310571B2 (ja) 半導体装置
JP2015053775A (ja) 半導体電力変換装置
US11527449B2 (en) Semiconductor apparatus
JP2021068786A (ja) 半導体装置
US11990391B2 (en) Semiconductor device
US20240222255A1 (en) Semiconductor device
US20240014106A1 (en) Semiconductor device
JP7061983B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230605

R151 Written notification of patent or utility model registration

Ref document number: 7302670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151