JP7292077B2 - パッケージ素子の製造方法およびパッケージ素子 - Google Patents

パッケージ素子の製造方法およびパッケージ素子 Download PDF

Info

Publication number
JP7292077B2
JP7292077B2 JP2019056500A JP2019056500A JP7292077B2 JP 7292077 B2 JP7292077 B2 JP 7292077B2 JP 2019056500 A JP2019056500 A JP 2019056500A JP 2019056500 A JP2019056500 A JP 2019056500A JP 7292077 B2 JP7292077 B2 JP 7292077B2
Authority
JP
Japan
Prior art keywords
wafer
sealing ring
lid
region
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019056500A
Other languages
English (en)
Other versions
JP2020017717A (ja
Inventor
有輔 山縣
久敏 秦
倫宏 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2020017717A publication Critical patent/JP2020017717A/ja
Priority to JP2023070264A priority Critical patent/JP7507924B2/ja
Application granted granted Critical
Publication of JP7292077B2 publication Critical patent/JP7292077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本発明は、パッケージ素子およびその製造方法に関し、特に、赤外線センサまたは赤外線イメージセンサを真空パッケージに封止パッケージ素子およびその製造方法に関する。
赤外線センサでは、赤外線の検出感度を高めるために、MEMS技術を用いて、センサ(撮像素子)が基材から熱的に隔離された断熱構造とする共に、断熱性を高めるために、密閉された真空パッケージに封止される。真空パッケージの製造方法としては、赤外線センサを形成したデバイスウエハと、デバイスウエハに対向するリッドウエハを真空雰囲気で接合し、複数の真空パッケージをウエハ状態で形成するウエハレベルパッケージ(Wafer Level Package)が提案されている。
ウエハレベルパッケージの一例として、複数のデバイスとそれを囲む第1シーリングリング、およびボンディングパッド形成されたデバイスウエハと、第1シーリングリングに対向する第2シーリングリングとデバイスに対向した窪みが形成されたリッドウエハを重ねて真空炉に入れる。真空炉内を真空状態にした後に、デバイスウエハとリッドウエハを加熱して接合し、複数の真空パッケージを形成し、最後にダイシングによりデバイスを個片化する(例えば、特許文献1参照)。
特表2003-531475号公報
しかしながら、金属膜からなる第2シーリングリングとシリコンからなるリッドウエハとの熱膨張係数の違いにより、加熱による接合工程において、リッドウエハが反り、接合が不十分になった。また、ウエハが薄いほど赤外線の透過効率は向上するが、接合工程での反りは大きくなるため、窪みを形成してウエハを薄くするとリッドウエハの反りはさらに大きくなった。このような、リッドウエハとデバイスウエハの接合不良は、真空パッケージ内の真空度の低下につながり、赤外線センサの性能の低下を招くこととなった。
そこで、本発明は、以上のような課題を解決するためになされたものであり、真空パッケージ素子をウエハレベルパッケージで作製する方法において、2つのウエハが良好に接合される真空パッケージ素子およびその製造方法の提供を目的とする。
本発明の一つの態様は、ウエハレベルパッケージングを用いたパッケージ素子の製造方法であって、
対向する表面と裏面とを有し、第1シーリングリングと、前記第1シーリングリングの内側に形成されたデバイス領域と、前記第1シーリングリングの外側に形成されたボンディングパッドとを含むデバイスが、前記表面側に複数配置されたデバイスウエハを準備する工程と、
対向する表面と裏面とを有し、前記第1シーリングリングに対応するように設けられた第2シーリングリングと、前記第2シーリングリングの内側に形成された第1窪みとを含むリッドが、前記表面側に複数配置されたリッドウエハを準備する工程と、
前記デバイスウエハの前記表面と前記リッドウエハの前記表面とを対向させて、前記第1シーリングリングと前記第2シーリングリングとをシール層を挟んで重ねる工程と、
真空雰囲気内で前記シール層を加熱し、前記第1シーリングリングと前記第2シーリングリングとを前記シール層で接合する工程と、
前記デバイスウエハと前記リッドウエハとを切断して、前記デバイスと前記リッドとの間に前記デバイス領域が真空状態で封止されたパッケージ素子とする工程と、を含み、
前記デバイスウエハは、複数の前記デバイスからなるデバイス群の繰り返しを含み、前記リッドウエハは、複数の前記リッドからなるリッド群の繰り返しを含むことを特徴とするパッケージ素子の製造方法である。
本発明の一つの態様は、
対向する表面と裏面とを有し、第1シーリングリングと、前記第1シーリングリングの内側に形成され、複数のデバイスが設けられたデバイス領域とを含む第1ウエハと、
対向する表面と裏面とを有し、前記第1シーリングリングに対応するように設けられた第2シーリングリングを含む第2ウエハとを含み、
前記第1ウエハの前記表面と前記第2ウエハの前記表面とを対向させた状態で、前記第1シーリングリングと前記第2シーリングリングとがシール層で接続されて、前記第1ウエハと前記第2ウエハとの間に前記デバイス領域を封止する中空部が形成されたパッケージ素子であって、
前記デバイスは、有効画素と、出力レベル参照画素と、前記有効画素および前記出力レベル参照画素からの電気信号を用いて信号処理を行う読出回路とを含み、
前記第2ウエハの前記表面に遮光膜が設けられ、前記第2ウエハの前記裏面から入射する赤外線光が、前記出力レベル参照画素に入射するのを阻止したことを特徴とするパッケージ素子である。
本発明にかかる真空パッケージ素子の製造方法では、デバイスウエハおよびリッドウエハ(リッドブロック)の反りを低減し両者の接合が確実に行えるようになり、高歩留まりで高品質の真空パッケージ素子を製造することができる。
本発明にかかる真空パッケージ素子では、高性能な赤外線の検出が可能となる。
本発明の実施の形態1にかかる真空パッケージセンサの平面図である。 図1の真空パッケージセンサをII-II方向に見た場合の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造に用いるデバイスウエハの平面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造に用いるリッドウエハの平面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態1にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態2にかかる真空パッケージセンサの製造に用いるリッドウエハの平面図である。 本発明の実施の形態2にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態2にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態2にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施の形態2にかかる真空パッケージセンサの製造工程の断面図である。 本発明の実施例にかかる真空パッケージセンサのリッドウエハの平面図である。 図18のリッドウエハをXIX-XIX方向に見た場合の断面図である。 本発明の実施の形態3にかかる真空パッケージセンサの断面図である。 本発明の実施の形態3にかかる真空パッケージセンサの読出回路である。 本発明の実施の形態3にかかる他の真空パッケージセンサの断面図である。 本発明の実施の形態3にかかる他の真空パッケージセンサの断面図である。 本発明の実施の形態4にかかる真空パッケージセンサの断面図である。 本発明の実施の形態5にかかる真空パッケージセンサの断面図である。 本発明の実施の形態6にかかる真空パッケージセンサの断面図である。 本発明の実施の形態7にかかる真空パッケージセンサの断面図である。
本発明の実施の形態について、図面を参照しながら以下に説明する。図面において同一または相当する部分には同一の参照番号を付す。
実施の形態1.
図1は、全体が100で表される、本発明の実施の形態1にかかる真空パッケージセンサの平面図であり、図2は、図1の真空パッケージセンサをII-II方向に見た場合の断面図である。図2に示すように、真空パッケージセンサ100は、デバイス10とリッド20とが、シール30により接合され、内部に中空部40を備えた構造を有する。中空部40は真空に維持される。
図1に示すように、デバイス10は、例えばシリコンからなるウエハ1を有する。ウエハ1の上には、撮像素子領域3が設けられ、撮像素子領域3の周囲には走査回路領域4および読出回路領域5がそれぞれ設けられている。撮像素子領域3、走査回路領域4、および読出回路領域5は総称してデバイス領域12と呼ぶ。
デバイス領域12の周囲には、デバイス領域12を囲むようにシール30が形成されている。シール30は、デバイス10に形成された第1シーリングリング16と、リッド20に形成された第2シーリングリング26と、これらを接合するシール層36を含む。第1シーリングリング16、第2シーリングリング26は、例えばNiやAuからなり、シール層36は、例えばSnAgCuからなる。
リッド20は、例えばシリコンからなるウエハ2を有する。ウエハ2には窪み32が設けられ、ウエハ2の膜厚が薄くなっている。図1では、理解を容易にするために、ウエハ2の外周を破線で、窪み32の外周を一点鎖線で、それぞれ表示する。図1から分かるように、窪み32はシール30より内側に設けられている。
リッド20には、赤外線の透過率を向上させるために、反射防止膜(AR)が設けられても良い。反射防止膜は、例えば、窪み32の内側の底面、またはリッド20の外側の表面に形成される。
また、内部の真空を維持するために、中空部40の中にガス吸着剤(ゲッター)等を設けても良い。
さらに、図1に示すように、ウエハ1の上の、シール30の外側には、配線基板等(図示せず)と電気的に接続するための複数のボンディングパッド14が設けられている。ボンディングパッド14は、例えばAuやAlからなる。
次に、図3、4を用いて、本発明の実施の形態1にかかる真空パッケージセンサ100の製造に用いるデバイスウエハ11およびリッドウエハ31について説明する。
図3に示すように、デバイスウエハ11には、複数のデバイス領域12が形成されている。デバイス領域12の周囲には、デバイス領域12を囲むように第1シーリングリング16が形成されている。図1のデバイス10は破線で囲まれた部分に相当する。
デバイスウエハ11では、2つのデバイス10が、X方向(水平方向)に、ボンディングパッド14が配置された辺と反対側の辺が対向するように配置され、これらがY方向に4つ並置されて、1つのデバイス群8を構成している。デバイス群8は合計8個のデバイス10から構成されている。
一般に、デバイスウエハ11の上に、複数のデバイス10が同一方向に連続してアレイ状に配置された場合、第1シーリングリング16が設けられた部分は、第1シーリングリング16が設けられていない部分より面積が大きく、かつ連続して配置されているため、第1シーリングリングとウエハ1との熱膨張係数の違いにより引張応力が発生する。このためデバイスウエハ11は、第1シーリングリング16が形成された面を上面として凹方向の反り(z軸方向に中央が凹になる)を生じる。
しかし、図3に示すように、デバイス10を、単純なアレイ配置ではなく、デバイス群8を構成して配置することにより、デバイス群8とデバイス群8との間で応力が開放されて反りが緩和され、デバイスウエハ11全体としての反りは小さくなる。
一方、図4に示すように、リッドウエハ31には、デバイスウエハ11の第1シーリングリング16に対応するに第2シーリングリング26が形成されている。即ち、図3のデバイスウエハ11の上に、図4のリッドウエハ31を裏返して(z軸方向を下にして)重ねた場合、デバイスウエハ11の第1シーリングリング16に、リッドウエハ31の第2シーリングリング26が重なる。
第2シーリングリング26の上にはシール層36が形成されている。また、第2シーリングリング26の内側には、窪み32が形成されている。さらに、第2シーリングリング26を囲むように、反り調整用の窪み38が形成されている。窪み38は、第2シーリングリング26とは反対の面に形成されているため、図4では破線で示している。
第2シーリングリング26や窪み32は、デバイスウエハ11のデバイス群8に対応する位置に、リッド群9を構成するように配置される。このため、リッド20が、単純なアレイ配置ではなく、リッド群9を構成して配置することにより、リッド群9とリッド群9との間で応力が開放されて反りが緩和される。この結果、第2シーリングリング26が形成された面を上面として凹方向の反り(図3において中央が凹となる)は、リッドウエハ31全体として小さくなる。
また、窪み38により、リッド群9とリッド群9の間のリッドウエハ31の膜厚は薄くなっている。これにより、この領域はリッド群9と反対方向の反り、つまり第2シーリングリング26が形成された面を上面として凸方向の反り(図4において、中央が凸となる方向の反り)が生じるため、リッドウエハ31の反りが相殺されて、反りが大幅に緩和される。
さらに、デバイスウエハ11とリッドウエハ31が貼り合わされた場合、窪み38は、真空パッケージセンサ100となる領域の外部に位置される。このため、真空パッケージセンサ100において、リッド20を透過する赤外線が窪み38で散乱されることはなく、窪み38の形成により真空パッケージセンサ100の特性に影響を与えることはない。
次に、図5~図12を参照しながら、本発明の実施の形態1にかかる真空パッケージセンサ100の製造方法について説明する。図5~図12は、図3に示すデバイスウエハ11をA-A方向に見た場合の断面図、および/または図4に示すリッドウエハ31をB-B方向にみた場合の断面図である。
真空パッケージセンサ100の製造方法は、以下の工程(a)から工程(g)を含む。
工程(a):図5に示すように、デバイスウエハ11に、半導体微細加工プロセスを用いてデバイス領域12(撮像素子領域3、走査回路領域4、および読出回路領域5)とボンディングパッド14を形成する。続いてデバイス領域12の周囲を囲むように第1シーリングリング16を形成する。第1シーリングリング16は、例えばNiとAuからなり、電解メッキ法を用いて形成する。第1シーリングリング16の形成方法や材料は、これに限らず適宜選択可能である。
工程(b):図6に示すように、リッドウエハ31に、第2シーリングリング26を形成する。第2シーリングリング26は、第1シーリングリング16と同様に電解メッキ法を用いて、NiとAuから形成する。第2シーリングリング26の形成方法、材料はこれに限らず適宜選択可能である。
工程(c):図7に示すように、例えばボッシュ法を用いて、第2シーリングリング26の内部のリッドウエハ31を100μmの深さまでエッチングし、窪み34を形成する。窪み34の形成は、ボッシュ法に限らずウェットエッチング法や、SOIウエハのSOI層を選択的にエッチングして形成しても良い。なお、窪み34は、中空部40の容積がシール層36の高さを大きくすることで確保できる場合は、省略することができる。
工程(d):図8に示すように、リッドウエハ31の第2シーリングリング26の上に、シール層36を形成する。シール層36の材料にはSnAgCuを用いたが、シール層36の材料はこれに限らず、第1、第2シーリングリング16、26に適した材料を適宜選定できる。
従来の製造方法では、シール層36の引張応力により、シール層36が形成された面を上面として凹方向の反り(図8において、中央が下に向かって凸となる方向の反り)はさらに大きくなるが、上述のように、リッド群9が、リッドウエハ31の反りを減らすように配置されているため、リッドウエハ31の反りは、従来の製造方法で発生するリッドウエハ31の反りの1/2以下に抑えられる。
工程(e):図9に示すように、リッドウエハ31を裏返し、裏面に反り調整用の窪み38を形成する。窪み38の形成は、リッドウエハ31の裏面をダイシングすることで行う。窪み38の形成には、ボッシュ法やウェットエッチング法などを用いても良い。
この工程(e)では、窪み38の形成により、リッドウエハ31は、第2シーリングリング26を上面として凸方向の反り、即ち、工程(e)でシール層36の引張応力により発生する反りとは逆方向の素反りを生じる。このため、従来の製造方法にはない、逆方向の反りを発生させることにより、リッドウエハ31の反りは、従来の製造方法のリッドウエハ31の全反り量の1/3以下に低減できる。
また、窪み38の形成工程を、デバイスウエハ11とリッドウエハ31の貼り合わせ前の最後の工程とすることにより、製造工程中のウエハのハンドリングによる破損を防ぐことができる。例えば、窪み38を形成した後に、シール層36を形成した場合、シール層36の形成する際のハンドリングや吸着および熱処理でリッドウエハ31に不要な力がかかり、リッドウエハ31が窪み38から破損する可能性がある
工程(f):図10に示すように、デバイスウエハ11の第1シーリングリング16の上に、リッドウエハ31シール層36を重ねた状態で、デバイスウエハ11とリッドウエハ31を真空加熱装置に入れる。真空加熱装置内が真空状態に到達した後、デバイスウエハ11とリッドウエハ31を加熱し、第1シーリングリング16とシール層36とを接合する。
ここで、リッドウエハ31は、裏面に形成された窪み38やリッド群9の配置により、ウエハの反りが緩和されている。同様に、デバイスウエハ11もデバイス群8の配置により反りが抑制されている。このため、デバイスウエハ11とリッドウエハ31とは、良好に接合できる。
工程(g):図11に示すように、接合したデバイスウエハ11とリッドウエハ31のうち、リッドウエハ31のみをダイシング法を用いて切断する。これにより、リッドウエハ31は、ウエハ2毎に分割され、リッド20が形成される。この工程(g)で使用されるダイシングのブレードは、次の工程(h)においてデバイスウエハ11の切断に使用されるダイシングのブレードよりも刃厚が厚いものを使用することが好ましい。
工程(h):図12に示すように、リッドウエハ31を切断した隙間(ウエハ2の隙間)を用いて、デバイスウエハ11をダイシングで切断する。これにより、デバイスウエハ11はウエハ1毎に分割され、デバイス10となる。この結果、デバイス10とリッド20とが、真空状態の中空部40を備えた状態でシール30により接合された真空パッケージセンサ100が完成する。
このように形成された真空パッケージセンサ100では、そのリッド20の切断面の少なくとも1辺の上面側には、窪み38の一部から形成された切り欠き部39が形成されている。
このように、本発明の実施の形態1にかかる真空パッケージセンサ100の製造方法では、デバイスウエハ11のデバイス群8の配置、リッドウエハ31のリッド群9の配置および窪み38の形成により、デバイスウエハ11とリッドウエハ31との双方のウエハの反りを低減できる。このため、デバイスウエハ11とリッドウエハ31との接合が確実に、高い歩留まりで行えるようになる。即ち、真空漏れ等の無い高品質の真空パッケージセンサ100を、高い歩留まりで製造することが可能になる。
実施の形態2.
図13~図17を参照しながら、全体が200で表される本発明の実施の形態2にかかる真空パッケージセンサの製造方法について説明する。本発明の実施の形態2にかかる製造方法は、実施の形態1の製造方法と、リッドウエハ31の製造工程が異なっている。具体的には、実施の形態1では、工程(e)において、リッドウエハ31の裏面に反り調整用の窪み38を形成するが、本発明の実施の形態2にかかる製造方法では、窪み38を形成する代わりに、リッドウエハ31を切断する。
本発明の実施の形態2にかかる真空パッケージセンサ200の製造方法は、実施の形態1と同様の工程(a)~(d)を行った後に、以下の工程(i)~(l)を行う。
工程(i):図13は、本工程により切断したリッドウエハ31の平面図であり、図14は、図13をXIV-XIV方向に見た場合の断面図である。図14に示すように、工程(i)では、実施の形態1の工程(b)~(d)を行ったリッドウエハ31に対して、リッド群9の間を切断して、リッドブロック41を形成する。リッドウエハ31の切断には、例えばエッチング法が用いられる。工程(i)では、リッドウエハ31を、よりサイズの小さなリッドブロック41に分割するため、リッドブロック41の各辺の長さが短くなり、それぞれのリッドブロック41の反りを低減できる。
リッドブロック41は、デバイスウエハ11のデバイス群8に対応する位置に、治具により配置、保持される。例えば、ダイシング用テープに貼り付けても良い。
なお、実施の形態1と同様に、リッドブロック41には、デバイスウエハ11の第1シーリングリング16に対応するように、第2シーリングリング26が形成されている。また、第2シーリングリング26の上にはシール層36が形成されている。さらに、第2シーリングリング26の内側には窪み32が形成されている。このように、デバイスウエハ11のデバイス群8に対応し、リッドブロック41が形成されている。
工程(j):図15に示すように、デバイスウエハ11の第1シーリングリング16の上に、リッドブロック41のシール層36を重ねた状態で、デバイスウエハ11とリッドウエハ31を真空加熱装置に入れる。真空加熱装置内が真空状態に到達した後、デバイスウエハ11とリッドブロック41を加熱し、第1シーリングリング16とシール層36とを接合する。上述のように、リッドブロック41の反りは低減されているため、第1シーリングリング16とシール層36との良好な接合が可能となる。
工程(k):図16に示すように、接合したデバイスウエハ11とリッドブロック41のうちリッドブロック41のみを各ウエハ2に切断し、デバイス10を形成する。この工程のダイシングで使用するブレードは、次の工程(l)でデバイスウエハ11をダイシングするブレードよりも刃厚が厚いものを使用することが好ましい。
工程(l):図17に示すように、リッドブロック41を切断した隙間(ウエハ2の隙間)を用いてデバイスウエハ11をダイシングで切断する。これにより、デバイスウエハ11は、ウエハ1毎に分断されて、デバイス10となる。この結果、デバイス10とリッド20とが、真空状態の中空部40を備えた状態でシール30により接合された真空パッケージセンサ200が完成する。
なお真空パッケージセンサ200では、窪み38は形成されないため、実施の形態1にかかる真空パッケージセンサ100のような切り欠き部39を有さない。
このように、本発明の実施の形態2にかかる真空パッケージセンサ200の製造方法では、リッドウエハ31をリッドブロック41に分割した後に、デバイスウエハ11に接合するため、リッドブロック41の反りが低減できる。このため、デバイスウエハ11とリッドウエハ31との接合が確実に、高い歩留まりで行えるようになり、真空漏れ等の無い高品質の真空パッケージセンサ200を、高い歩留まりで製造することが可能となる。
本発明の実施の形態1、2では、赤外線センサ等を備えた真空パッケージセンサについて説明したが、センサ以外のMEMSデバイスを内蔵した真空パッケージ素子にも適用できることは言うまでもない。また、真空状態は、大気圧より圧力の低い状態をいう。
<実施例>
図18、19を参照しながら、リッドウエハ31に形成されたリッド群9と窪み38を構成するパラメータについて説明する。図18は、リッドウエハ31の一部の平面図であり、図19は、図18のリッドウエハ31の、XIX-XIX方向に見た場合の断面図である。
まず、リッド群9のパラメータについて説明する。第2シーリングリング26の長さと窪み32の長さを合わせたX方向とY方向の関係は、X方向の辺を基準:1としたとき、Y方向の長さは1倍(1:1)より大きく、3倍(1:3)以下であることが好ましい。なぜなら、1倍(1:1)とした場合、反り調整用の窪み38の占有面積が大きくなり、1枚のデバイスウエハ11およびリッドウエハから得られる真空パッケージセンサ100、200の数が少なくなるためである。また、窪み38の占有面積が大きくなることにより、ハンドリングでのリッドウエハ31の破損が発生するためである。
一方、Y方向の長さがX方向の長さの3倍(1:3)よりも大きくなる場合は、Y方向(一方向)の反りが大きくなり、窪み38での反りの低減が困難となる。つまり反りを低減するためには、Y方向の反りを抑制するための窪み38の幅や深さを、X方向の反りを抑制する窪み38の幅や深さに比べて、著しく大きく、深くすることが必要となる。このため、Y方向とX方向の反り量のバランスが崩れ、反りによりリッドウエハ31が破損する場合もある。
なお、X方向、Y方向の大小関係は逆でもよく、Y方向を短辺、X方向を長辺としてもよい。また、上述の実施の形態1、2では、X方向の長さが2、Y方向の長さが4の場合(1:2)を例に説明しているが、これに限定されるものではない。
次に、反り調整用の窪み38のパラメータについて説明する。反りの調整は、窪み38の深さDX、DY(図示せず)と、窪み38の幅WX、WYで行うことができる。例えば、Y方向の反りが大きい場合、窪み38のX方向の幅WXに比べて、Y方向の幅WYを大きくすることで反りの低減が可能となる。または、深さDX、DYを異なる深さにすることでも反りの低減が可能である。深さDX、DYで反りを調節する場合、窪み38の形成はダイシングで行うのが好ましい。
図18に示すように、窪み38は、平面視で第2シーリングリング26の外周より幅CLX、CLYだけ外側に配置することが好ましい。なぜなら、幅CLX、CLYが0の場合、第2シーリングリング26と窪み38に応力が集中し、リッドウエハ31が破損する可能性があるからである。また、幅CLX、CLYが負、つまり第2のリーリングリング26と窪み38が重複する場合、第2シーリングリング26に応力がかかり、真空パッケージセンサ100、200のシール30が破損し、真空度が劣化する可能性が高くなる。本実施例では幅CLX、CLYはそれぞれ50μmとしたが、これに限定されるものではない。
なお、第2シーリングリング26の幅のうち、X方向に延びる第2シーリングリング26の幅と、Y方向に延びる第2シーリングリング26の幅を異なるようにして、反り量を調節することも可能であるが、この場合は、第2シーリングリング26に搭載するシール層36の厚みが異なってしまい、接合不良を生じる場合がある。
ここでは、リッドウエハ31についてしたが、窪み32、38以外は、デバイスウエハ11についても同様である。
実施の形態3.
図20は、全体が300で表される、本発明の実施の形態3にかかる真空パッケージセンサの断面図である。図20は、図1のII-IIと同じ方向に見た場合の断面図であり、図20中、図1、2と同一符合は、同一または相当箇所を示す。
真空パッケージセンサ300では、入射する赤外線光を検知し、電気信号に変換する有効画素51と、有効画素51と同一特性を有する出力レベル参照画素52とが、撮像素子領域3に配列されている。有効画素51および出力レベル参照画素52から出力される電気信号は、読出回路領域5(図1参照)に接続されている。一般に、画素から出力される電気信号には、画素を構成する部材が有する出力信号レベル成分と、環境温度変化に依存した出力信号変化成分と、入射光に対応する信号成分とが重畳されている。
真空パッケージセンサ300では、リッド20のウエハ2の、撮像素子領域3に対向して形成された窪み32の表面に、被写体から入射する赤外線光を遮光する遮光膜53が設けられている。遮光膜53は、出力レベル参照画素52の上部に形成される。これにより、出力レベル参照画素52は、入射光を検知せず、かつ出力信号レベルと、環境温度変化に対する出力信号レベルの変化とが有効画素51と同一である信号成分を出力することが可能となる。
読出回路領域5(図1参照)は、図21に示すような差分演算を行う差動積分器60を有しており、有効画素51および出力レベル参照画素52から出力される電気信号の差分信号を出力する。これにより、出力信号レベルと、出力信号レベルの環境温度変化に対する出力信号変化とを除外し、有効画素51に入射した赤外線光による信号成分のみを選択して検出することができ、出力信号の耐環境温度安定性の向上、およびアンプゲインの増加が可能となる。
なお、遮光膜53は、出力レベル参照画素52に入射する赤外線光を完全に遮光することが好ましく、出力レベル参照画素52の直上だけでなく、被写体から入射する赤外線光の入射光角度に依存して、広い面積に配置しても良い。
また、差分演算を行う回路は、図21に示すような差動積分器60に限定されるものではなく、例えばデジタル信号による演算処理回路や、相関二重サンプリング回路のような他の回路構成でも良い。
また、真空パッケージセンサ300では、遮光膜53は、リッド20のウエハ2に形成された窪み32の表面に形成されているが、図22に示す真空パッケージセンサ310のように、シール層36を高くすることで、中空部40の容積が大きくできる場合は、窪み32を形成せずに、ウエハ2の表面に形成しても良い。
また、遮光膜53の材料には、中空部40の中に形成されるガス吸着部(ゲッター)と同じ材料を用いても構わない。また、図23に示す真空パッケージセンサ320のシール層遮光膜36aのように、第1シーリングリング16と第2シーリングリング26とを接続するシール層36と同じ材料からなり、シール層36と同時に形成されたシール層遮光膜36aを用いても構わない。
実施の形態4.
図24は、全体が400で表される、本発明の実施の形態4にかかる真空パッケージセンサの断面図である。図24は、図1のII-IIと同じ方向に見た場合の断面図であり、図24中、図1、2と同一符合は、同一または相当箇所を示す。
真空パッケージセンサ400では、ウエハ2に窪み32をボッシュプロセス等によりエッチングして形成される際に、出力レベル参照画素52の上部をエッチングせずに、凸部54を形成し、その上に遮光膜53を形成している。他の構造は、真空パッケージセンサ300と同様である。
真空パッケージセンサ400では、窪み32を設けた構造でも、出力レベル参照画素52と、遮光膜53との距離を小さくすることができ、遮光膜53による遮光性能が向上する。また、出力レベル参照画素52を完全に遮光するために必要な遮光膜53の面積を縮小することができ、真空パッケージセンサ400の小型化が可能となる。
実施の形態5.
図25は、全体が500で表される、本発明の実施の形態5にかかる真空パッケージセンサの断面図である。図25は、図1のII-IIと同じ方向に見た場合の断面図であり、図25中、図1、2と同一符合は、同一または相当箇所を示す。
真空パッケージセンサ500では、ウエハ2に窪み32をボッシュプロセス等によりエッチングして形成される際に、出力レベル参照画素52と有効画素51との分離領域の上部を残してエッチングすることにより、出力レベル参照画素52と有効画素51との間の領域に対向するように凸部55を構成する。そして凸部55の上面から側面をへて出力レベル参照画素52に対向する窪み32の上部まで、連続した遮光膜53を形成する。
真空パッケージセンサ500では、窪み32の表面に加えて、凸部55の上面から側面に遮光膜53を形成することにより、遮光膜53の遮光性能が向上する。また、出力レベル参照画素52を完全に遮光するために必要な遮光膜53の面積を縮小することが可能となり、真空パッケージセンサ400の小型化が可能となる。
実施の形態6.
図26は、全体が600で表される、本発明の実施の形態6にかかる真空パッケージセンサの断面図である。図26は、図1のII-IIと同じ方向に見た場合の断面図であり、図26中、図1、2と同一符合は、同一または相当箇所を示す。
真空パッケージセンサ600では、ウエハ2に窪み32をボッシュプロセス等によりエッチングして形成される際に、2次元配列された有効画素51の相互分離領域の上部を残してエッチングし、有効画素51に対向する領域を囲むように凸部55を構成する。そして、これにより、上述の真空パッケージセンサ500の遮光膜53に加えて、凸部56上面および側面にも遮光膜53を形成する。
真空パッケージセンサ600では、被写体から入射する赤外線光の、有効画素51への入射角度を制限することが可能となり、画像特性の改善が可能となる。また、凸部56と遮光膜53により、有効画素51の表面で反射された赤外線入射光の迷光成分を、隣接する有効画素51から遮断し、隣接する有効画素51の間のクロストークを防止し、画像特性の改善が可能となる。
実施の形態7.
図27は、全体が700で表される、本発明の実施の形態7にかかる真空パッケージセンサの断面図である。図27は、図1のII-IIと同じ方向に見た場合の断面図であり、図27中、図1、2と同一符合は、同一または相当箇所を示す。
真空パッケージセンサ700では、ウエハ2に窪み32をボッシュプロセス等によりエッチングして形成される際に、有効画素51の上部を粗面化して粗面化領域とする、粗面化領域は、例えば複数の凸部57を含む。凸部57は、例えば底面の直径および高さが、検知対象である赤外線光の波長(5~16μm)程度の円錐、円柱でも良く、または不規則な凸部形状でも良い。他の構造は、上述の真空パッケージセンサ300と同じである。
このように、有効画素51の上部に複数の凸部57を設けて粗面化することにより、ウエハ2から凸部57を通って中空部40までの屈折率が段階的に変化する。つまり、有効画素51の上部に凸部57がない場合、ウエハ2と中空部40の屈折率の差が大きく、被写体からの入射光が、ウエハ2と中空部40との境界部で反射し、入射光の量が低下して、検出感度の低下や迷光成分による画像性能の悪化が発生する。
これに対して、有効画素51の上部に複数の凸部57を設けて、屈折率を段階的に変化させることにより、境界部での反射を減らして、検出感度を向上させることができる。また、有効画素51の表面で反射された赤外線入射光が、ウエハ2の表面で再度反射されるのを抑制し、迷光成分による隣接する有効画素51の間のクロストークを防止して、画像特性の改善が可能となる。
さらには、窪み32の表面に形成される反射防止膜(AR)が不要となるため、製造工程の簡略化、および製造コストの低減が可能となる。
1、2 ウエハ、3 撮像素子領域、4 走査回路領域、5 読出回路領域、8 デバイス群、9 リッド群、10 デバイス、11 デバイスウエハ、12 デバイス領域、14 ボンディングパッド、16 第1シーリングリング、20 リッド、26 第2シーリングリング、30 シール、31 リッドウエハ、32 窪み、36 シール層、36a シール層遮光膜、38 窪み、40 中空部、41 リッドブロック、51 有効画素、52 出力レベル参照画素、53 遮光膜、54、55、56、57 凸部、60 差動積分器、100、200、300、400、500、600、700 真空パッケージセンサ。

Claims (7)

  1. 対向する表面と裏面とを有し、第1シーリングリングと、前記第1シーリングリングの内側に形成され、複数のデバイスが設けられたデバイス領域とを含む第1ウエハと、
    対向する表面と裏面とを有し、前記第1シーリングリングに対応するように設けられた第2シーリングリングを含む第2ウエハとを含み、
    前記第1ウエハの前記表面と前記第2ウエハの前記表面とを対向させた状態で、前記第1シーリングリングと前記第2シーリングリングとがシール層で接続されて、前記第1ウエハと前記第2ウエハとの間に前記デバイス領域を封止する中空部が形成されたパッケージ素子であって、
    前記デバイスは、有効画素と、出力レベル参照画素と、前記有効画素および前記出力レベル参照画素からの電気信号を用いて信号処理を行う読出回路とを含み、
    前記第2ウエハの前記表面に遮光膜が設けられ、前記第2ウエハの前記裏面から入射する赤外線光が、前記出力レベル参照画素に入射するのを阻止し、
    前記第2ウエハの前記表面に、前記第2シーリングリングの内側に形成された窪み領域を含み、前記遮光膜は、前記窪み領域内に設けられ、
    前記窪み領域は、前記有効画素と前記出力レベル参照画素とで挟まれる分離領域に対向する領域に凸部を有し、前記凸部の上に延在するように前記遮光膜が設けられたことを特徴とするパッケージ素子。
  2. 前記遮光膜は、前記シール層と同じ材料からなることを特徴とする請求項1に記載のパッケージ素子。
  3. 前記窪み領域は、前記出力レベル参照画素に対向する領域に凸部を有し、前記凸部の上に前記遮光膜が設けられたことを特徴とする請求項1に記載のパッケージ素子。
  4. 前記窪み領域は、さらに、複数の前記有効画素で挟まれる分離領域に対向する領域に凸部を有し、前記凸部の上にも前記遮光膜が設けられ、前記第2ウエハの前記裏面から入射する赤外線光の、前記有効画素への入射角度を制限することを特徴とする請求項1に記載のパッケージ素子。
  5. 前記窪み領域は、さらに、前記有効画素に対向する領域が粗面化された粗面化領域であることを特徴とする請求項1に記載のパッケージ素子。
  6. 上記粗面化領域は、前記窪み領域の表面に形成された複数の凸部からなることを特徴とする請求項5に記載のパッケージ素子。
  7. 前記凸部は、前記第2ウエハの一部からなることを特徴とする請求項1~5のいずれかに記載のパッケージ素子。
JP2019056500A 2018-07-11 2019-03-25 パッケージ素子の製造方法およびパッケージ素子 Active JP7292077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023070264A JP7507924B2 (ja) 2018-07-11 2023-04-21 パッケージ素子の製造方法およびパッケージ素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018131532 2018-07-11
JP2018131532 2018-07-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023070264A Division JP7507924B2 (ja) 2018-07-11 2023-04-21 パッケージ素子の製造方法およびパッケージ素子

Publications (2)

Publication Number Publication Date
JP2020017717A JP2020017717A (ja) 2020-01-30
JP7292077B2 true JP7292077B2 (ja) 2023-06-16

Family

ID=69579656

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019056500A Active JP7292077B2 (ja) 2018-07-11 2019-03-25 パッケージ素子の製造方法およびパッケージ素子
JP2023070264A Active JP7507924B2 (ja) 2018-07-11 2023-04-21 パッケージ素子の製造方法およびパッケージ素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023070264A Active JP7507924B2 (ja) 2018-07-11 2023-04-21 パッケージ素子の製造方法およびパッケージ素子

Country Status (1)

Country Link
JP (2) JP7292077B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6980949B1 (ja) 2020-02-05 2021-12-15 三井化学株式会社 ポリアミン化合物の製造方法及びその応用
EP4340013A4 (en) * 2021-05-12 2024-07-10 Mitsubishi Electric Corp AIRTIGHT HOUSING ELEMENT AND ELEMENT MODULE
CN113526454B (zh) * 2021-07-16 2024-04-19 芯知微(上海)电子科技有限公司 一种mems封装结构及其制作方法
JPWO2023058103A1 (ja) * 2021-10-05 2023-04-13

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531475A (ja) 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
JP2006282480A (ja) 2005-04-04 2006-10-19 Sharp Corp 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
JP2008528987A (ja) 2005-01-26 2008-07-31 アナログ・デバイシズ・インコーポレーテッド センサ
JP2009289838A (ja) 2008-05-27 2009-12-10 Panasonic Electric Works Co Ltd センサ装置の製造方法
JP2013543268A (ja) 2010-10-21 2013-11-28 レイセオン カンパニー 入射放射線検出器パッケージング
JP2015012474A (ja) 2013-06-28 2015-01-19 京セラ株式会社 撮像装置用蓋体およびそれを備えた撮像装置
JP2015173172A (ja) 2014-03-11 2015-10-01 セイコーインスツル株式会社 光センサ
US20150321905A1 (en) 2014-05-06 2015-11-12 Raytheon Company Wafer level packaged infrared (ir) focal plane array (fpa) with evanescent wave coupling

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2179052C (en) * 1993-12-13 2001-02-13 Robert E. Higashi Integrated silicon vacuum micropackage for infrared devices
JP2004235440A (ja) 2003-01-30 2004-08-19 Mitsubishi Electric Corp マイクロパッケージとその製造方法
JP2005310936A (ja) 2004-04-20 2005-11-04 Sanyo Electric Co Ltd 素子形成基板及びその製造方法
TWI513668B (zh) 2009-02-23 2015-12-21 Seiko Instr Inc 玻璃密封型封裝的製造方法及玻璃基板
JP2012186532A (ja) 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
US9427776B2 (en) 2012-08-23 2016-08-30 Raytheon Company Method of stress relief in anti-reflective coated cap wafers for wafer level packaged infrared focal plane arrays

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531475A (ja) 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
JP2008528987A (ja) 2005-01-26 2008-07-31 アナログ・デバイシズ・インコーポレーテッド センサ
JP2006282480A (ja) 2005-04-04 2006-10-19 Sharp Corp 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
JP2009289838A (ja) 2008-05-27 2009-12-10 Panasonic Electric Works Co Ltd センサ装置の製造方法
JP2013543268A (ja) 2010-10-21 2013-11-28 レイセオン カンパニー 入射放射線検出器パッケージング
JP2015012474A (ja) 2013-06-28 2015-01-19 京セラ株式会社 撮像装置用蓋体およびそれを備えた撮像装置
JP2015173172A (ja) 2014-03-11 2015-10-01 セイコーインスツル株式会社 光センサ
US20150321905A1 (en) 2014-05-06 2015-11-12 Raytheon Company Wafer level packaged infrared (ir) focal plane array (fpa) with evanescent wave coupling

Also Published As

Publication number Publication date
JP2023083507A (ja) 2023-06-15
JP2020017717A (ja) 2020-01-30
JP7507924B2 (ja) 2024-06-28

Similar Documents

Publication Publication Date Title
JP7292077B2 (ja) パッケージ素子の製造方法およびパッケージ素子
KR101947177B1 (ko) 고체 촬상 소자의 제조 방법, 고체 촬상 소자, 및 전자기기
JP5873094B2 (ja) 入射放射線検出器パッケージング
TWI467747B (zh) 固態攝影裝置及其製造方法
US10107691B2 (en) Fabrication method for micromechanical sensors
JP2006041183A (ja) 撮像装置
TWI441289B (zh) 晶片封裝體
JP6120075B2 (ja) 固体撮像装置および固体撮像装置の製造方法。
TW201305639A (zh) 相機模組及其製造方法
CN104078479A (zh) 图像传感器的晶圆级封装方法和图像传感器封装结构
JP2007522648A (ja) 一体型上側真空パッケージ
TW201630171A (zh) 晶圓級封裝式半導體裝置及其製造方法
JP7449920B2 (ja) 半導体装置
JP5720306B2 (ja) 固体撮像素子の製造方法
JP6740628B2 (ja) 固体撮像素子及びその製造方法
JP7246136B2 (ja) 半導体装置、カメラおよび半導体装置の製造方法
JP2013012552A (ja) 半導体装置、及び半導体装置の製造方法
JP2016086091A (ja) 薄膜付きカバー部材、固体撮像装置及び薄膜付きカバー部材の製造方法
TW201543634A (zh) 半導體結構及其製作方法
JP2014179470A (ja) 撮像センサのパッケージ構造
JP7170618B2 (ja) 光検出装置及び光検出装置の製造方法
JP2014036091A (ja) パッケージ構造
JP6409347B2 (ja) ウェハレベルパッケージのダイシング方法およびウェハレベルパッケージ、並びにダイシングブレード
JP2013219237A (ja) 真空パッケージおよびその製造方法
WO2022156596A1 (zh) Mems传感器及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230606

R150 Certificate of patent or registration of utility model

Ref document number: 7292077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150