JP7289041B2 - 蓄電装置及びそれを備える車両 - Google Patents

Description

本開示は、一般に蓄電装置及びそれを備える車両に関し、より詳細には、電源と負荷との間に電気的に接続される蓄電装置及びそれを備える車両に関する。

特許文献１には、電源（主電源）と負荷との間に接続される蓄電装置が記載されている。この蓄電装置は、負荷に電力を供給するための蓄電部と、第１スイッチ（蓄電部側ＦＥＴ及び負荷側ＦＥＴ）と、第２スイッチ（主電源側バイパスＦＥＴ及び負荷側バイパスＦＥＴ）と、を備えている。第１スイッチは蓄電部と負荷との間に接続され、第２スイッチは電源と負荷との間に接続されている。

特許文献１に記載の蓄電装置では、まず第２スイッチをオンして負荷に電源の電力を供給する。その後、電源の電圧が負荷を駆動するための最低電圧を下回れば、蓄電装置は、第２スイッチをオフすると同時に第１スイッチをオンする。これにより、蓄電部の電力が負荷に供給される。

特開２００８－１８２８７２号公報

特許文献１に記載の構成では、電源の電力を負荷に供給するための第２スイッチがオフするのと同時に、蓄電部の電力を負荷に供給するための第１スイッチがオンする。そのため、第１スイッチ及び第２スイッチとして用いられる素子（部品）の個体差等によっては、第１スイッチ及び第２スイッチの両方がオン状態となる期間が生じ、蓄電部の電力が第１スイッチ及び第２スイッチを通して、電源に逆流する可能性がある。

本開示は上記事由に鑑みてなされており、蓄電部の電力が電源に逆流することを低減可能な蓄電装置及びそれを備える車両を提供することを目的とする。

本開示の一態様に係る蓄電装置は、入力端子と、出力端子と、第１回路及び第２回路と、を備える。前記入力端子は、電源に電気的に接続される。前記出力端子は、負荷に電気的に接続される。前記第１回路及び前記第２回路は、前記入力端子と前記出力端子との間において電気的に並列に接続される。前記第１回路は、蓄電部と、放電経路と、を含む。前記放電経路は、前記蓄電部の放電電流を前記出力端子に向けて流す経路である。前記第２回路は、阻止経路を含む。前記阻止経路は、前記入力端子へ向けて流れる前記蓄電部の前記放電電流を阻止する。

本開示の一態様に係る車両は、前記蓄電装置と、前記蓄電装置を搭載する車両本体と、を備える。

本開示は、蓄電部の電力が電源に逆流することを低減可能である、という利点がある。

図１は、実施形態１に係る蓄電装置の構成を示す概略図である。 図２は、同上の蓄電装置を備える車両の概略図である。 図３Ａは、同上の蓄電装置における第１スイッチがオン状態であるときの動作を示す説明図、図３Ｂは、同上の蓄電装置における第２スイッチがオン状態であるときの動作を示す説明図である。 図４は、同上の蓄電装置の動作を示すタイミングチャートである。 図５Ａは、同上の蓄電装置の構成を示す回路図、図５Ｂは、同上の蓄電装置の遅延回路の構成を示す回路図である。 図６は、実施形態１の第１変形例に係る蓄電装置の構成を示す回路図である。 図７は、実施形態１の第２変形例に係る蓄電装置の構成を示す回路図である。 図８Ａは、実施形態１の第３変形例に係る蓄電装置の構成を示す回路図、図８Ｂは、実施形態１の第４変形例に係る蓄電装置の構成を示す回路図である。 図９は、実施形態２に係る蓄電装置の構成を示す回路図である。 図１０は、実施形態３に係る蓄電装置の構成を示す回路図である。

（実施形態１）
（１）概要
本実施形態に係る蓄電装置１０は、図１に示すように、入力端子１１と、出力端子１２と、第１回路２１及び第２回路２２と、を備えている。入力端子１１は、電源１０１に電気的に接続される。出力端子１２は、負荷１０２に電気的に接続される。第１回路２１及び第２回路２２は、入力端子１１と出力端子１２との間において電気的に並列に接続される。第１回路２１は、蓄電部３と、放電経路２１０（図３Ａ参照）と、を含む。放電経路２１０は、蓄電部３の放電電流Ｉｄ１（図３Ａ参照）を出力端子１２に向けて流す経路である。第２回路２２は、阻止経路２２０（図３Ａ参照）を含む。阻止経路２２０は、入力端子１１へ向けて流れる蓄電部３の放電電流Ｉｄ１を阻止する。

すなわち、本実施形態に係る蓄電装置１０は、電源１０１から入力端子１１に入力される電気エネルギーを直接的に、又は蓄電部３に一旦蓄積し、出力端子１２から負荷１０２に対して供給するための装置（デバイス）である。この蓄電装置１０が電源１０１と負荷１０２との間に電気的に接続されていれば、電源１０１から負荷１０２への電力供給を第２回路２２にて制御することが可能である。また、例えば、電源１０１から入力端子１１へ入力される電気エネルギーの著しい低下が生じる電源失陥等が生じても、蓄電装置１０では、第１回路２１にて蓄電部３から負荷１０２への電力供給が可能である。本開示でいう「電源失陥」は、電源１０１から入力端子１１に入力される電気エネルギーが完全に失われる状態だけでなく、電源１０１から入力端子１１に入力される電気エネルギーが負荷１０２の動作に支障をきたす程度に低下する状態全般を意味する。例えば、電源１０１自体に異常が生じた場合、又は電源１０１と入力端子１１との間の配線に断線又は短絡等が生じた場合等に、電源失陥が生じ得る。

ここで、本実施形態では、第１回路２１が、蓄電部３の放電電流Ｉｄ１を出力端子１２に向けて流す放電経路２１０を含むことで、電源失陥等の発生時においても、蓄電部３から出力される電力にて負荷１０２への電力供給を賄うことができる。しかも、第２回路２２が、入力端子１１へ向けて流れる蓄電部３の放電電流Ｉｄ１を阻止する阻止経路２２０を含むことで、蓄電部３の放電時においても、蓄電部３から出力される電力が電源１０１に供給されることを抑制できる。したがって、本実施形態に係る蓄電装置１０によれば、蓄電部３の電力が電源１０１に逆流することを低減可能である。

ところで、本実施形態に係る蓄電装置１０は、一例として、車両用の蓄電装置であって、車両本体９１（図２参照）と共に、車両９（図２参照）を構成する。言い換えれば、車両９は、蓄電装置１０と、車両本体９１と、を備えている。車両本体９１は、蓄電装置１０を搭載している。また、車両本体９１は、電源１０１及び負荷１０２も搭載している。本実施形態では一例として、車両９は、人を乗せた状態で路面上を走行する自動車である。車両９は、電気自動車、ガソリンエンジン車、ディーゼルエンジン車又はハイブリッド車等のいずれであってもよい。また、車両９は電動バイク（二輪車）等であってもよい。

本実施形態においては、車両９は、蓄電装置１０とは別の経路で電源１０１と負荷１０２とを電気的に接続するための主回路９２（図１参照）を備えている。つまり、主回路９２は、電源１０１と負荷１０２との間に電気的に接続されており、蓄電装置１０が無くても、主回路９２を通して電源１０１から負荷１０２への電力供給が可能である。そのため、蓄電装置１０は、主回路９２を通る経路とは別に、負荷１０２への電力供給のための経路を形成するのであって、負荷１０２に対する電力供給の冗長化を実現する。

本実施形態では、第１回路２１は、電源１０１から入力端子１１へ入力される電気エネルギーの著しい低下が生じる電源１０１の失陥時等において、負荷１０２に対してバックアップ用の電力を供給するための「バックアップ経路」を形成する。一方、第２回路２２は、電源１０１から負荷１０２への電力供給用の経路として主回路９２（及び第１回路２１）を迂回する「バイパス経路」を形成する。

（２）詳細
以下、本実施形態に係る蓄電装置１０及びそれを備える車両９について、図１～図５Ｂを参照して詳しく説明する。

本実施形態では一例として、電源１０１は、車両本体９１に搭載されており、直流電圧を出力する蓄電池（車載バッテリ）であると仮定する。この種の電源１０１は、例えば、車両本体９１の外部から入力される電力、又は車両本体９１の走行中に発電機で発生する電力若しくは電動機にて発生する回生電力等を、電源１０１に供給することで、充電可能である。また、本実施形態では一例として、負荷１０２は、車両本体９１に搭載されており、直流電圧が印加されて動作するブレーキシステムであると仮定する。本開示でいう「ブレーキシステム」は、車両本体９１の制動に使用されるシステムであって、例えば、油圧ポンプ、モータ、ＥＣＵ（Electronic Control Unit）、油圧ブースタ及びブレーキアクチュエータ等を含む。

（２．１）基本構成
蓄電装置１０は、上述したように入力端子１１と、出力端子１２と、第１回路２１と、第２回路２２と、を備えている。

本実施形態では、蓄電装置１０を構成する複数の構成要素は全て１つの筐体１００（図２参照）内に収容されている。筐体１００は、図２に示すように、車両本体９１に固定されている。車両本体９１には、蓄電装置１０と共に、電源１０１及び負荷１０２が搭載されている。電源１０１と負荷１０２との間は、主回路９２にて電気的に接続されている。蓄電装置１０は、主回路９２とは別の経路で電源１０１と負荷１０２とを接続する。

図１に示すように、入力端子１１は、電源１０１に電気的に接続される。本実施形態では、電源１０１は直流電圧を出力する直流電源であって、入力端子１１には、電源１０１の正極が電気的に接続される。一方、出力端子１２は、負荷１０２に電気的に接続される。本実施形態では、負荷１０２は直流電圧を印加されて動作する直流負荷であって、出力端子１２には、負荷１０２の正極が電気的に接続される。すなわち、本実施形態に係る蓄電装置１０は、電源１０１の正極と負荷１０２の正極との間に電気的に接続される。

第１回路２１及び第２回路２２は、入力端子１１と出力端子１２との間において電気的に並列に接続される。本実施形態では、電源１０１と負荷１０２との間は主回路９２にて電気的に接続されているので、図１に示すように、電源１０１と負荷１０２との間には、第１回路２１、第２回路２２及び主回路９２の３つの回路が電気的に並列に接続されることになる。

第１回路２１は、上述したように蓄電部３と、放電経路２１０（図３Ａ参照）と、を含んでいる。また、第１回路２１は、図１に示すように、充電回路６を更に含んでいる。放電経路２１０は、図３Ａに示すように、蓄電部３の放電電流Ｉｄ１を出力端子１２に向けて流す経路である。本開示でいう「放電電流」は、蓄電部３に蓄積された電気エネルギーを蓄電部３が放出、つまり蓄電部３が放電する際に、蓄電部３から出力される電流を意味する。充電回路６は、入力端子１１から蓄電部３に向けて充電電流Ｉｃ１（図３Ｂ参照）を流す回路である。本開示でいう「充電電流」は、蓄電部３に電気エネルギーを蓄積、つまり蓄電部３を充電する際に、蓄電部３に入力される電流を意味する。要するに、充電回路６は、蓄電部３に充電電流Ｉｃ１を流すことによって、蓄電部３を充電する回路である。

ここで、第１回路２１は、第１スイッチＳＷ１を有する。第１スイッチＳＷ１は、入力端子１１と出力端子１２との間に挿入され、オン状態で放電経路２１０を形成する。すなわち、第１回路２１は、蓄電部３、第１スイッチＳＷ１及び充電回路６を有している。充電回路６及び第１スイッチＳＷ１は、入力端子１１と出力端子１２との間において、電気的に直列に接続されている。蓄電部３は、充電回路６及び第１スイッチＳＷ１の接続点と基準電位点（グランド）との間に電気的に接続されている。これにより、第１スイッチＳＷ１がオン状態であれば、図３Ａに示すように、蓄電部３と出力端子１２との間が導通し、放電経路２１０が形成されるため、蓄電部３の放電電流Ｉｄ１を出力端子１２に向けて流すことが可能である。一方、第１スイッチＳＷ１がオフ状態であれば、図３Ｂに示すように、蓄電部３と出力端子１２との間が非導通となり、放電経路２１０が遮断されるため、蓄電部３の放電電流Ｉｄ１は出力端子１２に流れない。

具体的には、第１スイッチＳＷ１は、電気的に直列に接続された一対の第１スイッチング素子Ｑ１１，Ｑ１２にて構成されている。第１スイッチング素子Ｑ１１，Ｑ１２の各々は、一例として、エンハンスメント形のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）からなる半導体素子である。この場合に、一対の第１スイッチング素子Ｑ１１，Ｑ１２は、蓄電部３と出力端子１２との間において、いわゆる逆直列に接続されている。つまり、一対の第１スイッチング素子Ｑ１１，Ｑ１２はソース同士が互いに接続され、第１スイッチング素子Ｑ１１のドレインは蓄電部３に接続され、第１スイッチング素子Ｑ１２のドレインは出力端子１２に接続される。このように第１スイッチＳＷ１が一対の第１スイッチング素子Ｑ１１，Ｑ１２にて構成される場合、第１スイッチング素子Ｑ１１，Ｑ１２の両方が導通状態であれば、第１スイッチＳＷ１はオン状態となる。一方、第１スイッチング素子Ｑ１１，Ｑ１２の少なくとも一方が非導通状態であれば、第１スイッチＳＷ１はオフ状態となる。

さらに、第１スイッチＳＷ１が、上述のように電気的に直列に接続された一対の第１スイッチング素子Ｑ１１，Ｑ１２にて構成されることで、一対の第１スイッチング素子Ｑ１１，Ｑ１２の各々の開放故障及び短絡故障の検知も可能になる。

蓄電部３は、本実施形態では一例として、リチウムイオン電池（ＬＩＢ：Lithium Ion Battery）等に比べて、高い出力密度を有する電気化学デバイス（蓄電デバイス）である。本実施形態においては、蓄電部３はキャパシタであって、かつ複数のセルが電気的に直列に接続されて構成されている。特に、本実施形態では、蓄電部３は、電気二重層キャパシタ（ＥＤＬＣ：Electric Double-Layer Capacitor）等の電気化学デバイスに比べて、高いエネルギー密度を有する電気化学デバイスである。蓄電部３として用いられる電気化学デバイスの概要は以下の通りである。

この電気化学デバイスは、正極部材と、負極部材と、非水電解液と、を備えている。正極部材は、正極集電体と、正極集電体に担持され正極活物質を含む正極材料層と、を有する。正極材料層は、アニオン（ドーパント）をドープ及び脱ドープする正極活物質として導電性高分子を含む。負極部材は、負極活物質を含む負極材料層を有する。負極活物質は、一例として、リチウムイオンの吸蔵及び放出を伴う酸化還元反応が進行する物質であり、具体的には、炭素材料、金属化合物、合金又はセラミックス材料等である。非水電解液は、一例として、リチウムイオン伝導性を有する。この種の非水電解液は、リチウム塩と、リチウム塩を溶解させる非水溶液と、を含んでいる。

充電回路６は、図１に示すように、ダイオードＤ１、スイッチング素子Ｑ１及び抵抗Ｒ１を有している。ダイオードＤ１、スイッチング素子Ｑ１及び抵抗Ｒ１は、入力端子１１と蓄電部３との間に電気的に直列に接続されている。ダイオードＤ１のアノードは入力端子１１に電気的に接続され、ダイオードＤ１のカソードはスイッチング素子Ｑ１に電気的に接続される。スイッチング素子Ｑ１は、例えば、エンハンスメント形のｎチャネルＭＯＳＦＥＴからなる半導体素子である。抵抗Ｒ１におけるスイッチング素子Ｑ１とは反対側の一端は、蓄電部３の正極に電気的に接続される。これにより、スイッチング素子Ｑ１がオン状態であれば、入力端子１１からから蓄電部３に向けて充電電流Ｉｃ１が流れ、蓄電部３を充電可能となる。

充電回路６は、後述する「定常時」において、スイッチング素子Ｑ１が適宜オンされることにより、蓄電部３の充電を実行する。充電回路６は、蓄電部３の相対残容量（ＲＳＯＣ：Relative State Of Charge）を、所定値に維持するように、蓄電部３の充電を適宜実行する。ただし、充電回路６は、少なくとも第１スイッチＳＷ１がオン状態にある期間においては、蓄電部３の充電を行わない。

第２回路２２は、上述したように阻止経路２２０（図３Ａ参照）を含んでいる。阻止経路２２０は、図３Ａに示すように、入力端子１１へ向けて流れる蓄電部３の放電電流Ｉｄ１を阻止する。図３Ａでは、阻止経路２２０が放電電流Ｉｄ１を阻止する様子を、放電電流Ｉｄ１を破線で示し、かつ「×」印を付すことで概念的に表している。すなわち、第２回路２２は、阻止経路２２０を含むことで、蓄電部３の放電時において、蓄電部３から出力される電力が第２回路２２を通して電源１０１に逆流することを低減する。

ここで、第２回路２２は、第２スイッチＳＷ２を有する。第２スイッチＳＷ２は、入力端子１１と出力端子１２との間に挿入され、オフ状態で阻止経路２２０を形成する。また、第２スイッチＳＷ２は、オン状態において、入力端子１１から出力端子１２に電流を流す電流経路２２１（図３Ｂ参照）を形成する。言い換えれば、第２回路２２は、阻止経路２２０及び電流経路２２１を含んでおり、これら２つの経路を第２スイッチＳＷ２にて切替可能に構成されている。第２スイッチＳＷ２の一端は入力端子１１に接続され、第２スイッチＳＷ２の他端は出力端子１２に接続されている。これにより、第２スイッチＳＷ２がオン状態であれば、図３Ｂに示すように、入力端子１１と出力端子１２との間が導通し、電流経路２２１が形成されるため、入力端子１１から出力端子１２に電流（バイパス電流Ｉ１）を流すことが可能である。このとき、電源１０１と負荷１０２との間が導通し、第２回路２２を通して電源１０１から負荷１０２に電流が流れることになる。一方、第２スイッチＳＷ２がオフ状態であれば、図３Ａに示すように、入力端子１１と出力端子１２との間が非導通となり、電流経路２２１が遮断され阻止経路２２０が形成されるため、入力端子１１と出力端子１２との間に電流が流れない。このとき、阻止経路２２０は、入力端子１１から出力端子１２に向かうバイパス電流Ｉ１と、蓄電部３の放電電流Ｉｄ１との両方を遮断する。

具体的には、第２スイッチＳＷ２は、電気的に直列に接続された一対の第２スイッチング素子Ｑ２１，Ｑ２２にて構成されている。第２スイッチング素子Ｑ２１，Ｑ２２の各々は、一例として、エンハンスメント形のｎチャネルＭＯＳＦＥＴからなる半導体素子である。この場合に、一対の第２スイッチング素子Ｑ２１，Ｑ２２は、入力端子１１と出力端子１２との間において、いわゆる逆直列に接続されている。つまり、一対の第２スイッチング素子Ｑ２１，Ｑ２２はソース同士が互いに接続され、第２スイッチング素子Ｑ２１のドレインは入力端子１１に接続され、第２スイッチング素子Ｑ２２のドレインは出力端子１２に接続される。このように第２スイッチＳＷ２が一対の第２スイッチング素子Ｑ２１，Ｑ２２にて構成される場合、第２スイッチング素子Ｑ２１，Ｑ２２の両方が導通状態であれば、第２スイッチＳＷ２はオン状態となる。一方、第２スイッチング素子Ｑ２１，Ｑ２２の少なくとも一方が非導通状態であれば、第２スイッチＳＷ２はオフ状態となる。

さらに、第２スイッチＳＷ２が、上述のように電気的に直列に接続された一対の第２スイッチング素子Ｑ２１，Ｑ２２にて構成されることで、一対の第２スイッチング素子Ｑ２１，Ｑ２２の各々の開放故障及び短絡故障の検知も可能になる。

主回路９２は、図１に示すように、スイッチＳＷ３を有している。主回路９２のスイッチＳＷ３は、例えば、ＥＣＵによって制御される。スイッチＳＷ３は、例えば、半導体スイッチング素子を用いた半導体リレー（ＳＳＲ：Solid-State Relay）、又はメカニカルリレーの接点にて構成される。

ここで、主回路９２と蓄電装置１０とでは、接続される負荷１０２が異なっていてもよい。すなわち、主回路９２が電源１０１と第１の負荷との間に電気的に接続され、蓄電装置１０が電源１０１と第２の負荷との間に電気的に接続されていてもよい。このような場合、第１の負荷に対する電力供給の冗長化を実現するためには、蓄電装置１０の出力は、第２の負荷から第１の負荷へと切替可能に構成されていることが好ましい。

以上説明したように構成される蓄電装置１０は、電源１０１から入力端子１１へ正常に電力供給されている「定常時」においては、第１スイッチＳＷ１をオフ状態に維持する。そのため、定常時においては、蓄電装置１０は、第２スイッチＳＷ２についてのみオン状態とするのであって、電流経路２２１を形成して入力端子１１から出力端子１２へのバイパス電流Ｉ１を流すものの、蓄電部３の放電は行われない。

一方で、例えば、電源失陥等が生じ、電源１０１から入力端子１１への電力供給が停止した「異常時」においては、蓄電装置１０は、第１スイッチＳＷ１をオンして放電経路２１０を形成する。本開示でいう「電力供給が停止」とは、電源１０１から入力端子１１への電力供給が完全に失われる状態だけでなく、電源１０１から入力端子１１に供給される電力が負荷１０２の動作に支障をきたす程度に低下する状態全般を意味する。さらに、異常時においては、蓄電装置１０は、第２スイッチＳＷ２をオフ状態に維持し、阻止経路２２０を形成して、蓄電部３から出力される電力が第２回路２２を通して電源１０１に逆流することを低減する。

すなわち、蓄電装置１０は、「定常時」には、バイパス経路としての電流経路２２１を形成することで、電源１０１から負荷１０２への電力供給を可能とする。また、蓄電装置１０は、電源失陥等が発生した「異常時」においても、バックアップ経路としての放電経路２１０を形成することで、蓄電部３から負荷１０２に対してバックアップ用の電力を供給し、負荷１０２への電力供給を賄うことができる。

ところで、本実施形態に係る蓄電装置１０は、上述したように、第２回路２２が第２スイッチＳＷ２をオフ状態とすることで阻止経路２２０を形成する構成であるため、第２スイッチＳＷ２がオン状態にある間は阻止経路２２０が機能しない。

そのため、「定常時」から「異常時」への移行時において、仮に、第１スイッチＳＷ１のオフ状態からオン状態への切り替えと、第２スイッチＳＷ２のオン状態からオフ状態への切り替えとが同時に実行されると、不具合を生じる可能性がある。すなわち、第１スイッチＳＷ１及び第２スイッチＳＷ２として用いられる素子（部品）の個体差等によっては、「定常時」から「異常時」への移行時に、第１スイッチＳＷ１及び第２スイッチＳＷ２の両方がオン状態となる期間が生じる可能性がある。この場合に、阻止経路２２０が形成される前に、放電経路２１０が形成され、結果的に、蓄電部３の電力が第１スイッチＳＷ１及び第２スイッチＳＷ２を通して、入力端子１１（電源１０１）に逆流する可能性がある。本実施形態に係る蓄電装置１０は、この問題を解決するための構成として、以下に説明する構成を採用している。

すなわち、蓄電装置１０は、電源１０１から入力端子１１への電力供給が停止すると、第２スイッチＳＷ２がオフして阻止経路２２０を形成した後に、第１スイッチＳＷ１がオンして放電経路２１０を形成する。つまり、蓄電装置１０は、電源１０１から入力端子１１への電力供給が停止した「定常時」から「異常時」への移行時に、第１スイッチＳＷ１及び第２スイッチＳＷ２を同時に切り替えるのではなく、両者の切替タイミングに時間差を付与する。言い換えれば、蓄電装置１０は、図４に示すように、少なくとも「定常時」から「異常時」への移行時において、第１スイッチＳＷ１及び第２スイッチＳＷ２の両方がオフ状態であるデッドタイムＴｄ１を設定する。図４では、横軸を時間軸として、上段から順に、入力端子１１に印加される入力電圧Ｖｂ、第２スイッチＳＷ２のオン／オフ状態、第１スイッチＳＷ１のオン／オフ状態を示している。

図４においては、時点ｔ１以前の「定常時」には、第２スイッチＳＷ２はオン状態であって、第１スイッチＳＷ１はオフ状態である。時点ｔ１にて「電源失陥」が生じて入力電圧Ｖｂが低下すると、その後の時点ｔ２にて、まず第２スイッチＳＷ２がオン状態からオフ状態に切り替わる。更にその後の時点ｔ３にて、第１スイッチＳＷ１がオフ状態からオン状態に切り替わる。これにより、時点ｔ２から時点ｔ３までの期間が、第１スイッチＳＷ１及び第２スイッチＳＷ２の両方がオフ状態であるデッドタイムＴｄ１となる。

これにより、阻止経路２２０が形成される前に、放電経路２１０が形成されることを低減でき、結果的に、蓄電部３の電力が第１スイッチＳＷ１及び第２スイッチＳＷ２を通して、入力端子１１（電源１０１）に逆流することを低減できる。

また、本実施形態に係る蓄電装置１０は、図４に示すように、「異常時」から「定常時」への移行時においても、第１スイッチＳＷ１及び第２スイッチＳＷ２の両方がオフ状態であるデッドタイムＴｄ２を設定する。図４においては、時点ｔ４にて「電源復帰」が生じて入力電圧Ｖｂが立ち上がると、その後の時点ｔ５にて、まず第１スイッチＳＷ１がオン状態からオフ状態に切り替わる。更にその後の時点ｔ６にて、第２スイッチＳＷ２がオフ状態からオン状態に切り替わる。これにより、時点ｔ５から時点ｔ６までの期間が、第１スイッチＳＷ１及び第２スイッチＳＷ２の両方がオフ状態であるデッドタイムＴｄ２となる。

ここで、「定常時」から「異常時」への移行時におけるデッドタイムＴｄ１と、「異常時」から「定常時」への移行時におけるデッドタイムＴｄ２とは、時間長さが同じであってもよいし、異なっていてもよい。

（２．２）具体的構成
次に、上述したように第１スイッチＳＷ１及び第２スイッチＳＷ２の切替タイミングに時間差を付与するための具体的な構成について、図５Ａ及び図５Ｂを参照して説明する。

本実施形態に係る蓄電装置１０は、入力端子１１、出力端子１２、第１回路２１及び第２回路２２に加え、図５Ａに示すように、遅延回路４、電圧監視部５１、コンパレータ５２及び２つのドライバ５３，５４を更に備えている。

電圧監視部５１は、入力端子１１に印加される入力電圧Ｖｂの大きさを監視する。例えば、電源失陥等が生じ、電源１０１から入力端子１１への電力供給が停止した「異常時」においては、電圧監視部５１で監視される入力電圧Ｖｂは著しく低下する。ただし、電源１０１から入力端子１１への電力供給が停止しても、直ちに入力電圧Ｖｂがゼロにならない場合もある。

コンパレータ５２は、電圧監視部５１で監視される入力電圧Ｖｂの大きさと参照電圧Ｖｒｅｆ１の大きさとを比較する。コンパレータ５２は、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１以上であれば、信号レベルがローレベルである信号を出力する。一方、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１未満であれば、コンパレータ５２は、信号レベルがハイレベルである信号を出力する。

コンパレータ５２の出力端は、ドライバ５３を介して第２スイッチＳＷ２に電気的に接続され、かつ遅延回路４及びドライバ５４を介して第１スイッチＳＷ１に電気的に接続される。

ドライバ５３は、第２スイッチＳＷ２の制御端子（第２スイッチング素子Ｑ２１，Ｑ２２のゲート）に電気的に接続され、第２スイッチＳＷ２を駆動する。ドライバ５３は、入力信号の信号レベルがハイレベルのときに第２スイッチＳＷ２をオフ状態とし、入力信号の信号レベルがローレベルのときに第２スイッチＳＷ２をオン状態とする。つまり、ドライバ５３は、ハイレベルの信号がコンパレータ５２から入力されると、第２スイッチＳＷ２（第２スイッチング素子Ｑ２１，Ｑ２２）をオフ状態とする。ドライバ５３に入力されるハイレベルの信号、つまり第２スイッチＳＷ２をオフするための信号を「第２オフ信号Ｓｉｇ２」ともいう。

ドライバ５４は、第１スイッチＳＷ１の制御端子（第１スイッチング素子Ｑ１１，Ｑ１２のゲート）に電気的に接続され、第１スイッチＳＷ１を駆動する。ドライバ５４は、入力信号の信号レベルがハイレベルのときに第１スイッチＳＷ１をオフ状態とし、入力信号の信号レベルがローレベルのときに第１スイッチＳＷ１をオン状態とする。つまり、ドライバ５４は、ローレベルの信号が遅延回路４から入力されると、第１スイッチＳＷ１（第１スイッチング素子Ｑ１１，Ｑ１２）をオン状態とする。ドライバ５４に入力されるローレベルの信号、つまり第１スイッチＳＷ１をオンするための信号を「第１オン信号Ｓｉｇ１」ともいう。

遅延回路４は、時定数を有する。遅延回路４は、電力供給が停止した場合、第１スイッチＳＷ１をオンする第１オン信号Ｓｉｇ１を、第２スイッチＳＷ２をオフする第２オフ信号Ｓｉｇ２に対して、時定数に対応する遅延時間だけ遅延させる。遅延回路４は、入力端４１に入力された信号を、遅延時間だけ遅延させて出力端４２から出力する。遅延回路４の入力端４１は、コンパレータ５２の出力端に電気的に接続される。遅延回路４の出力端４２は、ドライバ５４に電気的に接続される。さらに、本実施形態では一例として、遅延回路４は、入力端４１に入力された信号のハイレベルとローレベルとを逆転して出力端４２から出力する、インバータとしての機能を有している。

これにより、電源１０１から入力端子１１への電力供給が停止し、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１を下回ると、コンパレータ５２から出力されるハイレベルの信号が、遅延回路４にて遅延時間だけ遅延され、ローレベルの信号としてドライバ５４に入力される。したがって、ドライバ５４に入力されるローレベルの信号（第１オン信号Ｓｉｇ１）は、ドライバ５３に入力されるハイレベルの信号（第２オフ信号Ｓｉｇ２）に対して、遅延時間だけ遅延する。

より詳細には、遅延回路４は、図５Ｂに示すように、抵抗Ｒ２、コンデンサＣ１及びコンパレータ４３を有する。つまり、遅延回路４は、抵抗Ｒ２及びコンデンサＣ１の回路定数によって決まる時定数を有するＲＣ遅延回路である。遅延回路４の入力端４１は抵抗Ｒ２を介してコンパレータ４３に電気的に接続される。コンデンサＣ１は、抵抗Ｒ２及びコンパレータ４３の接続点と基準電位（グランド）との間に電気的に接続される。

コンパレータ４３は、コンデンサＣ１の両端電圧の大きさと参照電圧Ｖｒｅｆ２の大きさとを比較する。コンパレータ４３は、コンデンサＣ１の両端電圧が参照電圧Ｖｒｅｆ２以上であれば、信号レベルがローレベルである信号を出力する。一方、コンデンサＣ１の両端電圧が参照電圧Ｖｒｅｆ２未満であれば、コンパレータ４３は、信号レベルがハイレベルである信号を出力する。コンパレータ４３の出力端は、遅延回路４の出力端４２である。

これにより、遅延回路４は、コンパレータ５２からハイレベルの信号が入力されると、遅延時間の経過後に、コンデンサＣ１の両端電圧が参照電圧Ｖｒｅｆ２以上になることをもって、ローレベルの信号を出力する。

上述したように、遅延回路４が、第１オン信号Ｓｉｇ１を、第２オフ信号Ｓｉｇ２に対して、時定数に対応する遅延時間だけ遅延させることにより、第１スイッチＳＷ１及び第２スイッチＳＷ２の切替タイミングには、遅延時間に相当する時間差が付与される。要するに、「定常時」から「異常時」への移行時には、遅延時間に対応するデッドタイムＴｄ１が設定される。さらに、「異常時」から「定常時」への移行時においても、遅延時間に対応するデッドタイムＴｄ２が設定される。

特に、本実施形態に係る蓄電装置１０のように、第１回路２１及び第２回路２２を一体に備える場合、上述のような遅延回路４によれば、蓄電装置１０のハードウェア構成のみで、第１回路２１と第２回路２２とを連動させることができる。つまり、蓄電装置１０は、例えば、ＥＣＵ等が介在することなく、第１スイッチＳＷ１及び第２スイッチＳＷ２の切替タイミングに時間差を付与することができる。

（３）変形例
実施形態１は、本開示の様々な実施形態の一つに過ぎない。実施形態１は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下に説明する変形例は、適宜組み合わせて適用可能である。

（３．１）第１変形例
実施形態１の第１変形例に係る蓄電装置１０Ａは、電力供給が停止したことの判断条件が、実施形態１に係る蓄電装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

第１変形例に係る蓄電装置１０Ａでは、負荷１０２（図１参照）が、電力供給の停止時に消費電流が制限される制限負荷を含むことを前提とする。そして、蓄電装置１０Ａは、電力供給が停止したことの判断条件に、制限負荷の消費電流が制限されたことを含んでいる。つまり、蓄電装置１０Ａは、電圧監視部５１で監視される入力電圧Ｖｂが低下し、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１を下回ることだけでなく、制限負荷の消費電流が制限されたことも、電力供給が停止したことの判断条件に含む。

一例として、負荷１０２がブレーキシステムである場合において、電源失陥等が生じた異常時にブレーキシステムの消費電流を制限する機能を、負荷１０２が有することがある。すなわち、ブレーキシステムにおいては、異常時に、何の制限もなく最大電流で動作すると、バックアップ用の電力（蓄電部３に蓄積された電気エネルギー）が瞬時に枯渇し、所定のバックアップ時間を担保できない可能性がある。そこで、この種のブレーキシステムにおいては、異常時に、例えば、ＥＣＵが油圧ポンプの消費電流を定常時に比べて小さく制限することで、所定のバックアップ時間を担保する。この場合、油圧ポンプが制限負荷に相当し、異常時には制限負荷の消費電流が制限される「電流制限」の機能が発動する。ＥＣＵは、一例として、入力電圧Ｖｂが閾値を下回ることをもって、「電流制限」の機能を発動し制限負荷（油圧ポンプ）の消費電流を制限する。この場合、閾値は、参照電圧Ｖｒｅｆ１より大きい値であることが好ましい。

そこで、蓄電装置１０Ａは、このような制限負荷が負荷１０２に含まれている場合、「電流制限」の機能が発動してから、放電経路２１０を形成する。そのために、蓄電装置１０Ａは、制限負荷の消費電流が制限されたことを、電力供給が停止したことの判断条件に含んでいる。すなわち、蓄電装置１０Ａは、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１を下回るだけでは電力供給が停止したとは判断せず、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１を下回り、かつ制限負荷の消費電流が制限された場合に、電力供給が停止したと判断する。

具体的には、蓄電装置１０Ａは、図６に示すように、実施形態１に係る蓄電装置１０の構成に加えて、論理回路５５及びトリガ取得部５６を更に備えている。

論理回路５５は、コンパレータ５２の出力端と、ドライバ５３及び遅延回路４と、の間に挿入されている。論理回路５５は、論理積回路（ＡＮＤ回路）であって、２つの入力端に入力される信号がいずれもハイレベルになった場合にのみ、ハイレベルの信号を出力する。論理回路５５の２つの入力端の一方はコンパレータ５２の出力端に接続され、他方はトリガ取得部５６に接続されている。つまり、コンパレータ５２がハイレベルの信号を出力し、かつトリガ取得部５６がハイレベルの信号を出力した場合にのみ、論理回路５５からハイレベルの信号が出力される。

トリガ取得部５６は、蓄電装置１０Ａの外部から、トリガ信号を取得する。例えば、上述したように、ＥＣＵが「電流制限」の機能が発動して制限負荷（油圧ポンプ）の消費電流を制限する場合には、ＥＣＵが、「電流制限」の機能が発動したことをもってトリガ信号を発生する。トリガ取得部５６は、トリガ信号を取得（受信）すると、ハイレベルの信号を出力する。

上記構成により、蓄電装置１０Ａは、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１を下回り、かつ制限負荷の消費電流が制限された場合に、電力供給が停止したと判断し、第１スイッチＳＷ１をオン状態にして放電経路２１０を形成する。

（３．２）第２変形例
実施形態１の第２変形例に係る蓄電装置１０Ｂは、図７に示すように、第２回路２２が、遮断部５７を更に含む点で、実施形態１に係る蓄電装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

遮断部５７は、電流経路２２１に異常電流が流れると、電流経路２２１を遮断する。本開示でいう「異常電流」は、負荷１０２の定格電流値に比べて異常な値となる電流であって、過電流及び短絡電流等を含む。ここで、電流経路２２１（図３Ｂ参照）は、入力端子１１から出力端子１２に電流を流す経路であって、第２スイッチＳＷ２がオン状態であるときに第２スイッチＳＷ２にて形成される。

そこで、遮断部５７は、例えば、第２スイッチＳＷ２を構成する一対の第２スイッチング素子Ｑ２１，Ｑ２２の一方を流れる電流を監視し、この電流が判定閾値を超えた場合に、一対の第２スイッチング素子Ｑ２１，Ｑ２２の少なくとも一方をオフする。判定閾値は、少なくとも負荷１０２の定格電流値よりも大きな値である。遮断部５７は、例えば、アナログ回路にて実現される。

ここで、各第２スイッチング素子Ｑ２１，Ｑ２２を流れる電流の大きさは、各第２スイッチング素子Ｑ２１，Ｑ２２の両端間に発生する電圧降下にて検出可能である。つまり、第２スイッチング素子Ｑ２１，Ｑ２２の各々は、オン抵抗を有するので、第２スイッチング素子Ｑ２１，Ｑ２２の各々を流れる電流の大きさに応じて電圧降下が発生する。遮断部５７は、一例として、第２スイッチング素子Ｑ２１の両端間に発生する電圧降下が閾値を超えると、第２スイッチング素子Ｑ２２を強制的にオフする。これにより、例えば、蓄電装置１０Ｂの外部にヒューズ等の電流遮断素子を設けなくても、負荷１０２に異常電流が流れることを低減可能である。

（３．３）第３変形例
実施形態１の第３変形例に係る蓄電装置１０Ｃは、図８Ａに示すように、第２回路２２が第２スイッチＳＷ２（図１参照）に代えてダイオードＤ２を有する点で、実施形態１に係る蓄電装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

ダイオードＤ２は、出力端子１２から入力端子１１に向けて流れる電流を阻止する向きで、入力端子１１と出力端子１２との間に挿入される。つまり、ダイオードＤ２のアノードが入力端子１１に電気的に接続され、ダイオードＤ２のカソードが出力端子１２に電気的に接続される。この場合、入力端子１１の電位が出力端子１２の電位よりも高く、かつ入力端子１１と出力端子１２との電位差が、ダイオードＤ２の順方向電圧以上であれば、ダイオードＤ２がオンする。これにより、入力端子１１から出力端子１２に向かうバイパス電流Ｉ１がダイオードＤ２を通して流れる。言い換えれば、ダイオードＤ２は、入力端子１１から出力端子１２に電流を流す電流経路２２１（図３Ｂ参照）を形成しつつ、入力端子１１へ向けて流れる蓄電部３の放電電流Ｉｄ１を阻止する阻止経路２２０を形成する。

このように、第３変形例に係る蓄電装置１０Ｃでは、第１回路２１は、入力端子１１と出力端子１２との間に挿入され、オン状態で放電経路２１０を形成する第１スイッチＳＷ１を有する。一方、第２回路２２は、出力端子１２から入力端子１１に向けて流れる電流を阻止する向きで入力端子１１と出力端子１２との間に挿入され、阻止経路２２０を形成するダイオードＤ２を有する。この構成では、ダイオードＤ２を制御するための構成が不要である。

また、第３変形例に係る蓄電装置１０Ｃは、第２スイッチＳＷ２を構成する一対の第２スイッチング素子Ｑ２１，Ｑ２２（図１参照）のうち、ドレインが出力端子１２に接続された第２スイッチング素子Ｑ２２のみに代えて、ダイオードＤ２を有していてもよい。すなわち、第２スイッチＳＷ２が、第２スイッチング素子Ｑ２１とダイオードＤ２との直列回路にて構成されてもよい。この場合、第２スイッチング素子Ｑ２１の寄生ダイオードとダイオードＤ２とは逆直列の関係になる。

（３．４）第４変形例
実施形態１の第４変形例に係る蓄電装置１０Ｄは、図８Ｂに示すように、第１回路２１が第１スイッチＳＷ１（図１参照）に代えてダイオードＤ３を有する点で、実施形態１に係る蓄電装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

ダイオードＤ３は、出力端子１２から蓄電部３に向けて流れる電流を阻止する向きで、蓄電部３（の正極）と出力端子１２との間に挿入される。つまり、ダイオードＤ３のアノードが蓄電部３の正極に電気的に接続され、ダイオードＤ３のカソードが出力端子１２に電気的に接続される。この場合、蓄電部３の正極の電位が出力端子１２の電位よりも高く、かつ蓄電部３の正極と出力端子１２との電位差が、ダイオードＤ３の順方向電圧以上であれば、ダイオードＤ３がオンする。これにより、蓄電部３の放電電流Ｉｄ１がダイオードＤ３を通して出力端子１２に流れる。言い換えれば、ダイオードＤ３は、出力端子１２から蓄電部３に向けて流れる電流を阻止しつつ、蓄電部３の放電電流Ｉｄ１を出力端子１２に向けて流す放電経路２１０を形成する。

また、第４変形例に係る蓄電装置１０Ｄは、第１スイッチＳＷ１を構成する一対の第１スイッチング素子Ｑ１１，Ｑ１２（図１参照）のうち、ドレインが出力端子１２に接続された第１スイッチング素子Ｑ１２のみに代えて、ダイオードＤ３を有していてもよい。すなわち、第１スイッチＳＷ１が、第１スイッチング素子Ｑ１１とダイオードＤ３との直列回路にて構成されてもよい。この場合、第１スイッチング素子Ｑ１１の寄生ダイオードとダイオードＤ３とは逆直列の関係になる。

また、第４変形例に係る蓄電装置１０Ｄは、第３変形例に係る蓄電装置１０Ｃの構成と組み合わされてもよい。すなわち、第２回路２２がダイオードＤ２を有し、第１回路２１がダイオードＤ３を有していてもよい。

（３．５）その他の変形例
以下、実施形態１の第１～第４変形例以外の変形例を列挙する。

蓄電部３は、上述した構成の電気化学デバイスに限らず、例えば、電気二重層キャパシタ又はリチウムイオンキャパシタ等であってもよい。また、蓄電部３は、キャパシタに限らず、リチウムイオン電池、鉛蓄電池又はリチウム電池等の電池であってもよい。さらに、蓄電部３は、複数のセルが、直列又は並列に接続されて構成されていてもよい。

また、蓄電装置１０は、自動車（四輪車）及び二輪車に限らず、例えば、電車、電動カート、航空機、ドローン、建設機械又は船舶等の移動体に搭載されてもよい。また、負荷１０２は、ブレーキシステムに限らず、例えば、移動体（車両９を含む）の操舵システム又は電装系等の負荷であってもよい。

また、蓄電装置１０は移動体に限らず、例えば、太陽電池又は蓄電池等の分散電源からの直流電力を交流電力に変換して負荷１０２（家電機器等の設備機器、又は電力系統）に出力するパワーコンディショナ等に用いられてもよい。

また、蓄電装置１０の複数の構成要素が、１つの筐体１００内に収容されていることは蓄電装置１０に必須の構成ではなく、蓄電装置１０の構成要素は、複数の筐体に分散して設けられていてもよい。例えば、蓄電装置１０は、遅延回路４と、その他の回路と、が別々の筐体に設けられていてもよい。

また、第１スイッチング素子Ｑ１１，Ｑ１２及び第２スイッチング素子Ｑ２１，Ｑ２２の各々は、エンハンスメント形のｎチャネルＭＯＳＦＥＴに限らず、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はサイリスタ等であってもよい。さらに、第１スイッチング素子Ｑ１１，Ｑ１２及び第２スイッチング素子Ｑ２１，Ｑ２２の各々は、ＧａＮ（窒化ガリウム）等のワイドバンドギャップの半導体材料を用いた半導体スイッチング素子であってもよい。また、第１スイッチング素子Ｑ１１，Ｑ１２及び第２スイッチング素子Ｑ２１，Ｑ２２の各々は、半導体素子に限らず、例えば、メカニカルリレーの接点にて構成されてもよい。

（実施形態２）
本実施形態に係る蓄電装置１０Ｅは、図９に示すように、第１スイッチＳＷ１及び第２スイッチＳＷ２の切替タイミングに時間差を付与するための構成が、制御回路７である点で、実施形態１に係る蓄電装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

本実施形態に係る蓄電装置１０Ｅは、遅延回路４（図５Ａ参照）に代えて、制御回路７を備えている。制御回路７は、第１スイッチＳＷ１をオンする第１オン信号Ｓｉｇ１、及び第２スイッチＳＷ２をオフする第２オフ信号Ｓｉｇ２を出力する。ここでは、コンパレータ５２の出力端は、制御回路７に電気的に接続されている。制御回路７は、コンパレータ５２の出力がハイレベルになることをトリガにして、第１オン信号Ｓｉｇ１及び第２オフ信号Ｓｉｇ２を出力する。

制御回路７は、例えば、ＣＰＵ（Central Processing Unit）及びメモリを含むコンピュータシステム（マイクロコントローラを含む）にて構成される。すなわち、プロセッサ（ＣＰＵ）は、メモリに記録された適宜のプログラムを実行することにより、制御回路７として機能する。

ここで、第１スイッチＳＷ１は一対の第１スイッチング素子Ｑ１１，Ｑ１２で構成され、及び第２スイッチＳＷ２は一対の第２スイッチング素子Ｑ２１，Ｑ２２で構成されている。そのため、制御回路７は、第１スイッチング素子Ｑ１１，Ｑ１２及び第２スイッチング素子Ｑ２１，Ｑ２２の各々のゲートに対して、ドライバ５３，５４を介して制御信号（第１オン信号Ｓｉｇ１及び第２オフ信号Ｓｉｇ２を含む）を出力する。

ところで、制御回路７は、電源１０１から入力端子１１への電力供給が停止した場合、第２オフ信号Ｓｉｇ２の出力後、所定の遅延時間だけ遅れて第１オン信号Ｓｉｇ１を出力する。ここで、遅延時間は、例えば、制御回路７が有するタイマ機能等でカウントされる。すなわち、制御回路７は、コンパレータ５２の出力がハイレベルになると、まず第２オフ信号Ｓｉｇ２を出力し、遅延時間のカウント終了後に、第１オン信号Ｓｉｇ１を出力する。

これにより、電源１０１から入力端子１１への電力供給が停止し、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１を下回ると、制御回路７からは、遅延時間分の時間差をもって、第２オフ信号Ｓｉｇ２及び第１オン信号Ｓｉｇ１が順次出力される。したがって、ドライバ５４に入力されるローレベルの信号（第１オン信号Ｓｉｇ１）は、ドライバ５３に入力されるハイレベルの信号（第２オフ信号Ｓｉｇ２）に対して、遅延時間だけ遅延する。

上述したように、制御回路７が、第１オン信号Ｓｉｇ１を、第２オフ信号Ｓｉｇ２に対して、所定の遅延時間だけ遅延させることにより、第１スイッチＳＷ１及び第２スイッチＳＷ２の切替タイミングには、遅延時間に相当する時間差が付与される。要するに、「定常時」から「異常時」への移行時には、遅延時間に対応するデッドタイムＴｄ１が設定される。さらに、「異常時」から「定常時」への移行時においても、遅延時間に対応するデッドタイムＴｄ２が設定される。

実施形態２で説明した構成は、実施形態１（変形例を含む）で説明した構成と適宜組み合わせて適用可能である。

（実施形態３）
本実施形態に係る蓄電装置１０Ｆは、図１０に示すように、第１スイッチＳＷ１及び第２スイッチＳＷ２の切替タイミングに時間差を付与するための構成が、連動回路８である点で、実施形態１に係る蓄電装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。
本実施形態に係る蓄電装置１０Ｆは、遅延回路４（図５Ａ参照）に代えて、連動回路８を備えている。連動回路８は、第１スイッチＳＷ１を駆動する機能を有する。また、連動回路８は、電源１０１から入力端子１１への電力供給が停止した場合、第２スイッチＳＷ２がオフしたことを検知して、第１スイッチＳＷ１をオンする。

本実施形態では、コンパレータ５２の出力端は、ドライバ５３，５４のうち、ドライバ５３にのみ接続されている。コンパレータ５２は、ドライバ５３に対して、第２スイッチＳＷ２をオフする第２オフ信号Ｓｉｇ２を出力する。一方、ドライバ５４には、コンパレータ５２の出力端ではなく、連動回路８が接続されている。連動回路８は、第２スイッチＳＷ２に接続されており、第２スイッチＳＷ２がオフしたことを検知する。連動回路８は、第２スイッチＳＷ２がオフしたことを検知すると、ドライバ５４に対して、第１スイッチＳＷ１をオンする第１オン信号Ｓｉｇ１を出力する。

具体的には、連動回路８は、中点電圧監視部８１と、コンパレータ８２と、を有している。

中点電圧監視部８１は、第２スイッチＳＷ２を構成する一対の第２スイッチング素子Ｑ２１，Ｑ２２の接続点と基準電位（グランド）との間に印加される電圧の大きさを監視する。第２スイッチＳＷ２がオン状態であれば、第２スイッチング素子Ｑ２１，Ｑ２２の接続点は入力端子１１と略同電位になるため、中点電圧監視部８１で監視される電圧は入力電圧Ｖｂと略同値である。一方、第２スイッチＳＷ２がオフ状態であれば、中点電圧監視部８１で監視される電圧は略ゼロになる。

コンパレータ８２は、中点電圧監視部８１で監視される電圧の大きさと参照電圧Ｖｒｅｆ３の大きさとを比較する。コンパレータ８２は、中点電圧監視部８１で監視される電圧が参照電圧Ｖｒｅｆ３未満であれば、信号レベルがローレベルである信号を出力する。一方、中点電圧監視部８１で監視される電圧が参照電圧Ｖｒｅｆ３以上であれば、コンパレータ８２は、信号レベルがハイレベルである信号を出力する。

コンパレータ８２の出力端は、ドライバ５４を介して第１スイッチＳＷ１に電気的に接続される。したがって、第２スイッチＳＷ２がオフして、中点電圧監視部８１で監視される電圧が参照電圧Ｖｒｅｆ３を下回ると、ドライバ５４にはローレベルの信号（第１オン信号Ｓｉｇ１）がコンパレータ８２から入力される。これにより、電源１０１から入力端子１１への電力供給が停止し、入力電圧Ｖｂが参照電圧Ｖｒｅｆ１を下回ると、まずドライバ５３に第２オフ信号Ｓｉｇ２が入力され、第２スイッチＳＷ２がオフ状態になる。そして、第２スイッチＳＷ２がオフ状態になったことを、連動回路８が検知したことをもって、連動回路８からドライバ５４に第１オン信号Ｓｉｇ１が入力され、第１スイッチＳＷ１がオン状態になる。したがって、ドライバ５４に入力されるローレベルの信号（第１オン信号Ｓｉｇ１）は、ドライバ５３に入力されるハイレベルの信号（第２オフ信号Ｓｉｇ２）に対して、少なくとも連動回路８で生じるタイムラグの分だけ遅延する。
上述したように、連動回路８が第２スイッチＳＷ２がオフ状態になったことをトリガに、第１スイッチＳＷ１をオン状態にすることで、第１スイッチＳＷ１及び第２スイッチＳＷ２の切替タイミングには、時間差が付与される。要するに、「定常時」から「異常時」への移行時には、デッドタイムＴｄ１が設定される。さらに、「異常時」から「定常時」への移行時においても、デッドタイムＴｄ２が設定される。

実施形態３で説明した構成は、実施形態１（変形例を含む）で説明した構成と適宜組み合わせて適用可能である。

（まとめ）
以上説明したように、第１の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）は、入力端子（１１）と、出力端子（１２）と、第１回路（２１）及び第２回路（２２）と、を備える。入力端子（１１）は、電源（１０１）に電気的に接続される。出力端子（１２）は、負荷（１０２）に電気的に接続される。第１回路（２１）及び第２回路（２２）は、入力端子（１１）と出力端子（１２）との間において電気的に並列に接続される。第１回路（２１）は、蓄電部（３）と、放電経路（２１０）と、を含む。放電経路（２１０）は、蓄電部（３）の放電電流（Ｉｄ１）を出力端子（１２）に向けて流す経路である。第２回路（２２）は、阻止経路（２２０）を含む。阻止経路（２２０）は、入力端子（１１）へ向けて流れる蓄電部（３）の放電電流（Ｉｄ１）を阻止する。

この態様によれば、第１回路（２１）が、蓄電部（３）の放電電流（Ｉｄ１）を出力端子（１２）に向けて流す放電経路（２１０）を含むので、電源失陥等の発生時においても、蓄電部（３）から出力される電力にて負荷（１０２）への電力供給を賄える。しかも、第２回路（２２）が、入力端子（１１）へ向けて流れる蓄電部（３）の放電電流（Ｉｄ１）を阻止する阻止経路（２２０）を含むので、蓄電部（３）の放電時においても、蓄電部（３）から出力される電力が電源（１０１）に供給されることを抑制できる。したがって、蓄電装置（１０，１０Ａ～１０Ｆ）によれば、蓄電部（３）の電力が電源（１０１）に逆流することを低減可能である。

第２の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）では、第１の態様において、第１回路（２１）は、入力端子（１１）と出力端子（１２）との間に挿入され、オン状態で放電経路（２１０）を形成する第１スイッチ（ＳＷ１）を有する。第２回路（２２）は、入力端子（１１）と出力端子（１２）との間に挿入され、オフ状態で阻止経路（２２０）を形成する第２スイッチ（ＳＷ２）を有する。電源（１０１）から入力端子（１１）への電力供給が停止すると、第２スイッチ（ＳＷ２）がオフして阻止経路（２２０）を形成した後に、第１スイッチ（ＳＷ１）がオンして放電経路（２１０）を形成する。

この態様によれば、第１スイッチ（ＳＷ１）及び第２スイッチ（ＳＷ２）が同時に切り替わるのではなく、両者の切替タイミングに時間差が付与される。したがって、例えば、第１スイッチ（ＳＷ１）及び第２スイッチ（ＳＷ２）に用いられる素子の個体差等があっても、第１スイッチ（ＳＷ１）及び第２スイッチ（ＳＷ２）が同時にオン状態となることを低減できる。

第３の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）は、第２の態様において、時定数を有する遅延回路（４）を更に備える。遅延回路（４）は、電力供給が停止した場合、第１スイッチ（ＳＷ１）をオンする第１オン信号（Ｓｉｇ１）を、第２スイッチ（ＳＷ２）をオフする第２オフ信号（Ｓｉｇ２）に対して、時定数に対応する遅延時間だけ遅延させる。
この態様によれば、遅延回路（４）を設けるだけの比較的簡単な構成で、第１スイッチ（ＳＷ１）及び第２スイッチ（ＳＷ２）の切替タイミングに時間差を付与できる。

第４の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）は、第２の態様において、制御回路（７）を更に備える。制御回路（７）は、第１スイッチ（ＳＷ１）をオンする第１オン信号（Ｓｉｇ１）、及び第２スイッチ（ＳＷ２）をオフする第２オフ信号（Ｓｉｇ２）を出力する。制御回路（７）は、電力供給が停止した場合、第２オフ信号（Ｓｉｇ２）の出力後、所定の遅延時間だけ遅れて第１オン信号（Ｓｉｇ１）を出力する。

この態様によれば、制御回路（７）を設けるだけの比較的簡単な構成で、第１スイッチ（ＳＷ１）及び第２スイッチ（ＳＷ２）の切替タイミングに時間差を付与できる。

第５の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）は、第２の態様において、第１スイッチ（ＳＷ１）を駆動する連動回路（８）を更に備える。連動回路（８）は、電力供給が停止した場合、第２スイッチ（ＳＷ２）がオフしたことを検知して、第１スイッチ（ＳＷ１）をオンする。

この態様によれば、連動回路（８）を設けるだけの比較的簡単な構成で、第１スイッチ（ＳＷ１）及び第２スイッチ（ＳＷ２）の切替タイミングに時間差を付与できる。

第６の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）では、第２～５のいずれかの態様において、負荷（１０２）は、電力供給の停止時に消費電流が制限される制限負荷を含む。電力供給が停止したことの判断条件に、制限負荷の消費電流が制限されたことを含む。

この態様によれば、制限負荷の消費電流が制限される前に第１スイッチ（ＳＷ１）がオン状態となって放電経路（２１０）が形成されることを低減できる。

第７の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）では、第１の態様において、第１回路（２１）は、入力端子（１１）と出力端子（１２）との間に挿入され、オン状態で放電経路を形成する第１スイッチ（ＳＷ１）を有する。第２回路（２２）は、ダイオード（Ｄ２）を有する。ダイオード（Ｄ２）は、出力端子（１２）から入力端子（１１）に向けて流れる電流を阻止する向きで入力端子（１１）と出力端子（１２）との間に挿入され、阻止経路（２２０）を形成する。

この態様によれば、第１スイッチ（ＳＷ１）との間に切替タイミングの時間差を設定する構成が不要であり、比較的簡単な構成で阻止経路（２２０）を実現できる。

第８の態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）では、第１～７のいずれかの態様において、第２回路（２２）は、電流経路（２２１）と、遮断部（５７）と、を更に含む。電流経路（２２１）は、入力端子（１１）から出力端子（１２）に電流を流す経路である。遮断部（５７）は、電流経路（２２１）に異常電流が流れると、電流経路（２２１）を遮断する。

この態様によれば、蓄電装置（１０，１０Ａ～１０Ｆ）の外部にヒューズ等の電流遮断素子を設けなくても、負荷（１０２）に異常電流が流れることを低減可能である。

第９の態様に係る車両（９）は、第１～８のいずれかの態様に係る蓄電装置（１０，１０Ａ～１０Ｆ）と、蓄電装置（１０，１０Ａ～１０Ｆ）を搭載する車両本体（９１）と、を備える。

この態様によれば、第１回路（２１）が、蓄電部（３）の放電電流（Ｉｄ１）を出力端子（１２）に向けて流す放電経路（２１０）を含むので、電源失陥等の発生時においても、蓄電部（３）から出力される電力にて負荷（１０２）への電力供給を賄える。しかも、第２回路（２２）が、入力端子（１１）へ向けて流れる蓄電部（３）の放電電流（Ｉｄ１）を阻止する阻止経路（２２０）を含むので、蓄電部（３）の放電時においても、蓄電部（３）から出力される電力が電源（１０１）に供給されることを抑制できる。したがって、車両（９）によれば、蓄電部（３）の電力が電源（１０１）に逆流することを低減可能である。

第２～８の態様に係る構成については、蓄電装置（１０，１０Ａ～１０Ｆ）に必須の構成ではなく、適宜省略可能である。

４ 遅延回路
７ 制御回路
８ 連動回路
９ 車両
１０，１０Ａ～１０Ｆ 蓄電装置
１１ 入力端子
１２ 出力端子
２１ 第１回路
２２ 第２回路
５７ 遮断部
９１ 車両本体
１０１ 電源
１０２ 負荷
２１０ 放電経路
２２０ 阻止経路
２２１ 電流経路
Ｄ２ ダイオード
Ｉｄ１ 放電電流
Ｓｉｇ１ 第１オン信号
Ｓｉｇ２ 第２オフ信号
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ

Claims (1)

1. 電源に電気的に接続される入力端子と、
   負荷に電気的に接続される出力端子と、
   前記入力端子と前記出力端子との間において電気的に並列に接続された第１回路及び第２回路と、を備え、
   前記第１回路は、蓄電部と、前記蓄電部の放電電流を前記出力端子に向けて流す放電経路と、を含み、且つ前記入力端子と前記出力端子との間に挿入され、オン状態で前記放電経路を形成する第１スイッチを有しており、
   前記第２回路は、前記入力端子へ向けて流れる前記蓄電部の前記放電電流を阻止する阻止経路を含み、且つ前記入力端子と前記出力端子との間に挿入され、オフ状態で前記阻止経路を形成する第２スイッチを有しており、
   前記電源から前記入力端子への電力供給が停止すると、前記第２スイッチがオフして前記阻止経路を形成した後に、前記第１スイッチがオンして前記放電経路を形成するように構成されており、
   更に、前記第１スイッチをオンする第１オン信号、及び前記第２スイッチをオフする第２オフ信号を出力する制御回路と、前記入力端子に印加される入力電圧の大きさを監視する電圧監視部と、前記入力電圧と参照電圧の大きさを比較するコンパレータを備え、
   前記制御回路は、タイマ機能を有しており、前記電力供給が停止した場合、前記第２オフ信号の出力後、前記制御回路が有するタイマ機能に設定された所定の遅延時間だけ遅れて前記第１オン信号を出力する、
   蓄電装置。

Images