JP7288464B2 - 分散されたリソースを有する試験システム - Google Patents

Description

本明細書は一般に、被試験デバイス（ＤＵＴ：ｄｅｖｉｃｅｓ ｕｎｄｅｒ ｔｅｓｔ）によるアクセスのために分散されたリソースを有する試験システムに関する。

デバイスインタフェースボード（ＤＩＢ：ｄｅｖｉｃｅ ｉｎｔｅｒｆａｃｅ ｂｏａｒｄ）は、汎用試験システムとのデバイス特定インタフェースである。例えば、ＤＩＢは、マイクロプロセッサやメモリチップ等、異なる種類のデバイスを受け入れるように構成されてよい。ＤＩＢはまた、メーカ特定であってもよく、この場合、あるデバイスのメーカが試験前にＤＩＢを提供することもある。試験信号は、試験システムからＤＩＢを通って被試験デバイス（ＤＵＴ）へとルーティングされる。ＤＵＴからの信号は、ＤＩＢを通って試験システムへとルーティングされ、ＤＵＴが試験に合格したか否かを特定するために分析される。

例示的な試験システムは、被試験デバイス（ＤＵＴ）によるアクセスのために分散されたリソースを有する。例示的な試験システムは、試験するためにデバイスに接続されるサイトを含むデバイスインタフェースボード（ＤＩＢ）と、試験機器を保持するように構成されたスロットを含むテスタを含む。各試験機器は、ＤＩＢのある次元にわたり分散されるリソースを有する。リソースは、サイト内のデバイスがリソースに同等にアクセスできるようにするために分散される。例示的な試験システムは、以下の特徴のうちの１つ又は複数を単独で、又は組み合わせて含んでいてよい。

ＤＩＢのある次元は、ＤＩＢの縁辺に対応してよい。リソースは、縁辺全体にわたって分散されてよい。リソースは、ＤＩＢの複数の縁辺にわたり対称に分散されてよい。リソースは、ＤＩＢ上に、リソースが少なくとも部分的にＤＩＢ上のサイトと整列するように分散されてよい。

ＤＩＢは、試験機器とＤＩＢ上のサイトとの間の電気的経路を実現する電気コンタクトを含んでいてよい。対象試験機器とＤＩＢ上の複数のサイトとの間の電気的経路は、同等の電気的経路長を有していてよい。ＤＩＢ上のサイトと対象試験機器との間の電気的経路は、同等のインピーダンスを有していてよい。ＤＩＢ上のサイトと対象試験機器との間の各電気的経路は、同じ量の信号劣化を生じさせてよい。

ＤＩＢ上のサイトは、サイトに接続された同型デバイスの並行試験を可能にするように分散されてよい。ＤＩＢは、複数の層から構成されるプリント回路基板（ＰＣＢ：ｐｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）であるか、それを含んでいてよい。層の数は、テスタ内の試験機器の数に比例してよい。

例示的な試験システムは、ＤＩＢとテスタとの間のインタコネクトを含んでいてよい。インタコネクトは、試験機器とＤＩＢとの間のルーティング接続を含んでいてよい。試験機器は、第一のピッチのコンタクトを含んでいてよく、リソースは第二のピッチであってよい。第二のピッチは、第一のピッチより小さくてよい。ルーティング接続は、第一のピッチの試験機器のコンタクトから第二のピッチのリソースへと延びるように構成されてよい。

インタコネクトは、ルーティング接続を通じて伝導される信号を処理するための回路構成を含んでいてよい。回路構成は、さらに２つのルーティング接続からの第一の信号を結合して、単独のルーティング電気接続への出力とするための第二の信号を生成することによって、信号を処理するように構成されてよい。単独のルーティング接続は、ＤＩＢ上のリソースに到達してよい。第二の信号は、第一の信号の各々より高いビットレート、すなわち周波数を有していてよい。

試験機器のリソースは、ＤＩＢ上の電気コンタクトを含んでいてよい。ＤＩＢ上の各サイトは、同じ構成を有していてよい。

例示的な試験システムは、ＤＵＴによるアクセスのために分散されたリソースを有する。例示的な試験システムは、試験するためにデバイスに接続されるサイトを含むＤＩＢと、試験機器を保持するように構成されたスロットを含むテスタを含む。各スロットは、ＤＩＢの、テスタとインタフェースする縁辺全体にわたり分散される電気コンタクトに対応する。電気コンタクトは、対象試験機器と異なるサイトの同型デバイスとの間の少なくとも幾つかの電気的経路が同等の電気的経路長を有するように分散される。例示的な試験システムはまた、テスタとＤＩＢとの間のインタコネクトを含む。インタコネクトは、試験機器上のコンタクトのピッチをＤＩＢ上の電気コンタクトのピッチに変換するように構成されてよい。例示的な試験システムは、以下の特徴のうちの１つ又は複数を単独で、又は組み合わせて含んでいてよい。

試験機器上のコンタクトは第一のピッチであってよく、ＤＩＢの縁辺にわたり分散される電気コンタクトは第二のピッチであってよい。第二のピッチは、第一のピッチより小さくてよい。インタコネクトは、第一のピッチの試験機器のコンタクトから第二のピッチの電気コンタクトに至るように構成されたルーティング接続を含んでいてよい。インタコネクトは、ルーティング接続を通じて伝導される信号を処理する回路構成を含んでいてよい。回路構成は、さらに２つのルーティング接続からの第一の信号を結合して、単独のルーティング電気コンタクトに出力されることになる第二の信号を生成することによって、信号を処理するように構成されてよい。単独のルーティング接続は、ＤＩＢ上の電気コンタクトまでであってよい。第二の信号は、第一の信号の各々より高いビットレート、すなわち周波数を有していてよい。

この概要の項を含めた本明細書に記載されている何れかの２つ又はそれ以上を組み合わせて、本明細書に明記されていない実施態様を形成することができる。

本明細書に記載のシステム及びプロセス又はそれらの一部は、１つ又は複数の非一時的機械可読記憶媒体上に記憶され、１つ又は複数の処理装置上で実行されて本明細書に記載の動作を制御（例えば、調整する）ことのできる命令を含むコンピュータプログラム製品として実装でき／それによって制御できる。本明細書に記載のシステム及びプロセス又はそれらの一部は、装置、方法、又は電子システムとして実装でき、これは１つ又は複数の処理装置及び、各種の動作を実行するための実行可能な命令を記憶するためのメモリを含むことができる。

１つ又は複数の実施態様の詳細が、添付の図面及び以下の説明の中に示されている。その他の特徴、目的、及び利点は、説明と図面から、また特許請求の範囲から明らかとなるであろう。

例示的な試験システムの側面ブロック図である。 例示的なデバイスインタフェースボード（ＤＩＢ）の上面図である。 図３の例示的なＤＩＢの一部の上面図である。 例示的なＤＩＢの上面図である。 図４の例示的なＤＩＢの一部の上面図である。 ＤＩＢの内部構成要素を示す例示的なＤＩＢの斜視図である。 他の例示的な試験システムの側面ブロック図である。 例示的なインタコネクトの側面断面図である。

様々な図面中の同様の参照番号は同様の要素を示す。

多くのデバイスを試験するために、メーカは一般にＡＴＥ、すなわち「自動試験装置（Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）」（又は「テスタ」）を使用する。試験プログラムセット（ＴＰＳ：ｔｅｓｔ ｐｒｏｇｒａｍ ｓｅｔ）の中の命令に応答して、ＡＴＥは、ベアダイ又はダイス等の被試験デバイス（ＤＵＴ）に印加されることになる試験入力信号（又は、「試験信号）を自動的に生成し、その結果として得られる出力信号をモニタする。ＡＴＥは、出力信号を期待される応答と比較して、各ＤＵＴが欠陥品であるか否かを特定する。ＡＴＥは典型的に、その動作を制御するコンピュータシステムと、ＤＵＴの異なる面を試験するように構成された試験機器を含む。

試験機器の例には、ＤＵＴに対して高周波（ＲＦ：ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）試験を行うためのＲＦ試験機器、ＤＵＴにデジタルデータを送信し、そこからデジタルデータを受信するための高密度デジタル試験機器、及びＤＵＴにアナログ信号を送信し、そこからアナログ信号を受信するための交流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ ｃｕｒｒｅｎｔ）試験機器が含まれる。その他の種類の試験機器もまた、試験システムで使用されてよい。

デバイスインタフェースボード（ＤＩＢ）は、ＡＴＥに連結される構造である。ＤＩＢは、デバイス特定であり、典型的にはそのＤＵＴのメーカが製作する。ＤＩＢはＡＴＥに連結されて、ＤＵＴとＡＴＥとの間の電気インタフェースを確立させる。

ＡＴＥは、試験機器を保持するように構成されたスロットを含む。各試験機器は、ＤＩＢのある次元にわたり分散されたリソースを有する。例えば、各試験機器からの試験信号等の電気信号は、１つ又は複数の伝送媒体を介してＤＩＢへとルーティングされてよい。ＤＩＢは、各試験サイトがこれらの信号に同等にアクセスできるようにする電気コンタクトと、これらの信号を送信するＡＴＥ内の電気的経路を含む。幾つかの実施態様において、電気コンタクトはＤＩＢのある次元全体に沿って、例えばＤＩＢの１つ、２つ、又はそれ以上の縁辺全体にたって配置される。ＤＩＢのある次元にわたって電気コンタクトを配置することによって、リソース、例えば電気コンタクト及び試験信号は、ＤＩＢ上の試験サイト内のＤＵＴがこれらのリソースに同等にアクセスできるようにするために分散され得る。幾つかの例において、同等なアクセスとは、試験機器とＤＩＢ上の複数のサイトとの間の電気的経路が同等の電気的経路長を有することを意味してよい。幾つかの例において、同等のアクセスとは、ＤＩＢ上のサイトと試験機器との間の電気的経路が同等のインピーダンスを有することを意味してよい。幾つかの例において、同等なアクセスとは、ＤＩＢ上のあるサイトと試験機器との間の各電気的経路が同じ量の信号劣化又はノイズを生じさせることを意味してよい。

図１は、例示的なＡＴＥ １０の構成要素を示す。しかしながら、特に、本明細書に記載されているシステムとプロセスは、図１のＡＴＥとの使用又は何れかの特定の種類のＤＵＴとの使用に限定されるのではなく、試験環境の外を含めた、あらゆる適当な技術的内容で使用されてよい。図１において、破線は、概念的に、デバイス間の考え得る信号経路を示している。

ＡＴＥ １０は、試験ヘッド１１と試験コンピュータ１２を含む。試験ヘッド１１は、その上で試験が行われるＤＵＴ（図示せず）とインタフェースする。試験コンピュータ１２は、試験ヘッド１１と通信して試験を制御する。例えば、試験コンピュータは、試験プログラムセットを試験ヘッド上の試験機器にダウンロードしてよく、それが今度は試験プログラムセットを実行して、試験ヘッドと通信するＤＵＴを試験する。

ＡＴＥ １０は、試験機器１３Ａ～１３Ｎ（Ｎ＞３）を含む。この例において、試験機器は試験ヘッド内に格納される。各試験機器は、試験ヘッドの別々のスロット内に格納されてよい。幾つかの実施態様において、試験機器はモジュール式である。すなわち、１つの試験機器を異なる試験機器に置き換えてよく、その際、他の試験機器は交換しなくてよい。各試験機器は、ＤＵＴを試験するための試験信号を出力し、ＤＵＴから信号を受信するように構成されてよい。信号は、例えばデジタル、アナログ、無線、又は有線であってよい。受信される信号には、試験信号に基づく応答信号及び／又は試験信号によって促されたのではなく（例えば、それに応答したのではなく）ＤＵＴから発せられた信号が含まれていてよい。

ＡＴＥ １０は、試験機器の出力１５をＤＩＢ １６に接続する接続インタフェース１４を含む。接続インタフェース１４は、コネクタ２０又は、試験機器とＤＩＢ １６との間で信号をルーティングするためのその他の装置を含んでいてよい。例えば、接続インタフェースは、１つ又は複数の回路基板又は、その上にこのようなコネクタが実装されるその他の基板を含んでいてよい。その他の種類の接続も使用されてよい。

図１の例において、ＤＩＢ １６は、試験ヘッド１１に電気的及び機械的に接続される。ＤＩＢ １６は試験サイト２１を含み、これはピン、トレース又は、そこにＤＵＴが接続されるその他の電気的及び機械的接続点を含んでいてよい。試験信号、応答信号、及びその他の信号は、ＤＵＴと試験機器との間のサイト上で受け渡される。ＤＩＢ １６はまた、例えば、試験機器とＤＵＴとの間で信号をルーティングするためのコネクタ、導電性トレース、回路構成、又はそれらの何れかの組合せを含んでいてよい。

この点に関して、ＤＩＢ １６は、ローンチエリア２２を含む。図１ではローンチエリアが１つしか示されていない。しかしながら、後で説明するように、１つのＤＩＢは複数のローンチエリアを含んでいてよい。試験機器からの信号は、１つ又は複数の伝送媒体を介して、ローンチエリア内の電気コンタクトへとルーティングされる。導電性トレース２４又はその他の適当な伝送媒体は、ローンチエリア内の電気コンタクトをＤＩＢ上の試験サイト２１に電気的に接続する。試験サイトはＤＩＢ上で、そのサイトに接続された同型デバイスの並行試験を可能にするように分散される。試験サイト及び電気コンタクトをそのように配置することにより、サイト内のデバイスは試験信号に同等にアクセスできる。例えば、異なるサイト内の同型デバイスは、同じ試験機器からの同じ試験信号に同等にアクセスできてよい。このような同等のアクセスを提供することにより、信号伝送による試験誤差を削減することができる場合もある。これらの試験誤差の原因の例には、インピーダンスのミスマッチ、信号劣化、又は異なる電気的経路長が含まれるが、これらに限定されない。

図２は、例示的なＤＩＢ ２５の上面図である。ＤＩＢ １６は、ＤＩＢ ２５と同じであってよい。ＤＩＢ ２５は、ローンチエリア２６を含む。ローンチエリア２６は電気コンタクトを含み、これは試験ヘッドのスロット内の１つ又は複数の試験機器に電気的に接続される。図のように、電気コンタクトはＤＩＢ ２６のある次元全体にわたって分散され、それによって電気コンタクトは、少なくとも部分的に、各試験サイト３０と整列する。図２において、それに沿って電気コンタクトが分散される次元は矢印２９により表される。幾つかの実施態様において、電気コンタクトは試験サイトの各々と同じように整列する。例えば、１つの電気コンタクトと各試験サイトとの間の電気的経路長の物理的距離は同じであってよい。この例において、電気コンタクトは、ＤＩＢの縁辺３１全体にわたり分散される。幾つかの実施態様において、電気コンタクトは、ＤＩＢの縁辺３１の全体より短い部分にわたり分散されていてもよい。例えば、電気コンタクトは、ＤＩＢの縁辺の一部にわたって分散されてもよい。幾つかの実施態様において、電気コンタクトは、ＤＩＢの、ＤＩＢの縁辺に沿っていないある次元の全部又は一部にわたり分散されてもよい。この例において、試験サイト３０は１行に配置されている。幾つかの実施態様において、２行の試験サイト又は３行以上の試験サイトがあってよい。２行の試験サイトを含む例が図４に示されている。

図３は、ＤＩＢ ２５の一部の上の試験サイト３４の拡大図を示す。図３に示されるように、ローンチエリア２５は電気コンタクト３４～４０を含む。この例において、電気コンタクト３４は第一の試験機器用であり、電気コンタクト３７は第二の試験機器用であり、電気コンタクト３５、３６、３８、及びコンタクト３９は第三の試験機器用であり、電気コンタクト４０は第四の試験機器用である。コンタクトのこの数とレイアウトは例に過ぎず、コンタクトの何れの適当な数も何れの適当なレイアウトも使用されてよい。同じく図示されているように、導電性トレース４２は、試験サイト３４と電気コンタクトのそれぞれとの間でルーティングされる。図３に示される導電性トレースの配置は、試験サイト３０の各々について、ＤＩＢ上で同じように繰り返されてよい。導電性トレースのこの構成の結果として、及び電気コンタクトをＤＩＢの次元にわたり分散させた結果として、試験サイト内の各ＤＵＴは全ての試験機器又は試験機器の小集合からリソースに同等にアクセスできてよい。

図４は、他の例示的なＤＩＢ ４５の上面図である。ＤＩＢ １６は、ＤＩＢ ４５と同じであってよい。ＤＩＢ ４５は、２つのローンチエリア４６及び４７を含む。各ローンチエリアは、それぞれの電気コンタクト４８及び４９を含み、これは試験ヘッドのスロット内の１つ又は複数の試験機器に電気的に接続される。この例において、電気コンタクトは、ＤＩＢ ４５のある次元全体にわたり分散されている。図４では、それに沿って電気コンタクトが分散される次元は矢印５０により表されている。この例において、電気コンタクトは、ＤＩＢの２つの縁辺５１及び５２の全体にわたり分散されている。幾つかの実施態様において、電気コンタクトは、ＤＩＢの各縁辺の全体より短い部分にわたり分散されてもよい。例えば、電気コンタクトは、ＤＩＢの各縁辺の一部にわたり分散されてもよい。幾つかの実施態様において、電気コンタクトは、ＤＩＢの、ＤＩＢの縁辺に沿っていないある次元の全部又は一部にわたり分散されてもよい。試験サイト５３及び５４は、この例では２つの平行な行に配置される。他の配置も使用されてよい。

図５は、ＤＩＢ ４５の試験サイト５３を含む一部の拡大図を示す。試験サイト５４は、試験サイト５３と同じ構成及び接続を有していてよい。図５の例示的な構成は、この例では図３の例示的な構成と同じである。図５に示される導電性トレース５５の配置は、試験サイトの各々についてＤＩＢ ４５上で同様に繰り返されてよい。各試験サイトとＤＩＢ上の、それに対応する電気コンタクトとの間の接続が同じである結果、試験サイト内の各ＤＵＴは試験機器からリソースに同等にアクセスできる場合もある。

前述のように、図４の例では、縁辺５１に沿って分散された電気コンタクトの構成は、縁辺５２に沿って分散された電気コンタクトの構成と同じである。幾つかの実施態様において、縁辺５１に沿って分散された電気コンタクトの構成は、縁辺５２に沿って分散された電気コンタクトの構成と異なっていてもよい。すなわち、ＤＩＢの異なる縁辺又は次元にわたるコンタクト構成が異なっていてもよい。

幾つかの実施態様において、異なる試験機器の電気コンタクトは、ＤＩＢの異なる層に配置されてよい。例えば、ＤＩＢは、複数の層から構成されるプリント回路基板（ＰＣＢ）であるか、それを含んでいてよい。コンタクトは、縁辺に沿ってだけでなく、複数の層にわたって分散されてもよい。例えば、図６に関して、それに沿って電気コンタクトが分散される縁辺又は次元６０には、デカルト座標Ｘ－Ｙ平面のみが含まれていてもよく、又はこの寸法にはデカルト座標Ｚ成分も含まれていてよい。例えば、図６では、コンタクト５９はＤＩＢ ５８の縁辺６０にわたり、デカルト座表Ｚ次元においても分散されてよい。幾つかの実施態様において、これらのコンタクトは、複数の平面内のＰＣＢの異なる層間で分散されてよい。

幾つかの実施態様において、コンタクトはＤＩＢの異なる層間で分散されることによって、より多くの試験機器のためのより多くのコンタクトを受け入れてよい。すなわち、追加の次元を使って分散させることによって、ＤＩＢの大きさを大きくせずに、又はＤＩＢの大きさをそれほど大きくせずに、より多くの数のコンタクトがＤＩＢに含められ得る。幾つかの実施態様において、ＤＩＢの層の数はテスタ内の試験機器の数に比例する。例えば、試験機器が多くあるほど、多くのコンタクトがある場合もある。その結果、これらのコンタクトを受け入れるために、ＤＩＢの追加の層が含められてよい。

図７に関して、幾つかの実施態様において、試験ヘッド１１とＤＩＢ １６との間にインタコネクト６１があってよい。インタコネクト６１を除き、図７のそれ以外の構成要素の構造と機能は、図１の、それらに対応する構成要素の構造及び機能と同じであってよい。インタコネクトは、インタコネクトを通じて信号をルーティングするために、電気コンジット等のルーティング接続を含む。

これに関して、ある例示的な試験システムでは、ＤＩＢ上の電気コンタクトは第一のピッチで配置されてよく、試験機器上の、それに対応する電気コンタクトは、第一のピッチとは異なる（例えば、それより大きい）第二のピッチで配置されてよい。これに関して、ピッチは、隣接する電気コンタクトが空間的に離間される量を含む。インタコネクト６１は、試験機器上の電気コンタクトのピッチをＤＩＢ上の電気コンタクトのピッチに変換するように構成される。例えば、試験機器上の電気コンタクトがセンチメートル単位で離間されている場合、インタコネクトはその離間をＤＩＢ上のミリメートルに変換するように構成されてよい。すなわち、ＤＩＢ上の電気コンタクトは、ミリメートル単位で離間されていてよく、これらの電気コンタクトは、センチメートル単位で離間されている試験機器上の電気コンタクトへの電気的経路であってよい。ある例において、試験機器上の電気コンタクトのピッチは１．３５インチであり、ＤＩＢ上の電気コンタクトのピッチは０．３４インチである。インタコネクトはこの差を橋渡しする。

図８は、例示的なインタコネクト６４を示す。インタコネクト６１は、インタコネクト６４と同じであってよい。インタコネクト６４は、試験機器６６とＤＩＢ ６８との間で信号をルーティングする。ＤＩＢ上の試験サイト７０の電気接続は、前述のように実装されてよい。試験機器は、ＤＵＴに対する実際の試験を、例えばインタコネクト６４を通り、ＤＩＢ上の電気コンタクトを通り、及び試験サイトへのＤＩＢ上の導電性トレースを通ってＤＵＴに信号を送信することによって実行してよい。これらの信号への応答は、この経路を引き返して試験機器に戻ってよく、そこでこれらの応答が測定され、ＤＵＴが適正に動作しているか否かが特定される。幾つかの実施態様において、試験機器は試験ヘッドの外、例えばコンピューティングシステム等の１つ又は複数の処理装置で処理を行ってよい。

図８の例において、試験機器６６上の電気コンタクトから出る電気コンジット７１は、インタコネクトを通じてルーティングされ、ＤＩＢのローンチエリア内の電気コンタクトに結合される。ＤＩＢ上の電気コンタクトは、図２及び４に示されているように、ＤＩＢのある次元の全部又は一部に沿って配置されてよい。

幾つかの実施態様において、インタコネクト内の電気コンジット７１はケーブルを含む。ケーブルは、何れの適当な種類の電気伝送媒体を含んでいてもよい。幾つかの実施態様において、ケーブルは光伝送媒体を含んでいてよい。ある例において、ケーブルは同軸構造の一部であってよい。これに関して、ケーブルは、同軸構造に組み込まれる同軸ケーブルであってよい。例えば、ケーブルは同軸構造の一体部分であってよく、同軸構造の内部に形成されてもよい。幾つかの実施態様において、同軸ケーブル内の同軸線には、空気等の誘電体により完全に取り囲まれ、それがさらに戻り線（アース線）により完全に取り囲まれる信号線（又は力線）が含まれるが、これに限定されない。「同軸」とは、本明細書で使用されるかぎり、同じ誘電体が力線を完全に取り囲むことを必要とせず、また、戻り線が誘電体を完全に取り囲むことも必要としない。これは、本明細書に記載されている何れの同軸線、ケーブル、構造等にも当てはまる。

信号伝送の一貫性を向上させるために、異なるコンジットの電気特性が実質的に一致させられてよい。例えば、異なるコンジットのインピーダンスは、実質的に同じになるように制御されてよい。これに関して、インピーダンスの制御には、個々のコンジットのインピーダンスを指定し、異なるコンジットのインピーダンスをそれと一致させる能力が含まれる。また、異なるコンジットのＴｏＦ（飛行時間）により測定される電気的経路長（物理的経路長とは異なる）を実質的に同じにすべきである。さらに、異なる電気コンジットにより生じさせられる信号減衰は実質的に同じにすべきである。いくつかの実施態様において、インタコネクト内の全ての電気コンジットが同じインピーダンス、電気的経路長、及び減衰を有する。他の実施態様では、これが当てはまらなくてもよい。例えば、幾つかの実施態様において、試験電子機器は、これらのパラメータの１つ又は複数のばらつきを考慮し、及び／又は補正してよい。

本明細書に記載されている例示的なインタコネクトにおいて、電気コンジットの少なくとも幾つか（例えば、全部）は、実質的に一致する電気特性、例えば電気的経路長／飛行時間（ＴｏＦ）、インピーダンス、及び信号減衰を有するように構成される。これらの電気特性を実質的に一致させることによって、コンジット間で信号伝送時間に差が出る機会を減らし、それによってインタコネクトを通じた伝送に起因するタイミングエラーを減らすことができる場合もある。これに関して、実質的な一致には、同一の、又は１％、２％、５％、若しくは１０％等の１つ若しくは複数の所定の誤差内の一致を含んでいてよい。幾つかの実施態様において、電気的経路長、インピーダンス、及び信号減衰の中の１つ又は２つだけを実質的に一致させることが適切である場合もある。

幾つかの実施態様において、電気特性を一致させることは、少なくとも一部に、例えば湾曲した、ジグザグの、蛇行する、又はばね状のコンジット部分を使用することによって実現される。例えば、インタコネクト内の個々のコンジットは、まっすぐでないこれらのような部分を含んでいてよい。これらの部分は、電気的経路長、インピーダンス、及び信号減衰が異なるコンジット間で同じであるように構成されてよい。例えば、湾曲した、ジグザグの、蛇行する、又はばね状のコンジット部分を追加することにより、コンジットの信号伝送経路は有効に長くなり、それによってこれらのコンジットの電気特性が変化する。例えば、このような湾曲した、ジグザグの、蛇行する、又はばね状のコンジット部分は、電気的経路長、インピーダンス、及び信号減衰を変化させるために使用できる。これらの変化は、インタコネクト内の２つの異なるコンジット間の電気特性（例えば、電気的経路長、インピーダンス、及び信号減衰）を一致させるようになされてよい。湾曲した、ジグザグの、蛇行する、又はばね状のコンジット部分は、コンジットの中の、所望の電気特製を実現するために適当な何れの１つ又は複数の部分に追加されてもよい。

幾つかの実施態様において、ＤＩＢ上のＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）又はその他のメモリに記憶されたデータは、電気的長さの情報を含む較正データを含んでいてよく、これも試験機器によってトレース又はケーブルの電気特性のミスマッチを補正するために使用されてよい。

幾つかの実施態様において、追加の受動及び／又は能動電気部品をインタコネクトに組み込んで、電気的経路長、インピーダンス、及び信号減衰等の電気特性を変化させて、２つ以上の電気コンジット間のこれらの特性を一致させてもよい。幾つかの実施態様において、適切な一致を実現するために異なるコンジットの形状を変えてもよい。幾つかの実施態様において、異なる形状のコンジットと能動及び／又は受動部品の組合せを用いて、電気的経路長、インピーダンス、及び信号減衰等の電気特性を変化させ、２つ以上の電気コンジット間のこれらの特性を一致させてもよい。

幾つかの実施態様において、インタコネクトは、電気コンジットを通じて伝えられる信号を処理するための回路構成を含む。例えば、この回路構成は、さらに２つの電気コンジットからの第一の信号を結合して、ＤＩＢ上の電気コンタクトへの経路上にある１つの電気コンジットに出力されることになる第二の信号を生成することによって、信号を処理するように構成されてよい。第二の信号は、第一の信号の各々より高いビットレートを有していてよい。それゆえ、インタコネクトは、より低速の信号からより高速の信号を生成するために主要されてよい。幾つかの実施態様において、マルチプレクサを使って信号を結合し、１つの信号を出力してもよい。幾つかの実施態様において、１つ又は複数のマルチプレクサは、３つ以上の信号を結合して、より高いビットレートを有する１つの出力信号を生成するように構成されてもよい。幾つかの実施態様においてインタコネクトは、デマルチプレクサを含んで、１つの高ビットレート信号を受信し、１つの高ビットレート信号から複数のより低ビットレートの信号を創出してもよい。

幾つかの実施態様において、１つ又は複数のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ－Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）デバイスがインタコネクトに含められてよい。ＭＥＭＳデバイスは、インタコネクト内のルーティング接続を変化させるように構成可能なスイッチ又はその他の構造を含むか、実装してよい。例えば、コンピューティングシステムは、ＭＥＭｓデバイスのコンフィギュレーション及びリコンフィギュレーションを制御してよい。それゆえ、インタコネクトは異なる種類のＤＩＢを受け入れるように構成可能である。例えば、インタコネクトは異なるＤＵＴのための、又は異なるデバイスメーカ製のＤＩＢを受け入れるように構成されてよい。

幾つかの実施態様において、試験機器とＤＩＢ上のコンタクトとの間の電気的経路は、インタコネクトに追加される構造を含む。例えば、幾つかの実施態様において、１つ又は複数のピン（例えば、スプリング型ＰＯＧＯ（登録商標）ピン）はインタコネクト内の電気コンジットをＤＩＢ上の、それに対応するコンタクトに電気的及び物理的に接続してよい。幾つかの実施態様において、１つ又は複数のＭＥＭＳデバイスはインタコネクト内の電気コンジットとＤＩＢ上の、それに対応するコンタクトとの間の適切な電気的及び物理的接続を成立させてよい。

幾つかの実施態様において、第二のＰＣＢがＤＩＢに接続されてもよい。第二のＰＣＢは、ユーザスペースを広げてよく、追加の試験電子機器のために使用されてよい。インタコネクトは、ＤＩＢについて本明細書に記載したものと同様の方法で第二のＰＣＢへの電気的経路を含むように構成されてもよい。

幾つかの実施態様において、ＤＵＴは、試験すべき複数のチップから構成されるウェハであるか、それを含んでいてよい。試験後にチップがウェハから切断されて、個別に試験されてよい。プローブカードは、幾つかの実施態様において、試験システムと試験されるウェハとの間のインタフェースとして使用されてよい。

本明細書に記載されている例示的な試験システムは、ハードウェア又はハードウェアとソフトウェアの組合せを含む１つ又は複数のコンピュータシステムによって実装され、及び／又はそれを使って制御されてもよい。例えば、本明細書に記載されているようなシステムは、自動化された要素の動作を制御するために、システム内の様々な箇所に配置された各種のコントローラ及び／又は処理装置を含んでいてよい。中央コンピュータは、各種のコントローラ又は処理装置間で動作を調整してよい。中央コンピュータ、コントローラ、及び処理装置は、様々なソフトウェアルーチンを実行して、各種の自動化された要素の制御及び調整を行ってよい。

本明細書に記載されている例示的な試験システムは、少なくとも部分的に、１つ又は複数のデータ処理装置、例えばプログラマブルプロセッサ、１つのコンピュータ、複数のコンピュータ、及び／又はプログラマブルロジックコンポーネントによって実行されるため、又はその動作を制御するための、１つ又は複数のコンピュータプログラム製品、例えば１つ又は複数の情報キャリア、例えば１つ又は複数の非一時的機械可読媒体において有形に具現化された１つ又は複数のコンピュータプログラムを使って制御できる。

コンピュータプログラムは、コンパイル型又はインタプリタ型言語を含む何れの形態のプログラム言語で書くこともでき、また、スタンドアロンプログラムとして、又はモジュール、コンポーネント、サブルーチン、若しくはコンピューティング環境での使用に適したその他のユニットとして等、何れの形態でも展開できる。コンピュータプログラムは、１つのコンピュータ上で、又は１つのサイトの、又は複数のサイトに分散されてネットワークで相互接続された複数のコンピュータ上で実行されるように展開できる。

試験の全部又は一部の実行に関連するアクションは、本明細書に記載されている機能を行うために１つ又は複数のコンピュータプログラムを実行する１つ又は複数のプログラマブルプロセッサによって行うことができる。試験の全部又は一部は、特定目的のロジック回路構成、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）及び／又はＡＳＩＣ（特定用途集積回路：ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を使って行うことができる。

コンピュータプログラムの実行に適したプロセッサには、例えば、一般及び特定目的マイクロプロセッサの両方、及びあらゆる種類のデジタルコンピュータの何れか１つ又は複数のプロセッサが含まれる。一般に、プロセッサは読取専用ストレージエリア若しくはランダムアクセスストレージエリア又はその両方から命令及びデータを受け取る。コンピュータの要素（サーバを含む）は、命令を実行するための１つ又は複数のプロセッサと、命令及びデータを記憶するための１つ又は複数のストレージエリアデバイスを含む。一般に、コンピュータはまた、１つ又は複数の機械可読記憶媒体、例えば磁気、磁気光ディスク、又は光ディスク等のデータ保存のためのマスストレージデバイスを含むか、それからデータを受信する、又はそれにデータを送信する、又は両方のために動作的に連結されてもよい。コンピュータプログラム命令及びデータの具現化に適した機械可読記憶媒体には、例えば半導体ストレージエリアデバイス、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュストレージエリアデバイス、磁気ディスク、例えば内蔵ハードディスク又はリムーバブルディスク、磁気光ディスク、並びにＣＤ－ＲＯＭ及びＤＶＤ－ＲＯＭディスクを含む、あらゆる形態の不揮発性ストレージエリアが含まれる。

「電気的接続」は何れも、本明細書で使用されるかぎり、直接的な物理的接続又は、介在部品を含むか、若しくは含まないが、それでもななお電気信号が接続された構成要素間で流れることができるようにするワイヤ若しくはワイヤレス接続を意味してよい。信号の流れを可能にする電気回路構成を含む何れの「接続」も、別段の明記がないかぎり、電気的接続であり、「電気的」という単語で「接続」が修飾されているか否かにかからず、必ずしも直接的な物理的接続であるとはかぎらない。

本明細書に記載の異なる実施態様の要素を組み合わせて、上で具体的に示されたもの以外の実施形態を形成してもよい。要素は、本明細書に記載の構造から、その動作に不利な影響を与えることなく、除外されてもよい。さらに、様々な別の要素を組み合わせて１つ又は複数の個々の要素として、本明細書に記載の機能を実行してもよい。

Claims (19)

1. システムであって、
   試験するための複数のデバイスに接続される複数のサイトを含む一のデバイスインタフェースボード（ＤＩＢ）と、
   複数の試験機器を保持するように構成された複数のスロットを含む一のテスタと
   を含み、
   各試験機器は、前記ＤＩＢの一の次元にわたって分散される複数のリソースを有し、
   前記リソースは、前記サイト内の前記デバイスが前記リソースに同等にアクセスできるようにするために分散され、
   前記ＤＩＢは、複数の層から構成されるプリント回路基板（ＰＣＢ）を含み、
   前記層の数は、前記テスタ内の前記試験機器の数に比例する、システム。
2. システムであって、
   試験するための複数のデバイスに接続される複数のサイトを含む一のデバイスインタフェースボード（ＤＩＢ）と、
   複数の試験機器を保持するように構成された複数のスロットを含む一のテスタと、
   前記ＤＩＢと前記テスタとの間の一のインタコネクトと
   を含み、
   各試験機器は、前記ＤＩＢの一の次元にわたって分散される複数のリソースを有し、
   前記リソースは、前記サイト内の前記デバイスが前記リソースに同等にアクセスできるようにするために分散され、
   前記インタコネクトは、前記試験機器と前記ＤＩＢとの間の複数のルーティング接続部を含み、
   前記試験機器は、第一のピッチでの複数のコンタクトを含み、
   前記リソースは第二のピッチであり、
   前記第二のピッチは前記第一のピッチより小さく、
   前記ルーティング接続部は、前記第一のピッチの前記試験機器の前記コンタクトから前記第二のピッチの前記リソースへと延びるように構成される、システム。
3. 前記インタコネクトは、前記ルーティング接続部を通じて伝導される信号を処理するための回路構成を含む、請求項２に記載のシステム。
4. 前記回路構成は、さらに２つのルーティング接続部からの複数の第一の信号を結合して、単一のルーティング電気接続部へ出力される第二の信号を生成することによって前記信号を処理するように構成され、
   前記単一のルーティング接続は、前記ＤＩＢ上の一のリソースに至る、請求項３に記載のシステム。
5. 前記第二の信号は、前記第一の信号の各々より高いビットレートを有する、請求項４に記載のシステム。
6. 前記リソースは、前記ＤＩＢ上の複数の電気コンタクトを含む、請求項１又は２に記載のシステム。
7. 前記ＤＩＢ上の各サイトは同じ構成を有する、請求項１又は２に記載のシステム。
8. 前記次元は、前記ＤＩＢの一の縁辺に対応し、
   前記リソースは、前記縁辺の全体にわたって分散される、請求項１又は２に記載のシステム。
9. 前記次元は、前記ＤＩＢの一の縁辺に対応し、
   前記リソースは、前記ＤＩＢの複数の縁辺にわたって対称に分散される、請求項１又は２に記載のシステム。
10. 前記リソースは、前記ＤＩＢ上に、前記リソースが少なくとも部分的に前記サイトと整列するように分散される、請求項１又は２に記載のシステム。
11. 前記ＤＩＢは、前記試験機器と前記ＤＩＢ上の前記サイトとの間の電気的経路を可能にする複数の電気コンタクトを含む、請求項１又は２に記載のシステム。
12. 一の対象試験機器と前記ＤＩＢ上の複数のサイトとの間の前記電気的経路は、同等の電気的経路長を有する、請求項１１に記載のシステム。
13. 前記ＤＩＢ上の前記サイトと一の対象試験機器との間の前記電気的経路は、同等のインピーダンスを有する、請求項１１に記載のシステム。
14. 前記ＤＩＢ上の一のサイトと一の対象試験機器との間の各電気的経路は、同じ量の信号劣化を生じさせる、請求項１１に記載のシステム。
15. 前記サイトは、前記サイトに接続された同型デバイスの並行試験を可能にするように分散される、請求項１又は２に記載のシステム。
16. システムであって、
    試験するための複数のデバイスに接続される複数のサイトを含む一のデバイスインタフェースボード（ＤＩＢ）と、
    複数の試験機器を保持するように構成された複数のスロットを含む一のテスタであって、各スロットは、前記ＤＩＢの、前記テスタとインタフェースする一の縁辺全体にわたって分散される複数の電気コンタクトに対応し、前記電気コンタクトは、一の対象試験機器と、異なる複数のサイトの複数の同型デバイスとの間の少なくとも幾つかの電気的経路が同等の電気的経路長を有するように分散されるテスタと、
    前記テスタと前記ＤＩＢとの間の一のインタコネクトと
    を含み、
    前記インタコネクトは、前記試験機器と前記ＤＩＢとの間の複数のルーティング接続部を含み、
    前記インタコネクトは、前記試験機器上の複数のコンタクトのピッチを前記ＤＩＢ上の前記電気コンタクトの一のピッチに変換するように構成され、
    前記コンタクトは第一のピッチであり、
    前記電気コンタクトは第二のピッチであり、
    前記第二のピッチは前記第一のピッチより小さく、
    前記ルーティング接続部は、前記第一のピッチの前記試験機器の前記コンタクトから前記第二のピッチの前記電気コンタクトに至るように構成される、システム。
17. 前記インタコネクトは、前記ルーティング接続部を通じて伝導される複数の信号を処理する回路構成を含む、請求項１６に記載のシステム。
18. 前記回路構成は、さらに２つのルーティング接続部からの複数の第一の信号を結合して、単一のルーティング電気コンタクトへ出力される第二の信号を生成することによって前記信号を処理するように構成され。
    前記単一のルーティング接続部は、前記ＤＩＢ上の一の電気コンタクトに至る、請求項１７に記載のシステム。
19. 前記第二の信号は、前記第一の信号の各々より高いビットレートを有する、請求項１８に記載のシステム。

Images