JP7288415B2 - 電力増幅装置 - Google Patents

電力増幅装置 Download PDF

Info

Publication number
JP7288415B2
JP7288415B2 JP2020051585A JP2020051585A JP7288415B2 JP 7288415 B2 JP7288415 B2 JP 7288415B2 JP 2020051585 A JP2020051585 A JP 2020051585A JP 2020051585 A JP2020051585 A JP 2020051585A JP 7288415 B2 JP7288415 B2 JP 7288415B2
Authority
JP
Japan
Prior art keywords
output
amplifier
btl
amplifiers
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020051585A
Other languages
English (en)
Other versions
JP2021150913A (ja
Inventor
明 山内
博幸 鶴見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020051585A priority Critical patent/JP7288415B2/ja
Priority to CN202010921049.6A priority patent/CN113437946A/zh
Priority to US17/018,287 priority patent/US11437958B2/en
Publication of JP2021150913A publication Critical patent/JP2021150913A/ja
Application granted granted Critical
Publication of JP7288415B2 publication Critical patent/JP7288415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/12—Circuits for transducers, loudspeakers or microphones for distributing signals to two or more loudspeakers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
    • H04R1/40—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers
    • H04R1/403—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers loud-speakers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
    • H04R2499/10—General applications
    • H04R2499/13—Acoustic transducers and sound field adaptation in vehicles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

本発明の実施形態は、電力増幅装置に関する。
車載用オーディオ装置に搭載される電力増幅装置は通常、Ｂ級やＡＢ級ブリッジの回路形式で動作し、一般に限られた空間に設置される。このため、大きな放熱フィン等の放熱デバイスの設置が難しく、高熱によるオーディオ装置の半導体デバイスの損傷や短寿命化が問題になる。また、近年、車載用オーディオ装置の大パワー化、多チャンネル化、マルチメディア化が進み、高効率で発熱の少ないパワーアンプシステムが一層望まれるようになってきている。
単一の電源レールである車載用で多く使用されている方式として、所謂、多段横積構成の電力増幅装置が一般に知られている。しかし、多段横積構成では、出力アンプ間で電流やりとりを行うためのスイッチ回路が必要となる。このスイッチ回路は小信号モード時（高効率動作時）に小～中パワーを供給する必要があるため、小～中パワーに対応する電力を扱うことができる電力容量のスイッチ回路が必要となってしまう。
特開平１１－２８４４５０号公報
スイッチ回路の電力容量をより低減することが可能な電力増幅装置を提供する。
実施形態に従った電力増幅装置は、３以上のＢＴＬアンプと、閉ループ部と、を備える。３以上のＢＴＬアンプは、ブリッジ接続された第１及び第２出力アンプを有し、第１入力信号を増幅した第１出力信号を出力する。閉ループ部は、３以上のＢＴＬアンプそれぞれに対応するスイッチ回路が直列に接続され、閉ループを構成可能である。第２出力アンプの出力端子が対応するスイッチ回路の一端に接続され、スイッチ回路はオンすることで導通し又はオフすることで遮断する。
電力増幅装置を含むオーデイオシステムの一例を示す構成図。 図１に示す出力アンプＡ１の構成の一例を示す図。 図１に示す出力アンプＡ１の構成の他の例を示す図。 図１に示す第１制御回路ＦＢＮ１の構成の一例を示す図。 電力増幅装置を含むオーデイオシステムの構成を詳細に示す図 ＢＴＬアンプの出力波形とモードとの関係の一例を示す図。 小信号モードでの駆動状態例を示す図。 電流の流れを示す図。 負極性信号の場合の電流の流れを示す図。 第１、及び第２ＢＴＬアンプが大信号モードであり、第３、及び第４ＢＴＬアンプが小信号モード時の駆動状態例を示す図。 図１０で示す信号モードでの電流例を示す図。 小信号モード時の出力信号例を示す図。 第１乃至第４入力信号の組み合わせ例を示す図。 第２ＢＴＬアンプＢ２および第４ＢＴＬアンプＢ４が音声再生時の電流例を示す図。 図１４で示す第２ＢＴＬアンプＢ２および第４ＢＴＬアンプＢ４が大信号モードの場合における電流例を示す図。 第１ＢＴＬアンプおよび第３ＢＴＬアンプが音声再生時の電流例を示す図。 図１６で示す第１ＢＴＬアンプおよび第３ＢＴＬアンプが大信号モードの場合における電流例を示す図。 第３ＢＴＬアンプおよび第４ＢＴＬアンプが音声再生時の電流例を示す図。 図１８で示す第３ＢＴＬアンプおよび第４ＢＴＬアンプが大信号モードの場合における電流例を示す図。 消費電力を比較する図。 変形例に係る電力増幅装置を含むオーデイオシステムの一例を示す構成図。 変形例に係る第１ＢＴＬアンプおよび第２ＢＴＬアンプが音声再生時の電流例を示す図。 図２２で示す第１ＢＴＬアンプおよび第２ＢＴＬアンプが大信号モードの場合における電流例を示す図。
以下、図面を参照して、本発明の実施形態について説明する。なお、添付する図面においては、図示と理解のしやすさのために、適宜縮尺及び縦横の寸法比等を、実物のそれらから変更し誇張してある。
（一実施形態）
図１は、一実施形態に係る電力増幅装置１００を含むオーデイオシステムの一例を示す構成図である。電力増幅装置１００は、第１電位線ＬＶＤＤと、第２電位線ＬＧＮＤと、第１乃至第４ＢＴＬアンプＢ１～Ｂ４と、閉ループ部ＣＬと、第１乃至第４制御回路ＦＢＮ１～ＦＢＮ４と、第１乃至第４コンパレータＣｏｍｐ１２、Ｃｏｍｐ２４、Ｃｏｍｐ３１、Ｃｏｍｐ４３とを備える。
第１電位線ＬＶＤＤは、第１電位（電源電圧）ＶＤＤが供給される。第２電位線ＬＧＮＤは、第１電位ＶＤＤよりも低い第２電位ＧＮＤが供給される。説明を簡単にするために、本実施形態に係る第２電位をＧＮＤ＝０として扱う。
第１乃至第４ＢＴＬアンプＢ１～Ｂ４はそれぞれ、出力段トランジスタがブリッジ接続された出力ブリッジ回路を有する２つのＢＴＬ（ブリッジ接続負荷：Ｂｒｉｄｇｅ Ｔｉｅｄ Ｌｏａｄまたは平衡トランスレス：Ｂａｌａｎｃｅｄ Ｔｒａｎｓｌｅｓｓ）型のアンプを備えている。
第１ＢＴＬアンプＢ１は、ブリッジ接続された出力アンプＡ１、Ａ２を有する。これら出力アンプＡ１、Ａ２は、電流供給端子と、電流掃出端子と、出力端子ＴＡ１１、ＴＡ１２と、を有する。そして、出力端子ＴＡ１１、ＴＡ１２間には、負荷であるスピーカＳ１が接続されている。第１ＢＴＬアンプＢ１は、入力端子ＩＮ１に入力される第１入力信号（第１チャネルｃｈ１の信号）を増幅した第１出力信号を出力する。出力端子ＴＡ１１、ＴＡ１２間に第１出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ１から第１入力信号に応じた音が出力される。
また、第２ＢＴＬアンプＢ２は、ブリッジ接続された出力アンプＡ３、Ａ４を有する。これら出力アンプＡ３、Ａ４は、電流供給端子と、電流掃出端子と、出力端子ＴＡ２１、ＴＡ２２と、を有する。そして、出力アンプＡ３、Ａ４の出力端子ＴＡ２１、ＴＡ２２間には、負荷であるスピーカＳ２が接続されている。第２ＢＴＬアンプＢ２は、入力端子ＩＮ２に入力される第２入力信号（第２チャネルｃｈ２の信号）を増幅した第２出力信号を出力する。出力アンプＡ３、Ａ４の出力端子ＴＡ２１、ＴＡ２２間に第２出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ２から第２入力信号に応じた音が出力される。
また、第３ＢＴＬアンプＢ３は、ブリッジ接続された出力アンプＡ５、Ａ６を有する。これら出力アンプＡ５、Ａ６は、電流供給端子と、電流掃出端子と、出力端子ＴＡ３１、ＴＡ３２と、を有する。そして、出力アンプＡ５、Ａ６の出力端子ＴＡ３１、ＴＡ３２間には、負荷であるスピーカＳ３が接続されている。第３ＢＴＬアンプＢ３は、入力端子ＩＮ３に入力される第３入力信号（第３チャネルｃｈ３の信号）を増幅した第３出力信号を出力する。出力アンプＡ５、Ａ６の出力端子間ＴＡ５、ＴＡ６に第３出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ３から第３入力信号に応じた音が出力される。
また、第４ＢＴＬアンプＢ４は、ブリッジ接続された出力アンプＡ７、Ａ８を有する。これら出力アンプＡ７、Ａ８は、電流供給端子と、電流掃出端子と、出力端子ＴＡ７、Ａ８と、を有する。そして、出力アンプＡ７、Ａ８の出力端子ＴＡ７、Ａ８間には、負荷であるスピーカＳ４が接続されている。第４ＢＴＬアンプＢ４は、入力端子ＩＮ４に入力される第４入力信号（第４チャネルｃｈ４の信号）を増幅した第４出力信号を出力する。出力アンプＡ７、Ａ８の出力端子ＴＡ７、Ａ８間に第４出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ４から第４入力信号に応じた音が出力される。
閉ループ部ＣＬは、直列に接続された第１乃至第４スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３を有し、閉ループを構成可能である。すなわち、閉ループ部ＣＬは、第１乃至第４スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３の全てがオンの場合に閉ループとなる。第１乃至第４スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３は、例えばｎ型トランジスタで構成可能である。
第１スイッチ回路ＳＷ１２は、一端に出力アンプＡ２の出力端子ＴＡ１２が接続され、他端に出力アンプＡ４の出力端子ＴＡ２２が接続される。第２スイッチ回路ＳＷ２４は、一端に出力アンプＡ４の出力端子ＴＡ２２が接続され、他端に出力アンプＡ８の出力端子ＴＡ４２が接続される。第３スイッチ回路ＳＷ３１は、一端に出力アンプＡ６の出力端子ＴＡ３２が接続され、他端に出力アンプＡ２の出力端子ＴＡ１２が接続される。第４スイッチ回路ＳＷ４３は、一端に出力アンプＡ８の出力端子ＴＡ４２が接続され、他端に出力アンプＡ６の出力端子Ａ３２が接続される。
すなわち、第１スイッチ回路ＳＷ１２は、一端に第３スイッチ回路ＳＷ３１の他端が接続され、他端に第２スイッチ回路ＳＷ２４の一端が接続される。第４スイッチ回路ＳＷ４２は、一端に第２スイッチ回路ＳＷ２４の他端が接続され、他端に第３スイッチ回路ＳＷ３１の一端が接続される。
第１コンパレータＣｏｍｐ１２は、第１スイッチ回路ＳＷ１２のオン／オフを制御する第１制御信号を出力する。第１コンパレータＣｏｍｐ１２は、第１及び第２入力信号の振幅が共に第１閾値Ｔｈ１未満である場合に、第１スイッチ回路ＳＷ１２をオンする信号を出力する。一方で、第１及び第２入力信号の振幅の少なくとも一方が第１閾値Ｔｈ１以上である場合には、第１スイッチ回路ＳＷ１２をオフする信号を出力する。なお、第１閾値Ｔｈ１は、第１、第２出力信号の振幅がＶＤＤ／２の時に対応する第１、第２入力信号の振幅と同値である。すなわち、第１、第２入力信号の振幅が第１閾値Ｔｈ１未満のとき、第１、第２出力信号の振幅がＶＤＤ／２未満になる。
第２コンパレータＣｏｍｐ２４は、第２スイッチ回路ＳＷ２４のオン／オフを制御する第２制御信号を出力する。第２コンパレータＣｏｍｐ２４は、第２及び第４入力信号の振幅が共に第１閾値Ｔｈ１未満である場合に、第２スイッチ回路ＳＷ２４をオンする信号を出力する。一方で、第２及び第４入力信号の振幅の少なくとも一方が第１閾値Ｔｈ１以上である場合には、第２スイッチ回路ＳＷ２４をオフする信号を出力する。なお、第１閾値Ｔｈ１は、第２、第４出力信号の振幅がＶＤＤ／２の時に対応する第２、第４入力信号の振幅と同値である。すなわち、第２、第４入力信号の振幅が第１閾値Ｔｈ１未満のとき、第２、第４出力信号の振幅がＶＤＤ／２未満になる。
第３コンパレータＣｏｍｐ３１は、第３スイッチ回路ＳＷ３１のオン／オフを制御する第３制御信号を出力する。第３コンパレータＣｏｍｐ３１は、第３及び第１入力信号の振幅が共に第１閾値Ｔｈ１未満である場合に、第３スイッチ回路ＳＷ３１をオンする信号を出力する。一方で、第３及び第１入力信号の振幅の少なくとも一方が第１閾値Ｔｈ１以上である場合には、第３スイッチ回路ＳＷ３１をオフする信号を出力する。なお、第１閾値Ｔｈ１は、第３、第１出力信号の振幅がＶＤＤ／２の時に対応する第３、第１入力信号の振幅と同値である。すなわち、第３、第１入力信号の振幅が第１閾値Ｔｈ１未満のとき、第３、第１入出力信号の振幅がＶＤＤ／２未満になる。
第４コンパレータＣｏｍｐ４３は、第４スイッチ回路ＳＷ４３のオン／オフを制御する第４制御信号を出力する。第４コンパレータＣｏｍｐ４３は、第４及び第３入力信号の振幅が共に第１閾値Ｔｈ１未満である場合に、第４スイッチ回路ＳＷ４３をオンする信号を出力する。一方で、第４及び第３入力信号の振幅の少なくとも一方が第１閾値Ｔｈ１以上である場合には、第４スイッチ回路ＳＷ４３をオフする信号を出力する。なお、第１閾値Ｔｈ１は、第４、第３出力信号の振幅がＶＤＤ／２の時に対応する第４、第３入力信号の振幅と同値である。すなわち、第４、第３入力信号の振幅が第１閾値Ｔｈ１未満のとき、第４、第３入出力信号の振幅がＶＤＤ／２未満になる。
第１スイッチ回路ＳＷ１２は、第１制御信号に応じて、出力端子ＴＡ１２、ＴＡ２２間を、オンすることで導通し又はオフすることで遮断する。第２スイッチ回路ＳＷ２４は、第２制御信号に応じて、出力端子ＴＡ２２、ＴＡ４２間を、オンすることで導通し又はオフすることで遮断する。第３スイッチ回路ＳＷ３１は、第３制御信号に応じて、出力端子ＴＡ１２、ＴＡ３２間を、オンすることで導通し又はオフすることで遮断する。第４スイッチ回路ＳＷ４３は、第４制御信号に応じて、出力端子ＴＡ３２、ＴＡ４２間を、オンすることで導通し又はオフすることで遮断する。
第１乃至第４ＢＴＬアンプＢ１～Ｂ４のそれぞれは、対応する第１乃至第４入力信号の振幅が第１閾値Ｔｈ１未満であれば、小信号モードと称するモードになる。一方で、第１乃至第４ＢＴＬアンプＢ１～Ｂ４のそれぞれは、対応する第１乃至第４入力信号の振幅が第１閾値Ｔｈ１以上であれば、大信号モードと称するモードになる。
第１スイッチ回路ＳＷ１２は、第１ＢＴＬアンプＢ１及び第２ＢＴＬアンプＢ２が小信号モードであればオンし、第１ＢＴＬアンプＢ１及び第２ＢＴＬアンプＢ２の少なくとも一方が大信号モードであればオフする。
第２スイッチ回路ＳＷ２４は、第２ＢＴＬアンプＢ２及び第４ＢＴＬアンプＢ４が小信号モードであればオンし、第２ＢＴＬアンプＢ２及び第４ＢＴＬアンプＢ４の少なくとも一方が大信号モードであればオフする。
第３スイッチ回路ＳＷ３１は、第３ＢＴＬアンプＢ３及び第１ＢＴＬアンプＢ１が小信号モードであればオンし、第３ＢＴＬアンプＢ３及び第１ＢＴＬアンプＢ１の少なくとも一方が大信号モードであればオフする。
第４スイッチ回路ＳＷ４３は、第４ＢＴＬアンプＢ４及び第３ＢＴＬアンプＢ３が小信号モードであればオンし、第４ＢＴＬアンプＢ４及び第３ＢＴＬアンプＢ３の少なくとも一方が大信号モードであればオフする。
すなわち、第１乃至第４スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３それぞれは、接続される２つのＢＴＬアンプのうちの少なくとも一方の入力信号の振幅が、第１閾値以上である場合に、スイッチ回路はオフする。
第１制御回路ＦＢＮ１は、第１ＢＴＬアンプＢ１の差動利得が規定値になるように、出力アンプＡ１、Ａ２の利得を制御する。第１制御回路ＦＢＮ１は、小信号モード時には、リファレンス出力となる出力アンプＡ２、Ａ４、Ａ６及びＡ８のコモンモード電圧が第３電位と等しく、かつ出力アンプＡ２、Ａ４及びＡ６の出力電流が等しくなるように、出力アンプＡ２におけるコモンモード電圧を制御する。第３電位は、例えば第１電位ＶＤＤと第２電位ＧＮＤとの中間電位である、ＶＤＤ／２に設定される。なお、小信号モードでは、所謂ＳＥＰＰ（Ｓｉｎｇｌｅ Ｅｎｄｅｄ Ｐｕｓｈ－Ｐｕｌｌ）制御となる。
また、第１制御回路ＦＢＮ１は、大信号モードで第１スイッチ回路ＳＷ１２及び第３スイッチ回路ＳＷ３１がオフしている場合には、出力アンプＡ１の出力がクリップしない限り、第１スイッチ回路ＳＷ１２及び第３スイッチ回路ＳＷ３１がオフする直前の出力アンプＡ１及びＡ２のコモンモード電圧を保持するように制御する。なお、大信号モードでは、所謂ＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒ Ｌｅｓｓ）制御となる。
第２制御回路ＦＢＮ２は、第２ＢＴＬアンプＢ２の差動利得が規定値になるように、出力アンプＡ３、Ａ４の利得を制御する。第２制御回路ＦＢＮ２は、小信号モード時には、リファレンス出力となる出力アンプＡ２、Ａ４、Ａ６及びＡ８のコモンモード電圧が第３電位と等しく、かつ出力アンプＡ２、Ａ４及びＡ８の出力電流が等しくなるように、出力アンプＡ４のコモンモード電圧を制御する。
また、第２制御回路ＦＢＮ２は、大信号モードで第１スイッチ回路ＳＷ１２及び第２スイッチ回路ＳＷ２４がオフしている場合には、出力アンプＡ３の出力がクリップしない限り、第１スイッチ回路ＳＷ１２及び第２スイッチ回路ＳＷ２４がオフする直前の出力アンプＡ３及びＡ４の出力電位を保持するように制御する。
第３制御回路ＦＢＮ３は、第３ＢＴＬアンプＢ３の差動利得が規定値になるように、出力アンプＡ５、Ａ６の利得を制御する。第３制御回路ＦＢＮ３は、小信号モード時には、リファレンス出力となる出力アンプＡ２、Ａ４、Ａ６及びＡ８のコモンモード電圧が第３電位と等しく、かつ出力アンプＡ２、Ａ６及びＡ８の出力電流が等しくなるように、出力アンプＡ６のコモンモード電圧を制御する。
また、第３制御回路ＦＢＮ３は、大信号モードで第３スイッチ回路ＳＷ３１及び第４スイッチ回路ＳＷ４３がオフしている場合には、出力アンプＡ５の出力がクリップしない限り、第３スイッチ回路ＳＷ３１及び第４スイッチ回路ＳＷ４３がオフする直前の出力アンプＡ５及びＡ６の出力電位を保持するように制御する。
第４制御回路ＦＢＮ４は、第４ＢＴＬアンプＢ４の差動利得が規定値になるように、出力アンプＡ７、Ａ８の利得を制御する。第４制御回路ＦＢＮ４は、小信号モード時には、リファレンス出力となる出力アンプＡ２、Ａ４、Ａ６及びＡ８のコモンモード電圧が第３電位と等しく、かつ出力アンプＡ４、Ａ６及びＡ８の出力電流が等しくなるように、出力アンプＡ８のコモンモード電圧を制御する。
また、第４制御回路ＦＢＮ４は、大信号モードで第２スイッチ回路ＳＷ２４及び第４スイッチ回路ＳＷ４３がオフしている場合には、出力アンプＡ７の出力がクリップしない限り、第２スイッチ回路ＳＷ２４及び第４スイッチ回路ＳＷ４３がオフする直前の出力アンプＡ７及びＡ８の出力電位を保持するように制御する。
第１乃至第４制御回路ＦＢＮ１～ＦＢＮ４は、小信号モードでは、所謂ＳＥＰＰ（Ｓｉｎｇｌｅ Ｅｎｄｅｄ Ｐｕｓｈ－Ｐｕｌｌ）制御となり、大信号モードでは、所謂ＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒ Ｌｅｓｓ）制御となる。
なお、第１制御回路ＦＢＮ１は、第１入力信号が無信号である場合には、出力端子ＴＡ１１、ＴＡ１２の直流電圧を第３電位に設定する。第２制御回路ＦＢＮ２は、第２入力信号が無信号である場合には、出力端子ＴＡ２１、ＴＡ２２の直流電圧を第３電位に設定する。第３制御回路ＦＢＮ３は、第３入力信号が無信号である場合には、出力端子ＴＡ３１、ＴＡ３２の直流電圧を第３電位に設定する。第４制御回路ＦＢＮ４は、第４入力信号が無信号である場合には、出力端子ＴＡ４１、ＴＡ４２の直流電圧を第３電位に設定する。
図２は、出力アンプＡ１の一例を示す構成図である。なお、他の出力アンプＡ２～Ａ８も同様の構成を有する。図２の出力アンプＡ１は、差動入力トランスコンダクタンス（ｇｍ）回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２と、内部負荷ｌｏａｄと、ドライバＸと、相補型のｐＭＯＳトランジスタＭ１とｎＭＯＳトランジスタＭ２とを備える。
トランジスタＭ１は、電流経路の一端（ソース）が電流供給端子ＴＩＳに接続され、他端（ドレイン）が出力端子ＴＡ１に接続されている。トランジスタＭ２は、電流経路の一端（ドレイン）が出力端子ＴＡ１に接続され、他端（ソース）が電流掃出端子ＴＩＯに接続されている。出力端子ＴＡ１へ電流供給端子ＴＩＳから電流供給が行われ、出力端子ＴＡ１から電流掃出端子ＴＩＯへと電流が流れる。
ｇｍ回路ＧｍＤＦＢは、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差に応じて、電流を出力する。ｇｍ回路ＧｍＣＦＢ１は、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差に応じて、電流を出力する。ｇｍ回路ＧｍＣＦＢ２は、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、電流を出力する。
なお、３つのｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２のｇｍ（トランスコンダクタンス）は任意の値に設定されるものとする。ｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２の出力は合成されて、内部負荷ｌｏａｄを駆動する。ここでＩ－Ｖ変換された出力は、ドライバＸで更に増幅される。そして、ドライバＸの出力により、プッシュプル構成であるトランジスタＭ１、Ｍ２を駆動する。従って、ｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２によりトランジスタＭ１、Ｍ２が制御されて、出力端子ＴＡ１の電圧を決定させる。
本実施形態では、正相入力端子が逆相入力端子よりも電位が高い場合は、出力端子を正相側に増幅させるように働くものと定義する。但し、ｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２のうち、逆相入力が正相入力よりも電位が高い場合などは、そのｇｍ回路の出力電流の合算で負荷ｌｏａｄの電圧が決定される。
負荷ｌｏａｄの電圧が正相に振幅する場合は、出力端子ＴＡ１の電位も正相に増幅されて、負荷ｌｏａｄの電圧が逆相に振幅する場合は、出力端子ＴＡ１の電位も逆相に増幅される。すなわち、出力アンプＡ１は、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差、及び、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、トランジスタＭ１、Ｍ２を相補的にオン又はオフに制御する。
また、図３は、出力アンプＡ１の他の例を示す構成図である。なお、他の出力アンプＡ２～Ａ８も同様の構成を有する。出力アンプＡ１は、差動入力の電圧制御電圧源（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｖｏｌｔａｇｅ ｓｏｕｒｃｅ： ｖｃｖｓ）回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２と、ドライバＸと、相補型のｐＭＯＳトランジスタＭ１とｎＭＯＳトランジスタＭ２とを備える。
トランジスタＭ１は、電流経路の一端（ソース）が電流供給端子ＴＩＳに接続され、他端（ドレイン）が出力端子ＴＡ１に接続されている。トランジスタＭ２は、電流経路の一端（ドレイン）が出力端子ＴＡ１に接続され、他端（ソース）が電流掃出端子ＴＩＯに接続されている。
電圧制御電圧源回路ＡＤＦＢは、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差に応じて、電圧を出力する。電圧制御電圧源回路ＡＣＦＢ１は、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差に応じて、電圧を出力する。電圧制御電圧源回路ＡＣＦＢ２は、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、電圧を出力する。電圧制御電圧源回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２の増幅率は任意の値に設定される。電圧制御電圧源回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２の出力は加算され、ドライバＸで更に増幅される。
ここでは、正相入力端子が逆相入力端子よりも電位が高い場合は、電圧制御電圧源回路は正相に増幅するものとし、電圧制御電圧源回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２の加算された出力が正相であれば、出力端子を正相側に増幅させるように働く。
すなわち、出力アンプＡ１は、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差、及び、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、トランジスタＭ１、Ｍ２を相補的にオン又はオフに制御する。
図４は、第１制御回路ＦＢＮ１の一例を示す構成図である。なお、第２乃至第４制御回路ＦＢＮ２～ＦＢＮ４も同様の構成を有する。図４の第１制御回路ＦＢＮ１は、差動出力回路Ｄと、抵抗Ｒ１～Ｒ８と、第１制御スイッチＳＷＣと、第２制御スイッチＳＷＣ＿Ｘと、キャパシタＣ１と、を備える。
差動出力回路Ｄは、入力に第１入力信号が入力され、第１入力信号に基づいた差動信号を第１出力及び第２出力から出力する。第１出力は、抵抗Ｒ１を介して出力アンプＡ１の第１正相入力ＴＤＦＢｐ及び出力アンプＡ２の第１逆相入力ＴＤＦＢｍと、抵抗Ｒ１、Ｒ３を介して出力端子ＴＡ１２に接続されている。第２出力は、抵抗Ｒ２を介して出力アンプＡ１の第１逆相入力ＴＤＦＢｍ及び出力アンプＡ２の第１正相入力ＴＤＦＢｐと、抵抗Ｒ２、Ｒ４を介して出力端子ＴＡ１に接続されている。
第１制御スイッチＳＷＣは、一端が出力アンプＡ１の第２逆相入力ＴＣＦＢ１ｍ及び抵抗Ｒ５を介して出力端子ＴＡ１１に接続され、他端が出力アンプＡ１、Ａ２の第２正相入力ＴＣＦＢ１ｐに接続されている。また、第１制御スイッチＳＷＣの他端には、キャパシタＣ１を介して基準電圧ＶＲＥＦが供給される。第１制御スイッチＳＷＣは、第１スイッチ回路ＳＷＬと同期してオン又はオフする。
第２制御スイッチＳＷＣ＿Ｘは、一端が、抵抗Ｒ６を介してフィードバック端子ＴＦＢ、及び出力アンプＡ１、Ａ２の第３逆相入力ＴＣＦＢ２ｍに接続され、他端が出力アンプＡ１、Ａ２の第３正相入力ＴＣＦＢ２ｐに接続されている。この第２制御スイッチＳＷＣ＿Ｘは、第１制御スイッチＳＷＣとは相補的にオン又はオフする。
ここで、制御ループの一つ、抵抗Ｒ１～Ｒ４で規定された差動帰還ループは、常に機能する。この差動帰還ループは、端子ＩＮ１から、出力端子ＴＡ１及びＴＡ２間の電圧の利得を常に略一定に維持するよう、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差を制御している。この差動帰還ループは、端子ＩＮ１から、出力端子ＴＡ１１及びＴＡ１２間の電圧の利得を常に略一定に維持するよう、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差を制御している。
抵抗Ｒ５、Ｒ８、キャパシタＣ１及び基準電圧ＶＲＥＦで規定された帰還制御ループは、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差を制御している。抵抗Ｒ５は、抵抗Ｒ８と同値を使用して出力端子ＴＡ１１とＴＡ１２のコモンモード電圧を検出、あるいは抵抗Ｒ５＜＜抵抗Ｒ８として出力端子ＴＡ１１の電圧を検出しても良い。
抵抗Ｒ６、Ｒ７、基準電圧ＶＲＥＦで規定された帰還制御ループは、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差を制御している。そして、第１出力アンプＡ１は、第１出力アンプＡ１の、第１正相入力ＴＤＦＢｐ１と第１逆相入力ＴＤＦＢｍ１の電位差、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差、及び、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じた信号を出力端子ＴＡ１から出力する。
また、第２出力アンプＡ２は、第２出力アンプＡ２の、第１正相入力ＴＤＦＢｐ２と第１逆相入力ＴＤＦＢｍ２の電位差、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差、及び、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じた信号を出力端子ＴＡ２から出力する。
ここで、第１制御スイッチＳＷＣがオンの期間（第２制御スイッチＳＷＣ＿Ｘがオフの期間）は、ノードＮ１ｐとノードＮ１ｍとの電位差はゼロになる。この期間は、抵抗Ｒ５及びＲ８を介して、ノードＮ１ｐの電圧が出力端子ＴＡ１１、ＴＡ１２間における電圧の分圧に等しくなるように、キャパシタＣ１が充電される。このキャパシタＣ１への充電をサンプルモードと呼ぶこととする。
この期間において、ノードＮ１ｐとノードＮ１ｍの電位差がゼロなので、図２のｇｍ回路ＧｍＣＦＢ１の出力電流はゼロになり、ｇｍ回路ＧｍＣＦＢ１は出力アンプの増幅動作に寄与しない。さらにこの期間において、第２制御スイッチＳＷＣ＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。出力アンプＡ１、Ａ２の第３正相入力ＴＣＦＢ２ｐに、抵抗Ｒ７を介して基準電圧ＶＲＥＦが供給される。これにより、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、フィードバック端子ＦＢの電圧を基準電圧ＶＲＥＦに等しくするように動作することになる（小信号モード）。また、フィードバック端子ＦＢの電圧は図５に示すように第１供給スイッチ回路ＳＷ１を介して出力端子ＴＡ１２に接続される。
すなわち、第１スイッチ回路ＳＷ１２がオン（第１制御スイッチＳＷＣがオン且つ第２制御スイッチＳＷＣ＿Ｘがオフ）、且つ第３スイッチ回路ＳＷ３１がオンしている場合、第１制御回路ＦＢＮ１が出力アンプＡ２の出力を基準電位ＶＲＥＦに設定する。
第１制御スイッチＳＷＣがオフの期間（第２制御スイッチＳＷＣ＿Ｘがオンの期間）は、ノードＮ２ｐとノードＮ２ｍの電位差はゼロになる。このため、図２のｇｍ回路ＧｍＣＦＢ２の出力電流はゼロとなり、ｇｍ回路ＧｍＣＦＢ２は出力アンプの増幅動作に寄与しない。第１制御スイッチＳＷＣがオフになるので、キャパシタＣ１に蓄えられた電荷は保持される。このキャパシタＣ１に蓄えられた電荷を保持することをホールドモードと呼ぶこととする。
このホールドモードでは、出力端子ＴＡ１１の電位を抵抗Ｒ５、Ｒ８を介して参照してノードＮ１ｍに供給し、キャパシタＣ１に保持された電圧をノードＮ１ｐに供給している。したがって、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの制御ループは、出力端子ＴＡ１１、ＴＡ１２のコモンモード電圧を、第１制御スイッチＳＷＣがオフする直前の値に等しくするように動作させる（大信号モード）。
なお、差動帰還ループは、あくまで差動利得を一定にするものであり、出力端子ＴＡ１１、ＴＡ１２の直流電圧を決定することはできない。したがって、出力端子ＴＡ１１、ＴＡ１２の直流電圧の決定は、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループ、もしくは、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの制御ループで行われる。なお、第２乃至第４制御回路ＦＢＮ２～ＦＢＮ４も同様の制御動作を実行する。
図５は、電力増幅装置１００を含むオーデイオシステムの詳細な構成例を示す図である。第１乃至第４ＢＴＬアンプＢ１～Ｂ４のそれぞれの構成は、図４で示した第１制御回路ＦＢＮ１の構成と同等である。以下、第１乃至第４ＢＴＬアンプＢ１～Ｂ４における同等の構成については、図２～図４の符号を用いて説明する場合がある。すなわち、図５においてＴＡ１１、ＴＡ１２、ＴＡ２１、ＴＡ２２、ＴＡ３１、ＴＡ３２、ＴＡ４１、ＴＡ４２の各端子における出力信号を、Ｏｕｔ１ｐ、Ｏｕｔ１ｍ、Ｏｕｔ２ｍ、Ｏｕｔ２ｐ、Ｏｕｔ３ｍ、Ｏｕｔ３ｐ、Ｏｕｔ４ｐ、Ｏｕｔ４ｍにより示している。第１乃至第４端子ＩＮ１～ＩＮ４のそれぞれには、第１至第４入力信号が供給される。
各フィードバック端子ＦＢ１～ＦＢ４はノードｎｆｂを介して接続される。これにより、各フィードバック端子ＦＢ１～ＦＢ４には、出力端子ＴＡ１２、ＴＡ２２、ＴＡ３２、ＴＡ４２のコモンモード電圧ＶＦＢが印加される。なお、本実施形態では、抵抗Ｒ６と抵抗Ｒ７（図４）を同等の抵抗値とすることで、コモンモード電圧ＶＦＢを基準電圧ＶＲＥＦと同等電圧に設定する。つまり、ノードｎｆｂの電圧は常に基準電圧ＶＲＥＦと同等電圧になるように制御される。
また、出力端子ＴＡ１２、ＴＡ２２、ＴＡ３２、ＴＡ４２のそれぞれとノードｎｆｂとの間には、第１供給スイッチ回路ＳＷ１、第２供給スイッチ回路ＳＷ２、第３供給スイッチ回路ＳＷ３、第４供給スイッチ回路ＳＷ４が接続される。
第１供給スイッチ回路ＳＷ１は、第１ＢＴＬアンプＢ１が小信号モードの間はオンし、大信号モードの間はオフする。第１供給スイッチ回路ＳＷ１は、オンした場合に出力端子ＴＡ１２に電圧ＶＦＢを供給する。
第２供給スイッチ回路ＳＷ２は、第２ＢＴＬアンプＢ２が小信号モードの間はオンし、大信号モードの間はオフする。第２供給スイッチ回路ＳＷ２は、オンした場合に出力端子ＴＡ２２に電圧ＶＦＢを供給する。
第３供給スイッチ回路ＳＷ３は、第３ＢＴＬアンプＢ３が小信号モードの間はオンし、大信号モードの間はオフする。第３供給スイッチ回路ＳＷ３は、オンした場合に出力端子ＴＡ３２に電圧ＶＦＢを供給する。
第４供給スイッチ回路ＳＷ４は、第４ＢＴＬアンプＢ４が小信号モードの間はオンし、大信号モードの間はオフする。第４供給スイッチ回路ＳＷ４は、オンした場合に出力端子ＴＡ４２に電圧ＶＦＢを供給する。
第１スイッチ回路ＳＷ１２がオンしている間に限り、出力アンプＡ２及びＡ４のトランジスタＭ１のゲート同士を短絡し、且つ出力アンプＡ２の及びＡ４のトランジスタＭ２のゲート同士を短絡させれば、出力アンプＡ２、Ａ４の出力は基準電位ＶＲＥＦに設定される。したがって、出力アンプＡ２及びＡ４の出力電流を等しくなるよう制御することができる。
同様に、第２スイッチ回路ＳＷ２４がオンしている間に限り、出力アンプＡ４及びＡ８のトランジスタＭ１のゲート同士を短絡し、且つ出力アンプＡ４及びＡ８のトランジスタＭ２のゲート同士を短絡させれば、出力アンプＡ４、Ａ８の出力は基準電位ＶＲＥＦに設定される。したがって、出力アンプＡ４及びＡ８の出力電流を等しくなるよう制御することができる。
同様に、第３スイッチ回路ＳＷ３１がオンしている間に限り、出力アンプＡ２及びＡ６のトランジスタＭ１のゲート同士を短絡し、且つ出力アンプＡ２及びＡ６のトランジスタＭ２のゲート同士を短絡させれば、出力アンプＡ２、Ａ６の出力は基準電位ＶＲＥＦに設定される。したがって、出力アンプＡ２及びＡ６の出力電流を等しくなるよう制御することができる。
同様に、第４スイッチ回路ＳＷ４３がオンしている間に限り、出力アンプＡ６及びＡ８のトランジスタＭ１のゲート同士を短絡し、且つ出力アンプＡ６及びＡ８のトランジスタＭ２のゲート同士を短絡させれば、出力アンプＡ６、Ａ８の出力は基準電位ＶＲＥＦに設定される。したがって、出力アンプＡ６及びＡ８の出力電流を等しくなるよう制御することができる。
図６は、出力波形とモードとの関係の一例を示す図である。横軸は時間を示している。
上段は、出力端子ＴＡ１１における出力信号Ｏｕｔ１ｐと、出力端子ＴＡ１２における出力信号Ｏｕｔ１ｍの波形を示している。次段は、出力信号Ｏｕｔ１ｐとＯｕｔ１ｍとの差分波形ＢＴＬ１を示している。次段は、第１スイッチ回路ＳＷ１２、第２スイッチ回路ＳＷ２４、第３スイッチ回路ＳＷ３１のオン状態とオフ状態の一例を示している。更に次段は、第４スイッチ回路ＳＷ４３のオン状態とオフ状態の一例を示している。差分波形ＢＴＬ１に対応する入力信号の振幅により、小信号モード、大信号モードと遷移する。
図７は、第１乃至第４ＢＴＬアンプＢ１～Ｂ４が小信号モード時の駆動状態例を示す図である。小信号モードの時は、第１乃至第４スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３の全てがオンの状態である。１乃至第４供給スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の全てがオンの状態である。第１制御スイッチＳＷＣ１～ＳＷＣ４はオンである。第２制御スイッチＳＷＣ１＿Ｘ～ＳＷＣ４＿Ｘはオフである。フィ－ドバック端子ＦＢ１～ＦＢ４は、基準電位ＶＲＥＦに設定される。
第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２が音声再生、第３ＢＴＬアンプＢ３および第４ＢＴＬアンプＢ４が非再生時であるときの、電流の流れについて図８、図９を用いて説明する。第１乃至第４スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３はオンしている。
図８は、第１および第２入力信号が正極性の場合の電流の流れを示す図である。第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ１でのブリッジ出力信号が同位相、かつ同一振幅の場合、第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２に流れる電流の経路はＩｏ１、Ｉｏ２となり、電源で消費される電流ＩｏａはＩｏ１＋Ｉｏ２となる。すなわち、第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２のブリッジ出力電流Ｉｏａをシェアする事により、通常のＡＢ級アンプの消費電流（２×Ｉｏａ）を１／２に低減して電力効率の改善が可能となる。
この場合、スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３がオンし、ループ状に直列接続される。スイッチ回路ＳＷ１２と、スイッチ回路ＳＷ２４、ＳＷ３１、ＳＷ４３のそれぞれが両端で並列接続された状態となる。スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３の抵抗値をそれぞれＲｓｗとすると、スイッチ回路ＳＷ１２の両端の抵抗値は３／４Ｒｓｗとなる。これにより、スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３で発生する損失は３／４Ｒｓｗ×Ｉｏａとなり、一般的な電源増幅回路のようにスイッチ回路ＳＷ１２のみでブリッジする技術で発生する損失Ｒｓｗ×Ｉｏより小さくできる。このため、スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３の電力容量を３／４にできる。例えばスイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３をｎ型トランジスタで構成する場合、より小型化することが可能である。
図９は、第１および第２入力信号が負極性の場合の電流の流れを示す図である。スイッチ回路ＳＷ２４、ＳＷ３１、ＳＷ４３には、電流Ｉｏ２と逆向きであり絶対値が同じ大きさの電流Ｉｏ４が流れる。第１スイッチ回路ＳＷ１２には、電流Ｉｏ１と逆向きであり絶対値が同じ大きさの電流Ｉｏ３が流れる。すなわち、電源で消費される電流ＩｏｂはＩｏ３＋Ｉｏ４となる。第１および第２入力信号が負極性の入力の場合も、第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２のブリッジ出力電流Ｉｏｂをシェアする事により、通常のＡＢ級アンプの消費電流（２×Ｉｏａ）を１／２に低減して電力効率の改善が可能となる。
同様に、スイッチ回路ＳＷ１２ＳＷ２４、ＳＷ３１、ＳＷ４３の接続状態により、スイッチ回路ＳＷ１２の両端の抵抗値は３／４Ｒｓｗとなる。これにより、スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３で発生する損失は３／４Ｒｓｗ×Ｉｏｂとなり、一般的な電源増幅回路のようにスイッチ回路ＳＷ１２のみでブリッジする技術で発生する損失Ｒｓｗ×Ｉｏｂより小さくできる。このため、スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３の電力容量を３／４にできる。
図１０は、第１、及び第２ＢＴＬアンプＢ１、Ｂ２が大信号モードであり、第３、及び第４ＢＴＬアンプＢ３、Ｂ４が小信号モード時の駆動状態例を示す図である。第１、２、及び第３スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１がオフであり、第４スイッチ回路ＳＷ４３がオンである。また、第１制御スイッチＳＷＣ１、ＳＷＣ２はオフであり、第１制御スイッチＳＷＣ３、ＳＷＣ４はオンである。第２制御スイッチＳＷＣ１＿Ｘ、ＳＷＣ２＿Ｘはオンであり、第２制御スイッチＳＷＣ２＿Ｘ、ＳＷＣ４＿Ｘはオフである。また、第１、及び第２供給スイッチ回路ＳＷ１、ＳＷ２がオフであり、第２、及び第４供給スイッチ回路ＳＷ３、ＳＷ４がオンの状態である。
図１１は、図１０で示す信号モードでの電流の流れを示す図である。大信号モードである第１、及び第２ＢＴＬアンプＢ１、Ｂ２は、チャンネル毎に電流を消費するので、消費効率ηはＡＢ級と同等である。但し、一般的な音声信号であれば大信号モードであっても正弦波のようにゼロクロスを伴う。そのため、第１及び第２ＢＴＬアンプＢ１、Ｂ２は高効率状態の小信号モードを経て大信号モードに遷移するので、一周期分の消費効率ηはＡＢ級と比較して向上する。
図１２は、第１乃至大４ＢＴＬアンプＢ１～Ｂ４が小信号モード時の出力信号例を示す図である。第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ１が音声再生、第３ＢＴＬアンプＢ３および第４ＢＴＬアンプＢ４が非再生時の動作を説明する。
第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２の入力信号レベルが第１閾値Ｔｈ１より小さい場合、すなわち小信号モードの場合、スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３をオンし、第１ＢＴＬアンプおよび第２ＢＴＬアンプはＳＥＰＰモードで動作する。この場合、供給スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４もオンしている。
したがって、各制御回路の第１制御スイッチＳＷＣ１～ＳＷＣ４はオンであり、第２制御スイッチＳＷＣ１＿Ｘ～ＳＷＣ４＿Ｘはオフである。
出力アンプＡ２の出力信号Ｏｕｔ１ｍに着目する。第１制御スイッチＳＷＣ１はオンであるので、出力アンプＡ１の第１正相端子と第１逆相端子には同電位が設定される。電位差は０であるので、ｇｍ回路ゲインＧｍＤＦＢの出力電流は０となり、出力アンプＡ１の動作に寄与しない。
第２制御スイッチＳＷＣ＿Ｘ１はオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。すなわち、出力信号Ｏｕｔ１ｍが抵抗Ｒ１６を介して第３逆相入力ＴＣＦＢ２ｍに供給され、基準電圧ＶＲＥＦが抵抗Ｒ１７を介して第３正相入力ＴＣＦＢ２ｐに供給される。これにより、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力信号Ｏｕｔ１ｍを基準電圧ＶＲＥＦに等しくするように動作することになる。すなわち、小信号モードでは、第１制御回路ＦＢＮ１が出力信号Ｏｕｔ１ｍを基準電位ＶＲＥＦに設定する。
次に、出力アンプＡ１の出力信号Ｏｕｔ１ｐに着目する。第１ＢＴＬアンプＢ１の差動利得を一定の既定値にする差動振幅が、出力信号Ｏｕｔ１ｐに現れる。
次に、出力アンプＡ３の出力信号Ｏｕｔ２ｍに着目する。第２ＢＴＬアンプＢ２の差動利得を一定の既定値にする差動振幅が、出力信号Ｏｕｔ２ｍに現れる。
次に、出力アンプＡ４の出力信号Ｏｕｔ２ｐに着目する。第１スイッチ回路ＳＷ１２はオンしているので、出力信号Ｏｕｔ２ｐは、出力信号Ｏｕｔ１ｍと同等となる。すなわち、出力信号Ｏｕｔ２ｐを基準電圧ＶＲＥＦに等しくするように動作することになる。
次に、出力アンプＡ５～Ａ８に着目する。第３ＢＴＬアンプＢ３および第４ＢＴＬアンプＢ４は非再生時であるので、出力信号Ｏｕｔ３ｍ、Ｏｕｔ３ｐ、Ｏｕｔ４ｐ、Ｏｕｔ４ｍは、無信号時の電圧であるＶＤＤ／２となる。
第１ＢＴＬアンプＢ１の出力信号ＢＴＬ１は、出力信号Ｏｕｔ１ｐと出力信号Ｏｕｔ１ｍの差分となる。第２ＢＴＬアンプＢ２の出力信号ＢＴＬ２は、出力信号Ｏｕｔ２ｐと出力信号Ｏｕｔ２ｍの差分となる。第３及び第４ＢＴＬアンプＢ３、Ｂ４の出力信号ＢＴＬ３、ＢＴＬ４は、非再生時の０となる。
図１３は、第１乃至第４入力信号（ｃｈ１～ｃｈ４）の組み合わせ例を示す図である。Ａが小振幅、正極性の入力信号示し、－Ａが小振幅、負極性の入力信号示し、０が無信号を示す。小振幅とは小信号モードに対応する振幅を意味する。小振幅の入力信号時には、ＡＢ級アンプの消費電流（２×Ｉｏ）を１／２に低減して、電力効率を２倍に改善が可能となる。右端に対応する状態例の図番を示す。以下の図１４、１６、１８は、
第１乃至第４ＢＴＬアンプＢ１～Ｂ４の入力信号は小信号モードであり、２つの入力信号が正極性であり、残り２つの入力信号が無声信号である状態図を示す。
第２ＢＴＬアンプＢ２および第４ＢＴＬアンプＢ４が音声再生であり、第１ＢＴＬアンプＢ１および第３ＢＴＬアンプＢ３が非再生である時の、電流の流れを図１４及び１５を用いて説明する。
図１４は、第１乃至第４ＢＴＬアンプＢ１～Ｂ４が小信号モードである場合の電流の流れを示す図である。第２ＢＴＬアンプＢ２および第４ＢＴＬアンプＢ４に流れる電流の経路はＩｏａとなる。これにより、電源で消費される電流は、通常のＡＢ級アンプの消費電流（２×Ｉｏａ）を１／２に低減して電力効率の改善が可能となる。
図１５は、第２ＢＴＬアンプＢ２および第４ＢＴＬアンプＢ４が大信号モードである場合の電流例を示す図である。第２、及び第４ＢＴＬアンプＢ２、Ｂ４は、チャンネル毎に電流を消費するので、消費効率ηはＡＢ級と同等である。但し、一般的な音声信号であれば大信号であっても正弦波のようにゼロクロスを伴うため、第２及び第４ＢＴＬアンプＢ２、Ｂ４は高効率状態の小信号モードを経て大信号モードに遷移するので、一周期分の消費効率ηはＡＢ級と比較して向上する。
第１ＢＴＬアンプＢ１および第３ＢＴＬアンプＢ３が音声再生であり、第２ＢＴＬアンプＢ２および第４ＢＴＬアンプＢ４が非再生である時の、電流の流れを図１５及び図１６を用いて説明する。
図１６は、第１乃至第４ＢＴＬアンプＢ１～Ｂ４が小信号モードである場合の電流の流れを示す図である。第１ＢＴＬアンプＢ１および第３ＢＴＬアンプＢ３に流れる電流の経路はＩｏａとなる。これにより、電源で消費される電流は、通常のＡＢ級アンプの消費電流（２×Ｉｏａ）を１／２に低減して電力効率の改善が可能となる。
図１７は、第１ＢＴＬアンプＢ１および第３ＢＴＬアンプＢ３が大信号モードである場合の電流例を示す図である。第１ＢＴＬアンプＢ１および第３ＢＴＬアンプＢ３は、チャンネル毎に電流を消費するので、消費効率ηはＡＢ級と同等である。但し一般的な音声信号であれば大信号であっても正弦波のようにゼロクロスを伴うため、第１及び第３ＢＴＬアンプＢ１、Ｂ３は高効率状態の小信号モードを経て大信号モードに遷移するので、一周期分の消費効率ηはＡＢ級と比較して向上する。
第３ＢＴＬアンプＢ３および第４ＢＴＬアンプＢ４が音声再生であり、第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２が非再生である時の、電流の流れを図１８及び図１９を用いて説明する。
図１８は、第１乃至第４ＢＴＬアンプＢ１～Ｂ４が小信号モードである場合の電流の流れを示す図である。第３ＢＴＬアンプＢ３および第４ＢＴＬアンプＢ４に流れる電流の経路はＩｏａとなる。これにより、電源で消費される電流は、通常のＡＢ級アンプの消費電流（２×Ｉｏａ）を１／２に低減して電力効率の改善が可能となる。
図１９は、第３ＢＴＬアンプＢ３および第４ＢＴＬアンプＢ４が大信号モードである場合の電流例を示す図である。第３ＢＴＬアンプＢ３および第４ＢＴＬアンプＢ４は、チャンネル毎に電流を消費するので、消費効率ηはＡＢ級と同等である。但し一般的な音声信号であれば大信号であっても正弦波のようにゼロクロスを伴うため、第３及び第４ＢＴＬアンプＢ３、Ｂ４は高効率状態の小信号モードを経て大信号モードに遷移するので、一周期分の消費効率ηはＡＢ級と比較して向上する。
図２０は、消費電力を比較する図である。横軸は出力電力を示し、縦軸は消費電力を示す。本実施形態は、ＡＢ級及びＳＢ級のアンプよりも低い損失電力の特性を示している。小信号モードでは、消費電力はＡＢ級と比較して２分の１となる。大信号モードではＡＢ級と、同等の消費電流が発生する。ただし、本実施形態においては、出力信号は大信号であっても正弦波のようにゼロクロスを伴い、小信号モードを経て遷移するため、全体の消費電力はＡＢ級と比較しても消費電力は少なくなる。
以上説明したように、本実施形態によれば、第１乃至第４スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３を直列に接続した閉ループ部ＣＬを構成する。第１スイッチ回路ＳＷ１２の一端には、出力アンプＡ２の出力端子ＴＡ１２を接続し、第２スイッチ回路ＳＷ２４の一端には、出力アンプＡ４の出力端子ＴＡ２２を接続し、第３スイッチ回路ＳＷ３１の一端には、出力アンプＡ６の出力端子ＴＡ３２を接続し、第４スイッチ回路ＳＷ４３の一端には、出力アンプＡ８の出力端子ＴＡ４２を接続する。これにより、小信号モードでオンしている各スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１、ＳＷ４３の両端に接続される第１乃至第４ＢＴＬアンプＢ１～Ｂ４の各負荷に、電流Ｉｏａ、Ｉｏｂを流すことが可能となる。この場合、電流Ｉｏａ、Ｉｏｂを、第１乃至第４ＢＴＬアンプＢ１～Ｂ４の各負荷で共有できるので消費電力をより低減することができる。
また、閉ループ部ＣＬを構成するスイッチ回路の全てがオンする場合に、１つのスイッチ回路の両端に残りのスイッチ回路が並列接続された状態となり、スイッチ回路の両端の抵抗が低減する。このため、１つのスイッチ回路で発生する損失は３／４Ｒｓｗ×Ｉｏａとなり、一般的な電源増幅回路のように１つのスイッチ回路のみでブリッジする技術で発生する損失Ｒｓｗ×Ｉｏａより小さくできる。これにより、閉ループ部ＣＬを構成するスイッチ回路の電力容量をより低減することが可能である。
（一実施形態の変形例）
図２１は、一実施形態の変形例に係る電力増幅装置１００ａを含むオーデイオシステムの一例を示す構成図である。電力増幅装置１００ａは、閉ループ部ＣＬａを第１乃至第３スイッチ回路ＳＷ１２、ＳＷ２４、ＳＷ３１で構成している点で、図１の電力増幅装置１００と相違する。以下に第１実施形態と相違する点を説明する。電力増幅装置１００ａは、第１電位線ＬＶＤＤと、第２電位線ＬＧＮＤと、第１乃至第３ＢＴＬアンプＢ１～Ｂ３と、閉ループ部ＣＬａと、第１乃至第３コンパレータＣｏｍｐ１２、Ｃｏｍｐ２３、Ｃｏｍｐ３１を備える。
閉ループ部ＣＬａは、直列に接続された第１乃至第３スイッチ回路ＳＷ１２、ＳＷ２３、ＳＷ３１を有し、閉ループを構成可能である。また、第１スイッチ回路ＳＷ１２は、一端に出力アンプＡ２の出力端子ＴＡ１２が接続され、他端に出力アンプＡ４の出力端子ＴＡ２２が接続される。第２スイッチ回路ＳＷ２３は、一端に出力アンプＡ４の出力端子ＴＡ２２が接続され、他端に出力アンプＡ６の出力端子ＴＡ３２に接続される。第３スイッチ回路ＳＷ３１は、一端に出力アンプＡ６の出力端子ＴＡ３２が接続され、他端に出力アンプＡ２の出力端子ＴＡ１２に接続される。なお、本変形例では、電力増幅装置及び閉ループ部ＣＬａを３個のＢＴＬアンプＢ１～Ｂ３で構成したがチャネル数はこれ限定されない。例えば、電力増幅装置及び閉ループ部ＣＬａを、４以上のＢＴＬアンプで構成してもよい。
第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２が音声再生、第３ＢＴＬアンプＢ３が非再生である時の、電流の流れを図２２及び図２３を用いて説明する。
図２２は、第１乃至第４ＢＴＬアンプＢ１～Ｂ３が小信号モードである場合の電流の流れを示す図である。第１および第２入力信号が、正極性の入力の場合である。第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２でのブリッジ出力信号が同位相、かつ同一振幅の場合、第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２に流れる電流の経路はＩｏ１、Ｉｏ２となり、電源で消費される電流はＩｏａ（Ｉｏ１＋Ｉｏ２）となる。すなわち、第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２のブリッジ出力電流Ｉｏａをシェアする事により、通常のＡＢ級アンプの消費電流（２×Ｉｏａ）を１／２に低減して電力効率の改善が可能となる。
この場合、スイッチ回路ＳＷ１２、ＳＷ２３、ＳＷ３１がオンし、閉ループ部ＣＬにループ状に直列に接続されるので、スイッチ回路ＳＷ１２と、スイッチ回路ＳＷ２３、ＳＷ３１のそれぞれが両端で並列接続された状態となる。スイッチ回路ＳＷ１２、ＳＷ２３、ＳＷ３１の抵抗値をそれぞれＲｓｗとすると、スイッチ回路ＳＷ１２の両端の抵抗値は２／３Ｒｓｗとなる。これにより、スイッチ回路ＳＷ１２、ＳＷ２３、ＳＷ３１で発生する損失は２／３Ｒｓｗ×Ｉｏａとなり、一般的な電源増幅回路のようにスイッチ回路ＳＷ１２のみでブリッジする技術で発生する損失Ｒｓｗ×Ｉｏより小さくできる。
図２３は、第１ＢＴＬアンプＢ１および第２ＢＴＬアンプＢ２が大信号モードである場合の電流例を示す図。第１、及び第２ＢＴＬアンプＢ１、Ｂ２は、チャンネル毎に電流を消費するので、消費効率ηはＡＢ級と同等である。但し、一般的な音声信号であれば大信号であっても正弦波のようにゼロクロスを伴うため、第１及び第２ＢＴＬアンプＢ１、Ｂ２は高効率状態の小信号モードを経て大信号モードに遷移するので、一周期分の消費効率ηはＡＢ級と比較して向上する。
以上説明したように、本変形例によれば、閉ループ部ＣＬａを、３以上のスイッチ回路を直列に接続して構成し、出力アンプの出力端子を対応するスイッチ回路の一端に接続した。これにより、閉ループ部ＣＬａを構成するスイッチ回路の全てがオンする場合に、１つのスイッチ回路の両端に残りのスイッチ回路が並列接続された状態となり、スイッチ回路の両端の抵抗が低減する。このため、スイッチ回路で発生する損失は、一般的な電源増幅回路のように１つのスイッチ回路のみでブリッジする技術で発生する損失より小さくできる。これにより、スイッチ回路の電力容量をより低減することが可能である。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置及び方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置及び方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲及びこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１００：電力増幅装置、１００ａ：電力増幅装置、ＬＶＤＤ：第１電位線、ＬＧＮＤ：第２電位線、Ｂ１、Ｂ２、Ｂ３、Ｂ４：ＢＴＬアンプ、ＳＷ１２、ＳＷ２３、ＳＷ２４、ＳＷ３１、ＳＷ４３スイッチ回路、ＦＢＮ１、ＦＢＮ２、ＦＢＮ３、ＦＢＮ４：制御回路、ＣＬ、ＣＬａ：閉ループ部、ｃｏｍｐ１２、ｃｏｍｐ２３、ｃｏｍｐ２４、ｃｏｍｐ３１、ｃｏｍｐ４３：コンパレータ。

Claims (5)

  1. 第１電位が供給される第１電位線と、前記第１電位よりも低い第２電位が供給される第２電位線の間にそれぞれが接続される３以上のＢＴＬアンプであって、ブリッジ接続された第１出力アンプ及び第２出力アンプを有し、入力信号を差動増幅して前記第１出力アンプの出力端子から負荷の一端に出力し、前記入力信号を前記第１出力アンプの逆相で差動増幅して前記第２出力アンプの出力端子から前記負荷の他端に出力する３以上のＢＴＬアンプと、
    前記３以上のＢＴＬアンプそれぞれに対応する３以上のスイッチ回路が直列に接続され、各スイッチ回路の一端が対応する前記第２出力アンプの出力端子に接続され、他端が閉ループを構成する他のスイッチ回路の一端と接続される閉ループ部と、
    を備え、
    前記第１出力アンプ及び前記第２出力アンプのそれぞれは、電流供給端子が前記第１電位線に接続され、電流掃出端子が前記第２電位線に接続され、前記入力信号が正極である場合に、前記電流供給端子から前記出力端子に電流が流れ、前記入力信号が負極である場合に、前記出力端子から前記電流掃出端子に電流が流れ、
    前記３以上のスイッチ回路は、前記３以上のＢＴＬアンプのそれぞれにおける入力信号の振幅が第１閾値未満である場合に、全てオンして前記閉ループを構成する、
    電力増幅装置。
  2. 前記３以上のスイッチ回路のそれぞれは、両端に接続される２つのＢＴＬアンプにおける入力信号の振幅の少なくとも一方が前記第１閾値以上である場合に、オフする、請求項１に記載の電力増幅装置。
  3. 前記第１閾値は、前記３以上のＢＴＬアンプそれぞれの出力信号の振幅が前記第１電位と前記第２電位との電位差の１／２のときの前記３以上のＢＴＬアンプそれぞれの入力信号に対応し、
    前記３以上のＢＴＬアンプそれぞれの出力信号の振幅が前記第１閾値未満のとき、前記３以上のＢＴＬアンプそれぞれの出力信号の振幅が前記第１電位と前記第２電位との電位差の１／２未満になるように設定される、請求項２に記載の電力増幅装置。
  4. 前記２つのＢＴＬアンプのそれぞれにおいて、前記入力信号の振幅が前記第１閾値未満である場合には、前記スイッチ回路をオンする信号を出力し、少なくとも一方の前記入力信号の振幅が前記第１閾値以上である場合には前記スイッチ回路をオフする信号を出力するコンパレータをさらに複数備える、請求項２に記載の電力増幅装置。
  5. 前記３以上のＢＴＬアンプのそれぞれに対応し、対応するそれぞれのＢＴＬアンプを制御する３以上の制御回路であって、前記第１出力アンプの出力端子と前記第２出力アンプの出力端子との間の電圧の利得を一定に維持するように、前記第１出力アンプ及び前記第２出力アンプの利得を制御する３以上の制御回路を、更に備え、
    前記３以上の制御回路は、前記３以上のスイッチ回路が全てＯＮする場合に、それぞれが対応する前記ＢＴＬアンプの第２出力アンプの出力端子を基準電位に制御する、請求項１に記載の電力増幅装置。
JP2020051585A 2020-03-23 2020-03-23 電力増幅装置 Active JP7288415B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020051585A JP7288415B2 (ja) 2020-03-23 2020-03-23 電力増幅装置
CN202010921049.6A CN113437946A (zh) 2020-03-23 2020-09-04 功率放大装置以及音频***
US17/018,287 US11437958B2 (en) 2020-03-23 2020-09-11 Power amplifying device and audio system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020051585A JP7288415B2 (ja) 2020-03-23 2020-03-23 電力増幅装置

Publications (2)

Publication Number Publication Date
JP2021150913A JP2021150913A (ja) 2021-09-27
JP7288415B2 true JP7288415B2 (ja) 2023-06-07

Family

ID=77748798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020051585A Active JP7288415B2 (ja) 2020-03-23 2020-03-23 電力増幅装置

Country Status (3)

Country Link
US (1) US11437958B2 (ja)
JP (1) JP7288415B2 (ja)
CN (1) CN113437946A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113783532A (zh) * 2020-06-10 2021-12-10 武汉杰开科技有限公司 一种功率放大器及其控制方法、车载音频***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024139A1 (en) 2003-06-09 2005-02-03 Stmicroelectronics S.R.L. Multi-channel power amplifier self-configuring to a bridge or single-ended output, particularly for audio applications
US20110123040A1 (en) 2009-08-14 2011-05-26 Nxp B.V. Dynamic switchable mode dual bridge power amplifier
JP2016174206A (ja) 2015-03-16 2016-09-29 株式会社東芝 電力増幅装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870448A (ja) 1981-10-21 1983-04-26 Sony Corp 切換機構
JPS59178009A (ja) * 1983-03-29 1984-10-09 Fujitsu Ltd 分散構成形ハイブリド回路
JPH0290713A (ja) * 1988-09-27 1990-03-30 Yukihiro Toyoda サーキュレータ
DE69314933T2 (de) * 1993-02-24 1998-06-10 St Microelectronics Srl Selbstkonfigurierbarer Doppelbrückenverstärker
JP3414862B2 (ja) * 1993-09-20 2003-06-09 ローム株式会社 オーディオ信号電力増幅回路およびこれを用いるオーディオ装置
DE19525411A1 (de) * 1995-07-12 1997-01-16 Philips Patentverwaltung Signalverstärker
JPH11224179A (ja) 1998-02-05 1999-08-17 Fujitsu Ltd 対話インタフェース・システム
JP3881448B2 (ja) 1998-03-31 2007-02-14 株式会社東芝 電力増幅回路
JP2002064339A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd 高周波電力増幅装置
EP1487100A1 (en) 2003-06-09 2004-12-15 STMicroelectronics S.r.l. Multi-channel power amplifier with channels independently self-configuring bridge or single-ended output, particulary for audio applications
JP4154601B2 (ja) 2003-10-23 2008-09-24 ソニー株式会社 信号変換装置、出力アンプ装置、オーディオ装置および送受信システム
JP2007104576A (ja) 2005-10-07 2007-04-19 Sony Corp スイッチング回路及びディジタルアンプ
JP2010135968A (ja) * 2008-12-03 2010-06-17 Sanyo Electric Co Ltd ブリッジ・タイド・ロード・アンプの制御回路
JP5438483B2 (ja) * 2008-12-16 2014-03-12 ローム株式会社 増幅回路、その起動方法、およびそれらを用いたオーディオ再生装置ならびに電子機器
JP7204440B2 (ja) 2018-11-21 2023-01-16 株式会社東芝 電力増幅装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024139A1 (en) 2003-06-09 2005-02-03 Stmicroelectronics S.R.L. Multi-channel power amplifier self-configuring to a bridge or single-ended output, particularly for audio applications
US20110123040A1 (en) 2009-08-14 2011-05-26 Nxp B.V. Dynamic switchable mode dual bridge power amplifier
JP2016174206A (ja) 2015-03-16 2016-09-29 株式会社東芝 電力増幅装置

Also Published As

Publication number Publication date
JP2021150913A (ja) 2021-09-27
US20210297045A1 (en) 2021-09-23
CN113437946A (zh) 2021-09-24
US11437958B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
JP6360453B2 (ja) 電力増幅装置
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
US7733178B1 (en) High efficiency audio amplifier
US20080030267A1 (en) Class-d audio amplifier with half-swing pulse-width-modulation
US10396779B2 (en) Ground switching for speaker current sense
JP6682463B2 (ja) Ｄ級アンプ
CN112953406A (zh) 低噪声电路
JP4731828B2 (ja) Ｄ級アンプ
US7477087B2 (en) Switch-capacitor techniques for level-shifting
JP7288415B2 (ja) 電力増幅装置
JP2012023616A (ja) スイッチドキャパシタ型ｄ／ａコンバータ
CN111211749B (zh) 功率放大装置以及音频装置
EP1548933B1 (en) Method of preventing abrupt voltage changes at the outputs of a pair of amplifiers and control circuit for a pair of amplifiers self-configuring in a bridge configuration
US20230308060A1 (en) Splice-point determined zero-crossing management in audio amplifiers
US7358813B2 (en) Differential operational amplifier
JP2010130136A (ja) オーディオ信号処理回路およびチャージポンプ回路の制御方法
US7439801B2 (en) Amplifier circuit with multiple power supplies
JP2006211523A (ja) デジタルスイッチング回路
JP2008048305A (ja) ハーフスイングパルス幅変調を備えたｄ級音響増幅器
US6744318B2 (en) Digital power amplifier
JP2010017013A (ja) チャージポンプ回路
KR100770747B1 (ko) 디지털 앰프 및 음성 재생 방법
US11309853B1 (en) Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation
JP2020028172A (ja) 電源供給回路
JP2010130135A (ja) オーディオ信号処理回路およびチャージポンプ回路の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230526

R150 Certificate of patent or registration of utility model

Ref document number: 7288415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150