JPS59178009A - 分散構成形ハイブリド回路 - Google Patents
分散構成形ハイブリド回路Info
- Publication number
- JPS59178009A JPS59178009A JP5297283A JP5297283A JPS59178009A JP S59178009 A JPS59178009 A JP S59178009A JP 5297283 A JP5297283 A JP 5297283A JP 5297283 A JP5297283 A JP 5297283A JP S59178009 A JPS59178009 A JP S59178009A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- hybrid circuit
- unit
- wire
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は複数のインピーダンス素子で構成されたＹ形Δ
形の第１の２線側と第２．第３の２線側を結合するバイ
ブリド回路に係り、該バイブリド回路を第２．第３の２
つの２線側に接続されるシステムの部品と共にユニット
に実装する場合、一方のシステムの部品が障害等により
ユニットを取はずしても、他方のシステム側は第１の２
線側に接続したま寸であることを可能とする分散構成形
バイブリド回路に関する。
形の第１の２線側と第２．第３の２線側を結合するバイ
ブリド回路に係り、該バイブリド回路を第２．第３の２
つの２線側に接続されるシステムの部品と共にユニット
に実装する場合、一方のシステムの部品が障害等により
ユニットを取はずしても、他方のシステム側は第１の２
線側に接続したま寸であることを可能とする分散構成形
バイブリド回路に関する。
（ｂ） 従来技術と問題点
第１図は従来例のＹ形ノ・イブリド回路の構成を示すブ
ロック図で（５）は不平衡形（Ｂ）は平衡形を示し、第
２図は従来例のΔ形バイブリド回路のブロック図で（４
）は不平衡形（Ｂ）は平衡形を示す。
ロック図で（５）は不平衡形（Ｂ）は平衡形を示し、第
２図は従来例のΔ形バイブリド回路のブロック図で（４
）は不平衡形（Ｂ）は平衡形を示す。
この場合各２線側ａ 、ｂ＋ Ｑ＋ ｄ、 ｅ、 ｆ
、ＦＬ′、ｂ’＋ Ｑ′。
、ＦＬ′、ｂ’＋ Ｑ′。
ｄ／、 ｅ／、 ｆｌよりバイブリド回路側を見たイン
ピーダンスをＺとすると、図中の１，２はインピーダン
スがＺ／３のインピーダンス素子、３．４はインピーダ
ンスがＺ／６のインピーダンス素子、５．６はインピー
ダンスが２のインピーダンス素子、７．８はインピーダ
ンスがｖ２のインピーダンス素子である０２つのシステ
ムの入力側又は出力側の信号をＹ形又はΔ形のバイブリ
ド回路を通じて１本化する場合、入力側又は出力側が不
平衡の場合は、２つのシステムの入力側を、Ｙ形バイブ
リド回路の場合は第１図（ト）の２腺側す、 ｃに、
Δ形バイブリド回路の鴨合は第２図囚の２線側ｅ、ｆに
接続し、２ｉ４１１１１ ａ 、 ｄにて信号全一本化
する。
ピーダンスをＺとすると、図中の１，２はインピーダン
スがＺ／３のインピーダンス素子、３．４はインピーダ
ンスがＺ／６のインピーダンス素子、５．６はインピー
ダンスが２のインピーダンス素子、７．８はインピーダ
ンスがｖ２のインピーダンス素子である０２つのシステ
ムの入力側又は出力側の信号をＹ形又はΔ形のバイブリ
ド回路を通じて１本化する場合、入力側又は出力側が不
平衡の場合は、２つのシステムの入力側を、Ｙ形バイブ
リド回路の場合は第１図（ト）の２腺側す、 ｃに、
Δ形バイブリド回路の鴨合は第２図囚の２線側ｅ、ｆに
接続し、２ｉ４１１１１ ａ 、 ｄにて信号全一本化
する。
又平衡の場合は、２つのシステムの入力側又は出力側を
、Ｙ形バイブリド回路の場合は第１図（Ｂ）の２線側ｂ
′、ｄ′に、Δ形バイブリド１す１路の場合は第２図（
Ｂ）の２那［則ｅ′、ｆ′に接続呟 ２線側ａ′、ｄ′
にて信号を一本化する。この場合第１図（５）、（Ｂ）
に示すＹ形Δ形バイブリド回路は通常は２システムの内
の第１のシステム側の部品と共に一つのユニット実装し
てあυ、第２のシステムυ１）１の入力ｊｉｌｉｌ又は
出力側は上記ユニットに実装されたバイブリド回路（例
えば第１図（５）の場合は２＠側す又はＣ）に配線して
接続しである。従って第１のシステム側の部品が除害で
ユニットを取はずす場合は、第２のシステム側は信号を
１本化する２＠側（例えば第１図（Ａ）の場合は２線側
ａ）とは切り離なされ第２のシステム側も使用不能とな
る。
、Ｙ形バイブリド回路の場合は第１図（Ｂ）の２線側ｂ
′、ｄ′に、Δ形バイブリド１す１路の場合は第２図（
Ｂ）の２那［則ｅ′、ｆ′に接続呟 ２線側ａ′、ｄ′
にて信号を一本化する。この場合第１図（５）、（Ｂ）
に示すＹ形Δ形バイブリド回路は通常は２システムの内
の第１のシステム側の部品と共に一つのユニット実装し
てあυ、第２のシステムυ１）１の入力ｊｉｌｉｌ又は
出力側は上記ユニットに実装されたバイブリド回路（例
えば第１図（５）の場合は２＠側す又はＣ）に配線して
接続しである。従って第１のシステム側の部品が除害で
ユニットを取はずす場合は、第２のシステム側は信号を
１本化する２＠側（例えば第１図（Ａ）の場合は２線側
ａ）とは切り離なされ第２のシステム側も使用不能とな
る。
従来のバイブリド回路ではこのような欠点がある０
（ｃ） 発明の目的
本発明の目的は上記の欠点に鑑み、／１イブリド回路を
システムの部品と共にユニットに実装する場合片方のシ
ステム側の部品が障害等でユニットを取はずした時他方
のシステム側は使用出来る状態のｉｔとすることが出来
る分散、（４成形バイブリド回路の提供にある。
システムの部品と共にユニットに実装する場合片方のシ
ステム側の部品が障害等でユニットを取はずした時他方
のシステム側は使用出来る状態のｉｔとすることが出来
る分散、（４成形バイブリド回路の提供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、複数のインピー
ダンス素子で構成されたＹ形及びΔ形の第１の２線側と
第２．第３の２ン浄側の２つの２線側を結合するバイブ
リド回路において、該バイブリド回路を各インピーダン
ス素子が互に等しくなるよう第２．第３の２線側に２つ
に分割し、各々別々のユニットに実装可能にし、かつ第
１の２線側の端子は上記別々のユニット間の配線に凄絖
しであることを特徴と１−る。
ダンス素子で構成されたＹ形及びΔ形の第１の２線側と
第２．第３の２ン浄側の２つの２線側を結合するバイブ
リド回路において、該バイブリド回路を各インピーダン
ス素子が互に等しくなるよう第２．第３の２線側に２つ
に分割し、各々別々のユニットに実装可能にし、かつ第
１の２線側の端子は上記別々のユニット間の配線に凄絖
しであることを特徴と１−る。
（ｅ） 発明の実施例
以下本発明の実施例につき図に従って説明する。
第３図は第１図に対応した本発明の央ＪＭ例のＹ形バイ
ブリド回路の構成を示すブロック図で（４）は不平衡形
［Ｆ］）は平衡形を示し、第４図は第２図に対応した本
発明の実施例のΔ形バイブリド回路の構成を示すブロッ
ク図で（Ａ）は不平衡形（１３）は平衡形を示す○ 図中第１図第２図と同一機能のものは同一記号で示す。
ブリド回路の構成を示すブロック図で（４）は不平衡形
［Ｆ］）は平衡形を示し、第４図は第２図に対応した本
発明の実施例のΔ形バイブリド回路の構成を示すブロッ
ク図で（Ａ）は不平衡形（１３）は平衡形を示す○ 図中第１図第２図と同一機能のものは同一記号で示す。
１′は第１図（３）のインピーダンスＺ／３のインピー
ダンス素子を２つに分割したインピーダンス２Ｚ／３の
インピーダンス素子で、３′は第１図（１３）のインピ
ーダンスＺ／６の天々れのインピーダンス素子３を２つ
に分割したインピーダンスＺ／３の夫々れのインピーダ
ンス素子で、６′は第２図（ロ）のインピーダンスＺの
インピーダンス素子６を２つに分割１したインピーダン
スＺ／２のインピーダンス素子で、８′はＭ２図ＣＢ）
のインピーダンス４々の夫々れのインピーダンス素子８
を２つに分＞ｍしたインビーダンスジ４のインピーダン
ス］−’）である。
ダンス素子を２つに分割したインピーダンス２Ｚ／３の
インピーダンス素子で、３′は第１図（１３）のインピ
ーダンスＺ／６の天々れのインピーダンス素子３を２つ
に分割したインピーダンスＺ／３の夫々れのインピーダ
ンス素子で、６′は第２図（ロ）のインピーダンスＺの
インピーダンス素子６を２つに分割１したインピーダン
スＺ／２のインピーダンス素子で、８′はＭ２図ＣＢ）
のインピーダンス４々の夫々れのインピーダンス素子８
を２つに分＞ｍしたインビーダンスジ４のインピーダン
ス］−’）である。
又１０．１（１’、 １１． ｌｌ’、 １２．１２′
、 １３．１３’は夫々れ２つに分割したユニットを示
す。
、 １３．１３’は夫々れ２つに分割したユニットを示
す。
１３図（Ａ）（１３）、４４図（３）（Ｂ）は第１図（
ん０３）、＾２図（Ａ）（Ｂ）に示すＹ形バイブリド回
路Δ形バイブリド回路を２つに分割して別々のユニット
に実装可能としたもので、第３図（イ）のユニット１０
，１０’及び第３図の）のユニットｌｌ、１１’及び第
４図囚のユニット１２．１２’及び第４図０３）のユニ
ット１３．１３’内の各インピーダンス素子は夫々れ同
じにしてめる。
ん０３）、＾２図（Ａ）（Ｂ）に示すＹ形バイブリド回
路Δ形バイブリド回路を２つに分割して別々のユニット
に実装可能としたもので、第３図（イ）のユニット１０
，１０’及び第３図の）のユニットｌｌ、１１’及び第
４図囚のユニット１２．１２’及び第４図０３）のユニ
ット１３．１３’内の各インピーダンス素子は夫々れ同
じにしてめる。
例えば、第３図（５）では、ユニット１０のインピーダ
ンス素子１′及び２と、ユニノ）１０’のインピーダン
ス素子１′及び２は、夫々れ同じ物である。又第３図（
Ａ）、 （Ｂ）第４図（Ａ）（Ｂ）の２線側ａ ＋ ｄ
′、ｄ ＋ ｄ”ｊ’＋８の端子は各ユニット間の配線
に接続しである。このようにしておけば、箕３図（５）
を例にとって説明すると、２線側す、 ｃに接続され
る２つのシステムの夫々れ協部品と、バイブリド回１ｕ
をユニットに実装する場合、システム側にユニットｌＯ
，１０’を夫々れ別のシステム１１１１ｊのユニットＩ
ｆＣり（装しておけば、例えば、ユニット１ｏと共に実
装された部品が障害等でユニット１ｏを実装したユニッ
トを取はずしても、ユニノ） １０’が菜装されている
側のシステムは２線側ａと接続されたままの状態であり
使用出来る状態にある。このことは第３１ン１（Ｂ）第
４図（Ａ）（Ｂ）に示すバイブリド回路の場合も同様で
ある○ （ｆ） 発明の効果 以上群に」に説明せる如く本発明によれば、Ｙ形Δ）杉
の第１の２線側と第２第３の２つの２．濠１Ｊｉｌを結
合するバイブリド回路の第２第３の２ 線’Ｊ！Ｕに接
読される２つのシステムの夫々の部品と、システカのユ
ニットｔｔてバイブリド回路を実装する場合、一方のシ
ステムの部品が障百等でこの部品を実装したユニット全
取はずしても他方のシステムは使用出来る状態の捷まに
することが出来る効果がある０
ンス素子１′及び２と、ユニノ）１０’のインピーダン
ス素子１′及び２は、夫々れ同じ物である。又第３図（
Ａ）、 （Ｂ）第４図（Ａ）（Ｂ）の２線側ａ ＋ ｄ
′、ｄ ＋ ｄ”ｊ’＋８の端子は各ユニット間の配線
に接続しである。このようにしておけば、箕３図（５）
を例にとって説明すると、２線側す、 ｃに接続され
る２つのシステムの夫々れ協部品と、バイブリド回１ｕ
をユニットに実装する場合、システム側にユニットｌＯ
，１０’を夫々れ別のシステム１１１１ｊのユニットＩ
ｆＣり（装しておけば、例えば、ユニット１ｏと共に実
装された部品が障害等でユニット１ｏを実装したユニッ
トを取はずしても、ユニノ） １０’が菜装されている
側のシステムは２線側ａと接続されたままの状態であり
使用出来る状態にある。このことは第３１ン１（Ｂ）第
４図（Ａ）（Ｂ）に示すバイブリド回路の場合も同様で
ある○ （ｆ） 発明の効果 以上群に」に説明せる如く本発明によれば、Ｙ形Δ）杉
の第１の２線側と第２第３の２つの２．濠１Ｊｉｌを結
合するバイブリド回路の第２第３の２ 線’Ｊ！Ｕに接
読される２つのシステムの夫々の部品と、システカのユ
ニットｔｔてバイブリド回路を実装する場合、一方のシ
ステムの部品が障百等でこの部品を実装したユニット全
取はずしても他方のシステムは使用出来る状態の捷まに
することが出来る効果がある０
第１図、第２図は従来例の夫々れＹ形Δ形のバイブリド
回路の構成を示すブロック図、第３図。 紀４図は本発明の実施例の夫々れＹ形Δ形のバイブリド
回路の構成を示すブロック図である。 図中１〜８．１’、 ３’、 ６’、 ８’はインピー
ダンス素子、１０〜１３．１０’〜１３′はユニットを
示す。 察１て （Ａン
ＣＢ）≠２に （Ａ）
（Ｂ）察３図 （Ａ） ＣＢ
）一 ≠４叫
回路の構成を示すブロック図、第３図。 紀４図は本発明の実施例の夫々れＹ形Δ形のバイブリド
回路の構成を示すブロック図である。 図中１〜８．１’、 ３’、 ６’、 ８’はインピー
ダンス素子、１０〜１３．１０’〜１３′はユニットを
示す。 察１て （Ａン
ＣＢ）≠２に （Ａ）
（Ｂ）察３図 （Ａ） ＣＢ
）一 ≠４叫
Claims (1)
- 複数のインピーダンス素子で構成されたＹ形及びΔ形の
第１の２線側と第２．第３の２つの２１．腺側を結合す
るバイブリド回路において、該バイブリド回路を各イン
ピーダンス素子が互に等しくなるよう第２．第３の２線
側に２つに分割し、各々別々のユニットに実装可能にし
、かつ第１の２線側の端子は上記別々のユニット間の配
線に接続しであることを特徴とする分散構成形バイブリ
ド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297283A JPS59178009A (ja) | 1983-03-29 | 1983-03-29 | 分散構成形ハイブリド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297283A JPS59178009A (ja) | 1983-03-29 | 1983-03-29 | 分散構成形ハイブリド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178009A true JPS59178009A (ja) | 1984-10-09 |
Family
ID=12929800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297283A Pending JPS59178009A (ja) | 1983-03-29 | 1983-03-29 | 分散構成形ハイブリド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178009A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124425A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 信号分配装置 |
| CN113437946A (zh) * | 2020-03-23 | 2021-09-24 | 株式会社东芝 | 功率放大装置以及音频*** |
-
1983
- 1983-03-29 JP JP5297283A patent/JPS59178009A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124425A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 信号分配装置 |
| CN113437946A (zh) * | 2020-03-23 | 2021-09-24 | 株式会社东芝 | 功率放大装置以及音频*** |
| JP2021150913A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社東芝 | 電力増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0157534B2 (ja) | ||
| US4558345A (en) | Multiple connection bond pad for an integrated circuit device and method of making same | |
| WO2007088526A1 (en) | An integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package | |
| JPS59178009A (ja) | 分散構成形ハイブリド回路 | |
| US5757201A (en) | Universal testing device for electronic modules with different configurations and operating parameters | |
| JP2505032B2 (ja) | 半導体集積回路 | |
| JP2003004808A (ja) | 半導体装置および半導体装置のテスト方法 | |
| JPH0917958A (ja) | Ａｃ／ｄｃ信号の多重化方法及び装置 | |
| JPS60222766A (ja) | トランスデユ−サ識別回路 | |
| JPS58100437A (ja) | Ｌｓｉのチエツク方法 | |
| JPH01270385A (ja) | 共通信号入力用基板 | |
| JPS58170122A (ja) | プログラマブルロジツクアレイ | |
| JPH1051942A (ja) | 電気機器の信号発信ユニット特定方法及び信号発信ユニット特定機能付き電気機器 | |
| JPS6216693Y2 (ja) | ||
| JPH1031055A (ja) | 半導体装置 | |
| JPS59189726A (ja) | 半導体集積回路 | |
| JPS5924326A (ja) | プロセス用計算機と外部プロセスとの接続方式 | |
| JPH02189992A (ja) | 基板組立方法 | |
| JPH0447997B2 (ja) | ||
| JPS62123756A (ja) | 半導体集積回路装置 | |
| JPS6220586B2 (ja) | ||
| JPS62283654A (ja) | 半導体装置 | |
| JPH03237566A (ja) | 平衡伝送配線情報生成システム | |
| JPH0652673A (ja) | メモリカード | |
| JPH0576775B2 (ja) |