JP7278516B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP7278516B2 JP7278516B2 JP2023504901A JP2023504901A JP7278516B2 JP 7278516 B2 JP7278516 B2 JP 7278516B2 JP 2023504901 A JP2023504901 A JP 2023504901A JP 2023504901 A JP2023504901 A JP 2023504901A JP 7278516 B2 JP7278516 B2 JP 7278516B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- signal
- transmission line
- conductor
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 433
- 239000004020 conductor Substances 0.000 claims description 260
- 239000000758 substrate Substances 0.000 claims description 244
- 230000005540 biological transmission Effects 0.000 claims description 200
- 230000008054 signal transmission Effects 0.000 claims description 109
- 239000000853 adhesive Substances 0.000 claims description 53
- 230000001070 adhesive effect Effects 0.000 claims description 53
- 238000003780 insertion Methods 0.000 claims description 48
- 230000037431 insertion Effects 0.000 claims description 48
- 230000003321 amplification Effects 0.000 claims description 36
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002131 composite material Substances 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/12—Hollow waveguides
- H01P3/123—Hollow waveguides with a complex or stepped cross-section, e.g. ridged or grooved waveguides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19032—Structure including wave guides being a microstrip line type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
- H01P5/107—Hollow-waveguide/strip-line transitions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Non-Reversible Transmitting Devices (AREA)
Description
例えば、非特許文献1には、2つのMMIC(Monolithic Microwave Integrated Circuit)をフリップチップ技術に基づきシリコンインターポーザーに取付け、2つのMMICが取り付けられたシリコンインターポーザーをフリップチップ技術に基づきプリント回路基板(PCB)に組み立てたモジュールが示されている。
実施の形態1に係る半導体モジュールを図1から図12を用いて説明する。
半導体モジュールとして高周波増幅器モジュールを例にとって説明する。
半導体モジュールは、図1に示すように、半導体素子1と伝送線路体2とインターポーザー基板3と放熱板4を備える。
なお、半導体素子1として高周波高出力増幅器を例にとって説明するが、半導体素子1としてトランジスタ等の複数の能動素子を搭載した電力増幅器、又は複数の受動部品を搭載した半導体集積回路装置(IC)でもよい。
入力信号端子11aは半導体基板の表面の一側端部に配置され、出力信号端子11bは半導体基板の表面の他側端部に配置される。
半導体素子1は、裏面全面にグラウンド層(図示せず)が形成されてもよい。
また、グラウンド端子13a~13dも4つに限られるものではなく、5つ以上であっても良い。
複数のビア14a~14fは貫通ビア又は穴埋め蓋メッキビアなど仕様に合わせたビアで良い。
この場合、3つ以上の信号線、それに接続される3つ以上の信号端子に対しても同様に適用できる。
伝送線路体2は、図5に示すように、誘電体基板20の表面に信号伝送部21と信号用伝送線路22とグラウンド部23を有する。
信号用伝送線路22は、信号用パッド21に入力された高周波信号を伝送する。
信号用伝送線路22は、マイクロストリップ線路の伝送線路として機能する。
信号用パッド21及び信号用伝送線路22とグラウンド部23は、誘電体基板20の表面上に蒸着等によって形成され、パターニングされた導体層である。
伝送線路体2は裏面全面に地導体からなるグラウンド層24が形成される。
なお、伝送線路体2は仕様に応じて多層基板で構成してもよい。
出力側半導体素子用信号パッド31bは、図1及び図2に示すように、半導体素子1の出力信号端子11bと半田ボール等の導電性接着剤5bにより電気的に接続される。
入力側信号線32a及び出力側信号線32bは、それぞれマイクロストリップ線路の伝送線路として機能する。
入力側半導体素子用信号パッド31aと出力側半導体素子用信号パッド31bと入力側信号線32aと出力側信号線32bと伝送線路体用信号パッド33とグラウンド部34は、高抵抗、つまり、絶縁性を有したシリコン基板、樹脂基板、又はガラス基板などの誘電体基板30の表面上に蒸着等によって形成され、パターニングされた導体層である。
導電性接着剤6a~6dは導電性接着剤5a、5bと同じ材質である。
半導体素子1は導電性接着剤5a、5bと導電性接着剤6a~6dを用いることによりインターポーザー基板3の表面にフリップチップ実装される。
誘電体基板30の表面に形成されたグラウンド部34と誘電体基板30の裏面に形成されたグラウンド層35は、誘電体基板30に形成されたビアホールにより電気的に接続される。
伝送線路体用信号パッド33と信号伝送部21は信号用接続端子7により電気的に接続される。
複数のビア36a~36pは貫通ビア又は穴埋め蓋メッキビアなど仕様に合わせたビアで良い。
また、インターポーザー基板3は、仕様に応じて多層基板で構成してもよい。
信号用接続端子7は、図5に示すように、他端部に位置する固定部71の後端が伝送線路体2の表面に形成された信号伝送部21に電気的及び機械的に接続される。
信号用接続端子7の可動部72の先端は、半導体素子1を実装したインターポーザー基板3の表面が放熱板4の表面に対向して配置された際、インターポーザー基板3の表面に形成された伝送線路体用信号パッド33に接して押圧され、信号用接続端子7の可動部72が固定部71側に移動する。
その結果、伝送線路体用信号パッド33は、信号用接続端子7の可動部72の先端に圧力が加えられた状態で密接される。
複数のグラウンド用接続端子8a~8fは、それぞれが信号用接続端子7と同じ構成であり、図10に示すように、固定部8a1~8f1と先端に可動部8a2~8f2を有するスプリングプローブなどのばね構造端子であり、矢印Bに示すように、可動部8a2~8f2が固定部8a1~8f1に対して図示上下方向に伸縮する。
複数のグラウンド用接続端子8a~8fそれぞれの可動部8a2~8f2の先端は、半導体素子1を実装したインターポーザー基板3の表面が放熱板4の表面に対向して配置された際、インターポーザー基板3の表面に形成されたグラウンド部34に接して押圧され、複数のグラウンド用接続端子8a~8fそれぞれの可動部8a2~8f2が固定部8a1~8f1側に移動する。
その結果、グラウンド部34は、複数のグラウンド用接続端子8a~8fそれぞれの可動部8a2~8f2の先端に圧力が加えられた状態で密接される。
放熱板4は、放熱効果の高い金属板が用いられる。
実施の形態2に係る半導体モジュールを図13を用いて説明する。
実施の形態2に係る半導体モジュールは、実施の形態1に係る半導体モジュールに対して、半導体素子1の厚みが薄い半導体素子1’に適用した実施の形態であり、半導体素子1’に対応する位置に突部4A1を有した放熱板4Aを用いたものである。
すなわち、放熱板4Aは、半導体素子11の裏面が密接される部位に突部4A1が形成される。
なお、図13中、図1に付された符号と同一符号は同一又は相当部分を示す。
実施の形態2に係る半導体モジュールも、実施の形態1に係る半導体モジュールと同様の効果を奏する。
実施の形態3に係る半導体モジュールを図14から図18を用いて説明する。
実施の形態3に係る半導体モジュールは、実施の形態1に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図14から図18中、実施の形態1の説明に用いた図に付された符号と同一符号は同一又は相当部分を示す。
貫通ビア25の誘電体基板の表面に形成されるランドは、グラウンド層23と電気的に離隔して形成される。
また、信号用接続端子7は、固定部71の後端部において、誘電体基板の表面に形成される貫通ビア25のランドに電気的及び機械的に接続されてもよい。
伝送線路体2Aの裏面に形成されたグラウンド部24は、放熱板4Bの表面に密接される。
実施の形態4に係る半導体モジュールを図19を用いて説明する。
実施の形態4に係る半導体モジュールは、実施の形態3に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図19中、図14に付された符号と同一符号は同一又は相当部分を示す。
信号用伝送線路22bとグラウンド部23は、誘電体基板の表面上に蒸着等によって形成され、パターニングされた導体層である。
なお、貫通ビア26は、貫通ビアにかぎらず、穴埋め蓋メッキビアなど仕様に合わせたビアで良い。
実施の形態5に係る半導体モジュールを図20を用いて説明する。
実施の形態5に係る半導体モジュールは、実施の形態3に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図20中、図16に付された符号と同一符号は同一又は相当部分を示す。
また、複数のグラウンド用接続端子8a~8fは、固定部8a1~8f1の後端部において、誘電体基板の表面に形成される貫通ビア27a~27fのランドに電気的及び機械的に接続されてもよい。
実施の形態6に係る半導体モジュールを図21及び図22を用いて説明する。
実施の形態6に係る半導体モジュールは、実施の形態3に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図21中、図14に付された符号と同一符号は同一又は相当部分を示す。
スペーサ41は、放熱板4と同じ材質の金属である。なお、スペーサ41は導体、もしくは表面にメッキ処理がなされた絶縁体であればよい。
実施の形態7に係る半導体モジュールを図23から図28を用いて説明する。
実施の形態7に係る半導体モジュールは、実施の形態1に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
図23から図26中、実施の形態1の説明に用いた図に付された符号と同一符号は同一又は相当部分を示す。
以下、説明を分かり易くするため、伝送線路体200を導波管200として説明する。
この給電部が伝送線路体200の信号伝送部である。
また、導波管200の一端壁200eは短絡されている。つまり、導波管200の一端壁200eの内面は短絡面である。
導波管200による導波路201の形状は、図26に示すように、一端壁200eから開放端まで同一幅であり、同一高さである。
幅W1と幅W2は、所望の電気特性を実現するために設計的に選ばれた値である。
また、一端壁200eからのテーパ部は、図27に示す形状とは逆に、一端壁200eから先太になるテーパ部でもよい。
幅W1と幅W2及び階段形状は、所望の電気特性を実現するために設計的に選ばれた値である。
また、一端壁200eからの階段状部は、図28に示す形状とは逆に、一端壁200eから広くなる階段状部でもよい。
なお、信号用接続端子7に対する導波管200の上壁200aへの固定は内面ではなく、後端部において外面に絶縁性接着剤により固定してもよい。
固定部71における挿入する長さy1は、信号用接続端子7と複数のグラウンド用接続端子8a~8fにより構成される疑似的な同軸線路と導波管200との接続において、所望の電気特性が得られるような長さに調整される。
信号用接続端子7の可動部72の先端は、半導体素子1を実装したインターポーザー基板3の表面が放熱板4の表面に対向して配置された際、インターポーザー基板3の表面に形成された伝送線路体用信号パッド33に接して押圧され、信号用接続端子7の可動部72が固定部71側に移動する。
その結果、伝送線路体用信号パッド33は、信号用接続端子7の可動部72の先端に圧力が加えられた状態で密接される。
複数のグラウンド用接続端子8a~8fは、図23から図25に示すように、信号用接続端子7を中心に同心円上に信号用接続端子7を囲むように配置され、他端部に位置する固定部8a1~8f1の後端が導波管200の上壁200aの表面に電気的及び機械的に接続される。
信号用接続端子7を囲む導波管200の上壁200aの表面における周囲がグラウンド部となる。
複数のグラウンド用接続端子8a~8fそれぞれの可動部8a2~8f2の先端は、半導体素子1を実装したインターポーザー基板3の表面が放熱板4の表面に対向して配置された際、インターポーザー基板3の表面に形成されたグラウンド部34に接して押圧され、複数のグラウンド用接続端子8a~8fそれぞれの可動部8a2~8f2が固定部8a1~8f1側に移動する。
その結果、グラウンド部34は、複数のグラウンド用接続端子8a~8fそれぞれの可動部8a2~8f2の先端に圧力が加えられた状態で密接される。
また、信号用接続端子7及びグラウンド用接続端子8a~8fは、図12に示すように、固定部71、8a1~8f1において、可動部72、8a2~8f2側に位置するバネ機構収納部F1に対して径が小さい小径部W2を有したものでも良い。
実施の形態8に係る半導体モジュールを図29から図31を用いて説明する。
実施の形態8に係る半導体モジュールは、実施の形態7に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図29中、図23に付された符号と同一符号は同一又は相当部分を示す。
導体板73は、信号用接続端子7と導波路201との間の電気特性を調整するために設けられる。
実施の形態9に係る半導体モジュールを図32から図34を用いて説明する。
実施の形態9に係る半導体モジュールは、実施の形態7に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図32中、図23に付された符号と同一符号は同一又は相当部分を示す。
導波管200の下壁200bに、図32及び図34に示すように、信号用接続端子7の他端部に位置する固定部71の後端に対向する位置に貫通孔203が形成される。
放熱板4Cの装着部4C1であるねじ穴の中心軸と導波管200の下壁200bの貫通孔203の中心軸は同軸である。
金属柱74における先端部の先端面と信号用接続端子7における固定部71の後端面とは接触しない範囲で対向する。
金属柱74は、ねじに限られるものではなく、棒状の金属であればよい。この場合、放熱板4Cの装着部4C1は棒状の金属が挿入され導電性接着剤により固定するための貫通孔である。
また、実施の形態9に係る半導体モジュールにおいても、実施の形態8に係る半導体モジュールで説明したように、信号用接続端子7の固定部71に導体板73が装着されたものでもよい。
実施の形態10に係る半導体モジュールを図35から図37を用いて説明する。
実施の形態10に係る半導体モジュールは、実施の形態7に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図35から図37中、図23から図25に付された符号と同一符号は同一又は相当部分を示す。
また、図35から図37において、グラウンド用接続端子8a、8bの部分も理解しやすいように断面表示している。
なお、複数のグラウンド用接続端子8a~8fに対する導波管200Aの上壁200aへの固定は内面ではなく、後端部において外面に導電性接着剤により固定してもよい。
さらに、実施の形態10に係る半導体モジュールにおいても、実施の形態9に係る半導体モジュールで説明したように、先端部が導波路201の内部に位置して信号用接続端子7の固定部71に対向し、放熱板4cに装着された金属柱74を備えたものでもよい。
実施の形態11に係る半導体モジュールを図38から図42を用いて説明する。
実施の形態11に係る半導体モジュールは、実施の形態7に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図38中、図23に付された符号と同一符号は同一又は相当部分を示す。
導体上壁230は、誘電体からなる上壁用基板231、及び上壁用基板231の表面及び裏面それぞれに地導体232、233を有する。
導体上壁230において、地導体232と地導体233は、上壁用基板231の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体側壁220の両側壁220a、220b及び一端壁220cそれぞれの内面と導体上壁230の地導体233と放熱板4の表面に囲まれた空間が、一端が短絡され、他端が開放された導波路201を形成する。
導波路201の一端壁220c側に導波路201の高周波信号の給電部がある。
この給電部が伝送線路体200Bの信号伝送部である。
端子挿入孔234である貫通ビアは、図38及び図41に示すように、導体上壁230の表面における地導体232と電気的及び物理的に離隔されたランド234aを有し、導体上壁230の裏面に地導体233と電気的及び物理的に離隔されたランド234bを有する。
信号用接続端子7に対する導体上壁230への固定は、後端部においてランド234aに導電性接着剤により接着してもよい。
複数のグラウンド用接続端子8a~8fは、図38及び図41に示すように、信号用接続端子7を中心に同心円上に信号用接続端子7を囲むように配置され、他端部に位置する固定部8a1~8f1の後端が導体上壁230の地導体232の表面に電気的及び機械的に接続される。
信号用接続端子7を囲む導体上壁230の地導体232の表面における周囲がグラウンド部となる。
また、ビア235a~235fの配置及び個数は、疑似的な同軸線路の所望の特性インピーダンスが実現できればよく、任意の配置、個数としてもよい。
さらに、ビア235a~235fは、導波路201及びインターポーザー基板3に形成された伝送線路との電気的な干渉を防ぐために、導体上壁230における任意の位置に複数個配置してもよい。
さらに、実施の形態11に係る半導体モジュールにおいても、実施の形態9に係る半導体モジュールで説明したように、先端部が導波路201の内部に位置して信号用接続端子7の固定部71に対向し、放熱板4Cに装着された金属柱74を備えたものでもよい。
しかも、実施の形態11に係る半導体モジュールは、導体からなる導体側壁と導体上壁とを有する導波管を用いているので、導体上壁における導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態12に係る半導体モジュールを図43及び図45を用いて説明する。
実施の形態12に係る半導体モジュールは、実施の形態11に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図43及び図44中、図38及び図41に付された符号と同一符号は同一又は相当部分を示す。
また、図43において、グラウンド用接続端子8a、8bの部分も理解しやすいように断面表示している。
なお、複数のグラウンド用接続端子8a~8fは、導体上壁230の地導体232の表面に導電性接着剤により固定してもよい。
また、複数のグラウンド用接続端子8a~8fの導波路201の内部に延伸させる長さは、電気的な特性に影響が出ない範囲で、任意としてもよい。
しかも、実施の形態12に係る半導体モジュールは、導体からなる導体側壁と導体上壁とを有する導波管を用いているので、導体上壁における導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態13に係る半導体モジュールを図46及び図47を用いて説明する。
実施の形態13に係る半導体モジュールは、実施の形態7に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図46及び図47中、図23に付された符号と同一符号は同一又は相当部分を示す。
導波路用溝4D1は、図47に示すように縦断面が矩形であり、一端が開放される。
導体上壁230は、誘電体からなる上壁用基板231、及び上壁用基板231の表面及び裏面それぞれに地導体232、233を有する。
導体上壁230において、地導体232と地導体233は、上壁用基板231の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体上壁230の地導体233と放熱板4の導波路用溝4D1に囲まれた空間が、一端が短絡され、他端が開放された導波路201を形成する。
導波路201の一端側に導波路201の高周波信号の給電部がある。
この給電部が伝送線路体200Dの信号伝送部である。
信号用接続端子7は、図46に示すように、他端部に位置する固定部71の後端部が端子挿入孔234を挿通し、後端部において導電性接着剤212により端子挿入孔234である貫通ビアのランドに接着され、導体上壁230に固定される。
複数のグラウンド用接続端子8a~8fは、図46に示すように、信号用接続端子7を中心に同心円上に信号用接続端子7を囲むように配置され、他端部に位置する固定部8a1~8f1の後端が導体上壁230の地導体232の表面に電気的及び機械的に接続される。
信号用接続端子7を囲む導体上壁230の地導体232の表面における周囲がグラウンド部となる。
さらに、実施の形態13に係る半導体モジュールにおいても、実施の形態9に係る半導体モジュールで説明した金属柱74と同様に、先端部が導波路201の内部に位置して信号用接続端子7の固定部71に対向し、導波路用溝4D1内において、放熱板4Dに装着された金属柱74を備えたものでもよい。
しかも、実施の形態13に係る半導体モジュールは、金属板である放熱板に導波管を構成する導波管側壁面及び導波管底面となす導波路用溝を形成し、導波路用溝における導波管側壁面及び導波管底面と導体からなる導体上壁とにより導波管を構成したので、別部材を用いることがなく製造できるため安価である。
さらに、導体上壁における導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態14に係る半導体モジュールを図48及び図49を用いて説明する。
実施の形態14に係る半導体モジュールは、実施の形態13に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図48中、図46に付された符号と同一符号は同一又は相当部分を示す。
縦断面が矩形であり、他端が開放される。
導波路用溝における副溝4E2は、図48及び図49に示すように、主溝4E1と一端側で連通し、副溝4E2の形状は、幅W1より狭い幅W3と深さH1より深い深さH2の縦断面が矩形である。
実施の形態15に係る半導体モジュールを図50から図52を用いて説明する。
実施の形態15に係る半導体モジュールは、実施の形態7に係る半導体モジュールが伝送線路体200として導波管を用いていたのに対して伝送線路体200Eとして誘電体基板にビアを打ち込んで導波管モードで信号を伝搬する誘電体基板集積導波路(SIW:Substrate integrated waveguide、以下、SIWと称す)の一種である中空のSIWを用いた点が相違し、その他の構成要素については同じである。
なお、図50中、図23及び図38に付された符号と同一符号は同一又は相当部分を示す。
側壁体240は、図50及び図51に示されるように、表面から裏面まで切りかかれた他端開放の切り欠き部241aを有する誘電体基板241と、誘電体基板の表面及び裏面それぞれに形成された地導体242、243と、誘電体基板241の切り欠き部241aの周囲に切り欠き部241aを囲うように配置され、それぞれが誘電体基板241の表面から裏面に貫通して誘電体基板241の表面及び裏面の地導体242、243を電気的に接続する複数のビア244を有する。
複数のビア244は貫通ビアとしても、穴埋め蓋メッキビアとしてもよい。
側壁体240はプリント基板の一部として形成される。
側壁体240における誘電体基板241の裏面に形成された地導体243は放熱板4の表面に密接する。
導体上壁230において、地導体232と地導体233は、上壁用基板231の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体上壁230は側壁体240の切り欠き部241aの表面を覆い、導体上壁230の裏面に形成された地導体233と側壁体240における誘電体基板241の表面に形成された地導体242とは、例えば、はんだ等の導電性接着剤により固定される。
導波路201の一端側に導波路201の高周波信号の給電部がある。
この給電部が伝送線路体200Eの信号伝送部である。
端子挿入孔234である貫通ビアは、導体上壁230の表面における地導体232と電気的及び物理的に離隔されたランドを有し、導体上壁230の裏面に地導体233と電気的及び物理的に離隔されたランドを有する。
信号用接続端子7の固定部71における導波路201の内部に挿入された部分は、伝送線路体200Aにおける導波路201の高周波信号の給電部への給電ピンとして機能する。
信号用接続端子7を囲む導体上壁230の地導体232の表面における周囲がグラウンド部となる。
さらに、実施の形態15に係る半導体モジュールにおいても、実施の形態9に係る半導体モジュールで説明したように、先端部が導波路201の内部に位置して信号用接続端子7の固定部71に対向し、放熱板4Cに装着された金属柱74を備えたものでもよい。
しかも、実施の形態15に係る半導体モジュールは、誘電体基板にビアを打ち込んで導波管モードで信号を伝搬する中空のSIWを用いているので、基本的に誘電体基板により構成され、通常の導波管と同様の構成を実現しながら、切削加工を必要せず、安価に製造できる。
さらに、導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態16に係る半導体モジュールを図53及び図54を用いて説明する。
実施の形態16に係る半導体モジュールにおける伝送線路体200Fは、実施の形態15に係る半導体モジュールにおける側壁体240と導体上壁230とを有する伝送線路体200Eに対して、側壁体240と導体上壁230と導体下壁250とを有する点が相違し、その他の構成要素については同じである。
なお、図53及び図54中、図50及び図52に付された符号と同一符号は同一又は相当部分を示す。
導体下壁250において、地導体252と地導体253は、下壁用基板251の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体下壁250の裏面に形成された地導体253は放熱板4の表面に密接する。
実施の形態16に係る半導体モジュールにおいても、実施の形態15に係る半導体モジュールと同様の効果を奏する。
実施の形態17に係る半導体モジュールを図55から図59を用いて説明する。
実施の形態17に係る半導体モジュールは、実施の形態7に係る半導体モジュールにおける半導体素子1と伝送線路体200とインターポーザー基板3と放熱板4との関係、特に、半導体素子1の出力信号端子11bからインターポーザー基板3の出力側半導体素子用信号パッド31bと出力側信号線32bと伝送線路体用信号パッド33を介して信号用接続端子7と複数のグラウンド用接続端子8a~8fにより構成される疑似的な同軸線路により伝送線路体200の信号伝送部である導波路201の高周波信号の給電部に至る高周波信号の伝送経路を、半導体素子1として4つの高周波電力増幅用半導体素子1A~1Dを用い、4つの高周波電力増幅用半導体素子1A~1Dの高周波出力を電力合成する高周波高出力増幅器モジュールに適用した半導体モジュールである。
第1の高周波電力増幅用半導体素子1Aから第4の高周波電力増幅用半導体素子1Dは、それぞれが表面に入力信号端子11a1~11a4と出力信号端子11b1~11b4と、入力信号端子11a1~11a4に接続された入力信号線12a1~12a4と、出力信号端子11b1~11b4に接続された出力信号線12b1~12b4と、4つのグラウンド端子13a1~13a4、13b1~13b4、13c1~13c4、13d1~13d4を有する。
インターポーザー基板3A1は、図57に示すように、誘電体基板301の表面に、第1の出力側パッド31a1及び第2の出力側パッド31a2と、第1の出力側パッド31a1及び第2の出力側パッド31a2それぞれに接続された第1の入力側信号線32a1及び第2の入力側信号線32a2と、第1の増幅信号入力側パッド31b1及び第2の増幅信号入力側パッド31b2と、第1の増幅信号出力側パッド331と、第1の合成信号線321と、地導体であるグラウンド部341を有し、誘電体基板301の裏面に地導体であるグラウンド層351を有する。
インターポーザー基板3A1は、第1の高周波電力増幅用半導体素子1Aからの高周波信号と第2の高周波電力増幅用半導体素子1Bからの高周波信号の電力合成回路を構成する。
インターポーザー基板3A2は、第3の高周波電力増幅用半導体素子1Cからの高周波信号と第4の高周波電力増幅用半導体素子1Dからの高周波信号の電力合成回路を構成する。
その結果、第1の高周波電力増幅用半導体素子1A及び第2の高周波電力増幅用半導体素子1Bは第1のインターポーザー基板3A1に実装される。
その結果、第3の高周波電力増幅用半導体素子1C及び第4の高周波電力増幅用半導体素子1Dは第2のインターポーザー基板3A2に実装される。
なお、第1のインターポーザー基板3A1と第2のインターポーザー基板3A2を1つのインターポーザー基板としてもよい。
第1の信号用接続端子7A及び第2の信号用接続端子7Bはそれぞれ、図10に示すように、固定部71と先端に可動部72を有するスプリングプローブなどのばね構造端子であり、矢印Bに示すように、可動部72が固定部71に対して図示上下方向に伸縮する。
なお、第1の信号用接続端子7A及び第2の信号用接続端子7Bはそれぞれ、図12に示す構造でもよい。
その結果、第1の増幅信号出力側パッド331は、第1の信号用接続端子7Aの可動部72の先端に圧力が加えられた状態で密接される。
その結果、第2の増幅信号出力側パッド332は、第2の信号用接続端子7Bの可動部72の先端に圧力が加えられた状態で密接される。
以下、説明を分かり易くするため、伝送線路体200Gを導波管200Gとして説明する。
なお、合成路201Gにおける第1の導波路201a及び第2の導波路201bはそれぞれ、一端から狭くなるテーパ部又は階段状部を有し、テーパ部又は階段状部に連続して他端までで同一幅であり、合成路201Gにおける合成導波路201cが一端から他端まで同一幅である形状でもよい。
第2の導波路201bにおける一端壁200e側に、伝送線路体200Gの信号伝送部における第2の信号入力部である第2の導波路201bの高周波信号の給電部がある。
また、導波管200の一端壁200eは短絡されている。つまり、導波管200の一端壁200eの内面は短絡面である。
導波管200Gは、導波管200Gの第1の導波路201aに給電された合成された高周波信号と導波管200Gの第2の導波路201bに給電された合成された高周波信号とを合成する電力合成回路を構成する。
第1の信号用接続端子7Aにおける固定部71の、第1の導波路201aの内部に挿入された部分が、第1の導波路201aの高周波信号の給電部への給電ピンとして機能する。
第2の信号用接続端子7Bにおける固定部71の、第2の導波路201bの内部に挿入された部分が、第2の導波路201bの高周波信号の給電部への給電ピンとして機能する。
複数の第1のグラウンド用接続端子8a11~8f11は、図58に示すように、第1の信号用接続端子7Aを中心に同心円上に第1の信号用接続端子7Aを囲むように配置され、他端部に位置する固定部8a1~8f1の後端が導波管200Gの上壁200aの表面に電気的及び機械的に接続される。
第1の信号用接続端子7Aを囲む導波管200の上壁200aの表面における周囲がグラウンド部となる。
複数の第2のグラウンド用接続端子8a12~8f12は、図58に示すように、第2の信号用接続端子7Bを中心に同心円上に第2の信号用接続端子7Bを囲むように配置され、他端部に位置する固定部8a1~8f1の後端が導波管200Gの上壁200aの表面に電気的及び機械的に接続される。
第2の信号用接続端子7Bを囲む導波管200の上壁200aの表面における周囲がグラウンド部となる。
その結果、グラウンド部341は、複数の第1のグラウンド用接続端子8a11~8f11それぞれの可動部8a2~8f2の先端に圧力が加えられた状態で密接される。
その結果、グラウンド部342は、複数の第2のグラウンド用接続端子8a12~8f12それぞれの可動部8a2~8f2の先端に圧力が加えられた状態で密接される。
また、第3の高周波電力増幅用半導体素子1C及び第4の高周波電力増幅用半導体素子1Dからの高周波信号は、第2のインターポーザー基板3Bにより電力合成され、電力合成された高周波信号が第2の信号用接続端子7B及び複数の第2のグラウンド用接続端子8a12~8f12による疑似的な同軸線路により、導波管200Gの第2の導波路201bに給電される。
なお、第1のインターポーザー基板3A及び第2のインターポーザー基板3Bによる電力合成回路は、チップ抵抗又は薄膜抵抗等を搭載した、例えばWilkinson電力合成回路やGysel電力合成回路等の構成であってもよい。
なお、導波管200Gによる電力合成回路は、例えば、分岐部を複数備えたマジックT等の構成であってもよい。
すなわち、導波管として以下の構成を有する。
導体側壁は、両側壁及び一端壁を有する導体からなり、両側壁及び一端壁の底面が放熱板の表面に密接する。
導体上壁は、誘電体からなる上壁用基板、及び上壁用基板の表面及び裏面それぞれに地導体を有する。
信号用接続端子における第2の信号用接続端子の固定部が、第2の導波路の高周波信号の給電部に対応した位置に形成された導波管の上壁における第2の端子挿入孔に挿入され、第2の導波路の内部に挿入された部分が第2の導波路の高周波信号の給電部への給電ピンとして機能する。
伝送線路体のグラウンド部は、信号用接続端子における第1の信号用接続端子及び第2の信号用接続端子をそれぞれ囲む上壁用基板の表面における地導体の周囲である。
すなわち、導波管として以下の構成を有する。
伝送線路体は導体上壁を有する。
導体上壁は、誘電体からなる上壁用基板、及び上壁用基板の表面及び裏面それぞれに地導体を有し、放熱板の導波路用溝を覆い、上壁用基板の裏面における地導体が放熱板の表面に密接する。
伝送線路体のグラウンド部は、信号用接続端子における第1の信号用接続端子及び第2の信号用接続端子をそれぞれ囲む上壁用基板の表面における地導体の周囲である。
すなわち、中空のSIWとして以下の構成を有する。
側壁体は、他端開放の切り欠き部を有する誘電体基板と、誘電体基板の表面及び裏面それぞれに形成された地導体と、誘電体基板の切り欠き部の周囲に切り欠き部を囲うように配置され、それぞれが誘電体基板の表面から裏面に貫通して誘電体基板の表面及び裏面の地導体を電気的に接続し、疑似的な導体壁として機能する複数のビアを有する。
SIWにおける合成路が、上壁用基板の裏面における地導体と側壁体の複数のビアに囲まれた領域に形成された、一端が短絡された第1の導波路、一端が短絡された第2の導波路、及び一端が第1の導波路の他端と第2の導波路の他端と連通し、他端が開放された合成導波路を含む。
伝送線路体のグラウンド部は、信号用接続端子における第1の信号用接続端子及び第2の信号用接続端子をそれぞれ囲む上壁用基板の表面における地導体の周囲である。
Claims (26)
- 表面に信号端子及びグラウンド端子を有する半導体素子と、
信号伝送部及びグラウンド部を有する伝送線路体と、
一端部に可動部を有し、他端部に位置する固定部が前記伝送線路体の信号伝送部に電気的に接続された信号用接続端子と、
前記信号用接続端子を囲むように配置され、それぞれが一端部に可動部を有し、他端部に位置する固定部が前記伝送線路体のグラウンド部に電気的に接続され、前記信号用接続端子とにより疑似的な同軸線路を構成する複数のグラウンド用接続端子と、
前記半導体素子の裏面が表面に密接された放熱板と、
表面が前記放熱板の表面に対向して配置され、表面に、前記半導体素子の信号端子と導電性接着剤により電気的に接続される半導体素子用信号パッド、前記信号用接続端子の可動部と接して前記信号用接続端子と電気的に接続される伝送線路体用信号パッド、及び前記複数のグラウンド用接続端子の可動部と接して前記複数のグラウンド用接続端子と電気的に接続されるグラウンド部を有するインターポーザー基板と、
を備えた半導体モジュール。 - 前記半導体素子は、高周波増幅器、トランジスタ等の複数の能動素子を搭載した電力増幅器、又は複数の受動部品を搭載した半導体集積回路装置である請求項1に記載の半導体モジュール。
- 前記放熱板は、前記半導体素子の裏面が密接される部位が突部である請求項1又は請求項2に記載の半導体モジュール。
- 前記伝送線路体は誘電体基板を有するマイクロストリップ線路であり、
前記伝送線路体の信号伝送部は、前記誘電体基板の表面に形成され、前記誘電体基板の表面に形成された信号用伝送線路に接続された信号用パッドであり、
前記伝送線路体のグラウンド部は、前記誘電体基板の表面に前記信号用伝送線路及び前記信号用パッドと電気的に離隔して形成された地導体である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記伝送線路体は誘電体基板を有するマイクロストリップ線路であり、
前記伝送線路体の信号伝送部は、前記誘電体基板の裏面に形成され、前記誘電体基板の裏面に形成された信号用伝送線路に接続された信号用パッドであり、
前記伝送線路体のグラウンド部は、前記誘電体基板の表面に形成された地導体である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記伝送線路体は誘電体基板を有するマイクロストリップ線路であり、
前記伝送線路体の信号伝送部は、前記誘電体基板の裏面に形成され、前記誘電体基板の裏面に形成された信号用伝送線路に接続された信号用パッドであり、
前記伝送線路体のグラウンド部は、前記誘電体基板の裏面に形成された地導体である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記放熱板は、前記伝送線路体の信号伝送部及び信号用伝送線路が対向する表面に、前記伝送線路体の信号伝送部及び信号用伝送線路と物理的に離隔する掘り込み部を有する、
請求項5又は請求項6に記載の半導体モジュール。 - 前記伝送線路体の裏面と前記放熱板の表面との間に前記伝送線路体の信号伝送部及び信号用伝送線路を囲み、前記伝送線路体の信号伝送部及び信号用伝送線路と前記放熱板の表面とを物理的に離隔するスペーサを備えた、
請求項5又は請求項6に記載の半導体モジュール。 - 前記伝送線路体は導波管であり、
前記伝送線路体の信号伝送部は、前記導波管による導波路の高周波信号の給電部であり、
前記伝送線路体のグラウンド部は、前記導波管の一部である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記伝送線路体は導波管であり、
前記導波管は、上壁、下壁、両側壁及び一端壁を有する導体で構成され、上壁、下壁、両側壁及び一端壁それぞれの内面に囲まれた空間が、一端が短絡され、他端が開放された導波路を形成し、
前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記導波管の上壁の周囲である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記伝送線路体は、導体側壁と導体上壁とを有する導波管であり、
前記導体側壁は、両側壁及び一端壁を有する導体からなり、両側壁及び一端壁の底面が前記放熱板の表面に密接し、
前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、
前記導体側壁の両側壁及び一端壁それぞれの内面と前記上壁用基板の裏面における地導体と前記放熱板の表面に囲まれた空間が、一端が短絡され、他端が開放された導波路を形成し、
前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記上壁用基板の表面における地導体の周囲である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記放熱板は、表面に導波路用溝を有する金属板であり、
前記伝送線路体は導体上壁を有し、
前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記放熱板の導波路用溝を覆い、前記上壁用基板の裏面における地導体が前記放熱板の表面に密接し、
前記上壁用基板の裏面における地導体と前記放熱板の導波路用溝に囲まれた空間が、一端が短絡され、他端が開放された導波路を形成し、
前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記上壁用基板の表面における地導体の周囲である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記伝送線路体は、側壁体と導体上壁とを有する誘電体基板集積導波路であり、
前記側壁体は、他端開放の切り欠き部を有する誘電体基板と、前記誘電体基板の表面及び裏面それぞれに形成された地導体と、前記誘電体基板の切り欠き部の周囲に前記切り欠き部を囲うように配置され、それぞれが前記誘電体基板の表面から裏面に貫通して前記誘電体基板の表面及び裏面の地導体を電気的に接続し、疑似的な導体壁として機能する複数のビアを有し、
前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記側壁体の切り欠き部を覆い、前記上壁用基板の裏面における地導体が前記側壁体の表面における地導体と密接し、
前記上壁用基板の裏面における地導体と前記側壁体の複数のビアに囲まれた領域が、一端が短絡され、他端が開放された導波路を形成し、
前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記上壁用基板の表面における地導体の周囲である、
請求項1から請求項3のいずれか1項に記載の半導体モジュール。 - 前記導波路は、一端から開放端まで同一幅である請求項10から請求項13のいずれか1項に記載の半導体モジュール。
- 前記導波路は、一端から狭くなるテーパ部又は階段状部を有し、テーパ部又は階段状部に連続して開放端までで同一幅である請求項10から請求項13のいずれか1項に記載の半導体モジュール。
- 前記信号用接続端子の固定部における前記導波路の内部に挿入された部分に装着された導体板を備えた請求項10から請求項15のいずれか1項に記載の半導体モジュール。
- 先端部が前記導波路の内部に位置して前記信号用接続端子の固定部に対向し、前記放熱板に装着された金属柱を備えた請求項10から請求項15のいずれか1項に記載の半導体モジュール。
- 前記半導体素子は、それぞれが表面に信号端子及びグラウンド端子を有する第1の高周波電力増幅用半導体素子から第4の高周波電力増幅用半導体素子を含み、
前記インターポーザー基板は、前記半導体素子用信号パッドが前記第1の高周波電力増幅用半導体素子から前記第4の高周波電力増幅用半導体素子の信号端子それぞれに対応した第1の増幅信号入力側パッドから第4の増幅信号入力側パッドを含み、前記伝送線路体用信号パッドが第1の増幅信号出力側パッド及び第2の増幅信号出力側パッドを含み、前記第1の増幅信号入力側パッド及び前記第2の増幅信号入力側パッドと前記第1の増幅信号出力側パッドとを接続する第1の合成信号線、及び前記第3の増幅信号入力側パッド及び前記第4の増幅信号入力側パッドと前記第2の増幅信号出力側パッドとを接続する第2の合成信号線を有し、
前記信号用接続端子は、可動部が前記インターポーザー基板の第1の増幅信号出力側パッドと接して電気的に接続される第1の信号用接続端子、及び可動部が前記インターポーザー基板の第2の増幅信号出力側パッドと接して電気的に接続される第2の信号用接続端子を含み、
前記伝送線路体は、前記信号伝送部が、前記第1の信号用接続端子の固定部が電気的に接続される第1の信号入力部、及び前記第2の信号用接続端子の固定部が電気的に接続される第2の信号入力部を含み、前記第1の信号入力部に入力された高周波信号と前記第2の信号入力部に入力された高周波信号とを合成する合成路を有する請求項1に記載の半導体モジュール。 - 前記伝送線路体は導波管であり、
前記導波管は、上壁、下壁、両側壁及び一端壁を有する導体で構成され、
前記合成路が、上壁、下壁、両側壁及び一端壁それぞれの内面に囲まれた空間に形成された、一端が短絡された第1の導波路、一端が短絡された第2の導波路、及び一端が前記第1の導波路の他端と前記第2の導波路の他端と連通し、他端が開放された合成導波路を含み、
前記伝送線路体の信号伝送部における第1の信号入力部が前記第1の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第2の信号入力部が前記第2の導波路の高周波信号の給電部であり、
前記信号用接続端子における第1の信号用接続端子の固定部が、前記第1の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第1の端子挿入孔に挿入され、前記第1の導波路の内部に挿入された部分が前記第1の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第2の信号用接続端子の固定部が、前記第2の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第2の端子挿入孔に挿入され、前記第2の導波路の内部に挿入された部分が前記第2の導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子における第1の信号用接続端子及び第2の信号用接続端子をそれぞれ囲む前記導波管の上壁の周囲である、
請求項18に記載の半導体モジュール。 - 前記伝送線路体は導体側壁と導体上壁とを有する導波管であり、
前記導体側壁は、両側壁及び一端壁を有する導体からなり、両側壁及び一端壁の底面が前記放熱板の表面に密接し、
前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、
前記合成路が、前記導体側壁の両側壁及び一端壁それぞれの内面と前記上壁用基板の裏面における地導体と前記放熱板の表面に囲まれた空間に形成された、一端が短絡された第1の導波路、一端が短絡された第2の導波路、及び一端が前記第1の導波路の他端と前記第2の導波路の他端と連通し、他端が開放された合成導波路を含み、
前記伝送線路体の信号伝送部における第1の信号入力部が前記第1の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第2の信号入力部が前記第2の導波路の高周波信号の給電部であり、
前記信号用接続端子における第1の信号用接続端子の固定部が、前記第1の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第1の端子挿入孔に挿入され、前記第1の導波路の内部に挿入された部分が前記第1の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第2の信号用接続端子の固定部が、前記第2の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第2の端子挿入孔に挿入され、前記第2の導波路の内部に挿入された部分が前記第2の導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子における第1の信号用接続端子及び第2の信号用接続端子をそれぞれ囲む前記上壁用基板の表面における地導体の周囲である、
請求項18に記載の半導体モジュール。 - 前記放熱板は、表面に導波路用溝を有する金属板であり、
前記伝送線路体は導体上壁を有し、
前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記放熱板の導波路用溝を覆い、前記上壁用基板の裏面における地導体が前記放熱板の表面に密接し、
前記合成路が、前記上壁用基板の裏面における地導体と前記放熱板の導波路用溝に囲まれた空間に形成された、一端が短絡された第1の導波路、一端が短絡された第2の導波路、及び一端が前記第1の導波路の他端と前記第2の導波路の他端と連通し、他端が開放された合成導波路を含み、
前記伝送線路体の信号伝送部における第1の信号入力部が前記第1の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第2の信号入力部が前記第2の導波路の高周波信号の給電部であり、
前記信号用接続端子における第1の信号用接続端子の固定部が、前記第1の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第1の端子挿入孔に挿入され、前記第1の導波路の内部に挿入された部分が前記第1の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第2の信号用接続端子の固定部が、前記第2の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第2の端子挿入孔に挿入され、前記第2の導波路の内部に挿入された部分が前記第2の導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子における第1の信号用接続端子及び第2の信号用接続端子をそれぞれ囲む前記上壁用基板の表面における地導体の周囲である、
請求項18に記載の半導体モジュール。 - 前記伝送線路体は、側壁体と導体上壁とを有する誘電体基板集積導波路であり、
前記側壁体は、他端開放の切り欠き部を有する誘電体基板と、前記誘電体基板の表面及び裏面それぞれに形成された地導体と、前記誘電体基板の切り欠き部の周囲に前記切り欠き部を囲うように配置され、それぞれが前記誘電体基板の表面から裏面に貫通して前記誘電体基板の表面及び裏面の地導体を電気的に接続し、疑似的な導体壁として機能する複数のビアを有し、
前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記側壁体の切り欠き部を覆い、前記上壁用基板の裏面における地導体が前記側壁体の表面における地導体と密接し、
前記合成路が、前記上壁用基板の裏面における地導体と前記側壁体の複数のビアに囲まれた領域に形成された、一端が短絡された第1の導波路、一端が短絡された第2の導波路、及び一端が前記第1の導波路の他端と前記第2の導波路の他端と連通し、他端が開放された合成導波路を含み、
前記伝送線路体の信号伝送部における第1の信号入力部が前記第1の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第2の信号入力部が前記第2の導波路の高周波信号の給電部であり、
前記信号用接続端子における第1の信号用接続端子の固定部が、前記第1の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第1の端子挿入孔に挿入され、前記第1の導波路の内部に挿入された部分が前記第1の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第2の信号用接続端子の固定部が、前記第2の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第2の端子挿入孔に挿入され、前記第2の導波路の内部に挿入された部分が前記第2の導波路の高周波信号の給電部への給電ピンとして機能し、
前記伝送線路体のグラウンド部は、前記信号用接続端子における第1の信号用接続端子及び第2の信号用接続端子をそれぞれ囲む前記上壁用基板の表面における地導体の周囲である、
請求項18に記載の半導体モジュール。 - 前記合成路における第1の導波路、第2の導波路、及び合成導波路はそれぞれ、一端から他端まで同一幅である請求項18から請求項22のいずれか1項に記載の半導体モジュール。
- 前記合成路における第1の導波路及び第2の導波路はそれぞれ、一端から狭くなるテーパ部又は階段状部を有し、テーパ部又は階段状部に連続して他端までで同一幅であり、前記合成路における合成導波路は一端から他端まで同一幅である請求項18から請求項22のいずれか1項に記載の半導体モジュール。
- 前記信号用接続端子における第1の信号用接続端子の固定部における前記合成路における第1の導波路の内部に挿入された部分に装着された第1の導体板と、前記信号用接続端子における第2の信号用接続端子の固定部における前記合成路における第2の導波路の内部に挿入された部分に装着された第2の導体板を備えた請求項19から請求項24のいずれか1項に記載の半導体モジュール。
- 先端部が前記合成路における第1の導波路の内部に位置して前記信号用接続端子における第1の信号用接続端子の固定部に対向し、前記放熱板に装着された第1の金属柱と、先端部が前記合成路における第2の導波路の内部に位置して前記信号用接続端子における第2の信号用接続端子の固定部に対向し、前記放熱板に装着された第2の金属柱を備えた請求項19から請求項25のいずれか1項に記載の半導体モジュール。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/009097 WO2022190184A1 (ja) | 2021-03-09 | 2021-03-09 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2022190184A1 JPWO2022190184A1 (ja) | 2022-09-15 |
JP7278516B2 true JP7278516B2 (ja) | 2023-05-19 |
Family
ID=83227511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023504901A Active JP7278516B2 (ja) | 2021-03-09 | 2021-03-09 | 半導体モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230387047A1 (ja) |
JP (1) | JP7278516B2 (ja) |
GB (1) | GB2619437A (ja) |
WO (1) | WO2022190184A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006054260A (ja) | 2004-08-10 | 2006-02-23 | Toshiba Corp | 外部とのインターフェース機能を有するlsiパッケージ、外部とのインターフェース機能を備えたlsiパッケージを有する実装体、外部とのインターフェース機能を備えたlsiパッケージを有する実装体の製造方法 |
JP2006059883A (ja) | 2004-08-17 | 2006-03-02 | Toshiba Corp | インターフェイスモジュール付lsiパッケージ |
JP2013126099A (ja) | 2011-12-14 | 2013-06-24 | Sony Corp | 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器 |
JP2013211368A (ja) | 2012-03-30 | 2013-10-10 | Mitsubishi Electric Corp | パッケージ |
WO2017187559A1 (ja) | 2016-04-27 | 2017-11-02 | 三菱電機株式会社 | 高周波回路 |
-
2021
- 2021-03-09 JP JP2023504901A patent/JP7278516B2/ja active Active
- 2021-03-09 GB GB2312949.7A patent/GB2619437A/en active Pending
- 2021-03-09 WO PCT/JP2021/009097 patent/WO2022190184A1/ja active Application Filing
-
2023
- 2023-08-11 US US18/232,978 patent/US20230387047A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006054260A (ja) | 2004-08-10 | 2006-02-23 | Toshiba Corp | 外部とのインターフェース機能を有するlsiパッケージ、外部とのインターフェース機能を備えたlsiパッケージを有する実装体、外部とのインターフェース機能を備えたlsiパッケージを有する実装体の製造方法 |
JP2006059883A (ja) | 2004-08-17 | 2006-03-02 | Toshiba Corp | インターフェイスモジュール付lsiパッケージ |
JP2013126099A (ja) | 2011-12-14 | 2013-06-24 | Sony Corp | 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器 |
JP2013211368A (ja) | 2012-03-30 | 2013-10-10 | Mitsubishi Electric Corp | パッケージ |
WO2017187559A1 (ja) | 2016-04-27 | 2017-11-02 | 三菱電機株式会社 | 高周波回路 |
Also Published As
Publication number | Publication date |
---|---|
GB202312949D0 (en) | 2023-10-11 |
JPWO2022190184A1 (ja) | 2022-09-15 |
GB2619437A (en) | 2023-12-06 |
US20230387047A1 (en) | 2023-11-30 |
WO2022190184A1 (ja) | 2022-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3068575B2 (ja) | ミリメートル波ltccパッケージ | |
JP6639859B2 (ja) | 切替え可能送受信フェーズド・アレイ・アンテナ | |
WO2018230475A1 (ja) | アンテナモジュールおよび通信装置 | |
US7504710B2 (en) | Multilayer dielectric substrate and semiconductor package | |
EP1515389B1 (en) | Multilayer high frequency device with planar antenna thereon and manufacturing method thereof | |
US5138436A (en) | Interconnect package having means for waveguide transmission of rf signals | |
JP5765174B2 (ja) | 電子装置 | |
JP7414950B2 (ja) | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 | |
JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
JP5654288B2 (ja) | 光モジュール及び高周波モジュール | |
CN110798962B (zh) | 印刷电路板、光学模块和光学传输设备 | |
JP7278516B2 (ja) | 半導体モジュール | |
JP5444915B2 (ja) | 高周波モジュール及び高周波モジュールの製造方法 | |
JP7156549B2 (ja) | 光通信部品 | |
JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
US7105924B2 (en) | Integrated circuit housing | |
JP2023170889A (ja) | 高周波モジュール | |
JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
JP4957652B2 (ja) | 高周波モジュール | |
JP2021193767A (ja) | 中空導波管への入出力装置および入出力装置付き中空導波管 | |
JP4154806B2 (ja) | 高周波モジュール | |
CN118075979A (zh) | 高速信号传输装置及高速光模块收发组件 | |
CN116259615A (zh) | 多材料体系复合集成的晶圆子阵互联结构及晶圆子阵 | |
JP2020195018A (ja) | 通信モジュール | |
JP2016134903A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230206 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7278516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |