JP7278516B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7278516B2
JP7278516B2 JP2023504901A JP2023504901A JP7278516B2 JP 7278516 B2 JP7278516 B2 JP 7278516B2 JP 2023504901 A JP2023504901 A JP 2023504901A JP 2023504901 A JP2023504901 A JP 2023504901A JP 7278516 B2 JP7278516 B2 JP 7278516B2
Authority
JP
Japan
Prior art keywords
waveguide
signal
transmission line
conductor
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023504901A
Other languages
English (en)
Other versions
JPWO2022190184A1 (ja
Inventor
拓真 西村
秀則 石橋
徹 高橋
裕太郎 山口
巧弥 長峯
啓 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022190184A1 publication Critical patent/JPWO2022190184A1/ja
Application granted granted Critical
Publication of JP7278516B2 publication Critical patent/JP7278516B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/123—Hollow waveguides with a complex or stepped cross-section, e.g. ridged or grooved waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Description

本開示は、インターポーザー基板に半導体素子を実装した半導体モジュールに関する。
通信及びレーダ等の装置類に用いられる半導体モジュールは、高周波信号が使用されるため、半導体素子の端子の電気的接続を寄生インダクタンスの影響を考慮し、半田バンプ等の導電性材料を用いて接続するフリップチップ実装が検討されている。
例えば、非特許文献１には、２つのＭＭＩＣ（Monolithic Microwave Integrated Circuit）をフリップチップ技術に基づきシリコンインターポーザーに取付け、２つのＭＭＩＣが取り付けられたシリコンインターポーザーをフリップチップ技術に基づきプリント回路基板（PCB）に組み立てたモジュールが示されている。
Yongrong Shi, Dengyun Shao, Wenjie Feng, Junzhi Zhang, and Ming Zhou, "Silicon Interposer Package for MMIC Heterogeneous Integration Based on Gold/Solder Ball Flip-Chip Technique,"IEEE TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY, VOL. 9, NO. 8, AUGUST 2019.
非特許文献１に示されたモジュールは、ＭＭＩＣをフリップチップ技術に基づきシリコンインターポーザーに実装しているため、ＭＭＩＣに対する放熱性が悪いといった課題があった。
本開示は上記課題を解決するもので、インターポーザー基板に半導体素子を実装した半導体モジュールにおいて、半導体素子の放熱性が向上した半導体モジュールを得ることを目的とする。
本開示に係る半導体モジュールは、表面に信号端子及びグラウンド端子を有する半導体素子と、信号伝送部及びグラウンド部を有する伝送線路体と、一端部に可動部を有し、他端部に位置する固定部が伝送線路体の信号伝送部に電気的に接続された信号用接続端子と、信号用接続端子を囲むように配置され、それぞれが一端部に可動部を有し、他端部に位置する固定部が伝送線路体のグラウンド部に電気的に接続され、信号用接続端子とにより疑似的な同軸線路を構成する複数のグラウンド用接続端子と、半導体素子の裏面が表面に密接された放熱板と、表面が放熱板の表面に対向して配置され、表面に、半導体素子の信号端子と導電性接着剤により電気的に接続される半導体素子用信号パッド、信号用接続端子の可動部と接して信号用接続端子と電気的に接続される伝送線路体用信号パッド、及び複数のグラウンド用接続端子の可動部と接して複数のグラウンド用接続端子と電気的に接続されるグラウンド部を有するインターポーザー基板とを備える。
本開示によれば、インターポーザー基板に実装された半導体素子の裏面が放熱板の表面に密接するので、半導体素子に対する放熱効果が向上する。
実施の形態１に係る半導体モジュールを示す要部縦断面図である。 実施の形態１に係る半導体モジュールにおける半導体素子の要部を導電性接着剤とともに示す表面概略図である。 実施の形態１に係る半導体モジュールにおける半導体素子の他の例における要部を導電性接着剤とともに示す表面概略図である。 図３のＩ－Ｉ断面図である。 実施の形態１に係る半導体モジュールにおける伝送線路体の要部を信号用接続端子とグラウンド用接続端子とともに示す表面概略図である。 実施の形態１に係る半導体モジュールにおけるインターポーザー基板の要部を示す表面概略図である。 実施の形態１に係る半導体モジュールにおけるインターポーザー基板を示す裏面図である。 実施の形態１に係る半導体モジュールにおけるインターポーザー基板の他の例における要部を示す表面概略図である。 図８のII－II断面図である。 実施の形態１に係る半導体モジュールにおける信号用接続端子及びグラウンド用接続端子を示す側面図である。 実施の形態１に係る半導体モジュールにおける伝送線路体の要部を信号用接続端子とグラウンド用接続端子とともに示す他の表面概略図である。 実施の形態１に係る半導体モジュールにおける信号用接続端子及びグラウンド用接続端子の他の例を示す側面図である。 実施の形態２に係る半導体モジュールを示す要部縦断面図である。 実施の形態３に係る半導体モジュールを示す要部縦断面図である。 図１４の要部拡大縦断面図である。 実施の形態３に係る半導体モジュールにおける伝送線路体の要部を信号用接続端子とグラウンド用接続端子とともに示す表面概略図である。 実施の形態３に係る半導体モジュールにおける伝送線路体の要部を信号用接続端子とともに示す裏面概略図である。 実施の形態３に係る半導体モジュールにおける放熱板の要部表面図である。 実施の形態４に係る半導体モジュールを示す要部縦断面図である。 実施の形態５に係る半導体モジュールにおける伝送線路体の要部を示す表面概略図である。 実施の形態６に係る半導体モジュールを示す要部縦断面図である。 実施の形態６に係る半導体モジュールにおけるスペーサの要部を示す表面概略図である。 実施の形態７に係る半導体モジュールを示す要部縦断面図である。 図２３の要部拡大縦断面図である。 実施の形態７に係る半導体モジュールにおける伝送線路体の要部をグラウンド用接続端子とともに示す表面概略図である。 図２３の伝送線路体におけるIII－III断面図である。 実施の形態７に係る半導体モジュールにおける伝送線路体の他の例を示すIII－III断面図である。 実施の形態７に係る半導体モジュールにおける伝送線路体のさらに他の例を示すIII－III断面図である。 実施の形態８に係る半導体モジュールを示す要部縦断面図である。 実施の形態８に係る半導体モジュールにおける導体板を示す表面図である。 実施の形態８に係る半導体モジュールにおける導体板の他の例を示す表面図である。 実施の形態９に係る半導体モジュールを示す要部縦断面図である。 実施の形態９に係る半導体モジュールにおける放熱板を示す表面図である。 実施の形態９に係る半導体モジュールにおける伝送線路体の要部を示す裏面概略図である。 実施の形態１０に係る半導体モジュールを示す要部縦断面図である。 図３５の要部拡大縦断面図である。 実施の形態１０に係る半導体モジュールにおける伝送線路体の要部を示す表面概略図である。 実施の形態１１に係る半導体モジュールを示す要部縦断面図である。 実施の形態１１に係る半導体モジュールを示す図３０と直交する要部右側面図である。 実施の形態１１に係る半導体モジュールにおける伝送線路体の導体側壁を示す横断面図である。 実施の形態１１に係る半導体モジュールにおける伝送線路体の導体上壁の要部をグラウンド用接続端子とともに示す表面概略図である。 実施の形態１１に係る半導体モジュールにおける伝送線路体の導体上壁の他の例の要部をグラウンド用接続端子とともに示す表面概略図である。 実施の形態１２に係る半導体モジュールを示す要部縦断面図である。 実施の形態１２に係る半導体モジュールにおける伝送線路体の導体上壁の要部を示す表面概略図である。 実施の形態１２に係る半導体モジュールにおける伝送線路体の導体上壁の他の例の要部を示す表面概略図である。 実施の形態１３に係る半導体モジュールを示す要部縦断面図である。 実施の形態１３に係る半導体モジュールを示す図３０と直交する要部右側面図である。 実施の形態１４に係る半導体モジュールを示す要部縦断面図である。 実施の形態１４に係る半導体モジュールにおける放熱板の導波路の部分を示すIV－IV断面図である。 実施の形態１５に係る半導体モジュールを示す要部縦断面図である。 実施の形態１５に係る半導体モジュールにおける側壁体の要部を示す表面概略図である。 図５１のＶ－Ｖ断面図である。 実施の形態１６に係る半導体モジュールを示す要部縦断面図である。 実施の形態１６に係る半導体モジュールにおける側壁体の要部を示す図５２に対応する断面図である。 実施の形態１７に係る半導体モジュールを示す要部縦断面図である。 実施の形態１７に係る半導体モジュールにおけるインターポーザー基板の要部を示す表面概略図である。 図５６に示すインターポーザー基板に第１の高周波電力増幅用半導体素子から第４の電力増幅用高周波電力増幅用半導体素子を実装した表面概略図である。 実施の形態１７に係る半導体モジュールにおける伝送線路体の要部を示す表面概略図である。 図５５の伝送線路体におけるVI－VI断面図である。
実施の形態１．
実施の形態１に係る半導体モジュールを図１から図１２を用いて説明する。
半導体モジュールとして高周波増幅器モジュールを例にとって説明する。
半導体モジュールは、図１に示すように、半導体素子１と伝送線路体２とインターポーザー基板３と放熱板４を備える。
半導体素子１は高周波高出力増幅器である。
なお、半導体素子１として高周波高出力増幅器を例にとって説明するが、半導体素子１としてトランジスタ等の複数の能動素子を搭載した電力増幅器、又は複数の受動部品を搭載した半導体集積回路装置（ＩＣ）でもよい。
半導体素子１は、図２に示すように表面に２つの信号端子、つまり、入力信号端子１１ａと出力信号端子１１ｂと、入力信号端子１１ａに接続された入力信号線１２ａと、出力信号端子１１ｂに接続された出力信号線１２ｂと、４つのグラウンド端子１３ａ～１３ｄを有する。
２つの信号端子１１ａ、１１ｂ、２つの信号線１２ａ、１２ｂ及び４つのグラウンド端子１３ａ～１３ｄは、半導体基板の表面に形成された絶縁膜上に蒸着等によって形成され、パターニングされた導体層である。
入力信号端子１１ａは半導体基板の表面の一側端部に配置され、出力信号端子１１ｂは半導体基板の表面の他側端部に配置される。
２つのグラウンド端子１３ａ、１３ｂは入力信号端子１１ａを挟むように半導体基板の表面の一側端に沿って配置され、２つのグラウンド端子１３ｃ、１３ｄは出力信号端子１１ｂを挟むように半導体基板の表面の他側端に沿って配置される。
半導体素子１は、裏面全面にグラウンド層（図示せず）が形成されてもよい。
なお、半導体素子１の表面に形成される２つの信号線１２ａ、１２ｂは、直線に限られるものではなく、曲線又は分岐部等を有した信号線でも良い。
また、グラウンド端子１３ａ～１３ｄも４つに限られるものではなく、５つ以上であっても良い。
さらに、半導体素子１は、図３及び図４に示すように、２つの信号線１２ａ、１２ｂの両側に他の信号線（図示せず）との間の電気的な干渉を防ぐために、半導体素子１を構成する半導体基板に複数のビア１４ａ～１４ｆを形成したものでも良い。
複数のビア１４ａ～１４ｆは貫通ビア又は穴埋め蓋メッキビアなど仕様に合わせたビアで良い。
また、半導体素子１を高周波高出力増幅器としたので、２つの信号線１２ａ、１２ｂをそれぞれ入力信号線１２ａ及び出力信号線１２ｂとしたが、半導体素子１として複数の能動素子を搭載した電力増幅器、又は複数の受動部品を搭載した半導体集積回路装置とした場合に２つを超える高周波信号を伝送する信号線が存在する。
この場合、３つ以上の信号線、それに接続される３つ以上の信号端子に対しても同様に適用できる。
伝送線路体２は、誘電体基板２０と、誘電体基板２０の表面に形成された信号用伝送線路２２と、誘電体基板２０の裏面に形成されたグラウンド層２４を有する高周波信号である電磁波を伝達するマイクロストリップ線路である。
伝送線路体２は、図５に示すように、誘電体基板２０の表面に信号伝送部２１と信号用伝送線路２２とグラウンド部２３を有する。
信号伝送部２１は、伝送線路体２を構成する誘電体基板２０の表面に形成された信号用パッドであり、誘電体基板の表面に形成された信号用伝送線路２２に接続される。
信号用伝送線路２２は、信号用パッド２１に入力された高周波信号を伝送する。
信号用伝送線路２２は、マイクロストリップ線路の伝送線路として機能する。
グラウンド部２３は、誘電体基板２０の表面に信号用パッド２１及び信号用伝送線路２２と電気的に離隔して形成された地導体である。
信号用パッド２１及び信号用伝送線路２２とグラウンド部２３は、誘電体基板２０の表面上に蒸着等によって形成され、パターニングされた導体層である。
伝送線路体２は裏面全面に地導体からなるグラウンド層２４が形成される。
なお、伝送線路体２は仕様に応じて多層基板で構成してもよい。
インターポーザー基板（中継配線基板）３は、図６に示すように、誘電体基板３０の表面に、２つの半導体素子用信号パッド、つまり、入力側半導体素子用信号パッド３１ａと出力側半導体素子用信号パッド３１ｂと、入力側半導体素子用信号パッド３１ａに接続された入力側信号線３２ａと、出力側半導体素子用信号パッド３１ｂに接続された出力側信号線３２ｂと、出力側信号線３２ｂに接続された伝送線路体用信号パッド３３と、地導体であるグラウンド部３４を有し、誘電体基板３０の裏面に地導体であるグラウンド層３５を有する。
入力側半導体素子用信号パッド３１ａは、図１及び図２に示すように、半導体素子１の入力信号端子１１ａと半田ボール等の導電性接着剤５ａにより電気的に接続される。
出力側半導体素子用信号パッド３１ｂは、図１及び図２に示すように、半導体素子１の出力信号端子１１ｂと半田ボール等の導電性接着剤５ｂにより電気的に接続される。
入力側信号線３２ａ及び出力側信号線３２ｂは、それぞれマイクロストリップ線路の伝送線路として機能する。
グラウンド部３４は、入力側半導体素子用信号パッド３１ａと出力側半導体素子用信号パッド３１ｂと入力側信号線３２ａと出力側信号線３２ｂと伝送線路体用信号パッド３３と電気的に離隔して形成された地導体である。
入力側半導体素子用信号パッド３１ａと出力側半導体素子用信号パッド３１ｂと入力側信号線３２ａと出力側信号線３２ｂと伝送線路体用信号パッド３３とグラウンド部３４は、高抵抗、つまり、絶縁性を有したシリコン基板、樹脂基板、又はガラス基板などの誘電体基板３０の表面上に蒸着等によって形成され、パターニングされた導体層である。
グラウンド部３４は、図２に示すように、半導体素子１の表面に形成されたグラウンド端子１３ａ～１３ｄそれぞれに対して半田ボール等の導電性接着剤６ａ～６ｄにより電気的に接続される。
導電性接着剤６ａ～６ｄは導電性接着剤５ａ、５ｂと同じ材質である。
半導体素子１は導電性接着剤５ａ、５ｂと導電性接着剤６ａ～６ｄを用いることによりインターポーザー基板３の表面にフリップチップ実装される。
なお、半導体素子の表面に形成される入力信号端子１１ａ、出力信号端子１１ｂ、及びグラウンド端子１３ａ～１３ｄの平面形状、並びにインターポーザー基板３の表面に形成される入力側半導体素子用信号パッド３１ａと出力側半導体素子用信号パッド３１ｂの平面形状は、導電性接着剤５ａ、５ｂ及び導電性接着剤６ａ～６ｄを用いて電気的な接続を行う上で所望の電気特性が実現できればよく、矩形に限ることはなく円形等の他の形状でもよい。
インターポーザー基板３は、図７に示すように、誘電体基板３０の裏面全面にグラウンド層３５が形成される。
誘電体基板３０の表面に形成されたグラウンド部３４と誘電体基板３０の裏面に形成されたグラウンド層３５は、誘電体基板３０に形成されたビアホールにより電気的に接続される。
伝送線路体用信号パッド３３は、半導体素子１を実装したインターポーザー基板３の表面が放熱板４の表面に対向して配置された際、伝送線路体２の表面に形成された信号伝送部２１と対向した位置に配置される。
伝送線路体用信号パッド３３と信号伝送部２１は信号用接続端子７により電気的に接続される。
なお、インターポーザー基板３は、図８及び図９に示すように、入力側信号線３２ａと出力側信号線３２ｂをそれぞれ囲うように、他の信号線（図示せず）との間の電気的な干渉を防ぐために、誘電体基板３０に複数のビア３６ａ～３６ｐを形成したものでも良い。
複数のビア３６ａ～３６ｐは貫通ビア又は穴埋め蓋メッキビアなど仕様に合わせたビアで良い。
また、インターポーザー基板３は、仕様に応じて多層基板で構成してもよい。
信号用接続端子７は、図１０に示すように、固定部７１と先端に可動部７２を有するスプリングプローブなどのばね構造端子であり、矢印Ｂに示すように、可動部７２が固定部７１に対して図示上下方向に伸縮する。
信号用接続端子７は、図５に示すように、他端部に位置する固定部７１の後端が伝送線路体２の表面に形成された信号伝送部２１に電気的及び機械的に接続される。
信号用接続端子７は、一端部に位置する可動部７２が伝送線路体２の表面から突出する。
信号用接続端子７の可動部７２の先端は、半導体素子１を実装したインターポーザー基板３の表面が放熱板４の表面に対向して配置された際、インターポーザー基板３の表面に形成された伝送線路体用信号パッド３３に接して押圧され、信号用接続端子７の可動部７２が固定部７１側に移動する。
その結果、伝送線路体用信号パッド３３は、信号用接続端子７の可動部７２の先端に圧力が加えられた状態で密接される。
なお、伝送線路体用信号パッド３３の平面形状は、信号用接続端子７の可動部７２の先端との電気的な接続を行う上で所望の電気特性が実現できればよく、円形に限られるものではなく、方形等の他の形状でもよい。
複数のグラウンド用接続端子８ａ～８ｆは、信号用接続端子７を囲むように配置され、信号用接続端子７とにより疑似的な同軸線路を構成する。
複数のグラウンド用接続端子８ａ～８ｆは、それぞれが信号用接続端子７と同じ構成であり、図１０に示すように、固定部８ａ１～８ｆ１と先端に可動部８ａ２～８ｆ２を有するスプリングプローブなどのばね構造端子であり、矢印Ｂに示すように、可動部８ａ２～８ｆ２が固定部８ａ１～８ｆ１に対して図示上下方向に伸縮する。
複数のグラウンド用接続端子８ａ～８ｆは、図１及び図５に示すように、信号用接続端子７を中心に同心円上に信号用接続端子７を囲むように配置され、他端部に位置する固定部８ａ１～８ｆ１の後端が伝送線路体２の表面に形成されたグラウンド部２３に電気的及び機械的に接続される。
複数のグラウンド用接続端子８ａ～８ｆは、一端部に位置する可動部８ａ２～８ｆ２が伝送線路体の表面から突出する。
複数のグラウンド用接続端子８ａ～８ｆそれぞれの可動部８ａ２～８ｆ２の先端は、半導体素子１を実装したインターポーザー基板３の表面が放熱板４の表面に対向して配置された際、インターポーザー基板３の表面に形成されたグラウンド部３４に接して押圧され、複数のグラウンド用接続端子８ａ～８ｆそれぞれの可動部８ａ２～８ｆ２が固定部８ａ１～８ｆ１側に移動する。
その結果、グラウンド部３４は、複数のグラウンド用接続端子８ａ～８ｆそれぞれの可動部８ａ２～８ｆ２の先端に圧力が加えられた状態で密接される。
なお、信号用接続端子７の可動部７２の先端は伝送線路体用信号パッド３３と電気的な接続が実現でき、グラウンド用接続端子８ａ～８ｆの可動部８ａ２～８ｆ２の先端はグラウンド部３４と電気的な接続が実現できればよく、信号用接続端子７の可動部７２の先端及びグラウンド用接続端子８ａ～８ｆの可動部８ａ２～８ｆ２の先端の形状は、平坦もしくは円形など任意の形状でよい。
グラウンド用接続端子８ａ～８ｆの数は、実装性の向上、小形化、及び入力側信号線３２ａ及び出力側信号線３２ｂと他の信号線との間の電気的な干渉等の目的に応じて、６つに限られるものではなく、６つ以上でも、６つ以下であってもよい。
また、グラウンド用接続端子８ａ～８ｆの配置は、信号用接続端子７とグラウンド用接続端子８ａ～８ｆによる疑似的な同軸線路が所望の特性インピーダンスとなる配置にすればよく、図１１に示すように、信号用接続端子７の両側にそれぞれ直線上に複数配置したものでも良い。
さらに、信号用接続端子７及びグラウンド用接続端子８ａ～８ｆは、図１２に示すように、固定部７１、８ａ１～８ｆ１において、可動部７２、８ａ２～８ｆ２側に位置するバネ機構収納部Ｆ１に対して径が小さい小径部Ｆ２を有したものでも良い。
放熱板４は、図１に示すように、表面に半導体素子１の裏面及び伝送線路体２の裏面が密接される。
放熱板４は、放熱効果の高い金属板が用いられる。
このように構成された実施の形態１に係る半導体モジュールは、まず、半導体素子１を導電性接着剤５ａ、５ｂと導電性接着剤６ａ～６ｄを用いてインターポーザー基板３の表面にフリップチップ実装する。
次に、半導体素子１を実装したインターポーザー基板３を、表面が放熱板４の表面に対向配置させ、半導体素子１の裏面が放熱板４の表面に密着させるように、図１に示す矢印Ａ方向からインターポーザー基板３を放熱板４に押し付ける。
この時、インターポーザー基板３の表面に形成された伝送線路体用信号パッド３３が伝送線路体２の表面に形成された信号伝送部２１に接続された信号用接続端子７の可動部７２の先端に押し付けられ、同時に、インターポーザー基板３の表面に形成されたグラウンド部３４が伝送線路体２の表面に形成されたグラウンド部２３に接続されたグラウンド用接続端子８ａ～８ｆの可動部８ａ２～８ｆ２の先端に押し付けられる。
その結果、半導体素子１の表面に形成された出力信号線１２ｂと出力信号端子１１ｂからインターポーザー基板３の表面に形成された出力側半導体素子用信号パッド３１ｂと出力側信号線３２ｂと伝送線路体用信号パッド３３を介して伝送線路体２の表面に形成された信号伝送部２１と信号用伝送線路２２に至る高周波信号の伝送経路が、導電性接着剤５ｂ及び信号用接続端子７により電気的に接続される。
すなわち、半導体素子１の出力信号線１２ｂを伝送された高周波信号は、半導体素子１の出力信号端子１１ｂからインターポーザー基板３の出力側半導体素子用信号パッド３１ｂに入力され、インターポーザー基板３の出力側信号線３２ｂを伝送された伝送線路体用信号パッド３３から信号用接続端子７と複数のグラウンド用接続端子８ａ～８ｆにより構成される疑似的な同軸線路を介して伝送線路体２の信号伝送部２１に入力されて信号用伝送線路２２を伝送される。
以上のように、実施の形態１に係る半導体モジュールは、半導体素子１をインターポーザー基板３上にフリップチップ実装される構成とし、半導体素子１の入力信号端子１１ａ及び出力信号端子１１ｂとインターポーザー基板３の入力側半導体素子用信号パッド３１ａと出力側半導体素子用信号パッド３１ｂとの接続、及び半導体素子１のグラウンド端子１３ａ～１３ｄとインターポーザー基板３のグラウンド部３４との接続を、導電性接着剤５ａ、５ｂ、６ａ～６ｄによって行っているので、導電性接着剤５ａ、５ｂ、６ａ～６ｄが小さく、実装公差も小さいことから、寄生インダクタンスの影響、及び電気特性の劣化を軽減することができる。
また、実施の形態１に係る半導体モジュールは、インターポーザー基板３の伝送線路体用信号パッド３３と伝送線路体２の信号伝送部２１を、固定部に対して伸縮する可動部を有する信号用接続端子７により接続し、インターポーザー基板３のグラウンド部３４と伝送線路体２のグラウンド部２３を、それぞれが固定部に対して伸縮する可動部を有する複数のグラウンド用接続端子８ａ～８ｆにより信号用接続端子７を囲むように配置されて接続したので、信号用接続端子７と複数のグラウンド用接続端子８ａ～８ｆとにより構成される疑似的な同軸線路を、可動部を有する接続端子を用いて構成しているため、半導体素子１と伝送線路体２の厚み方向に公差、つまり、段差が生じていたとしても、確実に組立ることができ、電気的な接続も確実になり、確実な高周波信号の伝送ができる。
さらに、実施の形態１に係る半導体モジュールは、半導体素子１と伝送線路体２の厚み方向に公差、つまり段差が生じていたとしても、この段差を信号用接続端子７と複数のグラウンド用接続端子８ａ～８ｆが吸収するため、半導体素子１を実装したインターポーザー基板３を放熱板４に対して押し付けた構成にでき、半導体素子１の裏面及び伝送線路体２の裏面が放熱板４の表面に密接でき、半導体素子１を実装したインターポーザー基板３及び伝送線路体２を放熱板４に安定的に実装でき、かつ、半導体素子１の裏面と放熱板４の表面との間の熱抵抗を小さくでき、半導体素子１が発生する熱を放熱板４によって効率よく放熱できる。
実施の形態２．
実施の形態２に係る半導体モジュールを図１３を用いて説明する。
実施の形態２に係る半導体モジュールは、実施の形態１に係る半導体モジュールに対して、半導体素子１の厚みが薄い半導体素子１’に適用した実施の形態であり、半導体素子１’に対応する位置に突部４Ａ１を有した放熱板４Ａを用いたものである。
すなわち、放熱板４Ａは、半導体素子１1の裏面が密接される部位に突部４Ａ１が形成される。
実施の形態２に係る半導体モジュールは、実施の形態１に係る半導体モジュールに対して、半導体素子１’の厚み及び突部４Ａ１を有した放熱板４Ａが異なるだけであり、その他の構成要素については同じである。
なお、図１３中、図１に付された符号と同一符号は同一又は相当部分を示す。
実施の形態２に係る半導体モジュールも、実施の形態１に係る半導体モジュールと同様の効果を奏する。
実施の形態３．
実施の形態３に係る半導体モジュールを図１４から図１８を用いて説明する。
実施の形態３に係る半導体モジュールは、実施の形態１に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図１４から図１８中、実施の形態１の説明に用いた図に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態１に係る半導体モジュールにおける伝送線路体２が誘電体基板の表面に信号伝送部２１である信号用パッド及び信号伝送部２１が接続される信号用伝送線路２２を有しているのに対して、実施の形態３に係る半導体モジュールにおける伝送線路体２Ａは、誘電体基板の裏面に信号伝送部２１及び信号用伝送線路２２を有している点で相違し、この相違に基づき、信号伝送部２１と信号用接続端子７との接続及び信号伝送部２１が対応する放熱板４Ｂの表面に掘り込み部４Ｂ１を有する点が相違する。
伝送線路体２Ａは、図１６に示すように、伝送線路体２を構成する誘電体基板の表面にグラウンド層２３を有し、誘電体基板の裏面に、図１７に示すように、信号用パッドである信号伝送部２１、信号伝送部２１に接続され、信号伝送部２１に入力された高周波信号を伝送する信号用伝送線路２２、及び信号伝送部２１及び信号用伝送線路２２と電気的に離隔して形成された地導体からなるグラウンド部２４を有し、図１４から図１７に示すように、信号用接続端子７が挿入される貫通ビア２５が誘電体基板に形成される。
信号伝送部２１及び信号用伝送線路２２とグラウンド部２４は、誘電体基板の裏面上に蒸着等によって形成され、パターニングされた導体層である。
貫通ビア２５の誘電体基板の表面に形成されるランドは、グラウンド層２３と電気的に離隔して形成される。
信号用接続端子７は、図１４から図１７に示すように、他端部に位置する固定部７１の後端部が貫通ビア２５を挿通し、後端においてはんだ等の導電性接着剤９により伝送線路体２Ａの裏面に形成された信号伝送部２１に電気的及び機械的に接続される。
また、信号用接続端子７は、固定部７１の後端部において、誘電体基板の表面に形成される貫通ビア２５のランドに電気的及び機械的に接続されてもよい。
複数のグラウンド用接続端子８ａ～８ｆは、図１４から図１６に示すように、実施の形態１に係る半導体モジュールにおけるグラウンド用接続端子８ａ～８ｆと同様に、信号用接続端子７を囲むように配置され、信号用接続端子７とにより疑似的な同軸線路を構成し、他端部に位置する固定部８ａ１～８ｆ１の後端が伝送線路体２の表面に形成されたグラウンド層２３に電気的及び機械的に接続される。
放熱板４Ｂは、図１４、図１５、図１８に示すように、伝送線路体２Ａの信号伝送部２１及び信号用伝送線路２２が対向する表面に、伝送線路体２Ａの信号伝送部２１及び信号用伝送線路２２と物理的に離隔する掘り込み部４Ｂ１を有する。
伝送線路体２Ａの裏面に形成されたグラウンド部２４は、放熱板４Ｂの表面に密接される。
実施の形態３に係る半導体モジュールにおいても、実施の形態１に係る半導体モジュールと同様の効果を奏する。
実施の形態４．
実施の形態４に係る半導体モジュールを図１９を用いて説明する。
実施の形態４に係る半導体モジュールは、実施の形態３に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図１９中、図１４に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態４に係る半導体モジュールにおける伝送線路体２Ｂは、実施の形態３に係る半導体モジュールにおける伝送線路体２Ａに対して、さらに、誘電体基板の裏面に形成された信号用伝送線路２２ａに、誘電体基板に形成された貫通ビア２６を介して電気的に接続される信号用伝送線路２２ｂが誘電体基板の表面に形成された点が相違する。
信号用伝送線路２２ｂ及び貫通ビア２６の誘電体基板の表面に形成されるランドは、グラウンド部２３と電気的に離隔して形成される。
信号用伝送線路２２ｂとグラウンド部２３は、誘電体基板の表面上に蒸着等によって形成され、パターニングされた導体層である。
なお、貫通ビア２６は、貫通ビアにかぎらず、穴埋め蓋メッキビアなど仕様に合わせたビアで良い。
実施の形態４に係る半導体モジュールにおいても、実施の形態３に係る半導体モジュールと同様の効果を奏する。
実施の形態５．
実施の形態５に係る半導体モジュールを図２０を用いて説明する。
実施の形態５に係る半導体モジュールは、実施の形態３に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図２０中、図１６に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態５に係る半導体モジュールにおける伝送線路体２Ｃは、実施の形態３に係る半導体モジュールにおける伝送線路体２Ａに対して、複数のグラウンド用接続端子８ａ～８ｆに対応して複数の貫通ビア２７ａ～２７ｆを形成した点で相違する。
複数のグラウンド用接続端子８ａ～８ｆはそれぞれ、図示していないが、実施の形態３に係る半導体モジュールにおける信号用接続端子７の固定部７１の後端部が貫通ビア２５を挿通し、後端においてはんだ等の導電性接着剤により伝送線路体２Ａの裏面に形成された信号伝送部２１に電気的及び機械的に接続されると同様に、固定部８ａ１～８ｆ１の後端部が対応する貫通ビア２７ａ～２７ｆを挿通し、後端においてはんだ等の導電性接着剤により伝送線路体２Ｃの裏面に形成されたグラウンド層２４に電気的及び機械的に接続される。
また、複数のグラウンド用接続端子８ａ～８ｆは、固定部８ａ１～８ｆ１の後端部において、誘電体基板の表面に形成される貫通ビア２７ａ～２７ｆのランドに電気的及び機械的に接続されてもよい。
実施の形態５に係る半導体モジュールにおいても、実施の形態３に係る半導体モジュールと同様の効果を奏する。
実施の形態６．
実施の形態６に係る半導体モジュールを図２１及び図２２を用いて説明する。
実施の形態６に係る半導体モジュールは、実施の形態３に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図２１中、図１４に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態５に係る半導体モジュールは、実施の形態３に係る半導体モジュールが伝送線路体２Ａの信号伝送部２１及び信号用伝送線路２２と放熱板４Ｂの表面とを物理的に離隔するために、放熱板４Ｂの表面に掘り込み部４Ｂ１を形成したのに対し、伝送線路体２Ａの裏面と放熱板４の表面との間に伝送線路体２Ａの信号伝送部２１及び信号用伝送線路２２を囲み、伝送線路体２Ａの信号伝送部２１及び信号用伝送線路２２と放熱板４の表面とを物理的に離隔するスペーサ４１を設けたものである。
スペーサ４１は、伝送線路体２Ａの裏面に形成された信号伝送部２１及び信号用伝送線路２２を囲むように空間部４１ａが形成され、囲む位置において枠体４１ｂとされた構成を有する。
スペーサ４１は、放熱板４と同じ材質の金属である。なお、スペーサ４１は導体、もしくは表面にメッキ処理がなされた絶縁体であればよい。
実施の形態６に係る半導体モジュールにおいても、実施の形態３に係る半導体モジュールと同様の効果を奏する。
実施の形態７．
実施の形態７に係る半導体モジュールを図２３から図２８を用いて説明する。
実施の形態７に係る半導体モジュールは、実施の形態１に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
図２３から図２６中、実施の形態１の説明に用いた図に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態７に係る半導体モジュールは、実施の形態１に係る半導体モジュールが伝送線路体２としてマイクロストリップ線路を用いていたのに対して、伝送線路体２００として導波管を用いた点で相違し、この相違に基づき、信号用接続端子７及び複数のグラウンド用接続端子８ａ～８ｆと導波管との接続関係が相違する。
伝送線路体２００は、図２５及び図２６に示すように、縦断面が矩形であり、上壁２００ａ、下壁２００ｂ、両側壁２００ｃ、２００ｄ及び一端壁２００ｅを有する導体で構成された導波管であり、導波管による導波路２０１は、一端が短絡され、他端が開放された構成となる。
以下、説明を分かり易くするため、伝送線路体２００を導波管２００として説明する。
導波管２００による導波路２０１は、上壁２００ａ、下壁２００ｂ、両側壁２００ｃ、２００ｄ及び一端壁２００ｅにより囲まれた空間であり、一端壁２００ｅ側に導波路２０１の高周波信号の給電部がある。
この給電部が伝送線路体２００の信号伝送部である。
また、導波管２００の一端壁２００ｅは短絡されている。つまり、導波管２００の一端壁２００ｅの内面は短絡面である。
導波管２００は、導波路２０１内における高周波信号の給電部に対応した位置に、信号用接続端子７の他端部に位置する固定部７１の後端部が挿入される端子挿入孔２０２を上壁２００ａに有する。
導波管２００による導波路２０１の形状は、図２６に示すように、一端壁２００ｅから開放端まで同一幅であり、同一高さである。
なお、導波管２００による導波路２０１の形状は、図２３のIII－III断面図である図２７に示すように、一端壁２００ｅ側において、一端壁２００ｅから幅Ｗ２から幅Ｗ１に先細になるテーパ部を有し、テーパ部に連続して開放端まで同一幅Ｗ１となす形状でもよい。
幅Ｗ１と幅Ｗ２は、所望の電気特性を実現するために設計的に選ばれた値である。
また、一端壁２００ｅからのテーパ部は、図２７に示す形状とは逆に、一端壁２００ｅから先太になるテーパ部でもよい。
更に、導波管２００による導波路２０１の形状は、図２８に示すように、一端壁２００ｅ側において、一端壁２００ｅから幅Ｗ２から幅Ｗ１に階段状に狭くなる階段状部を有し、階段状部に連続して開放端まで同一幅Ｗ１となす形状でもよい。
幅Ｗ１と幅Ｗ２及び階段形状は、所望の電気特性を実現するために設計的に選ばれた値である。
また、一端壁２００ｅからの階段状部は、図２８に示す形状とは逆に、一端壁２００ｅから広くなる階段状部でもよい。
信号用接続端子７は、図２３及び図２４に示すように、他端部に位置する固定部７１の後端部が端子挿入孔２０２を挿通し、後端部において絶縁性接着剤２１０により導波管２００の上壁２００ａの内面に固定される。
なお、信号用接続端子７に対する導波管２００の上壁２００ａへの固定は内面ではなく、後端部において外面に絶縁性接着剤により固定してもよい。
信号用接続端子７の固定部７１は、図２４に示すように、導波管２００の上壁２００ａの裏面から長さｙ１挿入される。固定部７１における導波管２００の内部に挿入された部分は導波管２００における導波路２０１の高周波信号の給電部への給電ピンとして機能する。
固定部７１における挿入する長さｙ１は、信号用接続端子７と複数のグラウンド用接続端子８ａ～８ｆにより構成される疑似的な同軸線路と導波管２００との接続において、所望の電気特性が得られるような長さに調整される。
信号用接続端子７は、一端部に位置する可動部７２が導波管２００の上壁２００ａの表面から突出する。
信号用接続端子７の可動部７２の先端は、半導体素子１を実装したインターポーザー基板３の表面が放熱板４の表面に対向して配置された際、インターポーザー基板３の表面に形成された伝送線路体用信号パッド３３に接して押圧され、信号用接続端子７の可動部７２が固定部７１側に移動する。
その結果、伝送線路体用信号パッド３３は、信号用接続端子７の可動部７２の先端に圧力が加えられた状態で密接される。
複数のグラウンド用接続端子８ａ～８ｆは、図２３及び図２４に示すように、信号用接続端子７を囲むように配置され、信号用接続端子７とにより疑似的な同軸線路を構成する。
複数のグラウンド用接続端子８ａ～８ｆは、図２３から図２５に示すように、信号用接続端子７を中心に同心円上に信号用接続端子７を囲むように配置され、他端部に位置する固定部８ａ１～８ｆ１の後端が導波管２００の上壁２００ａの表面に電気的及び機械的に接続される。
信号用接続端子７を囲む導波管２００の上壁２００ａの表面における周囲がグラウンド部となる。
複数のグラウンド用接続端子８ａ～８ｆは、一端部に位置する可動部８ａ２～８ｆ２が導波管２００の上壁２００ａの表面から突出する。
複数のグラウンド用接続端子８ａ～８ｆそれぞれの可動部８ａ２～８ｆ２の先端は、半導体素子１を実装したインターポーザー基板３の表面が放熱板４の表面に対向して配置された際、インターポーザー基板３の表面に形成されたグラウンド部３４に接して押圧され、複数のグラウンド用接続端子８ａ～８ｆそれぞれの可動部８ａ２～８ｆ２が固定部８ａ１～８ｆ１側に移動する。
その結果、グラウンド部３４は、複数のグラウンド用接続端子８ａ～８ｆそれぞれの可動部８ａ２～８ｆ２の先端に圧力が加えられた状態で密接される。
なお、グラウンド用接続端子８ａ～８ｆの数は、６つ以上でも６つ以下であってもよく、また、図１１に示したものと同様に、信号用接続端子７の両側にそれぞれ直線上に複数配置したものでも良い。
また、信号用接続端子７及びグラウンド用接続端子８ａ～８ｆは、図１２に示すように、固定部７１、８ａ１～８ｆ１において、可動部７２、８ａ２～８ｆ２側に位置するバネ機構収納部Ｆ１に対して径が小さい小径部Ｗ２を有したものでも良い。
実施の形態７に係る半導体モジュールは、実施の形態１に係る半導体モジュールと同様に、半導体素子１を導電性接着剤５ａ、５ｂと導電性接着剤６ａ～６ｄを用いてインターポーザー基板３の表面にフリップチップ実装した後、半導体素子１を実装したインターポーザー基板３を、表面が放熱板４の表面に対向配置させ、半導体素子１の裏面が放熱板４の表面に密着させるように、図２３に示す矢印Ａ方向にインターポーザー基板３を放熱板４に押し付ける。
その結果、半導体素子１の表面に形成された出力信号線１２ｂと出力信号端子１１ｂからインターポーザー基板３の表面に形成された出力側半導体素子用信号パッド３１ｂと出力側信号線３２ｂと伝送線路体用信号パッド３３を介して信号用接続端子７により導波管２００の一端壁２００ｅ側に位置する導波路２０１の高周波信号の給電部と電気的に接続され、高周波信号が信号用接続端子７の固定部７１における給電ピンとして機能する部位から導波管２００による導波路２０１内に給電される。
以上のように、実施の形態７に係る半導体モジュールは、半導体素子１をインターポーザー基板３上にフリップチップ実装される構成とし、半導体素子１の入力信号端子１１ａ及び出力信号端子１１ｂとインターポーザー基板３の入力側半導体素子用信号パッド３１ａと出力側半導体素子用信号パッド３１ｂとの接続、及び半導体素子１のグラウンド端子１３ａ～１３ｄとインターポーザー基板３のグラウンド部３４との接続を、導電性接着剤５ａ、５ｂ、６ａ～６ｄによって行っているので、導電性接着剤５ａ、５ｂ、６ａ～６ｄが小さく、実装公差も小さいことから、寄生インダクタンスの影響、及び電気特性の劣化を軽減することができる。
また、実施の形態７に係る半導体モジュールは、インターポーザー基板３の伝送線路体用信号パッド３３と導波管２００の一端壁２００ｅ側に位置する導波路２０１の高周波信号の給電部とを、固定部に対して伸縮する可動部を有する信号用接続端子７により接続し、インターポーザー基板３のグラウンド部３４と信号用接続端子７を囲む導波管２００の上壁２００ａの表面におけるグラウンド部となる周囲とを、それぞれが固定部に対して伸縮する可動部を有する複数のグラウンド用接続端子８ａ～８ｆにより信号用接続端子７を囲むように配置されて接続したので、信号用接続端子７と複数のグラウンド用接続端子８ａ～８ｆとにより構成される疑似的な同軸線路を、可動部を有する接続端子を用いて構成しているため、半導体素子１と伝送線路体２の厚み方向に公差、つまり、段差が生じていたとしても、確実に組立ることができ、電気的な接続も確実になり、確実な高周波信号の伝送ができる。
さらに、実施の形態７に係る半導体モジュールは、半導体素子１と導波管２００の厚み方向に公差、つまり段差が生じていたとしても、この段差を信号用接続端子７と複数のグラウンド用接続端子８ａ～８ｆが吸収するため、半導体素子１を実装したインターポーザー基板３を放熱板４に対して押し付けた構成にでき、半導体素子１の裏面及び導波管２００の裏面が放熱板４の表面に密接でき、半導体素子１を実装したインターポーザー基板３及び導波管２００を放熱板４に安定的に実装でき、かつ、半導体素子１の裏面と放熱板４の表面との間の熱抵抗を小さくでき、半導体素子１が発生する熱を放熱板４によって効率よく放熱できる。
実施の形態７に係る半導体モジュールは、伝送線路体２００を導波管２００としているため、高周波信号の伝送線路体として耐電力が向上し、高周波モジュールとしての大電力化に寄与する。
実施の形態７に係る半導体モジュールは、インターポーザー基板３の伝送線路体用信号パッド３３と導波路２０１の高周波信号の給電部とを信号用接続端子７により、インターポーザー基板３のグラウンド部３４と信号用接続端子７を囲む導波管２００の上壁２００ａの表面におけるグラウンド部となる周囲とを複数のグラウンド用接続端子８ａ～８ｆにより、鉛直方向に接続する構成であるため、インターポーザー基板３と導波管２００とを水平方向に配置したものに対して小型化できる。
実施の形態８.
実施の形態８に係る半導体モジュールを図２９から図３１を用いて説明する。
実施の形態８に係る半導体モジュールは、実施の形態７に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図２９中、図２３に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態８に係る半導体モジュールは、実施の形態７に係る半導体モジュールに対して、図２９に示すように、信号用接続端子７における他端部に位置する固定部７１における、導波路の内部に挿入された部分に導体板７３が装着された点が相違する。
導体板７３は、図３０に示すように、円形の金属板からなり、導体板７３における表面の中心に信号用接続端子７における固定部７１の後端を接触させてはんだ等の導電性接着剤により、導体板７３が信号用接続端子７における固定部７１に接続される。
導体板７３は、信号用接続端子７と導波路２０１との間の電気特性を調整するために設けられる。
なお、導体板７３は、図３１に示すように、円形の金属板の中心に信号用接続端子７における固定部７１の後端部が挿入される貫通孔７３ａを有するものでもよく、信号用接続端子７における固定部７１の後端部が貫通孔７３ａに挿入されてはんだ等の導電性接着剤により、導体板７３が信号用接続端子７における固定部７１に接続されるものでもよい。
また、実施の形態８に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールで説明したように、導波路２０１の形状は、一端から開放端まで同一幅のもの、一端側にテーパ部を有するもの、一端側に階段状部を有するもののいずれの形状でもよい。
実施の形態８に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールと同様の効果を奏する。
実施の形態９.
実施の形態９に係る半導体モジュールを図３２から図３４を用いて説明する。
実施の形態９に係る半導体モジュールは、実施の形態７に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図３２中、図２３に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態９に係る半導体モジュールは、実施の形態７に係る半導体モジュールに対して、図３２に示すように、先端部が導波路２０１の内部に位置して信号用接続端子７の固定部７１に離隔して対向し、放熱板４Ｃに装着された金属柱７４を備えた点が相違する。
放熱板４Ｃは、図３２及び図３３に示すように、信号用接続端子７の他端部に位置する固定部７１の後端に対向する位置にねじ穴である装着部４Ｃ１が形成される。
導波管２００の下壁２００ｂに、図３２及び図３４に示すように、信号用接続端子７の他端部に位置する固定部７１の後端に対向する位置に貫通孔２０３が形成される。
放熱板４Ｃの装着部４Ｃ１であるねじ穴の中心軸と導波管２００の下壁２００ｂの貫通孔２０３の中心軸は同軸である。
金属柱７４となるねじは、放熱板４Ｃの裏面から装着部４Ｃ１であるねじ穴に螺合されて挿入され、導波管２００の下壁２００ｂの貫通孔２０３を挿通し、先端部が導波路２０１の内部に位置する。
金属柱７４における先端部の先端面と信号用接続端子７における固定部７１の後端面とは接触しない範囲で対向する。
金属柱７４は、信号用接続端子７と導波路２０１との間の電気特性を調整するために設けられる。
金属柱７４は、ねじに限られるものではなく、棒状の金属であればよい。この場合、放熱板４Ｃの装着部４Ｃ１は棒状の金属が挿入され導電性接着剤により固定するための貫通孔である。
なお、実施の形態９に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールで説明したように、導波路２０１の形状は、一端から開放端まで同一幅のもの、一端側にテーパ部を有するもの、一端側に階段状部を有するもののいずれの形状でもよい。
また、実施の形態９に係る半導体モジュールにおいても、実施の形態８に係る半導体モジュールで説明したように、信号用接続端子７の固定部７１に導体板７３が装着されたものでもよい。
実施の形態９に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールと同様の効果を奏する。
実施の形態１０．
実施の形態１０に係る半導体モジュールを図３５から図３７を用いて説明する。
実施の形態１０に係る半導体モジュールは、実施の形態７に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図３５から図３７中、図２３から図２５に付された符号と同一符号は同一又は相当部分を示す。
また、図３５から図３７において、グラウンド用接続端子８ａ、８ｂの部分も理解しやすいように断面表示している。
すなわち、実施の形態１０に係る半導体モジュールにおける導波管２００Ａは、実施の形態７に係る半導体モジュールにおける導波管２００に対して、図３７に示すように、複数のグラウンド用接続端子８ａ～８ｆに対応して複数の端子挿入孔２０４ａ～２０４ｆを導波管２００の上壁２００ａに有する点で相違し、この相違に基づき、複数のグラウンド用接続端子８ａ～８ｆと導波管２００Ａとの接続関係が相違する。
複数のグラウンド用接続端子８ａ～８ｆは、図３５及び図３６に示すように、それぞれが他端部に位置する固定部８１の後端部が対応する端子挿入孔２０４ａ～２０４ｆを挿通し、後端部において半田等の導電性接着剤２１１ａ～２１１ｆにより導波管２００の上壁２００ａの内面に電気的及び機械的に接続される。
なお、複数のグラウンド用接続端子８ａ～８ｆに対する導波管２００Ａの上壁２００ａへの固定は内面ではなく、後端部において外面に導電性接着剤により固定してもよい。
なお、実施の形態１０に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールで説明したように、導波路２０１の形状は、一端から開放端まで同一幅のもの、一端側にテーパ部を有するもの、一端側に階段状部を有するもののいずれの形状でもよい。
また、実施の形態１０に係る半導体モジュールにおいても、実施の形態８に係る半導体モジュールで説明したように、信号用接続端子７の固定部７１に導体板７３が装着されたものでもよい。
さらに、実施の形態１０に係る半導体モジュールにおいても、実施の形態９に係る半導体モジュールで説明したように、先端部が導波路２０１の内部に位置して信号用接続端子７の固定部７１に対向し、放熱板４ｃに装着された金属柱７４を備えたものでもよい。
実施の形態１０に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールと同様の効果を奏する。
実施の形態１１．
実施の形態１１に係る半導体モジュールを図３８から図４２を用いて説明する。
実施の形態１１に係る半導体モジュールは、実施の形態７に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図３８中、図２３に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態１１に係る半導体モジュールにおける伝送線路体２００Ｂは、実施の形態７に係る半導体モジュールにおける伝送線路体２００に対して、導体からなる導体側壁２２０と導体上壁２３０とを有する導波管である点で相違し、この相違に基づき、信号用接続端子７及び複数のグラウンド用接続端子８ａ～８ｆと導波管との接続関係が相違する。
導体側壁２２０は、図４０に示すように、両側壁２２０ａ、２２０ｂ及び一端壁２２０ｃを有し、図３８及び図３９に示すように、両側壁２２０ａ、２２０ｂ及び一端壁２２０ｃの底面が放熱板４の表面に密接する。
導体上壁２３０は、誘電体からなる上壁用基板２３１、及び上壁用基板２３１の表面及び裏面それぞれに地導体２３２、２３３を有する。
導体上壁２３０において、地導体２３２と地導体２３３は、上壁用基板２３１の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体側壁２２０の両側壁２２０ａ、２２０ｂ及び一端壁２２０ｃそれぞれの表面と導体上壁２３０の地導体２３３とは、例えば、はんだ等の導電性接着剤により固定される。
導体側壁２２０の両側壁２２０ａ、２２０ｂ及び一端壁２２０ｃそれぞれの内面と導体上壁２３０の地導体２３３と放熱板４の表面に囲まれた空間が、一端が短絡され、他端が開放された導波路２０１を形成する。
導波路２０１の一端壁２２０ｃ側に導波路２０１の高周波信号の給電部がある。
この給電部が伝送線路体２００Ｂの信号伝送部である。
導体上壁２３０は、導波路２０１の高周波信号の給電部に対応した位置に貫通ビアによる端子挿入孔２３４を有する。
端子挿入孔２３４である貫通ビアは、図３８及び図４１に示すように、導体上壁２３０の表面における地導体２３２と電気的及び物理的に離隔されたランド２３４ａを有し、導体上壁２３０の裏面に地導体２３３と電気的及び物理的に離隔されたランド２３４ｂを有する。
信号用接続端子７は、図３８に示すように、他端部に位置する固定部７１の後端部が端子挿入孔２３４を挿通し、後端部において導電性接着剤２１２によりランド２３４ｂに接着され、導体上壁２３０に固定される。
信号用接続端子７に対する導体上壁２３０への固定は、後端部においてランド２３４ａに導電性接着剤により接着してもよい。
信号用接続端子７の固定部７１における導波路２０１の内部に挿入された部分は、伝送線路体２００Ｂにおける導波路２０１の高周波信号の給電部への給電ピンとして機能する。
複数のグラウンド用接続端子８ａ～８ｆは、図３８及び図４１に示すように、信号用接続端子７を中心に同心円上に信号用接続端子７を囲むように配置され、他端部に位置する固定部８ａ１～８ｆ１の後端が導体上壁２３０の地導体２３２の表面に電気的及び機械的に接続される。
信号用接続端子７を囲む導体上壁２３０の地導体２３２の表面における周囲がグラウンド部となる。
なお、導体上壁２３０は、図４２に示すように、端子挿入孔２３４と複数のグラウンド用接続端子８ａ～８ｆとの間に、端子挿入孔２３４を中心に同心円上に端子挿入孔２３４を囲むように配置され、地導体２３２と地導体２３３とを電気的に接続するビア２３５ａ～２３５ｆを形成し、端子挿入孔２３４である貫通ビアを内導体とし、ビア２３５ａ～２３５ｆを外導体とした疑似的な同軸線路を有するものでもよい。
ビア２３５ａ～２３５ｆは仕様に応じて、貫通ビアとしても、穴埋め蓋メッキビアとしてもよい。
また、ビア２３５ａ～２３５ｆの配置及び個数は、疑似的な同軸線路の所望の特性インピーダンスが実現できればよく、任意の配置、個数としてもよい。
さらに、ビア２３５ａ～２３５ｆは、導波路２０１及びインターポーザー基板３に形成された伝送線路との電気的な干渉を防ぐために、導体上壁２３０における任意の位置に複数個配置してもよい。
なお、実施の形態１１に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールで説明したように、導波路２０１の形状は、一端から開放端まで同一幅のもの、一端側にテーパ部を有するもの、一端側に階段状部を有するもののいずれの形状でもよい。
また、実施の形態１１に係る半導体モジュールにおいても、実施の形態８に係る半導体モジュールで説明したように、信号用接続端子７の固定部７１に導体板７３が装着されたものでもよい。
さらに、実施の形態１１に係る半導体モジュールにおいても、実施の形態９に係る半導体モジュールで説明したように、先端部が導波路２０１の内部に位置して信号用接続端子７の固定部７１に対向し、放熱板４Ｃに装着された金属柱７４を備えたものでもよい。
実施の形態１１に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールと同様の効果を奏する。
しかも、実施の形態１１に係る半導体モジュールは、導体からなる導体側壁と導体上壁とを有する導波管を用いているので、導体上壁における導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態１２．
実施の形態１２に係る半導体モジュールを図４３及び図４５を用いて説明する。
実施の形態１２に係る半導体モジュールは、実施の形態１１に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図４３及び図４４中、図３８及び図４１に付された符号と同一符号は同一又は相当部分を示す。
また、図４３において、グラウンド用接続端子８ａ、８ｂの部分も理解しやすいように断面表示している。
すなわち、実施の形態１２に係る半導体モジュールにおける伝送線路体２００Ｃは、実施の形態１１に係る半導体モジュールにおける伝送線路体２００Ｂに対して、図４４に示すように、複数のグラウンド用接続端子８ａ～８ｆに対応して複数の貫通ビア２３６ａ～２３６ｆを伝送線路体２００Ｃの導体上壁２３０に有する点で相違し、この相違に基づき、複数のグラウンド用接続端子８ａ～８ｆと導体上壁２３０の地導体２３２、２３３との接続関係が相違する。
複数の貫通ビア２３６ａ～２３６ｆは、図４４に示すように、信号用接続端子７を囲むように配置され、それぞれが導体上壁２３０の地導体２３２と地導体２３３とを電気的に接続する貫通ビアである。
複数のグラウンド用接続端子８ａ～８ｆは、図４３に示すように、それぞれが他端部に位置する固定部８１の後端部が対応する貫通ビア２３６ａ～２３６ｆを挿通し、後端部においてはんだ等の導電性接着剤２３７ａ～２３７ｆにより導体上壁２３０の地導体２３３の表面に電気的及び機械的に接続される。
なお、複数のグラウンド用接続端子８ａ～８ｆは、導体上壁２３０の地導体２３２の表面に導電性接着剤により固定してもよい。
また、複数のグラウンド用接続端子８ａ～８ｆの導波路２０１の内部に延伸させる長さは、電気的な特性に影響が出ない範囲で、任意としてもよい。
なお、導体上壁２３０は、図４５に示すように、端子挿入孔２３４と貫通ビア２３６ａ～２３６ｆとの間に、端子挿入孔２３４を中心に同心円上に端子挿入孔２３４を囲むように配置され、地導体２３２と地導体２３３とを電気的に接続するビア２３５ａ～２３５ｆを形成し、端子挿入孔２３４である貫通ビアを内導体とし、ビア２３５ａ～２３５ｆを外導体とした疑似的な同軸線路を有するものでもよい。
実施の形態１２に係る半導体モジュールにおいても、実施の形態１０に係る半導体モジュールと同様の効果を奏する。
しかも、実施の形態１２に係る半導体モジュールは、導体からなる導体側壁と導体上壁とを有する導波管を用いているので、導体上壁における導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態１３．
実施の形態１３に係る半導体モジュールを図４６及び図４７を用いて説明する。
実施の形態１３に係る半導体モジュールは、実施の形態７に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図４６及び図４７中、図２３に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態１３に係る半導体モジュールにおける伝送線路体２００Ｄは、実施の形態７に係る半導体モジュールにおける伝送線路体２００に対して、金属板である放熱板４Ｄに形成された導波路２０１を構成するための導波路用溝４Ｄ１と、導体からなる導体上壁２３０とを有する導波管である点で相違し、この相違に基づき、信号用接続端子７及び複数のグラウンド用接続端子８ａ～８ｆと導波管との接続関係が相違する。
放熱板４Ｄの表面に、信号用接続端子７からの高周波信号を伝送する位置に導波路用溝４Ｄ１が形成される。
導波路用溝４Ｄ１は、図４７に示すように縦断面が矩形であり、一端が開放される。
導体上壁２３０は、誘電体からなる上壁用基板２３１、及び上壁用基板２３１の表面及び裏面それぞれに地導体２３２、２３３を有する。
導体上壁２３０において、地導体２３２と地導体２３３は、上壁用基板２３１の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体上壁２３０は、放熱板４Ｄの導波路用溝４Ｄ１を覆い、導体上壁２３０の地導体２３３が放熱板４Ｄの表面に密接し、導体上壁２３０の地導体２３３と放熱板４Ｄの表面が、例えば、はんだ等の導電性接着剤により接続される。
導体上壁２３０の地導体２３３と放熱板４の導波路用溝４Ｄ１に囲まれた空間が、一端が短絡され、他端が開放された導波路２０１を形成する。
導波路２０１の一端側に導波路２０１の高周波信号の給電部がある。
この給電部が伝送線路体２００Ｄの信号伝送部である。
導体上壁２３０は、導波路２０１の高周波信号の給電部に対応した位置に貫通ビアによる端子挿入孔２３４を有する。
信号用接続端子７は、図４６に示すように、他端部に位置する固定部７１の後端部が端子挿入孔２３４を挿通し、後端部において導電性接着剤２１２により端子挿入孔２３４である貫通ビアのランドに接着され、導体上壁２３０に固定される。
信号用接続端子７の固定部７１における導波路２０１の内部に挿入された部分は、伝送線路体２００Ｄにおける導波路２０１の高周波信号の給電部への給電ピンとして機能する。
複数のグラウンド用接続端子８ａ～８ｆは、図４６に示すように、信号用接続端子７を中心に同心円上に信号用接続端子７を囲むように配置され、他端部に位置する固定部８ａ１～８ｆ１の後端が導体上壁２３０の地導体２３２の表面に電気的及び機械的に接続される。
信号用接続端子７を囲む導体上壁２３０の地導体２３２の表面における周囲がグラウンド部となる。
なお、実施の形態１３に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールで説明したように、導波路２０１の形状は、一端から開放端まで同一幅のもの、一端側にテーパ部を有するもの、一端側に階段状部を有するもののいずれの形状でもよい。
また、実施の形態１３に係る半導体モジュールにおいても、実施の形態８に係る半導体モジュールで説明したように、信号用接続端子７の固定部７１に導体板７３が装着されたものでもよい。
さらに、実施の形態１３に係る半導体モジュールにおいても、実施の形態９に係る半導体モジュールで説明した金属柱７４と同様に、先端部が導波路２０１の内部に位置して信号用接続端子７の固定部７１に対向し、導波路用溝４Ｄ１内において、放熱板４Ｄに装着された金属柱７４を備えたものでもよい。
また、さらに、実施の形態１３に係る半導体モジュールにおいても、実施の形態１２に係る半導体モジュールで説明したように、複数のグラウンド用接続端子８ａ～８ｆに対応して複数の貫通ビア２３６ａ～２３６ｆを伝送線路体２００Ｄの導体上壁２３０に形成し、複数のグラウンド用接続端子８ａ～８ｆそれぞれが他端部に位置する固定部８１の後端部が対応する貫通ビア２３６ａ～２３６ｆを挿通し、後端部においてはんだ等の導電性接着剤２３７ａ～２３７ｆにより導体上壁２３０の地導体２３３の表面に電気的及び機械的に接続されたものでもよい。
実施の形態１３に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールと同様の効果を奏する。
しかも、実施の形態１３に係る半導体モジュールは、金属板である放熱板に導波管を構成する導波管側壁面及び導波管底面となす導波路用溝を形成し、導波路用溝における導波管側壁面及び導波管底面と導体からなる導体上壁とにより導波管を構成したので、別部材を用いることがなく製造できるため安価である。
さらに、導体上壁における導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態１４．
実施の形態１４に係る半導体モジュールを図４８及び図４９を用いて説明する。
実施の形態１４に係る半導体モジュールは、実施の形態１３に係る半導体モジュールに対して次の点が相違し、その他の構成要素については同じである。
なお、図４８中、図４６に付された符号と同一符号は同一又は相当部分を示す。
すなわち、実施の形態１３に係る半導体モジュールにおける放熱板４Ｄに導波路用溝４Ｄ１に対して、実施の形態１４に係る半導体モジュールは、放熱板４Ｅに主溝４Ｅ１と副溝４Ｅ２を有する導波路用溝を形成した点で相違する。
導波路用溝における主溝４Ｅ１の形状は、図４８及び図４９に示すように、幅Ｗ１、深さＨ１の縦断面が矩形である。
縦断面が矩形であり、他端が開放される。
導波路用溝における副溝４Ｅ２は、図４８及び図４９に示すように、主溝４Ｅ１と一端側で連通し、副溝４Ｅ２の形状は、幅Ｗ１より狭い幅Ｗ３と深さＨ１より深い深さＨ２の縦断面が矩形である。
なお、主溝４Ｅ１の深さＨ１と副溝４Ｅ２の深さＨ２との関係は、深さＨ２が深さＨ１より深いものに限らず、深さＨ１と同じもしくは深さＨ１より浅くてもよく、また、主溝４Ｅ１の幅Ｗ１と副溝４Ｅ２の幅Ｗ３との関係は、幅Ｗ３が幅Ｗ１より狭いものに限らず、幅Ｗ１と同じもしくは幅Ｗ１より広いものでもよく、要は、副溝４Ｅ２における高周波信号の伝送方向の長さＬと、深さＨ１と深さＨ２との関係、及び幅Ｗ１と幅Ｗ３との関係は、信号用接続端子７と導波路２０１との間に所望の電気特性が得られるように調整する。
実施の形態１４に係る半導体モジュールにおいても、実施の形態１３に係る半導体モジュールと同様の効果を奏する。
実施の形態１５.
実施の形態１５に係る半導体モジュールを図５０から図５２を用いて説明する。
実施の形態１５に係る半導体モジュールは、実施の形態７に係る半導体モジュールが伝送線路体２００として導波管を用いていたのに対して伝送線路体２００Ｅとして誘電体基板にビアを打ち込んで導波管モードで信号を伝搬する誘電体基板集積導波路（ＳＩＷ：Substrate integrated waveguide、以下、ＳＩＷと称す）の一種である中空のＳＩＷを用いた点が相違し、その他の構成要素については同じである。
なお、図５０中、図２３及び図３８に付された符号と同一符号は同一又は相当部分を示す。
伝送線路体２００Ｅは、側壁体２４０と導体上壁２３０とを有する。
側壁体２４０は、図５０及び図５１に示されるように、表面から裏面まで切りかかれた他端開放の切り欠き部２４１ａを有する誘電体基板２４１と、誘電体基板の表面及び裏面それぞれに形成された地導体２４２、２４３と、誘電体基板２４１の切り欠き部２４１ａの周囲に切り欠き部２４１ａを囲うように配置され、それぞれが誘電体基板２４１の表面から裏面に貫通して誘電体基板２４１の表面及び裏面の地導体２４２、２４３を電気的に接続する複数のビア２４４を有する。
複数のビア２４４は側壁における疑似的な導体壁として機能する。
複数のビア２４４は貫通ビアとしても、穴埋め蓋メッキビアとしてもよい。
側壁体２４０はプリント基板の一部として形成される。
側壁体２４０における誘電体基板２４１の裏面に形成された地導体２４３は放熱板４の表面に密接する。
導体上壁２３０は、誘電体からなる上壁用基板２３１、及び上壁用基板２３１の表面及び裏面それぞれに地導体２３２、２３３を有する。
導体上壁２３０において、地導体２３２と地導体２３３は、上壁用基板２３１の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体上壁２３０は側壁体２４０の切り欠き部２４１ａの表面を覆い、導体上壁２３０の裏面に形成された地導体２３３と側壁体２４０における誘電体基板２４１の表面に形成された地導体２４２とは、例えば、はんだ等の導電性接着剤により固定される。
上壁用基板２３１の裏面における地導体２３３と側壁体２４０の複数のビア２４４と放熱板４の表面に囲まれた領域（図５２において点線にて起こった部分）が、一端が短絡され、もう一端が開放された導波路２０１を形成する。
導波路２０１の一端側に導波路２０１の高周波信号の給電部がある。
この給電部が伝送線路体２００Ｅの信号伝送部である。
導体上壁２３０は、導波路２０１の高周波信号の給電部に対応した位置に貫通ビアによる端子挿入孔２３４を有する。
端子挿入孔２３４である貫通ビアは、導体上壁２３０の表面における地導体２３２と電気的及び物理的に離隔されたランドを有し、導体上壁２３０の裏面に地導体２３３と電気的及び物理的に離隔されたランドを有する。
信号用接続端子７は、他端部に位置する固定部７１の後端部が端子挿入孔２３４を挿通し、後端部において導電性接着剤２１２によりランドに接着され、導体上壁２３０に固定される。
信号用接続端子７の固定部７１における導波路２０１の内部に挿入された部分は、伝送線路体２００Ａにおける導波路２０１の高周波信号の給電部への給電ピンとして機能する。
複数のグラウンド用接続端子８ａ～８ｆは、信号用接続端子７を中心に同心円上に信号用接続端子７を囲むように配置され、他端部に位置する固定部８ａ１～８ｆ１の後端が導体上壁２３０の地導体２３２の表面に電気的及び機械的に接続される。
信号用接続端子７を囲む導体上壁２３０の地導体２３２の表面における周囲がグラウンド部となる。
なお、導体上壁２３０は、端子挿入孔２３４と複数のグラウンド用接続端子８ａ～８ｆとの間に、端子挿入孔２３４を中心に同心円上に端子挿入孔２３４を囲むように配置され、地導体２３２と地導体２３３とを電気的に接続するビア２３５ａ～２３５ｆを形成し、端子挿入孔２３４である貫通ビアを内導体とし、ビア２３５ａ～２３５ｆを外導体とした疑似的な同軸線路を有するものでもよい。
実施の形態１５に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールで説明したように、導波路２０１の形状は、一端から開放端まで同一幅のもの、一端側にテーパ部を有するもの、一端側に階段状部を有するもののいずれの形状でもよい。
また、実施の形態１５に係る半導体モジュールにおいても、実施の形態８に係る半導体モジュールで説明したように、信号用接続端子７の固定部７１に導体板７３が装着されたものでもよい。
さらに、実施の形態１５に係る半導体モジュールにおいても、実施の形態９に係る半導体モジュールで説明したように、先端部が導波路２０１の内部に位置して信号用接続端子７の固定部７１に対向し、放熱板４Ｃに装着された金属柱７４を備えたものでもよい。
また、さらに、実施の形態１５に係る半導体モジュールにおいても、実施の形態１２に係る半導体モジュールで説明したように、複数のグラウンド用接続端子８ａ～８ｆに対応して複数の貫通ビア２３６ａ～２３６ｆを伝送線路体２００Ｅの導体上壁２３０に形成し、複数のグラウンド用接続端子８ａ～８ｆそれぞれが他端部に位置する固定部８１の後端部が対応する貫通ビア２３６ａ～２３６ｆを挿通し、後端部においてはんだ等の導電性接着剤２３７ａ～２３７ｆにより導体上壁２３０の地導体２３３の表面に電気的及び機械的に接続されたものでもよい。
実施の形態１５に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールと同様の効果を奏する。
しかも、実施の形態１５に係る半導体モジュールは、誘電体基板にビアを打ち込んで導波管モードで信号を伝搬する中空のＳＩＷを用いているので、基本的に誘電体基板により構成され、通常の導波管と同様の構成を実現しながら、切削加工を必要せず、安価に製造できる。
さらに、導波路として使用しない部分に、チップコンデンサ等のチップ部品を実装でき、他のマイクロストリップ線路等の信号線を形成でき、これにより、高密度な構成を実現できる。
実施の形態１６．
実施の形態１６に係る半導体モジュールを図５３及び図５４を用いて説明する。
実施の形態１６に係る半導体モジュールにおける伝送線路体２００Ｆは、実施の形態１５に係る半導体モジュールにおける側壁体２４０と導体上壁２３０とを有する伝送線路体２００Ｅに対して、側壁体２４０と導体上壁２３０と導体下壁２５０とを有する点が相違し、その他の構成要素については同じである。
なお、図５３及び図５４中、図５０及び図５２に付された符号と同一符号は同一又は相当部分を示す。
導体下壁２５０は、誘電体からなる下壁用基板２５１、及び下壁用基板２５１の表面及び裏面それぞれに地導体２５２、２５３を有する。
導体下壁２５０において、地導体２５２と地導体２５３は、下壁用基板２５１の表面から裏面に貫通する複数のビアにより電気的に接続される。
導体下壁２５０は側壁体２４０の切り欠き部２４１ａの裏面を覆い、導体下壁２５０の表面に形成された地導体２５２と側壁体２４０における誘電体基板２４１の裏面に形成された地導体２４３とは、例えば、はんだ等の導電性接着剤により固定される。
導体下壁２５０の裏面に形成された地導体２５３は放熱板４の表面に密接する。
放熱板４の上面と上壁用基板２３１の裏面における地導体２３３と側壁体２４０の複数のビア２４４と導体下壁２５０の表面に形成された地導体２５２に囲まれた領域（図５４において点線にて起こった部分）が、一端が短絡され、もう一端が開放された導波路２０１を形成する。
実施の形態１６に係る半導体モジュールにおいても、実施の形態１５に係る半導体モジュールと同様の効果を奏する。
実施の形態１７.
実施の形態１７に係る半導体モジュールを図５５から図５９を用いて説明する。
実施の形態１７に係る半導体モジュールは、実施の形態７に係る半導体モジュールにおける半導体素子１と伝送線路体２００とインターポーザー基板３と放熱板４との関係、特に、半導体素子１の出力信号端子１１ｂからインターポーザー基板３の出力側半導体素子用信号パッド３１ｂと出力側信号線３２ｂと伝送線路体用信号パッド３３を介して信号用接続端子７と複数のグラウンド用接続端子８ａ～８ｆにより構成される疑似的な同軸線路により伝送線路体２００の信号伝送部である導波路２０１の高周波信号の給電部に至る高周波信号の伝送経路を、半導体素子１として４つの高周波電力増幅用半導体素子１Ａ～１Ｄを用い、４つの高周波電力増幅用半導体素子１Ａ～１Ｄの高周波出力を電力合成する高周波高出力増幅器モジュールに適用した半導体モジュールである。
半導体素子として、第１の高周波電力増幅用半導体素子１Ａから第４の高周波電力増幅用半導体素子１Ｄを含む。
第１の高周波電力増幅用半導体素子１Ａから第４の高周波電力増幅用半導体素子１Ｄは、それぞれが表面に入力信号端子１１ａ１～１１ａ４と出力信号端子１１ｂ１～１１ｂ４と、入力信号端子１１ａ１～１１ａ４に接続された入力信号線１２ａ１～１２ａ４と、出力信号端子１１ｂ１～１１ｂ４に接続された出力信号線１２ｂ１～１２ｂ４と、４つのグラウンド端子１３ａ１～１３ａ４、１３ｂ１～１３ｂ４、１３ｃ１～１３ｃ４、１３ｄ１～１３ｄ４を有する。
インターポーザー基板３Ａは、図５６及び図５７に示すように、入力側半導体素子用信号パッド及び出力側半導体素子用信号パッドとして第１の高周波電力増幅用半導体素子１Ａから第４の高周波電力増幅用半導体素子１Ｄの入力信号端子１１ａ１～１１ａ４と出力信号端子１１ｂ１～１１ｂ４に対応した第１の出力側パッド３１ａ１から第４の出力側パッド３１ａ４と第１の増幅信号入力側パッド３１ｂ１から第４の増幅信号入力側パッド３１ｂ４を含む。
インターポーザー基板３Ａは、伝送線路体用信号パッドとして第１の増幅信号出力側パッド３３１及び第２の増幅信号出力側パッド３３２を含み、第１の増幅信号入力側パッド３１ｂ１及び第２の増幅信号入力側パッド３１ｂ２と第１の増幅信号出力側パッドとを接続する第１の合成信号線３２１、及び第３の増幅信号入力側パッド３１ｂ３及び第４の増幅信号入力側パッド３１ｂ４と第２の増幅信号出力側パッドとを接続する第２の合成信号線３２２を有する。
インターポーザー基板３Ａは、２つのインターポーザー基板３Ａ１、３Ａ２を含む。
インターポーザー基板３Ａ１は、図５７に示すように、誘電体基板３０１の表面に、第１の出力側パッド３１ａ１及び第２の出力側パッド３１ａ２と、第１の出力側パッド３１ａ１及び第２の出力側パッド３１ａ２それぞれに接続された第１の入力側信号線３２ａ１及び第２の入力側信号線３２ａ２と、第１の増幅信号入力側パッド３１ｂ１及び第２の増幅信号入力側パッド３１ｂ２と、第１の増幅信号出力側パッド３３１と、第１の合成信号線３２１と、地導体であるグラウンド部３４１を有し、誘電体基板３０１の裏面に地導体であるグラウンド層３５１を有する。
第１の入力側信号線３２ａ１及び第２の入力側信号線３２ａ２と第１の合成信号線３２１は、それぞれマイクロストリップ線路の伝送線路として機能する。
インターポーザー基板３Ａ１は、第１の高周波電力増幅用半導体素子１Ａからの高周波信号と第２の高周波電力増幅用半導体素子１Ｂからの高周波信号の電力合成回路を構成する。
インターポーザー基板３Ａ２は、図５７に示すように、誘電体基板３０２の表面に、第３の出力側パッド３１ａ３及び第４の出力側パッド３１ａ４と、第３の出力側パッド３１ａ３及び第４の出力側パッド３１ａ４それぞれに接続された第３の入力側信号線３２ａ３及び第４の入力側信号線３２ａ４と、第３の増幅信号入力側パッド３１ｂ３及び第４の増幅信号入力側パッド３１ｂ４と、第２の増幅信号出力側パッド３３２と、第２の合成信号線３２２と、地導体であるグラウンド部３４２を有し、誘電体基板３０２の裏面に地導体であるグラウンド層３５２を有する。
第３の入力側信号線３２ａ３及び第４の入力側信号線３２ａ４と第２の合成信号線３２２は、それぞれマイクロストリップ線路の伝送線路として機能する。
インターポーザー基板３Ａ２は、第３の高周波電力増幅用半導体素子１Ｃからの高周波信号と第４の高周波電力増幅用半導体素子１Ｄからの高周波信号の電力合成回路を構成する。
第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂはそれぞれ、図５７に示すように、入力信号端子１１ａ１及び入力信号端子１１ａ２と出力信号端子１１ｂ１及び出力信号端子１１ｂ２それぞれが対応した第１のインターポーザー基板３Ａ１の第１の出力側パッド３１ａ１及び第２の出力側パッド３１ａ２と第１の増幅信号入力側パッド３１ｂ１及び第２の増幅信号入力側パッド３１ｂ２と半田ボール等の導電性接着剤５ａ１、５ａ２、５ｂ１、５ｂ２により電気的に接続される。
第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂのグラウンド端子１３ａ１～１３ｄ１、１３ａ２～１３ｄ２それぞれに対して半田ボール等の導電性接着剤６ａ１～６ｄ１、６ａ２～６ｄ２によりインターポーザー基板３Ａ１におけるグラウンド部３４１に電気的に接続される。
その結果、第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂは第１のインターポーザー基板３Ａ１に実装される。
第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄはそれぞれ、図５７に示すように、入力信号端子１１ａ３及び入力信号端子１１ａ４と出力信号端子１１ｂ３及び出力信号端子１１ｂ４それぞれが対応した第２のインターポーザー基板３Ａ２の第３の出力側パッド３１ａ３及び第４の出力側パッド３１ａ４と第３の増幅信号入力側パッド３１ｂ３及び第４の増幅信号入力側パッド３１ｂ４と半田ボール等の導電性接着剤５ａ３、５ａ４、５ｂ３、５ｂ４により電気的に接続される。
第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄのグラウンド端子１３ａ３～１３ｄ３、１３ａ４～１３ｄ４それぞれに対して半田ボール等の導電性接着剤６ａ３～６ｄ３、６ａ４～６ｄ４によりインターポーザー基板３Ａ１におけるグラウンド部３４１に電気的に接続される。
その結果、第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄは第２のインターポーザー基板３Ａ２に実装される。
なお、第１のインターポーザー基板３Ａ１と第２のインターポーザー基板３Ａ２を１つのインターポーザー基板としてもよい。
信号用接続端子は第１の信号用接続端子７Ａ及び第２の信号用接続端子７Ｂを含む。
第１の信号用接続端子７Ａ及び第２の信号用接続端子７Ｂはそれぞれ、図１０に示すように、固定部７１と先端に可動部７２を有するスプリングプローブなどのばね構造端子であり、矢印Ｂに示すように、可動部７２が固定部７１に対して図示上下方向に伸縮する。
なお、第１の信号用接続端子７Ａ及び第２の信号用接続端子７Ｂはそれぞれ、図１２に示す構造でもよい。
第１の信号用接続端子７Ａの可動部７２の先端は、第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂを実装した第１のインターポーザー基板３Ａの表面が放熱板４の表面に対向して配置された際、第１のインターポーザー基板３Ａの表面に形成された第１の増幅信号出力側パッド３３１に接して押圧され、第１の信号用接続端子７Ａの可動部７２が固定部７１側に移動する。
その結果、第１の増幅信号出力側パッド３３１は、第１の信号用接続端子７Ａの可動部７２の先端に圧力が加えられた状態で密接される。
第２の信号用接続端子７Ｂの可動部７２の先端は、第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄを実装した第２のインターポーザー基板３Ｂの表面が放熱板４の表面に対向して配置された際、第２のインターポーザー基板３Ｂの表面に形成された第２の増幅信号出力側パッド３３２に接して押圧され、第２の信号用接続端子７Ｂの可動部７２が固定部７１側に移動する。
その結果、第２の増幅信号出力側パッド３３２は、第２の信号用接続端子７Ｂの可動部７２の先端に圧力が加えられた状態で密接される。
伝送線路体２００Ｇは、信号伝送部が、第１の信号用接続端子７Ａの固定部７１が電気的に接続される第１の信号入力部、及び第２の信号用接続端子７Ｂの固定部７１が電気的に接続される第２の信号入力部を含み、第１の信号入力部に入力された高周波信号と第２の信号入力部に入力された高周波信号とを合成する合成路を有する。
伝送線路体２００Ｇは、図５５及び図５９に示すように、上壁２００ａ、下壁２００ｂ、両側壁２００ｃ、２００ｄ及び一端壁２００ｅを有する導体で構成された導波管である。
以下、説明を分かり易くするため、伝送線路体２００Ｇを導波管２００Ｇとして説明する。
導波管２００Ｇにおける合成路２０１Ｇが、上壁２００ａ、下壁２００ｂ、両側壁２００ｃ、２００ｄ及び一端壁２００ｅそれぞれの内面に囲まれた空間に形成された、一端が短絡された第１の導波路２０１ａ、一端が短絡された第２の導波路２０１ｂ、及び一端が第１の導波路２０１ａの他端と第２の導波路２０１ｂの他端と連通し、他端が開放された合成導波路２０１ｃを含む。
合成路２０１Ｇにおける第１の導波路２０１ａ、第２の導波路２０１ｂ、及び合成導波路２０１ｃの形状はそれぞれ、一端から他端まで同一幅である断面矩形状である。
なお、合成路２０１Ｇにおける第１の導波路２０１ａ及び第２の導波路２０１ｂはそれぞれ、一端から狭くなるテーパ部又は階段状部を有し、テーパ部又は階段状部に連続して他端までで同一幅であり、合成路２０１Ｇにおける合成導波路２０１ｃが一端から他端まで同一幅である形状でもよい。
第１の導波路２０１ａにおける一端壁２００ｅ側に、伝送線路体２００Ｇの信号伝送部における第１の信号入力部である第１の導波路２０１ａの高周波信号の給電部がある。
第２の導波路２０１ｂにおける一端壁２００ｅ側に、伝送線路体２００Ｇの信号伝送部における第２の信号入力部である第２の導波路２０１ｂの高周波信号の給電部がある。
また、導波管２００の一端壁２００ｅは短絡されている。つまり、導波管２００の一端壁２００ｅの内面は短絡面である。
第１の導波路２０１ａの高周波信号の給電部に入力された高周波信号と第２の導波路２０１ｂの高周波信号の給電部に入力された高周波信号は、信号伝送部における合成導波路２０１ｃにより合成される。
導波管２００Ｇは、導波管２００Ｇの第１の導波路２０１ａに給電された合成された高周波信号と導波管２００Ｇの第２の導波路２０１ｂに給電された合成された高周波信号とを合成する電力合成回路を構成する。
導波管２００Ｇは、第１の導波路２０１ａ内における高周波信号の給電部に対応した位置に、第１の信号用接続端子７Ａの他端部に位置する固定部７１の後端部が挿入される第１の端子挿入孔２０２ａを上壁２００ａに有し、第２の導波路２０１ｂ内における高周波信号の給電部に対応した位置に、第２の信号用接続端子７Ｂの他端部に位置する固定部７１の後端部が挿入される第２の端子挿入孔２０２ｂを上壁２００ａに有する。
前記信号用接続端子における第１の信号用接続端子７Ａは、図５５及び図５８に示すように、他端部に位置する固定部７１の後端部が第１の端子挿入孔２０２ａを図２４と同様に長さｙ１挿通し、後端部において絶縁性接着剤２１０ａにより導波管２００Ｇの上壁２００ａの内面に固定される。
第１の信号用接続端子７Ａにおける固定部７１の、第１の導波路２０１ａの内部に挿入された部分が、第１の導波路２０１ａの高周波信号の給電部への給電ピンとして機能する。
前記信号用接続端子における第２の信号用接続端子７Ｂは、図５５及び図５８に示すように、他端部に位置する固定部７１の後端部が第２の端子挿入孔２０２ｂを図２４と同様に長さｙ１挿通し、後端部において絶縁性接着剤２１０ｂにより導波管２００Ｇの上壁２００ａの内面に固定される。
第２の信号用接続端子７Ｂにおける固定部７１の、第２の導波路２０１ｂの内部に挿入された部分が、第２の導波路２０１ｂの高周波信号の給電部への給電ピンとして機能する。
複数の第１のグラウンド用接続端子８ａ１１～８ｆ１１は、図５８に示すように、第１の信号用接続端子７Ａを囲むように配置され、第１の信号用接続端子７Ａとにより疑似的な同軸線路を構成する。
複数の第１のグラウンド用接続端子８ａ１１～８ｆ１１は、図５８に示すように、第１の信号用接続端子７Ａを中心に同心円上に第１の信号用接続端子７Ａを囲むように配置され、他端部に位置する固定部８ａ１～８ｆ１の後端が導波管２００Ｇの上壁２００ａの表面に電気的及び機械的に接続される。
第１の信号用接続端子７Ａを囲む導波管２００の上壁２００ａの表面における周囲がグラウンド部となる。
複数の第２のグラウンド用接続端子８ａ１２～８ｆ１２は、図５８に示すように、第２の信号用接続端子７Ｂを囲むように配置され、第２の信号用接続端子７Ｂとにより疑似的な同軸線路を構成する。
複数の第２のグラウンド用接続端子８ａ１２～８ｆ１２は、図５８に示すように、第２の信号用接続端子７Ｂを中心に同心円上に第２の信号用接続端子７Ｂを囲むように配置され、他端部に位置する固定部８ａ１～８ｆ１の後端が導波管２００Ｇの上壁２００ａの表面に電気的及び機械的に接続される。
第２の信号用接続端子７Ｂを囲む導波管２００の上壁２００ａの表面における周囲がグラウンド部となる。
複数の第１のグラウンド用接続端子８ａ１１～８ｆ１１それぞれの可動部８ａ２～８ｆ２の先端は、第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂを実装した第１のインターポーザー基板３Ａの表面が放熱板４の表面に対向して配置された際、第１のインターポーザー基板３Ａの表面に形成されたグラウンド部３４１に接して押圧され、複数の第１のグラウンド用接続端子８ａ１１～８ｆ１１それぞれの可動部８ａ２～８ｆ２が固定部８ａ１～８ｆ１側に移動する。
その結果、グラウンド部３４１は、複数の第１のグラウンド用接続端子８ａ１１～８ｆ１１それぞれの可動部８ａ２～８ｆ２の先端に圧力が加えられた状態で密接される。
複数の第２のグラウンド用接続端子８ａ１２～８ｆ１２それぞれの可動部８ａ２～８ｆ２の先端は、第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄを実装した第２のインターポーザー基板３Ｂの表面が放熱板４の表面に対向して配置された際、第２のインターポーザー基板３Ｂの表面に形成されたグラウンド部３４２に接して押圧され、複数の第２のグラウンド用接続端子８ａ１２～８ｆ１２それぞれの可動部８ａ２～８ｆ２が固定部８ａ１～８ｆ１側に移動する。
その結果、グラウンド部３４２は、複数の第２のグラウンド用接続端子８ａ１２～８ｆ１２それぞれの可動部８ａ２～８ｆ２の先端に圧力が加えられた状態で密接される。
実施の形態１７に係る半導体モジュールは、第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂを第１のインターポーザー基板３Ａの表面にフリップチップ実装し、第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄを第２のインターポーザー基板３Ｂの表面にフリップチップ実装した後、第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂを実装した第１のインターポーザー基板３Ａ、及び第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄを実装した第２のインターポーザー基板３Ｂを、表面を放熱板４の表面に対向配置させ、第１の高周波電力増幅用半導体素子１Ａから第４の高周波電力増幅用半導体素子１Ｄそれぞれの裏面が放熱板４の表面に密着させるように、図５５に示す矢印Ａ方向に、第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂを放熱板４に押し付ける。
その結果、第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂからの高周波信号は、第１のインターポーザー基板３Ａにより電力合成され、電力合成された高周波信号が第１の信号用接続端子７Ａ及び複数の第１のグラウンド用接続端子８ａ１１～８ｆ１１による疑似的な同軸線路により、導波管２００Ｇの第１の導波路２０１ａに給電される。
また、第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄからの高周波信号は、第２のインターポーザー基板３Ｂにより電力合成され、電力合成された高周波信号が第２の信号用接続端子７Ｂ及び複数の第２のグラウンド用接続端子８ａ１２～８ｆ１２による疑似的な同軸線路により、導波管２００Ｇの第２の導波路２０１ｂに給電される。
導波管２００Ｇの第１の導波路２０１ａに給電された合成された高周波信号と導波管２００Ｇの第２の導波路２０１ｂに給電された合成された高周波信号は、導波管２００Ｇの合成導波路２０１ｃによりさらに合成される。
実施の形態１７に係る半導体モジュールにおいても、実施の形態７に係る半導体モジュールと同様に、第１に、寄生インダクタンスの影響、及び電気特性の劣化を軽減することができ、第２に、第１の信号用接続端子７Ａと複数の第１のグラウンド用接続端子８ａ１１～８ｆ１１とにより構成される疑似的な同軸線路、及び、第２の信号用接続端子７Ｂと複数の第２のグラウンド用接続端子８ａ１２～８ｆ１２とにより構成される疑似的な同軸線路を、可動部を有する接続端子を用いて構成しているため、半導体素子１と伝送線路体２の厚み方向に公差、つまり、段差が生じていたとしても、確実に組立ることができ、電気的な接続も確実になり、確実な高周波信号の伝送ができ、第３に、第１の高周波電力増幅用半導体素子１Ａ及び第２の高周波電力増幅用半導体素子１Ｂを実装した第１のインターポーザー基板３Ａ、及び第３の高周波電力増幅用半導体素子１Ｃ及び第４の高周波電力増幅用半導体素子１Ｄを実装した第２のインターポーザー基板３Ｂ並びに導波管２００Ｇを放熱板４に安定的に実装でき、かつ、第４に、第１の高周波電力増幅用半導体素子１Ａから第４の高周波電力増幅用半導体素子１Ｄの裏面と放熱板４の表面との間の熱抵抗を小さくでき、第１の高周波電力増幅用半導体素子１Ａから第４の高周波電力増幅用半導体素子１Ｄが発生する熱を放熱板４によって効率よく放熱でき、第５に、高周波信号の伝送線路体２００Ｇとして耐電力が向上し、高周波モジュールとしての大電力化に寄与でき、第６に、第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂと導波管である伝送線路体２００Ｇとを水平方向に配置したものに対して小型にできる効果を奏する。
さらに、実施の形態１７に係る半導体モジュールは、第１の高周波電力増幅用半導体素子１Ａから第４の高周波電力増幅用半導体素子１Ｄの高周波増幅信号を第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂと導波管である伝送線路体２００Ｇにより電力合成しているため、大電力化が図れ、伝送線路体２００Ｇとしての低損失化及び高耐電力化が図れる。
また、第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂともにマイクロストリップ線路により構成しているため、誘電体基板３０１及び誘電体基板３０２の誘電率に伴う波長短縮の効果が得られるとともに、小形化が図れる。
要するに、電力の小さい前段の電力合成を、第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂに形成された電力合成回路により行うため、高密度化が図れ、電力の大きい後段の電力合成を、導波管である伝送線路体２００Ｇに形成された電力合成回路により行うため、高耐電力化が図れ、小形化及び高耐電力化が図れた放熱性の優れた高周波高出力増幅器モジュールが得られるという効果がある。
なお、実施の形態１７に係る半導体モジュールにおいて、半導体素子１として４つの高周波電力増幅用半導体素子１Ａ～１Ｄを用いたものとしたが、高周波電力増幅用半導体素子の個数は、４つに限られるものではなく、複数の高周波電力増幅用半導体素子に対して適用できる。
第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂはそれぞれ、２つの高周波電力増幅用半導体素子からの高周波増幅信号を合成する電力合成回路としたが、仕様に応じて、４つの高周波電力増幅用半導体素子からの高周波増幅信号を合成する電力合成回路等の他の電力合成回路としてもよい。
なお、第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂによる電力合成回路は、チップ抵抗又は薄膜抵抗等を搭載した、例えばWilkinson電力合成回路やGysel電力合成回路等の構成であってもよい。
導波管２００Ｇは第１のインターポーザー基板３Ａ及び第２のインターポーザー基板３Ｂからの２つの合成高周波信号を合成する電力合成回路としたが、インターポーザー基板における電力合成回路の構成に応じて、４つの合成高周波信号を合成する電力合成回路等の他の電力合成回路としてもよい。
なお、導波管２００Ｇによる電力合成回路は、例えば、分岐部を複数備えたマジックT等の構成であってもよい。
なお、実施の形態１７に係る半導体モジュールにおいて、実施の形態８に係る半導体モジュールと同様に、第１の信号用接続端子７Ａの固定部７１における、合成路２０１Ｇにおける第１の導波路２０１ａの内部に挿入された部分に第１の導体板が装着され、第２の信号用接続端子７ｂの固定部７１における、合成路２０１Ｇにおける第２の導波路２０１ｂの内部に挿入された部分に第２の導体板が装着されたものでもよい。
また、実施の形態１７に係る半導体モジュールにおいて、実施の形態９に係る半導体モジュールと同様に、先端部が合成路２０１Ｇにおける第１の導波路２０１ａの内部に位置して第１の信号用接続端子７Ａの固定部７１に対向し、放熱板４に装着された第１の金属柱と、先端部が合成路２０１Ｇにおける第２の導波路２０１ｂの内部に位置して第２の信号用接続端子７Ｂの固定部７１に対向し、放熱板４に装着された第２の金属柱を備えたものでもよい。
さらに、伝送線路体２００Ｇとして、実施の形態１１に係る半導体モジュールと同様に、導体からなる導体側壁と導体上壁とを有する導波管を用いたものでもよい。
すなわち、導波管として以下の構成を有する。
導体側壁は、両側壁及び一端壁を有する導体からなり、両側壁及び一端壁の底面が放熱板の表面に密接する。
導体上壁は、誘電体からなる上壁用基板、及び上壁用基板の表面及び裏面それぞれに地導体を有する。
導波管における合成路が、導体側壁の両側壁及び一端壁それぞれの内面と上壁用基板の裏面における地導体と放熱板の表面に囲まれた空間に形成された、一端が短絡された第１の導波路、一端が短絡された第２の導波路、及び一端が第１の導波路の他端と第２の導波路の他端と連通し、他端が開放された合成導波路を含む。
伝送線路体の信号伝送部における第１の信号入力部が第１の導波路の高周波信号の給電部であり、伝送線路体の信号伝送部における第２の信号入力部が第２の導波路の高周波信号の給電部である。
信号用接続端子における第１の信号用接続端子の固定部が、第１の導波路の高周波信号の給電部に対応した位置に形成された導波管の上壁における第１の端子挿入孔に挿入され、第１の導波路の内部に挿入された部分が第１の導波路の高周波信号の給電部への給電ピンとして機能する。
信号用接続端子における第２の信号用接続端子の固定部が、第２の導波路の高周波信号の給電部に対応した位置に形成された導波管の上壁における第２の端子挿入孔に挿入され、第２の導波路の内部に挿入された部分が第２の導波路の高周波信号の給電部への給電ピンとして機能する。
伝送線路体のグラウンド部は、信号用接続端子における第１の信号用接続端子及び第２の信号用接続端子をそれぞれ囲む上壁用基板の表面における地導体の周囲である。
またさらに、伝送線路体２００Ｇとして、実施の形態１３に係る半導体モジュールと同様に、金属板である放熱板に形成された導波路を構成するための導波路用溝と、導体からなる導体上壁とを有する導波管を用いたものでもよい。
すなわち、導波管として以下の構成を有する。
放熱板は、表面に導波路用溝を有する金属板である。
伝送線路体は導体上壁を有する。
導体上壁は、誘電体からなる上壁用基板、及び上壁用基板の表面及び裏面それぞれに地導体を有し、放熱板の導波路用溝を覆い、上壁用基板の裏面における地導体が放熱板の表面に密接する。
導波管における合成路が、上壁用基板の裏面における地導体と放熱板の導波路用溝に囲まれた空間に形成された、一端が短絡された第１の導波路、一端が短絡された第２の導波路、及び一端が第１の導波路の他端と第２の導波路の他端と連通し、他端が開放された合成導波路を含む。
伝送線路体の信号伝送部における第１の信号入力部が第１の導波路の高周波信号の給電部であり、伝送線路体の信号伝送部における第２の信号入力部が第２の導波路の高周波信号の給電部である。
信号用接続端子における第１の信号用接続端子の固定部が、第１の導波路の高周波信号の給電部に対応した位置に形成された導波管を構成する導体上壁における第１の端子挿入孔に挿入され、第１の導波路の内部に挿入された部分が第１の導波路の高周波信号の給電部への給電ピンとして機能する。
信号用接続端子における第２の信号用接続端子の固定部が、第２の導波路の高周波信号の給電部に対応した位置に形成された導波管を構成する導体上壁における第２の端子挿入孔に挿入され、第２の導波路の内部に挿入された部分が第２の導波路の高周波信号の給電部への給電ピンとして機能する。
伝送線路体のグラウンド部は、信号用接続端子における第１の信号用接続端子及び第２の信号用接続端子をそれぞれ囲む上壁用基板の表面における地導体の周囲である。
さらにまた、伝送線路体２００Ｇとして、実施の形態１５に係る半導体モジュールと同様に、誘電体基板にビアを打ち込んで導波管モードで信号を伝搬する誘電体基板集積導波路の一種である中空のＳＩＷを用いたものでもよい。
すなわち、中空のＳＩＷとして以下の構成を有する。
伝送線路体は、側壁体と導体上壁とを有するＳＩＷである。
側壁体は、他端開放の切り欠き部を有する誘電体基板と、誘電体基板の表面及び裏面それぞれに形成された地導体と、誘電体基板の切り欠き部の周囲に切り欠き部を囲うように配置され、それぞれが誘電体基板の表面から裏面に貫通して誘電体基板の表面及び裏面の地導体を電気的に接続し、疑似的な導体壁として機能する複数のビアを有する。
導体上壁は、誘電体からなる上壁用基板、及び上壁用基板の表面及び裏面それぞれに地導体を有し、側壁体の切り欠き部を覆い、上壁用基板の裏面における地導体が側壁体の表面における地導体と密接する。
ＳＩＷにおける合成路が、上壁用基板の裏面における地導体と側壁体の複数のビアに囲まれた領域に形成された、一端が短絡された第１の導波路、一端が短絡された第２の導波路、及び一端が第１の導波路の他端と第２の導波路の他端と連通し、他端が開放された合成導波路を含む。
伝送線路体の信号伝送部における第１の信号入力部が第１の導波路の高周波信号の給電部であり、伝送線路体の信号伝送部における第２の信号入力部が第２の導波路の高周波信号の給電部である。
信号用接続端子における第１の信号用接続端子の固定部が、第１の導波路の高周波信号の給電部に対応した位置に形成された伝送線路体を構成する導体上壁における第１の端子挿入孔に挿入され、第１の導波路の内部に挿入された部分が第１の導波路の高周波信号の給電部への給電ピンとして機能する。
信号用接続端子における第２の信号用接続端子の固定部が、第２の導波路の高周波信号の給電部に対応した位置に形成された伝送線路体を構成する導体上壁における第２の端子挿入孔に挿入され、第２の導波路の内部に挿入された部分が第２の導波路の高周波信号の給電部への給電ピンとして機能する。
伝送線路体のグラウンド部は、信号用接続端子における第１の信号用接続端子及び第２の信号用接続端子をそれぞれ囲む上壁用基板の表面における地導体の周囲である。
なお、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
本開示に係る半導体モジュールは、高周波高出力増幅器モジュール、特に、通信及びレーダ等の装置類に用いられる高周波高出力増幅器モジュールに好適である。
１、１’ 半導体素子、１Ａ～１Ｄ 高周波電力増幅用半導体素子、１１ａ、１１ａ１～１１ａ４ 入力信号端子、１１ｂ、１１ｂ１～１１ｂ４ 出力信号端子、１２ａ、１２ａ１～１２ａ４ 入力信号線、１２ｂ、１２ｂ１～１２ｂ４ 出力信号線、１３ａ～１３ｄ、１３ａ１～１３ｄ１、１３ａ２～１３ｄ２ グラウンド端子、２、２Ａ～２Ｃ、２００、２００Ａ～２００Ｇ 伝送線路体、２１ 信号伝送部、２２ グラウンド部、２３ 信号用伝送線路、２４ グラウンド層、２０１ 導波路、２０１Ｇ 合成路、２０１ａ 第１の導波路、２０１ｂ 第２の導波路、２０１ｃ 合成導波路、２２０ 導体側壁、２３０ 導体上壁、２４０ 側壁体、３、３Ａ、３Ａ１、３Ａ２ インターポーザー基板、３０、３０１、３０２ 誘電体基板、３１ａ 入力側半導体素子用信号パッド、３１ａ１～３１ａ４ 出力側パッド、３１ｂ 出力側半導体素子用信号パッド、３１ｂ１～３１ｂ４ 増幅信号入力側パッド、３２ａ 入力側信号線、３２ｂ 出力側信号線、３３ 伝送線路体用信号パッド、３３１、３３２ 増幅信号出力側パッド、３４、３４１、３４２ グラウンド部、３５ グラウンド層、４、４Ａ～４Ｃ 放熱板、４Ａ１ 突部、４Ｂ１ 掘り込み部、４Ｃ１ ねじ穴、４Ｄ１ 導波路用溝、４１ スペーサ、５ａ、５ｂ、５ａ１、５ａ２、５ｂ１、５ｂ２、６ａ～６ｄ、６ａ１～６ｄ１、６ａ２～６ｄ２ 導電性接着剤、７、７Ａ、７Ｂ 信号用接続端子、７２ 可動部、７３ 導体板、８ａ～８ｆ、８ａ１１～８ｆ１１、８ａ１２～８ｆ１２ グラウンド用接続端子、８ａ２～８ｆ２ 可動部、９ 導電性接着剤。

Claims (26)

  1. 表面に信号端子及びグラウンド端子を有する半導体素子と、
    信号伝送部及びグラウンド部を有する伝送線路体と、
    一端部に可動部を有し、他端部に位置する固定部が前記伝送線路体の信号伝送部に電気的に接続された信号用接続端子と、
    前記信号用接続端子を囲むように配置され、それぞれが一端部に可動部を有し、他端部に位置する固定部が前記伝送線路体のグラウンド部に電気的に接続され、前記信号用接続端子とにより疑似的な同軸線路を構成する複数のグラウンド用接続端子と、
    前記半導体素子の裏面が表面に密接された放熱板と、
    表面が前記放熱板の表面に対向して配置され、表面に、前記半導体素子の信号端子と導電性接着剤により電気的に接続される半導体素子用信号パッド、前記信号用接続端子の可動部と接して前記信号用接続端子と電気的に接続される伝送線路体用信号パッド、及び前記複数のグラウンド用接続端子の可動部と接して前記複数のグラウンド用接続端子と電気的に接続されるグラウンド部を有するインターポーザー基板と、
    を備えた半導体モジュール。
  2. 前記半導体素子は、高周波増幅器、トランジスタ等の複数の能動素子を搭載した電力増幅器、又は複数の受動部品を搭載した半導体集積回路装置である請求項１に記載の半導体モジュール。
  3. 前記放熱板は、前記半導体素子の裏面が密接される部位が突部である請求項１又は請求項２に記載の半導体モジュール。
  4. 前記伝送線路体は誘電体基板を有するマイクロストリップ線路であり、
    前記伝送線路体の信号伝送部は、前記誘電体基板の表面に形成され、前記誘電体基板の表面に形成された信号用伝送線路に接続された信号用パッドであり、
    前記伝送線路体のグラウンド部は、前記誘電体基板の表面に前記信号用伝送線路及び前記信号用パッドと電気的に離隔して形成された地導体である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  5. 前記伝送線路体は誘電体基板を有するマイクロストリップ線路であり、
    前記伝送線路体の信号伝送部は、前記誘電体基板の裏面に形成され、前記誘電体基板の裏面に形成された信号用伝送線路に接続された信号用パッドであり、
    前記伝送線路体のグラウンド部は、前記誘電体基板の表面に形成された地導体である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  6. 前記伝送線路体は誘電体基板を有するマイクロストリップ線路であり、
    前記伝送線路体の信号伝送部は、前記誘電体基板の裏面に形成され、前記誘電体基板の裏面に形成された信号用伝送線路に接続された信号用パッドであり、
    前記伝送線路体のグラウンド部は、前記誘電体基板の裏面に形成された地導体である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  7. 前記放熱板は、前記伝送線路体の信号伝送部及び信号用伝送線路が対向する表面に、前記伝送線路体の信号伝送部及び信号用伝送線路と物理的に離隔する掘り込み部を有する、
    請求項５又は請求項６に記載の半導体モジュール。
  8. 前記伝送線路体の裏面と前記放熱板の表面との間に前記伝送線路体の信号伝送部及び信号用伝送線路を囲み、前記伝送線路体の信号伝送部及び信号用伝送線路と前記放熱板の表面とを物理的に離隔するスペーサを備えた、
    請求項５又は請求項６に記載の半導体モジュール。
  9. 前記伝送線路体は導波管であり、
    前記伝送線路体の信号伝送部は、前記導波管による導波路の高周波信号の給電部であり、
    前記伝送線路体のグラウンド部は、前記導波管の一部である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  10. 前記伝送線路体は導波管であり、
    前記導波管は、上壁、下壁、両側壁及び一端壁を有する導体で構成され、上壁、下壁、両側壁及び一端壁それぞれの内面に囲まれた空間が、一端が短絡され、他端が開放された導波路を形成し、
    前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
    前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記導波管の上壁の周囲である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  11. 前記伝送線路体は、導体側壁と導体上壁とを有する導波管であり、
    前記導体側壁は、両側壁及び一端壁を有する導体からなり、両側壁及び一端壁の底面が前記放熱板の表面に密接し、
    前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、
    前記導体側壁の両側壁及び一端壁それぞれの内面と前記上壁用基板の裏面における地導体と前記放熱板の表面に囲まれた空間が、一端が短絡され、他端が開放された導波路を形成し、
    前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
    前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記上壁用基板の表面における地導体の周囲である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  12. 前記放熱板は、表面に導波路用溝を有する金属板であり、
    前記伝送線路体は導体上壁を有し、
    前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記放熱板の導波路用溝を覆い、前記上壁用基板の裏面における地導体が前記放熱板の表面に密接し、
    前記上壁用基板の裏面における地導体と前記放熱板の導波路用溝に囲まれた空間が、一端が短絡され、他端が開放された導波路を形成し、
    前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
    前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記上壁用基板の表面における地導体の周囲である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  13. 前記伝送線路体は、側壁体と導体上壁とを有する誘電体基板集積導波路であり、
    前記側壁体は、他端開放の切り欠き部を有する誘電体基板と、前記誘電体基板の表面及び裏面それぞれに形成された地導体と、前記誘電体基板の切り欠き部の周囲に前記切り欠き部を囲うように配置され、それぞれが前記誘電体基板の表面から裏面に貫通して前記誘電体基板の表面及び裏面の地導体を電気的に接続し、疑似的な導体壁として機能する複数のビアを有し、
    前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記側壁体の切り欠き部を覆い、前記上壁用基板の裏面における地導体が前記側壁体の表面における地導体と密接し、
    前記上壁用基板の裏面における地導体と前記側壁体の複数のビアに囲まれた領域が、一端が短絡され、他端が開放された導波路を形成し、
    前記伝送線路体の信号伝送部は、前記導波路の高周波信号の給電部であり、
    前記信号用接続端子の固定部が、前記導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における端子挿入孔に挿入され、前記導波路の内部に挿入された部分が前記導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子を囲む前記上壁用基板の表面における地導体の周囲である、
    請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  14. 前記導波路は、一端から開放端まで同一幅である請求項１０から請求項１３のいずれか１項に記載の半導体モジュール。
  15. 前記導波路は、一端から狭くなるテーパ部又は階段状部を有し、テーパ部又は階段状部に連続して開放端までで同一幅である請求項１０から請求項１３のいずれか１項に記載の半導体モジュール。
  16. 前記信号用接続端子の固定部における前記導波路の内部に挿入された部分に装着された導体板を備えた請求項１０から請求項１５のいずれか１項に記載の半導体モジュール。
  17. 先端部が前記導波路の内部に位置して前記信号用接続端子の固定部に対向し、前記放熱板に装着された金属柱を備えた請求項１０から請求項１５のいずれか１項に記載の半導体モジュール。
  18. 前記半導体素子は、それぞれが表面に信号端子及びグラウンド端子を有する第１の高周波電力増幅用半導体素子から第４の高周波電力増幅用半導体素子を含み、
    前記インターポーザー基板は、前記半導体素子用信号パッドが前記第１の高周波電力増幅用半導体素子から前記第４の高周波電力増幅用半導体素子の信号端子それぞれに対応した第１の増幅信号入力側パッドから第４の増幅信号入力側パッドを含み、前記伝送線路体用信号パッドが第１の増幅信号出力側パッド及び第２の増幅信号出力側パッドを含み、前記第１の増幅信号入力側パッド及び前記第２の増幅信号入力側パッドと前記第１の増幅信号出力側パッドとを接続する第１の合成信号線、及び前記第３の増幅信号入力側パッド及び前記第４の増幅信号入力側パッドと前記第２の増幅信号出力側パッドとを接続する第２の合成信号線を有し、
    前記信号用接続端子は、可動部が前記インターポーザー基板の第１の増幅信号出力側パッドと接して電気的に接続される第１の信号用接続端子、及び可動部が前記インターポーザー基板の第２の増幅信号出力側パッドと接して電気的に接続される第２の信号用接続端子を含み、
    前記伝送線路体は、前記信号伝送部が、前記第１の信号用接続端子の固定部が電気的に接続される第１の信号入力部、及び前記第２の信号用接続端子の固定部が電気的に接続される第２の信号入力部を含み、前記第１の信号入力部に入力された高周波信号と前記第２の信号入力部に入力された高周波信号とを合成する合成路を有する請求項１に記載の半導体モジュール。
  19. 前記伝送線路体は導波管であり、
    前記導波管は、上壁、下壁、両側壁及び一端壁を有する導体で構成され、
    前記合成路が、上壁、下壁、両側壁及び一端壁それぞれの内面に囲まれた空間に形成された、一端が短絡された第１の導波路、一端が短絡された第２の導波路、及び一端が前記第１の導波路の他端と前記第２の導波路の他端と連通し、他端が開放された合成導波路を含み、
    前記伝送線路体の信号伝送部における第１の信号入力部が前記第１の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第２の信号入力部が前記第２の導波路の高周波信号の給電部であり、
    前記信号用接続端子における第１の信号用接続端子の固定部が、前記第１の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第１の端子挿入孔に挿入され、前記第１の導波路の内部に挿入された部分が前記第１の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第２の信号用接続端子の固定部が、前記第２の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第２の端子挿入孔に挿入され、前記第２の導波路の内部に挿入された部分が前記第２の導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子における第１の信号用接続端子及び第２の信号用接続端子をそれぞれ囲む前記導波管の上壁の周囲である、
    請求項１８に記載の半導体モジュール。
  20. 前記伝送線路体は導体側壁と導体上壁とを有する導波管であり、
    前記導体側壁は、両側壁及び一端壁を有する導体からなり、両側壁及び一端壁の底面が前記放熱板の表面に密接し、
    前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、
    前記合成路が、前記導体側壁の両側壁及び一端壁それぞれの内面と前記上壁用基板の裏面における地導体と前記放熱板の表面に囲まれた空間に形成された、一端が短絡された第１の導波路、一端が短絡された第２の導波路、及び一端が前記第１の導波路の他端と前記第２の導波路の他端と連通し、他端が開放された合成導波路を含み、
    前記伝送線路体の信号伝送部における第１の信号入力部が前記第１の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第２の信号入力部が前記第２の導波路の高周波信号の給電部であり、
    前記信号用接続端子における第１の信号用接続端子の固定部が、前記第１の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第１の端子挿入孔に挿入され、前記第１の導波路の内部に挿入された部分が前記第１の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第２の信号用接続端子の固定部が、前記第２の導波路の高周波信号の給電部に対応した位置に形成された前記導波管の上壁における第２の端子挿入孔に挿入され、前記第２の導波路の内部に挿入された部分が前記第２の導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子における第１の信号用接続端子及び第２の信号用接続端子をそれぞれ囲む前記上壁用基板の表面における地導体の周囲である、
    請求項１８に記載の半導体モジュール。
  21. 前記放熱板は、表面に導波路用溝を有する金属板であり、
    前記伝送線路体は導体上壁を有し、
    前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記放熱板の導波路用溝を覆い、前記上壁用基板の裏面における地導体が前記放熱板の表面に密接し、
    前記合成路が、前記上壁用基板の裏面における地導体と前記放熱板の導波路用溝に囲まれた空間に形成された、一端が短絡された第１の導波路、一端が短絡された第２の導波路、及び一端が前記第１の導波路の他端と前記第２の導波路の他端と連通し、他端が開放された合成導波路を含み、
    前記伝送線路体の信号伝送部における第１の信号入力部が前記第１の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第２の信号入力部が前記第２の導波路の高周波信号の給電部であり、
    前記信号用接続端子における第１の信号用接続端子の固定部が、前記第１の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第１の端子挿入孔に挿入され、前記第１の導波路の内部に挿入された部分が前記第１の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第２の信号用接続端子の固定部が、前記第２の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第２の端子挿入孔に挿入され、前記第２の導波路の内部に挿入された部分が前記第２の導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子における第１の信号用接続端子及び第２の信号用接続端子をそれぞれ囲む前記上壁用基板の表面における地導体の周囲である、
    請求項１８に記載の半導体モジュール。
  22. 前記伝送線路体は、側壁体と導体上壁とを有する誘電体基板集積導波路であり、
    前記側壁体は、他端開放の切り欠き部を有する誘電体基板と、前記誘電体基板の表面及び裏面それぞれに形成された地導体と、前記誘電体基板の切り欠き部の周囲に前記切り欠き部を囲うように配置され、それぞれが前記誘電体基板の表面から裏面に貫通して前記誘電体基板の表面及び裏面の地導体を電気的に接続し、疑似的な導体壁として機能する複数のビアを有し、
    前記導体上壁は、誘電体からなる上壁用基板、及び前記上壁用基板の表面及び裏面それぞれに地導体を有し、前記側壁体の切り欠き部を覆い、前記上壁用基板の裏面における地導体が前記側壁体の表面における地導体と密接し、
    前記合成路が、前記上壁用基板の裏面における地導体と前記側壁体の複数のビアに囲まれた領域に形成された、一端が短絡された第１の導波路、一端が短絡された第２の導波路、及び一端が前記第１の導波路の他端と前記第２の導波路の他端と連通し、他端が開放された合成導波路を含み、
    前記伝送線路体の信号伝送部における第１の信号入力部が前記第１の導波路の高周波信号の給電部であり、前記伝送線路体の信号伝送部における第２の信号入力部が前記第２の導波路の高周波信号の給電部であり、
    前記信号用接続端子における第１の信号用接続端子の固定部が、前記第１の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第１の端子挿入孔に挿入され、前記第１の導波路の内部に挿入された部分が前記第１の導波路の高周波信号の給電部への給電ピンとして機能し、前記信号用接続端子における第２の信号用接続端子の固定部が、前記第２の導波路の高周波信号の給電部に対応した位置に形成された前記導体上壁における第２の端子挿入孔に挿入され、前記第２の導波路の内部に挿入された部分が前記第２の導波路の高周波信号の給電部への給電ピンとして機能し、
    前記伝送線路体のグラウンド部は、前記信号用接続端子における第１の信号用接続端子及び第２の信号用接続端子をそれぞれ囲む前記上壁用基板の表面における地導体の周囲である、
    請求項１８に記載の半導体モジュール。
  23. 前記合成路における第１の導波路、第２の導波路、及び合成導波路はそれぞれ、一端から他端まで同一幅である請求項１８から請求項２２のいずれか１項に記載の半導体モジュール。
  24. 前記合成路における第１の導波路及び第２の導波路はそれぞれ、一端から狭くなるテーパ部又は階段状部を有し、テーパ部又は階段状部に連続して他端までで同一幅であり、前記合成路における合成導波路は一端から他端まで同一幅である請求項１８から請求項２２のいずれか１項に記載の半導体モジュール。
  25. 前記信号用接続端子における第１の信号用接続端子の固定部における前記合成路における第１の導波路の内部に挿入された部分に装着された第１の導体板と、前記信号用接続端子における第２の信号用接続端子の固定部における前記合成路における第２の導波路の内部に挿入された部分に装着された第２の導体板を備えた請求項１９から請求項２４のいずれか１項に記載の半導体モジュール。
  26. 先端部が前記合成路における第１の導波路の内部に位置して前記信号用接続端子における第１の信号用接続端子の固定部に対向し、前記放熱板に装着された第１の金属柱と、先端部が前記合成路における第２の導波路の内部に位置して前記信号用接続端子における第２の信号用接続端子の固定部に対向し、前記放熱板に装着された第２の金属柱を備えた請求項１９から請求項２５のいずれか１項に記載の半導体モジュール。
JP2023504901A 2021-03-09 2021-03-09 半導体モジュール Active JP7278516B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/009097 WO2022190184A1 (ja) 2021-03-09 2021-03-09 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2022190184A1 JPWO2022190184A1 (ja) 2022-09-15
JP7278516B2 true JP7278516B2 (ja) 2023-05-19

Family

ID=83227511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023504901A Active JP7278516B2 (ja) 2021-03-09 2021-03-09 半導体モジュール

Country Status (4)

Country Link
US (1) US20230387047A1 (ja)
JP (1) JP7278516B2 (ja)
GB (1) GB2619437A (ja)
WO (1) WO2022190184A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054260A (ja) 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP2006059883A (ja) 2004-08-17 2006-03-02 Toshiba Corp インターフェイスモジュール付ｌｓｉパッケージ
JP2013126099A (ja) 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
JP2013211368A (ja) 2012-03-30 2013-10-10 Mitsubishi Electric Corp パッケージ
WO2017187559A1 (ja) 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054260A (ja) 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP2006059883A (ja) 2004-08-17 2006-03-02 Toshiba Corp インターフェイスモジュール付ｌｓｉパッケージ
JP2013126099A (ja) 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
JP2013211368A (ja) 2012-03-30 2013-10-10 Mitsubishi Electric Corp パッケージ
WO2017187559A1 (ja) 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路

Also Published As

Publication number Publication date
GB202312949D0 (en) 2023-10-11
JPWO2022190184A1 (ja) 2022-09-15
GB2619437A (en) 2023-12-06
US20230387047A1 (en) 2023-11-30
WO2022190184A1 (ja) 2022-09-15

Similar Documents

Publication Publication Date Title
JP3068575B2 (ja) ミリメートル波ｌｔｃｃパッケージ
JP6639859B2 (ja) 切替え可能送受信フェーズド・アレイ・アンテナ
WO2018230475A1 (ja) アンテナモジュールおよび通信装置
US7504710B2 (en) Multilayer dielectric substrate and semiconductor package
EP1515389B1 (en) Multilayer high frequency device with planar antenna thereon and manufacturing method thereof
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
JP5765174B2 (ja) 電子装置
JP7414950B2 (ja) エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
JP5654288B2 (ja) 光モジュール及び高周波モジュール
CN110798962B (zh) 印刷电路板、光学模块和光学传输设备
JP7278516B2 (ja) 半導体モジュール
JP5444915B2 (ja) 高周波モジュール及び高周波モジュールの製造方法
JP7156549B2 (ja) 光通信部品
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
US7105924B2 (en) Integrated circuit housing
JP2023170889A (ja) 高周波モジュール
JPH08274512A (ja) マイクロ波半導体集積回路装置
JP4957652B2 (ja) 高周波モジュール
JP2021193767A (ja) 中空導波管への入出力装置および入出力装置付き中空導波管
JP4154806B2 (ja) 高周波モジュール
CN118075979A (zh) 高速信号传输装置及高速光模块收发组件
CN116259615A (zh) 多材料体系复合集成的晶圆子阵互联结构及晶圆子阵
JP2020195018A (ja) 通信モジュール
JP2016134903A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230206

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230509

R150 Certificate of patent or registration of utility model

Ref document number: 7278516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150