JP4154806B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP4154806B2
JP4154806B2 JP18325099A JP18325099A JP4154806B2 JP 4154806 B2 JP4154806 B2 JP 4154806B2 JP 18325099 A JP18325099 A JP 18325099A JP 18325099 A JP18325099 A JP 18325099A JP 4154806 B2 JP4154806 B2 JP 4154806B2
Authority
JP
Japan
Prior art keywords
dielectric
signal transmission
transmission line
circuit
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18325099A
Other languages
English (en)
Other versions
JP2001015678A5 (ja
JP2001015678A (ja
Inventor
肇 川▲野▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18325099A priority Critical patent/JP4154806B2/ja
Priority to EP00113569A priority patent/EP1069639B1/en
Priority to EP04021529A priority patent/EP1484815A1/en
Priority to DE60027509T priority patent/DE60027509T2/de
Priority to US09/605,639 priority patent/US6597902B1/en
Publication of JP2001015678A publication Critical patent/JP2001015678A/ja
Publication of JP2001015678A5 publication Critical patent/JP2001015678A5/ja
Application granted granted Critical
Publication of JP4154806B2 publication Critical patent/JP4154806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は内部に2つ以上のマイクロ波回路などの高周波回路及びその制御回路を有し、そのきょう体を多層誘電体で構成したマイクロ波モジュールに代表される高周波モジュールに関し、特に内部にもつマイクロ波回路間及びマイクロ波回路とその制御回路の実装構造に関するものである。
【０００２】
【従来の技術】
第8図は従来の誘電体を積層したパッケージを使用した実装方法によるマイクロ波モジュールの一実施例を示すマイクロ波モジュールの断面図、第9図はその裏面視図、第10図はその高周波コネクタと内部のマイクロ波回路との接続構造を示す図である。図において、1は最下部に位置する金属導体、2は第一の誘電体、3は第二の誘電体、4は第三の誘電体、5は第四の誘電体、6は第五の誘電体、12はマイクロ波回路の制御回路または制御用IC、13は第一のマイクロ波回路、15は高周波コネクタ、17は制御信号用ピン、18は誘電体内のスルーホール、21は上記高周波コネクタ15の芯線、24はシールリング、25は上フタである、27は接続用ワイヤであり、第一の誘電体2と第二の誘電体３の接続面及び第三の誘電体4と第四の誘電体5の接続面、第五の誘電体6面上に信号伝達線路面を設け、第二の誘電体3と第三の誘電体4との接続面 及び第四の誘電体5と第五の誘電体6との接合面には接地面が設けてある。
なお、ここでのマイクロ波回路とは、半導体基板上にＦＥＴ（電界効果トランジスタ）、キャパシタ等の回路構成要素を一体形成したマイクロ波回路（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ ＩＣ）や、誘電体基板上に半導体を除いた回路構成要素を形成し、半導体を後から搭載したマイクロ波回路（Ｍｉｃｒｏｗａｖｅ ＩＣ）などを示し、一般に基板やその基板のパッケージの形状に応じて平たい長方形状を成す。
【０００３】
次に動作について説明する。制御信号用ピン17から入力された制御信号は、誘電体内のスルーホール18ａ、18ｂ、18Ｃ、18ｄを通り接続用ワイヤ27ｄを通って制御回路12に入力される。制御回路12の出力信号は接続用ワイヤ27ｃを通り、誘電体内のスルーホール18ｅ、18ｆなどを通り第三の誘電体4の信号伝達線路面を通り、接続用ワイヤ27ａ、27bなどを通じて第一のマイクロ波回路13に入力される。また、マイクロ波信号は高周波コネクタ15ａから入力され、接続用ワイヤ27ｅを通してマイクロ波回路13に入力され、上記制御信号に基づいて第一のマイクロ波回路13で処理された出力信号は、高周波コネクタ15ａと同様に第一のマイクロ波回路13に接続された高周波コネクタ15ｂから出力される。
【０００４】
また、マイクロ波回路を複数搭載する場合は、第二の誘電体3の接地面に複数のマイクロ波回路を配置し、二次元的に回路を展開することで実現でき、その場合マイクロ波回路間の接続はマイクロストリップ線路及び接続用ワイヤにて行う。
【０００５】
【発明が解決しようとする課題】
以上述べたように、従来の誘電体を積層したパッケージを使用したマイクロ波モジュールでは、2つ以上のマイクロ波回路を内部に搭載する場合、マイクロ波回路を搭載する面を1面しかもたない（例えば図８の場合、第二の誘電体3の接地面）ため、マイクロ波回路間の接続は平面内で実施する必要があった。また、2つ以上の高周波コネクタを必要とする場合は同一方向に設ける必要があった。
【０００６】
しかし、マイクロストリップ線路にて平面内に回路を増やしていくと、マイクロ波回路の投影面積（厚み方向に垂直な面の面積）が増大し、結果的にこのマイクロ波回路が実装されたマイクロ波モジュールを必要とするシステム内においてこのモジュールの占有面積が増大し、システムが大型化するという課題があった。
また、2つ以上の高周波コネクタを同一方向に設けた場合、マイクロ波モジュールの小型化が制限されるという課題があった。例えば、マイクロ波モジュールによってアレイアンテナを構成する場合、マイクロ波回路へマイクロ波信号を分配・供給する給電回路とマイクロ波回路からのマイクロ波信号を放射するアレイアンテナ素子を、マイクロ波モジュールに対して同一方向に配置するため、給電回路にマイクロ波信号の出力に加えて入力を行うための穴も設ける必要があり、その結果給電回路の実装スペースが少なくなる。
この発明は、係る課題を解決するために為されたものであり、複数の高周波回路を搭載する場合の実装面積を小さくし、また２つ以上の高周波コネクタを設ける場合にも同一方向ではなく相対する方向に設けることを可能とした高周波モジュールを得るものである。
【０００７】
【課題を解決するための手段】
第一の発明による高周波波モジュールは、複数の誘電体が積層されて形成された構造体に第一、第二の高周波回路を搭載して成る高周波モジュールにおいて、第一の高周波回路に接続される第一の信号伝達線路が形成された第一の誘電体と、第二の高周波回路に接続される第二の信号伝達線路が形成された第二の誘電体と、上記第一の信号伝達線路と第二の信号伝達線路を電磁結合して高周波信号を伝達する結合手段とを備え、上記第一の高周波回路と上記第二の高周波回路は、上記第一の誘電体と第二の誘電体の積層方向の投影面に互いに重なりを有するように離間して接地面上に配置されたものである。これによって高周波回路を階層型に配置でき、高周波モジュールの投影面積の増大を防ぐことを可能とした。
【０００８】
また、第二の発明による高周波モジュールは、上記結合手段は、一方の面が上記第一の誘電体における第一の信号伝達線路の形成面に当接し、他方の面にスロットを有する接地面が形成されるとともに、その接地面が上記第二の誘電体における上記第二の信号伝達線路の形成面と対向する面に当接した第三の誘電体を備えて成るものである。
【０００９】
また、第三の発明による高周波モジュールは、上記第一の高周波回路は上記第一の誘電体における第一の信号伝達線路の形成面と対向する面に当接した接地面上に載置され、上記第二の高周波回路は上記第三の誘電体における接地面上に載置されたものである。
【００１０】
また、第四の発明による高周波モジュールは、上記第一、第二の信号伝達線路は接地された線路とともにコプレナー線路を形成し、上記第一の高周波回路は上記第一の誘電体におけるコプレナー線路にバンプ接続された状態で上記第一の誘電体上に載置され、上記第二の高周波回路は上記第二の誘電体におけるコプレナー線路上にバンプ接続された状態で上記第二の誘電体上に載置されたものである。これによって、高周波回路周辺にワイヤ接続のためのスペースを設ける必要がなくなる。
【００１１】
また、第五の発明による高周波回路は、複数の誘電体が積層されて形成された構造体に高周波回路を搭載して成る高周波モジュールにおいて、上記高周波回路の上部に設けられ上記高周波回路に接続された信号伝達線路との間で高周波を伝達する第一の高周波コネクタと、上記高周波回路の下部に設けられ当該高周波回路との間で高周波を伝達する第二の高周波コネクタとを備え、上記第一の高周波コネクタは、上記信号伝達線路に接続された芯線とその芯線の周囲に上記信号伝達線路から離間して馬蹄状に配置された複数のスルーホールとを有して成るものである。これによって2つ以上の高周波コネクタを設ける場合にも同一方向ではなく、相対する方向に設けることを可能とする。
【００１２】
また、第六の発明による高周波モジュールは、内部にマイクロ波回路と、前記マイクロ波回路の制御回路と、前記マイクロ波回路と接続される高周波コネクタと、前記制御回路と接続される制御ピンと、前記マイクロ波回路と制御回路が搭載される部位を保護するためのカバーとを備える高周波モジュールにおいて、少なくとも2つ以上のマイクロ波回路と、少なくとも1つ以上のマイクロ波回路の制御回路と、最下部に位置し一部に貫通穴をもつ金属導体と、一方の面が上記金属導体と接合し、かつ他方の面に信号伝達線路を設け、一部に前記制御回路を収納するための貫通穴をもつ第一の誘電体と、上記金属導体の貫通穴を通り第一の誘電体の金属導体との接合面に設けられた接続パッドに設けられた制御信号用ピンと、一方の面が第一の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面をもつ第二の誘電体と、一方の面が上記第二の誘電体の接地面に接合し、かつ他方の面に第二の接地面を設けた第三の誘電体と、一方の面が上記第三の誘電体の第二の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第四の誘電体と、一方の面が上記第四の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面を設けた第五の誘電体と、一方の面が上記第五の誘電体の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第六の誘電体と、一方の面が上記第六の誘電体の信号伝達線路面に接合し、かつ他方の面が接地された第七の誘電体と、上記第一から第七の誘電体中に設けられ、各信号伝達線路面と導通のとれるスルーホールと、第四の誘電体の接地面内に設けたスロットと、第七の誘電体の接地面内に設けたスロットと、上記金属導体に垂直に設けられ、第一から第三の誘電体を貫通する同軸型の第一の高周波コネクタとを備えることを特徴とした多層誘電体で構成するパッケージと、一方の面を接地面とし他方の面を信号伝達線路面とする第八の誘電体と、一方の面が上記第八の誘電体の信号伝達線路面と接合し、かつ他方の面に接地面を設けた第九の誘電体と、第九の誘電体の接地面に垂直に設けられ中心導体と第八の誘電体の信号伝達面の信号伝達線路との接続を第九の誘電体に設けた馬蹄形状に配置したスルーホールで実施した第二の高周波コネクタで構成し第八の誘電体の接地面を上記パッケージとの接合面とする上記パッケージの上部カバーと、上記パッケージの最下部の金属導体に設けた上記制御回路用貫通穴に接合する金属で構成する下部カバーとで構成し、上記第二の誘電体の接地面に上記制御回路を搭載し、金属ワイヤで上記制御回路と第一の誘電体の信号伝達線路を接続し、上記第三の誘電体の第二の接地面に第一のマイクロ波回路を搭載し、金属ワイヤにて上記第四の誘電体の信号伝達線路を接続し、上記第五の誘電体の接地面に第二のマイクロ波回路を搭載し、金属ワイヤにて上記第六の誘電体の信号伝達線路に接続し、上記制御信号用ピンから制御回路を上記第一の誘電体及び第二の誘電体の信号伝達線路及びスルーホールで接続し、上記制御回路から第一及び第二のマイクロ波回路への接続を上記第一から第六までの誘電体の信号伝達線路及びスルーホールにて実施し、第一の高周波コネクタと第一のマイクロ波回路との接続を金属ワイヤにて実施し、第一のマイクロ波回路と第二のマイクロ波回路との接続を上記第四の誘電体の信号伝達線路内の線路と第四の誘電体の接地面に設けたスロットと第五の誘電体の信号伝達線路内の線路との電磁結合で実施し、第二のマイクロ波回路と上記上部カバー内の第二の高周波コネクタの接続を第六の誘電体の信号伝達線路と第七の誘電体のスロットと第八の誘電体の信号伝達線路との電磁結合及び第九の誘電体の上記馬蹄形状のスルーホールで実施したものである。
【００１３】
また、第七の発明による高周波モジュールは、内部にマイクロ波回路と、前記マイクロ波回路の制御回路と、前記マイクロ波回路と接続される高周波コネクタと、前記制御回路と接続される制御ピンと、前記マイクロ波回路と制御回路が搭載される部位を保護するためのカバーとを備える高周波モジュールにおいて、少なくとも2つ以上のマイクロ波回路と、少なくとも1つ以上のマイクロ波回路の制御回路と、最下部に位置し一部に貫通穴をもつ金属導体と、一方の面が上記金属導体と接合し、かつ他方の面に信号伝達線路を設け、一部に前記制御回路を収納するための貫通穴をもつ第一の誘電体と、上記金属導体の貫通穴を通り第一の誘電体の金属導体との接合面に設けられた接続パッドに設けられた制御信号用ピンと、一方の面が第一の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面をもつ第二の誘電体と、一方の面が上記第二の誘電体の接地面に接合し、かつ他方の面に第二の接地面を設けた第三の誘電体と、一方の面が上記第三の誘電体の第二の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第四の誘電体と、一方の面が上記第四の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面を設けた第五の誘電体と、一方の面が上記第五の誘電体の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第六の誘電体と、一方の面が上記第六の誘電体の信号伝達線路面に接合し、かつ他方の面が接地された第七の誘電体と、上記第一から第七の誘電体中に設けられ、各信号伝達線路面と導通のとれるスルーホールと、第四の誘電体の接地面内に設けたスロットと、第七の誘電体の接地面内に設けたスロットと、上記金属導体に垂直に設けられ、第一から第三の誘電体を貫通する同軸型の第一の高周波コネクタとを有する多層誘電体で構成されたパッケージと、一方の面を接地面とし他方の面を信号伝達線路面とする第八の誘電体と、一方の面が上記第八の誘電体の信号伝達線路面と接合し、かつ他方の面に接地面を設けた第九の誘電体と、第九の誘電体の接地面に垂直に設けられ中心導体と第八の誘電体の信号伝達面の信号伝達線路との接続を第九の誘電体に設けた馬蹄形状に配置したスルーホールで実施した第二の高周波コネクタで構成し第八の誘電体の接地面を上記パッケージとの接合面とする上記構造体の上部カバーと、上記パッケージの最下部の金属導体に設けた上記制御回路用貫通穴に接合する金属で構成する下部カバーとで構成し、上記第二の誘電体の接地面に上記制御回路を搭載し、バンプ接続にて上記制御回路と第一の誘電体の信号伝達線路を接続し、上記第四の誘電体の他方の面に第一のマイクロ波回路を搭載し、バンプ接続にて上記第四の誘電体の信号伝達線路を接続し、上記第六の誘電体の他方の面に第二のマイクロ波回路を搭載し、バンプ接続にて上記第六の誘電体の信号伝達線路に接続し、上記制御信号用ピンから制御回路を上記第一の誘電体及び第二の誘電体の信号伝達線路及びスルーホールで接続し、上記制御回路から第一及び第二のマイクロ波回路への接続を上記第一から第六までの誘電体の信号伝達線路及びスルーホールにて実施し、第一の高周波コネクタと第一のマイクロ波回路との接続を金属ワイヤにて実施し、第一のマイクロ波回路と第二のマイクロ波回路との接続を上記第四の誘電体の信号伝達線路内の線路と第四の誘電体の接地面に設けたスロットと第五の誘電体の信号伝達線路内の線路との電磁結合で実施し、第二のマイクロ波回路と上記上部カバー内の第二の高周波コネクタの接続を第六の誘電体の信号伝達線路と第七の誘電体のスロットと第八の誘電体の信号伝達線路との電磁結合及び第九の誘電体の上記馬蹄形状のスルーホールで実施したものである。
【００１４】
【発明の実施の形態】
実施の形態１．
第1図にこの発明による高周波モジュールであるマイクロ波モジュールの一実施例を示す実装断面図、第2図に第1図の裏面視図、第3図に第1図の第五の誘電体6と第六の誘電体7の接合部で切った時の上面視図、第4図に第1図の第七の誘電体8と第八の誘電体9の接合部で切った時の上面視図、第5図に第1図の高周波回路である第一のマイクロ波回路13と高周波回路である第二のマイクロ波回路14とを接続するための電磁結合部の拡大図、第6図に第1図の第二の高周波コネクタと第八及び第九の誘電体との接続部の拡大図を示す。
図において、1は最下部に位置し一部に貫通穴をもつ金属導体、2は一方の面が金属導体1と接合し かつ他方の面に信号伝達線路面をもつ第一の誘電体、3は一方の面が第一の誘電体2の信号伝達線路面に接合しかつ他方の面に接地面をもつ第二の誘電体、4は一方の面が第二の誘電体3の接地面に接合し かつ他方の面に第二の接地面をもつ第三の誘電体、5は一方の面が第三の誘電体4の第二の接地面に接合し かつ他方の面に信号伝達線路面をもつ第四の誘電体、6は一方の面が第四の誘電体5の信号伝達線路面に接合しかつ他方の面に接地面をもつ第五の誘電体、7は一方が第五の誘電体6の接地面に接合しかつ他方の面に信号伝達線路面をもつ第六の誘電体、8は一方の面が第六の誘電体7の信号伝達線路面に接合しかつ他方に接地面をもつ第七の誘電体、9は一方の面を接地面としかつ他方の面に信号伝達線路面をもつ第八の誘電体、10は一方の面が第八の誘電体9の信号伝達線路面に接合し、かつ他方の面に接地面をもつ第九の誘電体、11は金属導体1の制御回路を搭載するための貫通穴をカバーするためマイクロ波モジュール下部に設けられた金属カバー、12は制御回路、13は第一のマイクロ波回路、14は第二のマイクロ波回路、15は金属導体1に垂直に設けられかつ金属導体1及び第一の誘電体2から第三の誘電体4までを貫通する 第一の高周波コネクタ、16は第九の誘電体10に垂直に設けられかつ第九の誘電体10の接地面に設けられた第二の高周波コネクタ、17は金属導体1の貫通穴を通り第一の誘電体の金属導体1との接合面に接合された制御信号ピン、18は第一から第九の誘電体内に設けられたスルーホール、19は第五の誘電体の接地面に設けられたスロット、20は第七の誘電体の接地面に設けられたスロット、21は第一の高周波コネクタ15の芯、22は第一の高周波コネクタ15の内部誘電体、23は第二の高周波コネクタ16の芯、27は金属ワイヤである。
【００１５】
金属導体1と第一の誘電体2から第七の誘電体8と第一の高周波コネクタ15及び制御信号ピン17でこの発明のマイクロ波モジュールのきょう体を構成しており、第八の誘電体9と第九の誘電体10と第二の高周波コネクタ16とで上記マイクロ波モジュールの上部カバーを構成している。
【００１６】
次に動作について説明する。まず、制御信号であるが、制御信号ピン17から入力された制御信号は第一の誘電体2に設けられたスルーホール18ａを通り第一の誘電体2の信号伝達線路を通りさらにスルーホール18ｂを通り金属ワイヤ27ｃを通り制御回路12に入力される。制御回路12で処理された信号は金属ワイヤ27ｄを通り、スルーホール18ｄ、18ｅ、18ｆを通り第四の誘電体5の信号伝達線路に接続され、第3図の金属ワイヤ27ｇから27ｈを通して第一のマイクロ波回路13に入力される。また、同様に制御回路12から出力された制御信号は第一の誘電体2から第六の誘電体7の内部のスルーホール18を通り第六の誘電体7上の線号伝達線路に接続され第4図の金属ワイヤ27ｉから27ｊを通して第二のマイクロ波回路14に入力される。上記制御信号に基づいて、第一のマイクロ波回路及び第二のマイクロ波回路は動作を行う。次に高周波信号であるが、第一の高周波コネクタ15から入力された高周波信号は第1図の金属ワイヤ27ｅを通して第一のマイクロ波回路13に入力される。上記制御信号に基づいて処理された高周波信号はマイクロ波回路13から出力され第1図の金属ワイヤ27ａを通り第四の誘電体5の信号伝達線路に接続される。第四の誘電体5に接続された高周波信号は第5図に示す構造をしたスロット19を介し第六の誘電体7の信号伝達線路に電磁結合される。電磁結合された高周波信号は第1図の金属ワイヤ27ｆを通り第二のマイクロ波回路14に入力される。上記制御信号にて処理された高周波信号はマイクロ波回路14から出力され第1図の金属ワイヤ27ｋを通り第六の誘電体7の信号伝達線路に接続される。第六の誘電体7に入力された高周波信号はスロット19を用いた電磁結合と同様にスロット20を用いて第八の誘電体9の信号伝達線路に伝達され、第八の誘電体9の信号伝達線路に伝達された高周波信号は第6図に示すスルーホール18ｇを介し第九の誘電体10の接地面に設けた第二の高周波コネクタ16の芯23に接続される。このとき、第八の誘電体9及び第九の誘電体10の内部に、互いに平行な複数のスルーホール18hを芯23を囲むように馬蹄形に配置することで同軸コネクタと同様な高周波信号の接続が実現できる。スルーホール18hにおける各ホールの間隔および芯23との距離、ホールの径などは、使用するマイクロ波の周波数に応じた電磁遮蔽の性能とコネクタに要求されるインピーダンスに基づいて適宜設定される。このスルーホール18h、第二の同軸コネクタ23およびスロット20を用いて第六の誘電体7の信号伝達線路に対して垂直方向にマイクロ波信号を伝達することにより、２つの同軸コネクタを同一方向に設けて金属導体１側に配置した場合と比べて実装場所の制限がなくなる。また、第二の高周波コネクタ16は芯23を第八の誘電体9の信号伝達線路に接続し、芯23の周囲にスルーホール18ｈを設けることによって形成されるため、同軸コネクタと信号伝達線路を接続するための金属ワイヤとその接続のためのスペースを設ける必要がなく、多層誘電体への実装に適している。
以上の構成により、スロット19を介して第四の誘電体5の信号伝達線路と第六の誘電体7の信号伝達線路を電磁結合で接続することによって、第一、第二のマイクロ波回路13、14を上下方向（積層方向）に配置でき、マイクロ波モジュールの投影面積の増大を防ぐことが可能となり、マイクロ波モジュールを小型化できる。
なお、上記マイクロ波モジュールの構成は、マイクロ波以外の周波数帯域を扱う高周波回路、例えばミリ波帯域の高周波回路などにも適用できることは言うまでもない。
【００１７】
実施の形態２．
この発明における他の実施例を第7図に示す。第7図において、1から23は第1図と同じ、26は制御回路12と第二の誘電体3 及び第一のマイクロ波回路13と第四の誘電体5 及び第二のマイクロ波回路14と第六の誘電体7とを接続する 例えば金のボールで形成したバンプである。
【００１８】
次に動作について説明する。まず、制御信号であるが、制御信号ピン17から入力された制御信号は第一の誘電体2に設けられたスルーホール18ａを通り第二の誘電体3の信号伝達線路を通りバンプ26ｂを通り制御回路12に入力される。制御回路12で処理された信号はバンプ26ａを通りスルーホール18ｄ、18ｅ、18ｆを通り第四の誘電体5の信号伝達線路に接続されバンプ26にて第一のマイクロ波回路13に入力される。また、同様に制御回路から出力された制御信号は第一の誘電体2から第六の誘電体7の内部のスルーホール18を通り第六の誘電体7上の信号伝達線路に接続され第二のマイクロ波回路14に入力される。上記制御信号にのっとり、第一のマイクロ波回路 及び第二のマイクロ波回路は動作を行う。次に高周波信号であるが、第一の高周波コネクタ15から入力された高周波信号は第１図の金属ワイヤ27ｌを通り第四の誘電体5の信号伝達線路に接続され、バンプ26ｄを通り第一のマイクロ波回路13に入力される。上記制御信号にのっとり処理された高周波信号はマイクロ波回路13から出力されバンプ26ａを通り第四の誘電体5の信号伝達線路に接続される。この場合、誘電体５の信号伝達線路にコプレナー線路を用いると、バンプ接続構造上有利である。第四の誘電体に接続された高周波信号は第5図に示す構造をしたスロット19を介し第六の誘電体7の信号伝達線路に電磁結合される。電磁結合された高周波信号は第7図のバンプ26ｃを通り第二のマイクロ波回路14に入力される。上記制御信号にて処理された高周波信号はマイクロ波回路14から出力され第7図のバンプ26ｄを通り第六の誘電体7の信号伝達線路に接続される。第六の誘電体7に入力された高周波信号はスロット19を用いた電磁結合と同様にスロット20を用いて第八の誘電体9の信号伝達線路に伝達され、第九の信号伝達線路に伝達された高周波信号は第6図に示すスルーホール18ｇを介し第九の誘電体10の接地面に設けた第二の高周波コネクタ16の芯23に接続される。このとき、実施の形態１と同様に第八の誘電体9及び第九の誘電体10の内部に馬蹄形にスルーホール18を配置することで同軸コネクタと同様な高周波信号の接続が実現できる。また、バンプ接続を用いることにより、第一、第二のマイクロ波回路13、14の周辺にワイヤ接続のためのスペースをなくすことで、マイクロ波モジュールを一層小型化できる。
【００１９】
【発明の効果】
この発明は以上説明した通り、2つ以上の高周波回路を電磁結合を用いて接続することで、上下方向（積層方向）に配置でき、高周波モジュールの投影面積の増大を防ぐことを可能とし、高周波モジュールを小型化できる効果がある。
【００２０】
また、2つ以上の高周波コネクタを設ける場合にも同一方向ではなく、相対する方向に設けることを可能とし、高周波モジュールの小型化の制限を緩和し、高周波モジュールをより小型化できる効果がある。
【００２１】
さらにまた、高周波回路と誘電体の接続をバンプ構造を用いて実施することで、高周波回路周辺にワイヤ接続のためのスペースをなくすことで、高周波モジュールをさらに一層小型化できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の横断面図である。
【図２】 図１の裏面視図である。
【図３】 図1の第五の誘電体6と第六の誘電体7の接合部で切り離した時の断面の上視図である。
【図４】 図1の第七の誘電体8と第八の誘電体9との接合部で切り離した時の断面の上視図である。
【図５】 図1の第一のマイクロ波回路13と第二のマイクロ波回路14とを接続するための電磁結合部の拡大図である。
【図６】 図1の第二の高周波コネクタと第八及び第九の誘電体との接続部の拡大図を示す。
【図７】 この発明による実施の形態２の横断面図である。
【図８】 従来の実施例の横断面図である。
【図９】 図8の裏面視図である。
【図１０】 従来の実施例の高周波コネクタと第一のマイクロ波回路との接続部の拡大図である。
【符号の説明】
1 金属導体
2 第一の誘電体
3 第二の誘電体
4 第三の誘電体
5 第四の誘電体
6 第五の誘電体
7 第六の誘電体
8 第七の誘電体
9 第八の誘電体
10 第九の誘電体
11 下部金属カバー
12 マイクロ波回路の制御回路
13 第一マイクロ波回路
14 第二のマイクロh回路
15 第一の高周波コネクタ
16 第二の高周波コネクタ
17 制御信号ピン
18 誘電体内のスルーホール
19 スロット
20 スロット
21 第一の高周波コネクタの芯
22 第一の高周波コネクタの内部誘電体
23 第二の高周波コネクタの芯
24 シールリング
25 上部金属カバー
26 バンプ
27 金属ワイヤ

Claims (3)

  1. 複数の誘電体が積層されて形成された構造体に第一、第二の高周波回路を搭載して成る高周波モジュールにおいて、
    第一の高周波回路に接続される第一の信号伝達線路が形成された第一の誘電体と、
    第二の高周波回路に接続される第二の信号伝達線路が形成された第二の誘電体と、
    一方の面が上記第一の誘電体における第一の信号伝達線路の形成面に当接し、他方の面に上記第一の信号伝達線路と第二の信号伝達線路を電磁結合して高周波信号を伝達するスロットを有する接地面が形成されるとともに、その接地面が上記第二の誘電体における上記第二の信号伝達線路の形成面と対向する面に当接した第三の誘電体と、
    上記第一の高周波回路と上記第二の高周波回路は、上記第一の誘電体と第二の誘電体の積層方向の投影面に互いに重なりを有するように離間して接地面上に配置され、
    上記第一の高周波回路は上記第一の誘電体における第一の信号伝達線路の形成面と対向する面に当接した接地面上に載置され、上記第二の高周波回路は上記第三の誘電体における接地面上に載置された、
    ことを特徴とする高周波モジュール。
  2. 内部にマイクロ波回路と、前記マイクロ波回路の制御回路と、前記マイクロ波回路と接続される高周波コネクタと、前記制御回路と接続される制御ピンと、前記マイクロ波回路と制御回路が搭載される部位を保護するためのカバーとを備える高周波モジュールにおいて、少なくとも2つ以上のマイクロ波回路と、少なくとも1つ以上のマイクロ波回路の制御回路と、最下部に位置し一部に貫通穴をもつ金属導体と、一方の面が上記金属導体と接合し、かつ他方の面に信号伝達線路を設け、一部に前記制御回路を収納するための貫通穴をもつ第一の誘電体と、上記金属導体の貫通穴を通り第一の誘電体の金属導体との接合面に設けられた接続パッドに設けられた制御信号用ピンと、一方の面が第一の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面をもつ第二の誘電体と、一方の面が上記第二の誘電体の接地面に接合し、かつ他方の面に第二の接地面を設けた第三の誘電体と、一方の面が上記第三の誘電体の第二の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第四の誘電体と、一方の面が上記第四の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面を設けた第五の誘電体と、一方の面が上記第五の誘電体の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第六の誘電体と、一方の面が上記第六の誘電体の信号伝達線路面に接合し、かつ他方の面が接地された第七の誘電体と、上記第一から第七の誘電体中に設けられ、各信号伝達線路面と導通のとれるスルーホールと、第四の誘電体の接地面内に設けたスロットと、第七の誘電体の接地面内に設けたスロットと、上記金属導体に垂直に設けられ、第一から第三の誘電体を貫通する同軸型の第一の高周波コネクタとを有する多層誘電体で構成されたパッケージと、一方の面を接地面とし他方の面を信号伝達線路面とする第八の誘電体と、一方の面が上記第八の誘電体の信号伝達線路面と接合し、かつ他方の面に接地面を設けた第九の誘電体と、第九の誘電体の接地面に垂直に設けられ中心導体と第八の誘電体の信号伝達面の信号伝達線路との接続を第九の誘電体に設けた馬蹄形状に配置したスルーホールで実施した第二の高周波コネクタで構成し第八の誘電体の接地面を上記パッケージとの接合面とする上記構造体の上部カバーと、上記パッケージの最下部の金属導体に設けた上記制御回路用貫通穴に接合する金属で構成する下部カバーとで構成し、上記第二の誘電体の接地面に上記制御回路を搭載し、金属ワイヤで上記制御回路と第一の誘電体の信号伝達線路を接続し、上記第三の誘電体の第二の接地面に第一のマイクロ波回路を搭載し、金属ワイヤにて上記第四の誘電体の信号伝達線路を接続し、上記第五の誘電体の接地面に第二のマイクロ波回路を搭載し、金属ワイヤにて上記第六の誘電体の信号伝達線路に接続し、上記制御信号用ピンから制御回路を上記第一の誘電体及び第二の誘電体の信号伝達線路及びスルーホールで接続し、上記制御回路から第一及び第二のマイクロ波回路への接続を上記第一から第六までの誘電体の信号伝達線路及びスルーホールにて実施し、第一の高周波コネクタと第一のマイクロ波回路との接続を金属ワイヤにて実施し、第一のマイクロ波回路と第二のマイクロ波回路との接続を上記第四の誘電体の信号伝達線路内の線路と第四の誘電体の接地面に設けたスロットと第五の誘電体の信号伝達線路内の線路との電磁結合で実施し、第二のマイクロ波回路と上記上部カバー内の第二の高周波コネクタの接続を第六の誘電体の信号伝達線路と第七の誘電体のスロットと第八の誘電体の信号伝達線路との電磁結合及び第九の誘電体の上記馬蹄形状のスルーホールで実施したことを特徴とする高周波モジュール。
  3. 内部にマイクロ波回路と、前記マイクロ波回路の制御回路と、前記マイクロ波回路と接続される高周波コネクタと、前記制御回路と接続される制御ピンと、前記マイクロ波回路と制御回路が搭載される部位を保護するためのカバーとを備える高周波モジュールにおいて、少なくとも2つ以上のマイクロ波回路と、少なくとも1つ以上のマイクロ波回路の制御回路と、最下部に位置し一部に貫通穴をもつ金属導体と、一方の面が上記金属導体と接合し、かつ他方の面に信号伝達線路を設け、一部に前記制御回路を収納するための貫通穴をもつ第一の誘電体と、上記金属導体の貫通穴を通り第一の誘電体の金属導体との接合面に設けられた接続パッドに設けられた制御信号用ピンと、一方の面が第一の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面をもつ第二の誘電体と、一方の面が上記第二の誘電体の接地面に接合し、かつ他方の面に第二の接地面を設けた第三の誘電体と、一方の面が上記第三の誘電体の第二の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第四の誘電体と、一方の面が上記第四の誘電体の信号伝達線路面に接合し、かつ他方の面に接地面を設けた第五の誘電体と、一方の面が上記第五の誘電体の接地面に接合し、かつ他方の面に信号伝達線路面を設けた第六の誘電体と、一方の面が上記第六の誘電体の信号伝達線路面に接合し、かつ他方の面が接地された第七の誘電体と、上記第一から第七の誘電体中に設けられ、各信号伝達線路面と導通のとれるスルーホールと、第四の誘電体の接地面内に設けたスロットと、第七の誘電体の接地面内に設けたスロットと、上記金属導体に垂直に設けられ、第一から第三の誘電体を貫通する同軸型の第一の高周波コネクタとを有する多層誘電体で構成されたパッケージと、一方の面を接地面とし他方の面を信号伝達線路面とする第八の誘電体と、一方の面が上記第八の誘電体の信号伝達線路面と接合し、かつ他方の面に接地面を設けた第九の誘電体と、第九の誘電体の接地面に垂直に設けられ中心導体と第八の誘電体の信号伝達面の信号伝達線路との接続を第九の誘電体に設けた馬蹄形状に配置したスルーホールで実施した第二の高周波コネクタで構成し第八の誘電体の接地面を上記パッケージとの接合面とする上記構造体の上部カバーと、上記パッケージの最下部の金属導体に設けた上記制御回路用貫通穴に接合する金属で構成する下部カバーとで構成し、上記第二の誘電体の接地面に上記制御回路を搭載し、バンプ接続にて上記制御回路と第一の誘電体の信号伝達線路を接続し、上記第四の誘電体の他方の面に第一のマイクロ波回路を搭載し、バンプ接続にて上記第四の誘電体の信号伝達線路を接続し、上記第六の誘電体の他方の面に第二のマイクロ波回路を搭載し、バンプ接続にて上記第六の誘電体の信号伝達線路に接続し、上記制御信号用ピンから制御回路を上記第一の誘電体及び第二の誘電体の信号伝達線路及びスルーホールで接続し、上記制御回路から第一及び第二のマイクロ波回路への接続を上記第一から第六までの誘電体の信号伝達線路及びスルーホールにて実施し、第一の高周波コネクタと第一のマイクロ波回路との接続を金属ワイヤにて実施し、第一のマイクロ波回路と第二のマイクロ波回路との接続を上記第四の誘電体の信号伝達線路内の線路と第四の誘電体の接地面に設けたスロットと第五の誘電体の信号伝達線路内の線路との電磁結合で実施し、第二のマイクロ波回路と上記上部カバー内の第二の高周波コネクタの接続を第六の誘電体の信号伝達線路と第七の誘電体のスロットと第八の誘電体の信号伝達線路との電磁結合及び第九の誘電体の上記馬蹄形状のスルーホールで実施したことを特徴とする高周波モジュール。
JP18325099A 1999-06-29 1999-06-29 高周波モジュール Expired - Fee Related JP4154806B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18325099A JP4154806B2 (ja) 1999-06-29 1999-06-29 高周波モジュール
EP00113569A EP1069639B1 (en) 1999-06-29 2000-06-27 Radio-frequency circuit module
EP04021529A EP1484815A1 (en) 1999-06-29 2000-06-27 Radio-frequency circuit module
DE60027509T DE60027509T2 (de) 1999-06-29 2000-06-27 Modul mit einer Hochfrequenzschaltung
US09/605,639 US6597902B1 (en) 1999-06-29 2000-06-28 Radio-frequency circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18325099A JP4154806B2 (ja) 1999-06-29 1999-06-29 高周波モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008133171A Division JP4957652B2 (ja) 2008-05-21 2008-05-21 高周波モジュール

Publications (3)

Publication Number Publication Date
JP2001015678A JP2001015678A (ja) 2001-01-19
JP2001015678A5 JP2001015678A5 (ja) 2006-07-20
JP4154806B2 true JP4154806B2 (ja) 2008-09-24

Family

ID=16132403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18325099A Expired - Fee Related JP4154806B2 (ja) 1999-06-29 1999-06-29 高周波モジュール

Country Status (1)

Country Link
JP (1) JP4154806B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540768B (zh) * 2020-04-20 2024-04-05 成都恪赛科技有限公司 一种应用于微波***的连接结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250757A (ja) * 1990-02-28 1991-11-08 Mitsubishi Electric Corp 半導体装置
JP2973646B2 (ja) * 1991-10-16 1999-11-08 富士通株式会社 ベアチップｌｓｉの実装構造
JP2682477B2 (ja) * 1994-11-16 1997-11-26 日本電気株式会社 回路部品の実装構造
JP3710003B2 (ja) * 1995-09-27 2005-10-26 ソニー株式会社 実装基板及び実装基板の製造方法
JP3457802B2 (ja) * 1996-04-26 2003-10-20 京セラ株式会社 高周波用半導体装置

Also Published As

Publication number Publication date
JP2001015678A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
EP1515389B1 (en) Multilayer high frequency device with planar antenna thereon and manufacturing method thereof
JP3976473B2 (ja) 高周波回路及びそれを用いたモジュール、通信機
US6556169B1 (en) High frequency circuit integrated-type antenna component
US5019829A (en) Plug-in package for microwave integrated circuit having cover-mounted antenna
EP1056133A1 (en) Rf circuit module
US20120295539A1 (en) Ehf communication with electrical isolation and with dielectric transmission medium
US6483406B1 (en) High-frequency module using slot coupling
WO2002003499A1 (en) Radio communication device with integrated antenna, transmitter, and receiver
US11612053B2 (en) Circuit board and electronic device
US6535090B1 (en) Compact high-frequency circuit device
JP2008244289A (ja) 電磁シールド構造
JP3818864B2 (ja) 高周波半導体装置
US6597902B1 (en) Radio-frequency circuit module
JP2011029446A (ja) 高周波モジュール及び高周波モジュールの製造方法
JP4646969B2 (ja) 半導体装置
JP4154806B2 (ja) 高周波モジュール
JP2580604B2 (ja) アンテナ一体化マイクロ波集積回路
JP2878043B2 (ja) マイクロ波パッケージ
JP4957652B2 (ja) 高周波モジュール
JPH11195731A (ja) 半導体装置
WO2010130293A1 (en) A transition from a chip to a waveguide
JP3556470B2 (ja) 高周波用モジュール
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP2001326319A (ja) アンテナ素子一体型高周波回路モジュール
JP3126694B2 (ja) マイクロ波回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees