JP7269896B2 - 故障診断装置および故障診断方法 - Google Patents

Description

本開示は、集積回路の故障診断装置および故障診断方法に関する。

近年、集積回路の微細化および複雑化が進み、基本的論理動作を実現する基本回路（セル）の内部の故障箇所を物理解析のみで特定することは困難になりつつある。そのため、故障診断用のソフトウェアを利用して、セル内の論理的な故障箇所の候補を特定する手法が用いられている。

例えば、特許文献１は、故障診断用のソフトウェアを利用した方法でセル内の故障箇所の候補を特定する技術を開示する。特許文献１に記載の故障診断用のソフトウェアは、故障診断のシミュレーション条件と一致率の高い故障箇所の候補を、確度の高い故障箇所の候補として出力する。

特開２００６－３１３１３３号公報

従来の故障診断用のソフトウェアには、故障診断のシミュレーション条件に対する一致率の高さを示すスコアとともに、故障箇所の候補を出力するものがある。このような故障診断用のソフトウェアでは、高いスコアを有する確度の高い故障箇所の候補のみが出力される。

出力された故障箇所の候補のスコアが最高値でない場合、故障解析を行う者（解析者）は、その理由を検証する必要がある。すなわち、解析者は、故障診断用のソフトウェアによって出力された故障箇所の候補以外の領域にも、故障が存在するか否かを調査する必要がある。しかしながら、従来の故障診断用のソフトウェアは、確度の高い故障箇所の候補およびそのスコアを出力するのみであるため、解析者は、出力された故障箇所の候補以外の領域に故障が存在するか否かの調査を効率良く行うことができなかった。

その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

実施の形態に係る故障診断装置は、診断対象セルへの入力パターン毎に、故障が仮定された場合に診断対象セルの出力値に影響を与える経路を活性化経路として算出する経路算出部と、算出された活性化経路をテスト結果がＰａｓｓとなる活性化経路およびテスト結果がＦａｉｌとなる活性化経路に分類する経路分類部と、分類された活性化経路に基づいて、診断対象セルの第１故障候補経路、第２故障候補経路および正常経路を算出する経路絞込部と、第１故障候補経路、第２故障候補経路および正常経路の情報を出力する結果出力部と、を備える。

実施の形態によれば、解析者が確度の高い故障箇所の候補以外の領域に故障が存在するか否かの調査を効率良く行うことができる情報を出力する故障診断装置を提供することができる。

図１は、実施の形態１に係る故障診断システムのハードウェア構成の一例を示すブロック図である。 図２は、実施の形態に係る故障診断装置の機能ブロックの一例を示すブロック図である。 図３は、実施の形態１に係る故障診断装置における故障診断方法の一例を示すフローチャートである。 図４は、活性化経路の算出処理の詳細な処理フローの一例を示すフローチャートである。 図５は、２入力ＮＡＮＤセルの回路図である。 図６は、２入力ＮＡＮＤセルのセグメント接続情報を示す表である。 図７は、２入力ＮＡＮＤセルのトランジスタ接続情報を示す表である。 図８は、２入力ＮＡＮＤセル内のトランジスタのＯＮ／ＯＦＦ状態および各ノードの状態値を示す表である。 図９は、２入力ＮＡＮＤセルのＴｒＯＮ経路を示す回路図である。 図１０は、２入力ＮＡＮＤセルに対する故障シミュレーションの結果の一例を示す表である。 図１１は、２入力ＮＡＮＤセルの活性化経路を示す回路図である。 図１２は、２入力ＮＡＮＤセルの活性化経路の情報を示す表である。 図１３は、活性化経路の分類処理の詳細な処理フローの一例を示すフローチャートである。 図１４は、２入力ＮＡＮＤセルのＰａｓｓ／Ｆａｉｌ真理値表の一例を示す表である。 図１５は、２入力ＮＡＮＤセルの活性化経路を、Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路に分類した図である。 図１６は、第１故障候補経路、第２故障候補経路および正常経路の算出処理の詳細な処理フローの一例を示すフローチャートである。 図１７は、２入力ＮＡＮＤセルの全Ｆａｉｌ活性化経路を示す回路図である。 図１８は、２入力ＮＡＮＤセルの共通Ｆａｉｌ活性化経路を示す回路図である。 図１９は、２入力ＮＡＮＤセルの全Ｐａｓｓ活性化経路を示す回路図である。 図２０は、２入力ＮＡＮＤセルの第１故障候補経路を示す回路図である。 図２１は、２入力ＮＡＮＤセルの第２故障候補経路を示す回路図である。 図２２は、２入力ＮＡＮＤセルの正常経路を示す回路図である。 図２３は、経路絞込情報の出力処理の詳細な処理フローの一例を示すフローチャートである。 図２４は、２入力ＮＡＮＤセルのレイアウト図の一例である。 図２５は、２入力ＮＡＮＤセルのレイアウト上に経路絞込情報を表示したレイアウト図の一例である。 図２６は、２入力ＮＡＮＤセルのレイアウト上に経路絞込情報を表示したレイアウト図の他の例である。 図２７は、実施の形態２に係る故障診断装置の機能ブロックの一例を示すブロック図である。

以下、実施の形態について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要素または対応する構成要素には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。

［実施の形態１］
図１は、実施の形態１に係る故障診断システム１００のハードウェア構成の一例を示すブロック図である。図１に示されるように、故障診断システム１００は、故障診断装置１１０、ＬＳＩ（Large Scale Integration）テスト装置１２０および入出力機器１３０を備える。故障診断装置１１０は、ＬＳＩテスト装置１２０および入出力機器１３０と接続される。

故障診断装置１１０は、ＣＰＵ（Central Processing Unit）１１１、メモリ１１２、入出力回路１１３、バス１１４および入出力端子１１５を備える。故障診断装置１１０の例としては、パーソナルコンピュータ、サーバなどの計算機があげられる。

ＣＰＵ１１１は、バス１１４を介して、メモリ１１２および入出力回路１１３に接続される。メモリ１１２には、故障診断処理を実行するプログラムが格納される。ＣＰＵ１１１は、故障診断処理を行う際に、メモリ１１２に格納されたプログラムを読み出し、読み出したプログラムを実行する。

メモリ１１２は、故障診断処理の実行中に生成された各種情報を格納する領域としても使用される。メモリ１１２は、ＤＲＡＭ（Dynamic Random Access Memory）などの揮発性メモリであってもよく、フラッシュメモリなどの不揮発性メモリあってもよい。また、メモリ１１２は、プログラムやデータを記憶できればよいため、ＨＤＤ（Hard Disk Drive）や光ディスクドライブなどで構成されてもよい。

入出力回路１１３は、入出力端子１１５に接続される。入出力回路１１３は、入出力端子１１５を介して、ＬＳＩテスト装置１２０および入出力機器１３０と情報の送受信を行う。入出力回路１１３は、ＬＳＩテスト装置１２０および入出力機器１３０から取得したデータを、ＣＰＵ１１１もしくはメモリ１１２へ出力する。なお、入出力機器１３０の例としては、キーボード、マウス、ディスプレイ、プリンタ、外部記憶装置とのインターフェースなどがあげられる。

図２は、実施の形態１に係る故障診断装置１１０の機能ブロックの一例を示すブロック図である。図２に示されるように、故障診断装置１１０は、情報格納部２０１、経路算出部２０２、経路分類部２０３、経路絞込部２０４および結果出力部２０５を備える。情報格納部２０１は、メモリ１１２の一部の領域によって構成され得る。また、経路算出部２０２、経路分類部２０３、経路絞込部２０４および結果出力部２０５の機能は、ＣＰＵ１１１がメモリ１１２に格納された故障診断用のプログラムを実行することによって、実現され得る。

情報格納部２０１は、診断対象セル情報、回路接続情報、回路座標情報、レイアウト情報、期待値情報、Ｐａｓｓ／Ｆａｉｌ情報、経路情報、経路分類情報、経路絞込情報を格納する。情報格納部２０１は、ＬＳＩテスト装置１２０もしくは入出力機器１３０から、診断対象セル情報、回路接続情報、回路座標情報、レイアウト情報、期待値情報およびＰａｓｓ／Ｆａｉｌ情報を受け取り、受け取られた情報を格納する。

また、情報格納部２０１は、経路算出部２０２、経路分類部２０３、経路絞込部２０４および結果出力部２０５に接続される。情報格納部２０１は、経路算出部２０２から経路情報を取得し、取得した経路情報を格納する。情報格納部２０１は、経路分類部２０３から経路分類情報を取得し、取得した経路分類情報を格納する。情報格納部２０１は、経路絞込部２０４から経路絞込情報を取得し、取得した経路絞込情報を格納する。

診断対象セル情報は、故障診断を行う対象のセルを特定するための情報である。セルとは、集積回路に含まれる基本的動作を実現する基本回路である。以下、故障診断を行う対象のセルは、診断対象セルと称される。診断対象セル情報は、セル間の信号線単位の故障箇所の絞り込み手法で得られた故障箇所の候補を有するセル、つまり、診断対象セルの名称を含む。セル間の信号線単位の故障箇所の絞り込み手法とは、公知の故障診断方法の一つであり、故障シミュレーション法やバックトレース法を用いて、セル間の信号線単位で故障箇所を絞り込む方法である。

回路接続情報は、診断対象セルの構成要素である電源端子、トランジスタ、ビアなどの接続関係を示す情報であり、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）ネットリストとも呼ばれる。

回路座標情報は、診断対象セルの構成要素のセル内座標を示す情報であり、ＬＶＳ（Layout Versus Schematic）とも呼ばれる。

レイアウト情報は、診断対象セル内の拡散層、配線、ビアなどのレイアウト情報である。

期待値情報は、診断対象セルの動作を確認するための入出力信号のパターン情報である。期待値情報には、入力値（入力パターン）と出力期待値（出力パターン）が含まれる。出力期待値とは、診断対象セルに入力パターンを入力した際に、診断対象セルの出力値として期待される値（期待値）である。

Ｐａｓｓ／Ｆａｉｌ情報は、ＬＳＩテスト装置を用いてＬＳＩのテストを実施して得られた結果（テスト結果）を含む情報である。具体的には、ＬＳＩテスト装置を用いて、ＬＳＩ全体のテストが行われる。そのＬＳＩ全体のテストの結果を元に、セル間の信号線単位の故障箇所の絞り込みが行われる。Ｐａｓｓ／Ｆａｉｌ情報は、その絞り込みによって得られた故障箇所の候補を含むセル（診断対象セル）への入力パターン毎にテスト結果が示された情報である。テスト結果は、“Ｐａｓｓ”もしくは“Ｆａｉｌ”によって示される。ＬＳＩ内の診断対象セルの動作が期待通りであった場合、“Ｐａｓｓ”とされる。一方、ＬＳＩ内の診断対象セルの動作が期待通りではなかった場合、“Ｆａｉｌ”とされる。

経路算出部２０２は、情報格納部２０１から、診断対象セル情報、回路接続情報および期待値情報を受け取る。経路算出部２０２は、診断対象セル情報、回路接続情報および期待値情報に基づいて、診断対象セルへの入力パターン毎に、故障が仮定された場合に診断対象セルの出力値に影響を与える経路を算出する。以下、故障が仮定された場合に診断対象セルの出力値に影響を与える経路は、活性化経路と称される。経路算出部２０２は、経路情報として、算出された活性化経路の情報を情報格納部２０１に格納する。

経路分類部２０３は、情報格納部２０１から、Ｐａｓｓ／Ｆａｉｌ情報および経路情報を受け取る。上述の通り、Ｐａｓｓ／Ｆａｉｌ情報には、“Ｐａｓｓ”もしくは“Ｆａｉｌ”によって示される診断対象セルのテスト結果が含まれる。経路分類部２０３は、Ｐａｓｓ／Ｆａｉｌ情報および経路情報に基づいて、診断対象セルの活性化経路を、テスト結果が“Ｐａｓｓ”となる活性化経路およびテスト結果が“Ｆａｉｌ”となる活性化経路に分類する。以下、テスト結果が“Ｐａｓｓ”となる活性化経路は、Ｐａｓｓ活性化経路と称される。また、以下、テスト結果が“Ｆａｉｌ”となる活性化経路は、Ｆａｉｌ活性化経路と称される。経路分類部２０３は、経路分類情報として、Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路の情報を情報格納部２０１に格納する。

経路絞込部２０４は、情報格納部２０１から、経路分類情報を受け取る。経路絞込部２０４は、経路分類情報に含まれるＦａｉｌ活性化経路の情報に基づいて、全てのＦａｉｌ活性化経路を取り込んだ経路および全てのＦａｉｌ活性化経路に共通する経路を算出する。以下、全てのＦａｉｌ活性化経路を取り込んだ経路および全てのＦａｉｌ活性化経路に共通する経路は、それぞれ、全Ｆａｉｌ活性化経路および共通Ｆａｉｌ活性化経路と称される。

また、経路絞込部２０４は、受け取った経路分類情報に含まれるＰａｓｓ活性化経路に基づいて、全てのＰａｓｓ活性化経路を取り込んだ経路を算出する。以下、全てのＰａｓｓ活性化経路を取り込んだ経路は、全Ｐａｓｓ活性化経路と称される。

その後、経路絞込部２０４は、共通Ｆａｉｌ活性化経路から全Ｐａｓｓ活性化経路を取り除く処理（第１除去処理）を行う。経路絞込部２０４は、第１除去処理により残された経路を、第１故障候補経路として算出する。

次いで、経路絞込部２０４は、全Ｆａｉｌ活性化経路から第１故障候補経路を取り除く処理（第２除去処理）を行う。経路絞込部２０４は、第２除去処理により残された経路を第２故障候補経路として算出する。

最後に、経路絞込部２０４は、全Ｐａｓｓ活性化経路から第１故障候補経路および第２故障候補経路を取り除く処理（第３除去処理）を行う。経路絞込部２０４は、第３除去処理により残された経路を、正常経路として算出する。

経路絞込部２０４は、経路絞込情報として、第１故障候補経路、第２故障候補経路および正常経路を情報格納部２０１に格納する。

結果出力部２０５は、情報格納部２０１から経路絞込情報を受け取る。結果出力部２０５は、受け取られた経路絞込情報を入出力機器１３０へ出力する。このとき、結果出力部１０５は、情報格納部２０１から、さらに回路座標情報およびレイアウト情報を受け取り、診断対象セルのレイアウト上に経路絞込情報を表示するための表示領域の座標情報を出力するようにしてもよい。この場合には、第１故障候補経路、第２故障候補経路および正常経路が同時に診断対象セルのレイアウト上でビジュアル的に表示される。

上述の説明では、経路算出部２０２、経路分類部２０３、経路絞込部２０４および結果出力部２０５は、故障診断の各処理に必要な情報を、情報格納部２０１を介して受け取るように説明したが、これに限定されない。例えば、経路算出部２０２は、診断対象セル情報を入出力機器１３０から直接受け取るように構成されてもよい。また、例えば、経路分類部２０３は、経路算出部２０２から経路情報を直接受け取るように構成されてもよい。

次に、実施の形態１に係る故障診断装置１１０における故障診断方法について説明する。図３は、実施の形態１に係る故障診断装置１１０における故障診断方法の一例を示すフローチャートである。図３に示されるように、実施の形態１に係る故障診断方法は、ステップＳＰ１００～ＳＰ４００の４つの処理ステップから構成される。

まず、ステップＳＰ１００において、活性化経路の算出処理が実行される。経路算出部２０２は、診断対象セル情報および回路接続情報に基づいて、診断対象セルの構成要素の接続関係を解析する。さらに、経路算出部２０２は、解析した結果および期待値情報に基づいて、診断対象セルの活性化経路を算出する。算出された活性化経路の情報は、経路情報として情報格納部２０１に格納される。

次に、ステップＳＰ２００において、活性化経路の分類処理が実行される。経路分類部２０３は、Ｐａｓｓ／Ｆａｉｌ情報に基づいて、ステップＳＰ１００において算出された活性化経路を、Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路に分類する。分類された活性化経路（Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路）の情報は、経路分類情報として情報格納部２０１に格納される。

次に、ステップＳＰ３００において、第１故障候補経路、第２故障候補経路および正常経路の算出処理が実行される。経路絞込部２０４は、Ｆａｉｌ活性化経路およびＰａｓｓ活性化経路に基づいて、全Ｆａｉｌ活性化経路、共通Ｆａｉｌ活性化経路および全Ｐａｓｓ活性化経路を算出する。さらに、経路絞込部２０４は、第１ないし第３除去処理を行うことにより、第１故障候補経路、第２故障候補経路および正常経路を算出する。算出された第１故障候補経路、第２故障候補経路および正常経路の情報は、経路絞込情報として情報格納部２０１に格納される。

最後に、ステップＳＰ４００において、経路絞込情報の出力処理が実行される。結果出力部２０５は、経路絞込情報を入出力機器１３０へ出力する。経路絞込情報が診断対象セルのレイアウト上に表示するための表示領域の座標情報とともに出力される場合には、第１故障候補経路、第２故障候補経路および正常経路は、入出力機器１３０のうちの１つであるディスプレイ上にビジュアル的に表示される。

以下、図３に示された４つの処理ステップのそれぞれの詳細について説明する。図４は、活性化経路の算出処理（図３のステップＳＰ１００）の詳細な処理フローの一例を示すフローチャートである。図４に示されるように、活性化経路の算出処理は、ステップＳＰ１０１～ＳＰ１０４までの４つの処理ステップから構成される。

まず、ステップＳＰ１０１において、診断対象セルの構成要素の接続関係の解析処理が実行される。具体的には、経路算出部２０２は、診断対象セル情報および回路接続情報に基づいて、診断対象セル内の各セグメントを抽出する。

診断対象セルは、構成要素であるトランジスタ、端子、ビアおよびそれらを接続する要素であるセグメントを含む。これ以降、診断対象セルの一例として、２入力否定論理積回路セル（２入力ＮＡＮＤセル）を示して、実施の形態１の説明を行う。図５は、２入力ＮＡＮＤセルの回路図である。図５に示されるように、２入力ＮＡＮＤセルは、構成要素として、トランジスタＴｒＰ１、ＴｒＰ２、ＴｒＮ１およびＴｒＮ２、入力端子ＡおよびＢ、出力端子ＹＢ、電源端子ＶＤＤ１、ＶＤＤ２およびＧＮＤ、ビアＶ１、および、セグメントＳＧ１０１～ＳＧ１１１を含む。図５の例では、経路算出部２０２は、ＳＧ１０１～ＳＧ１１１のセグメントを抽出する。

次に、経路算出部２０２は、診断対象セル内の構成要素の接続関係を解析して、セグメントと他の構成要素との接続関係の情報およびトランジスタのノード（ソース、ゲート、ドレイン）とセグメントとの接続関係の情報を抽出する。以下、セグメントと他の構成要素との接続関係の情報およびトランジスタのノードとセグメントとの接続関係の情報は、それぞれ、セグメント接続情報およびトランジスタ接続情報と称される。

図６は、２入力ＮＡＮＤセルのセグメント接続情報を示す表である。図６に示されるように、セグメント接続情報は、セグメント、セグメントの入力側に接続する構成要素、セグメントの出力側に接続する構成要素が、関連付けされた情報である。図６のセグメント接続情報から、例えば、セグメントＳＧ１００は、入力側で電源端子ＶＤＤ１に接続され、出力側でトランジスタＴｒＰ１に接続されることがわかる。

図７は、２入力ＮＡＮＤセルのトランジスタ接続情報を示す表である。図７に示されるように、トランジスタ接続情報は、２入力ＮＡＮＤセルに含まれるトランジスタ（Ｔｒ）と、各トランジスタのソース（Ｓ）、ゲート（Ｇ）、ドレイン（Ｄ）と、の接続関係が関連付けされた情報である。図７のトランジスタ接続情報から、例えば、トランジスタＴｒＰ１のソースは、セグメントＳＧ１００に接続され、トランジスタＴｒＰ１のゲートは、セグメントＳＧ１０１に接続され、トランジスタＴｒＰ１のドレインは、セグメントＳＧ１０２およびＳＧ１０６に接続されることがわかる。

なお、図７に示されたトランジスタ接続情報では、トランジスタＴｒＰ１のドレインに接続されるセグメントＳＧ１０２およびＳＧ１０６のように、ビアＶ１を介して接続されるセグメント同士は、纏めて記載されている。

次に、図４のステップＳＰ１０２において、導通状態（ＯＮ状態）のトランジスタを含み、診断対象セルへの入力パターンが診断対象セルの出力値（出力状態）を決定する経路の算出処理が実行される。以下、診断対象セルへの入力パターンが診断対象セルの出力値を決定する経路は、ＴｒＯＮ経路と称される。

具体的には、経路算出部２０２は、回路接続情報、期待値情報およびトランジスタ接続情報に基づいて、診断対象セルに対する論理シミュレーションを実行する。論理シミュレーションとして、例えば、スイッチレベルシミュレーション（ＳＬＳ）が用いられる。

経路算出部２０２は、論理シミュレーションの結果に基づいて、診断対象セルへの入力パターン毎に、セグメントの状態値を算出して、各トランジスタの導通状態もしくは遮断状態（ＯＮ／ＯＦＦ状態）を特定する。

図８は、論理シミュレーションの結果に基づいて特定された、２入力ＮＡＮＤセル内のトランジスタのＯＮ／ＯＦＦ状態および各ノードの状態値を示す表である。２入力ＮＡＮＤセルには、４つの入力パターンが存在する。図８に示されるように、入力パターン（入力値ＡおよびＢの組み合わせ）毎に、４つのトランジスタＴｒＰ１，ＴｒＰ２、ＴｒＮ１およびＴｒＮ２のＯＮ／ＯＦＦ状態が示される。トランジスタの導通状態は、ＯＮで示され、トランジスタの遮断状態は、ＯＦＦで示されている。また、各トランジスタのソース（Ｓ）、ゲート（Ｇ）およびドレイン（Ｄ）の状態値は、１または０の論理値を用いて示される。ただし、状態値が不定の場合には、Ｘを用いて示される。

次に、経路算出部２０２は、特定されたトランジスタのＯＮ／ＯＦＦ状態を参照し、診断対象セルの出力状態を決定するトランジスタとして、ＯＮ状態のトランジスタを抽出する。さらに、経路算出部２０２は、抽出されたＯＮ状態のトランジスタとトランジスタ接続情報に基づいて、診断対象セルへの入力パターン毎に、ＴｒＯＮ経路を算出する。

図９は、図６のセグメント接続情報、図７のトランジスタ接続情報および図８に示されたＯＮ状態であるトランジスタの情報に基づいて算出される、２入力ＮＡＮＤセルのＴｒＯＮ経路を示す回路図である。図９に示されるように、２入力ＮＡＮＤセルへの入力パターン毎に、ＴｒＯＮ経路は算出される。なお、図９では、ＴｒＯＮ経路上のセグメントは、太線によって明示されている。

ここで、図６～図９を用いて、２入力ＮＡＮＤセルへの入力パターンがＡ＝０、Ｂ＝０のときのＴｒＯＮ経路の算出処理について説明する。まず、図８を参照すると、Ａ＝０、Ｂ＝０のトランジスタのＯＮ／ＯＦＦ状態値では、トランジスタＴｒＰ１およびＴｒＰ２がＯＮ状態、トランジスタＴｒＮ１およびＴｒＮ２がＯＦＦ状態となる。そのため、ＯＮ状態であるトランジスタＴｒＰ１およびＴｒＰ２が、Ａ＝０、Ｂ＝０の場合の２入力ＮＡＮＤセルの出力状態を決定するトランジスタであるとわかる。従って、経路算出部２０２は、入力パターンがＡ＝０、Ｂ＝０の場合の２入力ＮＡＮＤセルの出力状態を決定するトランジスタとして、トランジスタＴｒＰ１およびＴｒＰ２を抽出する。

次に、図７のトランジスタ接続情報を参照すると、抽出されたトランジスタＴｒＰ１と接続関係にあるセグメントは、ＳＧ１００、ＳＧ１０１、ＳＧ１０２およびＳＧ１０６であることがわかる。同様に、抽出されたトランジスタＴｒＰ２と接続関係にあるセグメントは、ＳＧ１０３、ＳＧ１０４、ＳＧ１０５およびＳＧ１０６であることがわかる。

経路算出部２０２は、トランジスタＴｒＰ１およびＴｒＰ２と接続関係にあるセグメントの情報および図６のセグメント情報に基づいて、２入力ＮＡＮＤセルへの入力パターンが２入力ＮＡＮＤセルの出力状態を決定する経路を算出する。その結果、図９に示されるように、経路算出部２０２は、２入力ＮＡＮＤセルへの入力パターンがＡ＝０、Ｂ＝０のときのＴｒＯＮ経路が、ＴｒＰ１、ＴｒＰ２、ＳＧ１００、ＳＧ１０１、ＳＧ１０２、ＳＧ１０３、ＳＧ１０４、ＳＧ１０５、ＳＧ１０６およびＶ１によって構成されている、ことを算出する。

次に、図４のステップＳＰ１０３において、期待値情報およびＴｒＯＮ経路の情報に基づいて、診断対象セルに対する故障シミュレーションが実行される。具体的には、経路算出部２０２は、ＴｒＯＮ経路内のセグメントを１つずつ抽出し、抽出したセグメントの状態値（論理値）として、期待値とは異なる反転値を設定する。例えば、抽出されたセグメントの期待値が“１”である場合には、反転値として、“０”が設定される。このように、抽出されたセグメントに対して反転値を設定することによって、当該セグメントの故障が仮定される。

経路算出部２０２は、このようにしてセグメントに対して故障を仮定して、ＴｒＯＮ経路内のトランジスタのスイッチング動作の論理シミュレーション、つまり、故障シミュレーションを実行する。そして、経路算出部２０２は、診断対象セルの出力値の故障シミュレーションの結果と診断対象セルの出力期待値を比較する。経路算出部２０２は、故障シミュレーション結果と比較値の比較の結果に基づいて、故障が仮定されたセグメントが診断対象セルの出力値に影響を与えるか否かを判断する。

より詳細には、経路算出部２０２は、故障シミュレーション結果と出力期待値が一致する場合には、故障が仮定されたセグメントは診断対象セルの出力値に影響を与えないセグメントであると判断する。一方、経路算出部２０２は、故障シミュレーション結果と出力期待値が一致しない場合には、故障が仮定されたセグメントは診断対象セルの出力値に影響を与えるセグメントであると判断する。

経路算出部２０２は、ＴｒＯＮ経路内の全てのセグメントに対して、故障シミュレーションを実行する。また、経路算出部２０２は、診断対象セルへの入力パターンが複数あり、ＴｒＯＮ経路も複数存在する場合には、全てのＴｒＯＮ経路内のセグメントに対して、故障シミュレーションを実行する。このようにして、経路算出部２０２は、故障シミュレーションによって得られた結果、つまり、故障が仮定された場合に診断対象セルの出力値に影響を与えるセグメントか否かの情報を算出する。

ここで、図１０を用いて、故障シミュレーションの一例について説明する。図１０は、２入力ＮＡＮＤセルへの入力パターンがＡ＝０、Ｂ＝０の場合のＴｒＯＮ経路における故障シミュレーションの結果を示す表である。図１０に示されるように、各セグメントの期待値が、論理値として示されている。これらの期待値は、２入力ＮＡＮＤセルへの入力パターンがＡ＝０、Ｂ＝０である場合の各セグメントの期待値を示している。また、２入力ＮＡＮＤセルへの入力パターンがＡ＝０、Ｂ＝０である場合の２入力ＮＡＮＤセルの出力値は、“１”であるため、出力端子ＹＢに接続するセグメントＳＧ１０６の期待値は、“１”となっている。

この状態で、故障シミュレーション１（故障１）および故障シミュレーション２（故障２）を実行する。故障シミュレーション１は、故障が仮定されたセグメントが２入力ＮＡＮＤセルの出力値に影響を与えないセグメントの例に対応する。一方、故障シミュレーション２は、故障が仮定されたセグメントが２入力ＮＡＮＤセルの出力値に影響を与えるセグメントの例に対応する。

まず、故障シミュレーション１では、セグメントＳＧ１０１の故障が仮定される。つまり、セグメントＳＧ１０１の状態値の期待値は、“０”であるが、その反転値である“1”を状態値として設定して、故障シミュレーションが行われる。故障シミュレーション１の結果は、図１０の故障１の欄に示されている。図１０に示されるように、セグメントＳＧ１０１の状態値が“１”から“０”に変化することによって、トランジスタＴｒＰ１が遮断状態（ＯＦＦ状態）となるため、セグメントＳＧ１０２の状態値が“１”から“Ｘ”に変化する。“Ｘ”は不定状態を示す。

しかしながら、出力端子ＹＢに接続するセグメントＳＧ１０６は、ビアＶ１を介して、セグメントＳＧ１０５およびＳＧ１０６の両方に接続される。つまり、セグメントＳＧ１０６の状態値は、不定の状態値となっているセグメントＳＧ１０６ではなく、セグメントＳＧ１０５の状態値によって決定される。図１０に示されるように、セグメントＳＧ１０５の状態値は、“１”であるため、セグメントＳＧ１０６の状態値は、“１”となる。したがって、故障シミュレーション１の結果としては、２入力ＮＡＮＤセルの出力値は“１”であり、出力期待値と同じである。

このように、故障シミュレーション１の場合には、セグメントＳＧ１０１の故障を仮定したとしても、２入力ＮＡＮＤセルの出力値には影響を与えない。それゆえ、セグメントＳＧ１０１は、故障が仮定された場合に２入力ＮＡＮＤセルの出力値に影響を与えないセグメントであると判断される。

一方、故障シミュレーション２では、セグメントＳＧ１０６の故障が仮定される。つまり、セグメントＳＧ１０６の状態値の期待値は、“１”であるが、その反転値である“０”を状態値として設定して、故障シミュレーションが行われる。故障シミュレーション２の結果は、図１０の故障２の欄に示されている。図１０に示されるように、セグメントＳＧ１０６の状態値が“１”から“０”に変化する。

セグメントＳＧ１０６は、出力端子ＹＢに接続されるため、セグメントＳＧ１０６の状態値が“１”から“０”になると、出力端子ＹＢの出力値も“１”から“０”に変化する。したがって、故障シミュレーション２の結果としては、２入力ＮＡＮＤセルの出力値は“１”から“０”に変化する。

このように、故障シミュレーション２の場合には、セグメントＳＧ１０６の故障を仮定すると、２入力ＮＡＮＤセルの出力値に影響を与える。それゆえ、セグメントＳＧ１０６は、故障が仮定された場合に２入力ＮＡＮＤセルの出力値に影響を与えるセグメントであると判断される。

最後に、図４のステップＳＰ１０４において、診断対象セルへの入力パターン毎に活性化経路の算出処理が実行される。具体的には、経路算出部２０２は、故障が仮定された場合に診断対象セルの出力値に影響を与えるセグメントか否かの情報を参照して、診断対象セルの出力値に影響を与えるセグメントを抽出する。そして、経路算出部２０２は、抽出されたセグメント、セグメント接続情報およびトランジスタ接続情報に基づいて、診断対象セルへの入力パターン毎に、活性化経路を算出する。

前述の通り、活性化経路は、故障が仮定された場合に診断対象セルの出力値に影響を与える経路である。そのため、入力パターン毎の活性化経路の算出処理においては、診断対象セルの入力側および出力側を考慮して、診断対象セルの出力値に影響を与えるセグメントおよびそれに接続される他の構成要素（トランジスタやビア）が、活性化経路として算出される。

ここで、図１１および図１２を用いて、活性化経路の算出処理の具体例を説明する。図１１は、入力パターン毎に、図５の２入力ＮＡＮＤセルの活性化経路を示す回路図である。なお、図１１では、活性化経路上のセグメントは、太線によって明示されている。

入力パターンがＡ＝０、Ｂ＝０の場合には、セグメントＳＧ１０６およびビアＶ１が、故障シミュレーションの結果、セグメント接続情報およびトランジスタ接続情報を参照することによって、故障が仮定された場合に２入力ＮＡＮＤセルの出力値に影響を与える構成要素として算出される。そのため、図１１に示されるように、入力パターンがＡ＝０，Ｂ＝０のときの活性化経路は、セグメントＳＧ１０６およびビアＶ１から構成される。

また、他の入力パターンについても、同様の方法にて、活性化経路が算出される。図１１に示されるように、Ａ＝０、Ｂ＝１のときの活性化経路は、セグメントＳＧ１００、ＳＧ１０１、ＳＧ１０２およびＳＧ１０６、トランジスタＴｒＰ１およびビアＶ１から構成される。Ａ＝１、Ｂ＝０のときの活性化経路は、セグメントＳＧ１０３、ＳＧ１０４、ＳＧ１０５およびＳＧ１０６、トランジスタＴｒＰ２およびビアＶ１から構成される。Ａ＝１、Ｂ＝１のときの活性化経路は、セグメントＳＧ１０７、ＳＧ１０８、ＳＧ１０９、ＳＧ１１０およびＳＧ１１０、トランジスタＴｒＮ１およびＴｒＮ２から構成される。

図１２は、接続関係において出力端子ＹＢから近い順に付与された番号と共に、２入力ＮＡＮＤセルの活性化経路の情報を示す表である。経路算出部２０２は、図１２に示される形式によって、算出された活性化経路の情報を管理するようにしてもよい。

例えば、入力パターンがＡ＝０、Ｂ＝０のときの活性化経路には、セグメントＳＧ１０６およびビアＶ１が含まれる。セグメントＳＧ１０６は、ビアＶ１よりも出力端子ＹＢに近い場所に位置するため、図１２に示されるように出力端子ＹＢからの番号は、セグメントＳＧ１０６が“１”となり、ビアＶ１が“２”となる。

また、例えば、入力パターンがＡ＝１、Ｂ＝０のときの活性化経路には、セグメントＳＧ１００およびＳＧ１０１が含まれる。図１２に示されるように、セグメントＳＧ１００およびＳＧ１０１の出力端子ＹＢからの番号は、それぞれ、“５－１”および“５－２”となっている。セグメントＳＧ１００およびＳＧ１０１は、出力端子ＹＢから接続関係において同列であるため、枝番（“－１”および“－２”）が用いられている。

経路算出部２０２は、算出された活性化経路の情報を、経路情報として情報格納部２０１に格納する。なお、経路算出部２０２は、ステップＳＰ１０１～ＳＰ１０４における各処理を実行することによって算出された様々な情報を、必要に応じて情報格納部２０１に格納するようにしてもよい。

次に、図３のステップＳＰ２００の詳細について説明する。図１３は、活性化経路の分類処理（図３のステップＳＰ２００）の詳細な処理フローの一例を示すフローチャートである。図１２に示されるように、活性化経路の分類処理は、ステップＳＰ２０１およびＳＰ２０２の２つの処理ステップから構成される。

まず、ステップＳＰ２０１において、Ｐａｓｓ／Ｆａｉｌ情報を考慮した真理値の作成処理が実行される。経路分類部２０３は、Ｐａｓｓ／Ｆａｉｌ情報に基づいて、診断対象セルのＰａｓｓ／Ｆａｉｌ情報を考慮した真理値表を作成する。以下、Ｆａｓｓ／Ｆａｉｌ情報を考慮した真理値表は、Ｐａｓｓ／Ｆａｉｌ真理値表と称される。

図１４は、２入力ＮＡＮＤセルのＰａｓｓ／Ｆａｉｌ真理値表の一例を示す表である。図１４では、Ｐａｓｓ／Ｆａｉｌ情報が２入力ＮＡＮＤセルの出力値が常に“０”になる故障が生じていることを示している場合を想定している。図１４に示されるように、Ｐａｓｓ／Ｆａｉｌ真理値表は、各入力パターン（入力値ＡおよびＢの組み合わせ）に対して、出力値（出力端子ＹＢ）の期待値（出力期待値）、ＬＳＩテスト装置によるテスト結果およびＰａｓｓ／Ｆａｉｌ判定を含んでいる。Ｐａｓｓ／Ｆａｉｌ判定は、出力期待値とテスト結果が一致する場合には、“Ｐａｓｓ”となり、出力期待値とテスト結果が一致しない場合には、“Ｆａｉｌ”となる。

次に、ステップＳＰ２０２において、Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路への分類処理が実行される。経路分類部２０３は、Ｐａｓｓ／Ｆａｉｌ真理値表に基づいて、活性化経路を、Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路に分類する。

図１５は、図１４のＰａｓｓ／Ｆａｉｌ真理値表のＰａｓｓ／Ｆａｉｌ判定に基づいて、図１１に示された２入力ＮＡＮＤセルの活性化経路を、Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路に分類した図である。図１５に示されるように、Ａ＝０、Ｂ＝０のときの活性化経路、Ａ＝０、Ｂ＝１のときの活性化経路、および、Ａ＝１、Ｂ＝０のときの活性化経路は、Ｆａｉｌ活性化経路に分類される。Ａ＝１、Ｂ＝１のときの活性化経路は、Ｐａｓｓ活性化経路に分類される。

経路分類部２０３は、分類された活性化経路（Ｐａｓｓ活性化経路およびＦａｉｌ活性化経路）の情報を、経路分類情報として情報格納部２０１に格納する。このとき、経路分類部２０３は、Ｐａｓｓ活性化経路およびＦａｌｉ活性化経路の情報を、図１２に示すような形式で、情報格納部２０１に格納してもよい。

次に、図３のステップＳＰ３００の詳細について説明する。図１６は、第１故障候補経路、第２故障候補経路および正常経路の算出処理（図３のステップＳＰ３００）の詳細な処理フローの一例を示すフローチャートである。図１６に示されるように、第１故障候補経路、第２故障候補経路および正常経路の算出処理は、ステップＳＰ３０１～ＳＰ３０６の６つの処理ステップから構成される。

まず、ステップＳＰ３０１において、全Ｆａｉｌ活性化経路の算出処理が実行される。経路絞込部２０４は、経路分類情報に含まれるＦａｉｌ活性化経路の情報を参照して、全てのＦａｉｌ活性化経路を取り込んだ経路、つまり、全Ｆａｉｌ活性化経路を算出する。このとき、経路絞込部２０４は、診断対象セルへの入力パターンに関係なく、全てのＦａｉｌ活性化経路を取り込むことによって、全Ｆａｉｌ活性化経路を算出する。

図１７は、２入力ＮＡＮＤセルの全Ｆａｉｌ活性化経路を示す回路図である。図１７に示された全Ｆａｉｌ活性化経路は、図１５に示された全てのＦａｉｌ活性化経路を取り込んだ経路として構成される。つまり、図１７に示された全Ｆａｉｌ活性化経路は、２入力ＮＡＮＤセルへの入力パターンに関係なく、図１５に示された複数のＦａｉｌ活性化経路内の全ての経路を網羅した経路として構成される。

次に、ステップＳＰ３０２において、共通Ｆａｉｌ活性化経路の算出処理が実行される。経路絞込部２０４は、経路分類情報に含まれるＦａｉｌ活性化経路の情報を参照して、全てのＦａｉｌ活性化経路に共通する経路、つまり、共通Ｆａｉｌ活性化経路を算出する。このとき、経路絞込部２０４は、診断対象セルへの入力パターンに関係なく、全てのＦａｉｌ活性化経路に共通する経路を、共通Ｆａｉｌ活性化経路として算出する。

図１８は、２入力ＮＡＮＤセルの共通Ｆａｉｌ活性化経路を示す回路図である。図１８に示された共通Ｆａｉｌ活性化経路は、図１５に示された全てのＦａｉｌ活性化経路に共通する経路として構成される。図１５に示された全てのＦａｉｌ活性化経路に共通する経路は、セグメントＳＧ１０６とビアＶ１である。つまり、図１８に示された全Ｆａｉｌ活性化経路は、２入力ＮＡＮＤセルへの入力パターンに関係なく、図１５に示された全てのＦａｉｌ活性化経路に共通する経路として、セグメントＳＧ１０６とビアＶ１から構成される。

次に、ステップＳＰ３０３において、全Ｐａｓｓ活性化経路の算出処理が実行される。経路絞込部２０４は、経路分類情報に含まれるＰａｓｓ活性化経路の情報を参照して、全てのＰａｓｓ活性化経路を取り込んだ経路、つまり、全Ｐａｓｓ活性化経路を算出する。このとき、経路絞込部２０４は、診断対象セルへの入力パターンに関係なく、全てのＰａｓｓ活性化経路を取り込むことによって、全Ｐａｓｓ活性化経路を算出する。

図１９は、２入力ＮＡＮＤセルの全Ｐａｓｓ活性化経路を示す回路図である。図１９に示された全Ｐａｓｓ活性化経路は、図１５に示された全てのＰａｓｓ活性化経路を取り込んだ経路として構成される。図１５では、Ｐａｓｓ活性化経路は、Ａ＝１、Ｂ＝１のときの活性化経路のみで構成されているため、図１９に示された全Ｐａｓｓ活性化経路は、図１５に示されたＰａｓｓ活性化経路と同じになる。なお、もし図１５に複数のＰａｓｓ活性化経路が存在していた場合には、図１９に示された全Ｐａｓｓ活性化経路は、２入力ＮＡＮＤセルへの入力パターンに関係なく、図１５に示された複数のＰａｓｓ活性化経路内の全ての経路を網羅した経路として構成される。

次に、ステップＳＰ３０４において、第１故障候補経路の算出処理が実行される。具体的には、経路絞込部２０４は、共通Ｆａｉｌ活性化経路から全Ｐａｓｓ活性化経路を取り除く処理、すなわち、第１除去処理を行う。経路絞込部２０４は、第１除去処理を行って残された経路を、第１故障候補経路として算出する。また、経路絞込部２０４は、算出された第１故障候補経路を、経路絞込情報として情報格納部２０１に格納する。

図２０は、２入力ＮＡＮＤセルの第１故障候補経路を示す回路図である。図２０に示された第１故障候補経路は、図１８に示された共通Ｆａｉｌ活性化経路から図１９に示された全Ｐａｓｓ活性化経路を取り除くことによって、算出された経路である。図１８と図１９の例では、互いに共通する経路が無いため、図２０に示された第１故障候補経路は、図１８に示された共通Ｆａｉｌ活性化経路と同じになる。

次に、ステップＳＰ３０５において、第２故障候補経路の算出処理が実行される。具体的には、経路絞込部２０４は、全Ｆａｉｌ活性化経路から第１故障候補経路を取り除く処理、すなわち、第２除去処理を行う。経路絞込部２０４は、第２除去処理を行って残された経路を、第２故障候補経路として算出する。また、経路絞込部２０４は、算出された第２故障候補経路を、経路絞込情報として情報格納部２０１に格納する。

図２１は、２入力ＮＡＮＤセルの第２故障候補経路を示す回路図である。図２１に示された第２故障候補経路は、図１７に示された全Ｆａｉｌ活性化経路から図２０に示された第１故障候補経路を取り除くことによって、算出された経路である。

次に、ステップＳＰ３０６において、正常経路の算出処理が実行される。具体的には、経路絞込部２０４は、全Ｐａｓｓ活性化経路から第１故障候補経路および第２故障候補経路を取り除く処理、すなわち、第３除去処理を行う。経路絞込部２０４は、第３除去処理を行って残された経路を、正常経路として算出する。また、経路絞込部２０４は、算出された正常経路を、経路絞込情報として情報格納部２０１に格納する。

図２２は、２入力ＮＡＮＤセルの正常経路を示す回路図である。図２１に示された正常経路は、図１９に示された全Ｐａｓｓ活性化経路から図２０に示された第１故障候補経路および図２１に示された第２故障候補経路を取り除くことによって、算出された経路である。図１９～図２１の例では、全ｐａｓｓ活性化経路と、第１故障候補経路および第２故障候補経路と、の間に共通する経路が存在しないため、図２２に示された正常経路は、図１９に示された全Ｐａｓｓ活性化経路と同じになる。

なお、経路絞込部２０４は、第１故障候補経路、第２故障候補経路および正常経路の情報を、図１２に示すような形式で、情報格納部２０１に格納してもよい。

次に、図３のステップＳＰ４００の詳細について説明する。図２３は、経路絞込情報の出力処理（図３のステップＳＰ４００）の詳細な処理フローの一例を示すフローチャートである。図２３に示されるように、経路絞込情報の出力処理は、ステップＳＰ４０１およびＳＰ４０２の２つの処理ステップから構成される。

まず、ステップＳＰ４０１において、経路絞込情報の表示形式の選択処理が実行される。結果出力部２０５は、経路絞込情報の表示形式を選択するための情報に基づいて、経路絞込情報の表示形式を選択する。例えば、経路絞込情報の表示形式を選択するための情報は、入出力機器１３０を介して、解析者によって故障診断装置に提供される情報である。

故障診断装置１１０は、入出力機器１３０のディスプレイに、経路絞込情報を診断対象セルのレイアウト形式でビジュアル的に表示させることができる。一方、故障診断装置１１０は、入出力機器１３０のプリンタに、経路絞込情報を、例えば、図１２に示される形式で文字情報として出力することもできる。結果出力部２０５は、このような経路絞込情報の表示形式を選択する。

結果出力部２０５は、経路絞込情報をビジュアル的に表示することを選択する場合、例えば、第１故障候補経路、第２故障候補経路および正常経路を、互いに異なる色にハイライトするように、経路絞込情報の表示形式を設定することができる。また、結果出力部２０５は、図１２に示される出力端子ＹＢからの番号とともに第１故障候補経路もしくは第２故障候補経路に含まれるセグメントなどの構成要素をハイライトするように、経路絞込情報の表示形式を設定することもできる。

次にステップＳＰ４０２において、選択された表示形式に基づいた経路絞込情報の出力処理が実行される。結果出力部２０５は、選択された経路絞込情報の表示形式に基づいて、経路絞込情報を出力する。例えば、診断対象セルのレイアウトとともに経路絞込情報をディスプレイに表示させる場合には、結果出力部２０５は、診断対象セルのレイアウト情報とともに、第１故障候補経路、第２故障候補経路および正常経路に含まれるセグメントなどの構成要素のセル内座標情報を、経路絞込情報として出力する。出力された経路絞込情報は、入出力機器１３０に送られ、ディスプレイやプリンタなどを経由して、解析者に提供される。

ここで、経路絞込情報をビジュアル的に表示する際のいくつかの例を説明する。図２４は、２入力ＮＡＮＤセルのレイアウト図の一例である。図２４に示されるように、２入力ＮＡＮＤセルのレイアウトは、配線層５０１、拡散層５０２、ポリシリコン層５０３およびコンタクト部５０４から構成される。

図２５は、図２４に示された２入力ＮＡＮＤセルのレイアウト上に経路絞込情報をビジュアル的に表示したレイアウト図の一例である。図２５に示されるように、第１故障候補経路は、色塗りパターンによってハイライトされている。第２故障候補経路は、斜線のハッチングパターンによってハイライトされている。正常経路は、梨地塗りパターンによってハイライトされている。解析者は、故障診断の結果を視覚的に得ることができるため、故障解析の調査の効率化を図ることができる。

また、図２６は、２入力ＮＡＮＤセルのレイアウト上に経路絞込情報をビジュアル的に表示したレイアウト図の他の例である。図２６に示されるように、図２５に示すような３種類のパターンによるハイライト表示に加え、故障解析の優先順を示す番号がレイアウト上の対応する構成要素（セグメントやビア）に付けられている。図２６では、出力端子ＹＢから近い順に番号が採番されている。これにより、解析者が複数の解析箇所の優先順位付けするための調査の効率化を図ることができる。

以上の記載の通り、実施の形態１に係る故障診断装置は、診断対象セルの第１故障候補経路、第２故障候補経路および正常経路を出力する。第１故障候補経路は、共通Ｆａｉｌ活性化経路から全Ｐａｓｓ活性化経路を取り除くことによって得られた経路である。すなわち、第１故障候補経路は、“Ｆａｉｌ”となる全ての活性化経路に共通する経路に基づいて構成されている。そのため、第１故障候補経路は、故障診断のシミュレーション条件と一致率が高い故障箇所の候補である。換言すれば、第１故障候補経路は、確度の高い故障箇所の候補である。

これに対し、第２故障候補経路は、全Ｆａｉｌ活性化経路から第１故障候補経路を取り除くことによって得られた経路である。すなわち、第２故障候補経路は、“Ｆａｉｌ”となる全ての活性化経路を取り込んだ経路から“Ｆａｉｌ”となる全ての活性化経路に共通する経路を取り除いた経路に基づいて構成されている。そのため、第２故障候補経路は、第１故障候補経路よりも故障診断のシミュレーション条件に対する一致率が高くない故障箇所の候補である。換言すれば、第２の故障候補経路は、確度の高くない故障箇所の候補である。

また、正常経路は、全Ｐａｓｓ活性化経路から第１故障候補経路および第２故障候補経路を取り除いて得られた経路である。すなわち、正常経路は、故障の可能性がない経路である。そのため、正常経路は、物理解析の必要ない経路である。

このように、実施の形態１に係る故障診断装置は、確度の高い故障箇所の候補である第１故障候補経路の情報だけではなく、確度の高くない故障箇所の候補である第２故障候補経路の情報および物理解析の必要のない正常経路の情報を、解析者に提供する。解析者は、第２故障候補経路および正常経路の情報に基づいて、確度の高い故障箇所の候補以外の領域に故障が存在するか否かの調査を効率よく行うことができる。

なお、上述の説明では、活性化経路には入出力端子を含めないものとして説明した。しかし、入出力端子を活性化経路に含めるようにしてもよい。その場合には、第１の故障候補経路、第２の故障候補経路および正常経路の何れかに、入出力端子の情報が含まれるようになる。

［実施の形態２］
次に、実施の形態２について説明する。実施の形態２に係る故障診断装置は、経路情報および経路分類情報を出力するか否かを判定する出力判定部を備える点で、実施の形態１に係る故障診断装置とは異なる。

図２７は、実施の形態２に係る故障診断装置１１０ａの機能ブロックの一例を示すブロック図である。図２７に示されるように、故障診断装置１１０ａでは、図２に示された故障診断装置１１０の結果出力部２０５は、結果出力部２０５ａに変更される。また、故障診断装置１１０ａは、図２に示された故障診断装置１１０の構成に加えて、出力判定部５００を備える。

出力判定部５００は、情報格納部２０１および結果出力部２０５ａに接続される。出力判定部５００は、入出力機器１３０から、経路情報を出力するか否かを判定するための第１判定情報および経路分類情報を出力するか否かを判定するための第２判定情報を受け取る。これらの情報は、例えば、解析者によって提供される情報である。

出力判定部５００は、経路情報を出力することを示す第１判定情報を受け取った場合、経路情報を出力することを決定し、経路情報の出力を指示するための第１出力制御信号を結果出力部２０５ａに出力する。また、出力判定部５００は、経路分類情報を出力することを示す第２の判定情報を受け取った場合、経路分類情報を出力することを決定し、経路分類情報の出力を指示するための第２出力制御信号を結果出力部２０５ａに出力する。

結果出力部２０５ａは、出力判定部５００から第１出力制御信号を受け取った場合、情報格納部２０１から経路情報を読み出して、入出力機器１３０へ出力する。また、結果出力部２０５ａは、出力判定部５００から第２出力制御信号を受け取った場合、情報格納部２０１から経路分類情報を読み出して、入出力機器１３０へ出力する。

実施の形態２によれば、解析者は、ディスプレイやプリンタなどの出力機器を介して、経路情報および経路分類情報を得ることができる。これにより、解析者は、故障解析の調査の効率化を図ることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１００： 故障診断システム
１１０、１１０ａ： 故障診断装置
１１１： ＣＰＵ
１１２： メモリ
１１３： 入出力回路
１１４： バス
１１５： 入出力端子
１２０： ＬＳＩテスト装置
１３０： 入出力機器
２０１： 情報格納部
２０２： 経路算出部
２０３： 経路分類部
２０４： 経路絞込部
２０５、２０５ａ： 結果出力部
５００： 出力判定部
５０１： 配線層
５０２： 拡散層
５０３： ポリシリコン層
５０４： コンタクト部

Claims (8)

1. 集積回路に含まれる基本的論理動作を実現する基本回路であるセルの内部の故障箇所を診断する故障診断装置であって、
   故障診断を行う対象のセル（診断対象セル）に含まれる構成要素の接続関係を示す回路接続情報および前記診断対象セルの動作を確認するための入出力信号のパターン情報である期待値情報に基づいて、前記診断対象セルへの入力パターン毎に、故障が仮定された場合に前記診断対象セルの出力値に影響を与える経路を活性化経路として算出する経路算出部と、
   前記入力パターン毎にＰａｓｓもしくはＦａｉｌによって示された前記診断対象セルのテスト結果を含むＰａｓｓ／Ｆａｉｌ情報に基づいて、前記活性化経路を、前記テスト結果がＰａｓｓとなる前記活性化経路および前記テスト結果がＦａｉｌとなる前記活性化経路に、それぞれＰａｓｓ活性化経路およびＦａｉｌ活性化経路として分類する経路分類部と、
   前記診断対象セルの第１故障候補経路、第２故障候補経路および正常経路を算出する経路絞込部と、
   前記第１故障候補経路、前記第２故障候補経路および前記正常経路の情報を出力する結果出力部と、を備え、
   前記経路絞込部は、
   前記入力パターンに関係なく、全ての前記Ｆａｉｌ活性化経路を取り込んだ経路を、全Ｆａｉｌ活性化経路として算出し、
   前記入力パターンに関係なく、全ての前記Ｆａｉｌ活性化経路に共通する経路を、共通Ｆａｉｌ活性化経路として算出し、
   前記入力パターンに関係なく、全ての前記Ｐａｓｓ活性化経路を取り込んだ経路を、全Ｐａｓｓ活性化経路として算出し、
   前記共通Ｆａｉｌ活性化経路から前記Ｐａｓｓ活性化経路を取り除く処理を、第１除去処理として実行して、前記第１除去処理により残された経路を、前記第１故障候補経路として算出し、
   前記全Ｆａｉｌ活性化経路から前記第１故障候補経路を取り除く処理を、第２除去処理として実行して、前記第２除去処理により残された経路を、前記第２故障候補経路として算出し、
   前記全Ｐａｓｓ活性化経路から前記第１故障候補経路および前記第２故障候補経路を取り除く処理を、第３除去処理として実行して、前記第３除去処理により残された経路を、前記正常経路として算出する、
   故障診断装置。
2. 請求項１に記載の故障診断装置であって、
   前記構成要素は、トランジスタ、端子、ビアおよびセグメントを含み、
   前記セグメントは、前記トランジスタ、端子およびビア間を接続する要素であり、
   前記経路算出部は、
   前記入力パターン毎に、前記入力パターンが前記診断対象セルの出力値を決定する経路をＴｒＯＮ経路として算出し、
   前記ＴｒＯＮ経路に含まれるセグメントの故障を仮定した故障シミュレーションを実施して、故障が仮定された場合に前記診断対象セルの出力値に影響を与えるセグメントか否かの情報を算出し、
   前記診断対象セルの出力値に影響を与えるセグメントか否かの情報に基づいて、前記活性化経路を算出する、
   故障診断装置。
3. 請求項２に記載の故障診断装置であって、
   前記経路算出部は、
   前記回路接続情報に基づいて、前記診断対象セルの前記構成要素の接続関係を解析して、前記セグメントと他の前記構成要素との接続関係の情報および前記トランジスタのノードと前記セグメントとの接続関係の情報を、それぞれセグメント接続情報およびトランジスタ接続情報として抽出し、
   前記回路接続情報、前記期待値情報および前記トランジスタ接続情報に基づいて、前記診断対象セルに対する論理シミュレーションを実行し、
   前記論理シミュレーションの結果に基づいて、前記入力パターン毎に、前記セグメントの状態値を算出して、各トランジスタの導通状態もしくは遮断状態を特定し、
   前記特定したトランジスタの導通状態もしくは遮断状態を参照して、前記診断対象セルの出力状態を決定するトランジスタとして、導通状態のトラジスタを抽出し、
   抽出された前記導通状態のトランジスタおよび前記トランジスタ接続情報に基づいて、前記ＴｒＯＮ経路として算出する、
   故障診断装置。
4. 請求項１に記載の故障診断装置であって、
   前記テスト結果は、テスト装置を用いて、前記集積回路のテストを実施して得られた結果である、
   故障診断装置。
5. 請求項１に記載の故障診断装置であって、
   前記経路算出部は、前記診断対象セルを特定するための情報を含む診断対象セル情報を受け取る、
   故障診断装置。
6. 請求項１に記載の故障診断装置であって、
   前記結果出力部は、
   前記診断対象セルのレイアウト情報、前記診断対象セルの前記構成要素のセル内座標情報を含む回路座標情報を受け取り、
   前記第１故障候補経路、前記第２故障候補経路および前記正常経路の情報の表示形式を選択するための情報に基づいて、前記第１故障候補経路、前記第２故障候補経路および前記正常経路の情報の表示形式を選択し、
   選択された前記表示形式に基づいて、前記診断対象セルの前記レイアウト情報、および、前記第１故障候補経路、前記第２故障候補経路および前記正常経路に含まれる前記構成要素の前記セル内座標情報を出力する、
   故障診断装置。
7. 請求項１に記載の故障診断装置であって、さらに、第１出力制御信号および第２出力制御信号を前記結果出力部に出力する出力判定部を、備え、
   前記出力判定部は、
   前記活性化経路の情報を出力するか否かを判定するための第１判定情報を受け取り、
   前記活性化経路の情報を出力することを示す前記第１判定情報を受け取った場合、前記活性化経路の情報の出力を指示するための前記第１出力制御信号を前記結果出力部へ出力し、
   前記Ｐａｓｓ活性化経路および前記Ｆａｉｌ活性化経路の情報を出力するか否かを判定するための第２判定情報を受け取り、
   前記Ｐａｓｓ活性化経路および前記Ｆａｉｌ活性化経路の情報を出力することを示す前記第２判定情報を受け取った場合、前記Ｐａｓｓ活性化経路および前記Ｆａｉｌ活性化経路の情報の出力を指示するための前記第２出力制御信号を前記結果出力部へ出力し、
   前記結果出力部は、
   前記第１出力制御信号に基づいて、前記活性化経路の情報を出力し、
   前記第２出力制御信号に基づいて、前記Ｐａｓｓ活性化経路および前記Ｆａｉｌ活性化経路の情報を出力する、
   故障診断装置。
8. 集積回路に含まれる基本的論理動作を実現する基本回路であるセルの内部の故障箇所を診断する故障診断方法であって、
   故障診断を行う対象のセル（診断対象セル）に含まれる構成要素の接続関係を示す回路接続情報、前記診断対象セルの動作を確認するための入出力信号のパターン情報である期待値情報、および、前記診断対象セルの入力パターン毎にＰａｓｓもしくはＦａｉｌによって示された前記診断対象セルのテスト結果を含むＰａｓｓ／Ｆａｉｌ情報を、メモリから読み出し、
   前記回路接続情報および前記期待値情報に基づいて、前記入力パターン毎に、故障が仮定された場合に前記診断対象セルの出力値に影響を与える経路を活性化経路として算出し、
   前記Ｐａｓｓ／Ｆａｉｌ情報に基づいて、前記活性化経路を、前記テスト結果がＰａｓｓとなる前記活性化経路および前記テスト結果がＦａｉｌとなる前記活性化経路に、それぞれＰａｓｓ活性化経路およびＦａｉｌ活性化経路として分類し、
   前記診断対象セルの第１故障候補経路、第２故障候補経路および正常経路を算出し、
   前記第１故障候補経路、前記第２故障候補経路および前記正常経路の情報を出力し、
   前記診断対象セルの第１故障候補経路、第２故障候補経路および正常経路を算出するステップは、
   前記入力パターンに関係なく、全ての前記Ｆａｉｌ活性化経路を取り込んだ経路を、全Ｆａｉｌ活性化経路として算出し、
   前記入力パターンに関係なく、全ての前記Ｆａｉｌ活性化経路に共通する経路を、共通Ｆａｉｌ活性化経路として算出し、
   前記入力パターンに関係なく、全ての前記Ｐａｓｓ活性化経路を取り込んだ経路を、全Ｐａｓｓ活性化経路として算出し、
   前記共通Ｆａｉｌ活性化経路から前記Ｐａｓｓ活性化経路を取り除く処理を、第１除去処理として実行して、前記第１除去処理により残された経路を、前記第１故障候補経路として算出し、
   前記全Ｆａｉｌ活性化経路から前記第１故障候補経路を取り除く処理を、第２除去処理として実行して、前記第２除去処理により残された経路を、前記第２故障候補経路として算出し、
   前記全Ｐａｓｓ活性化経路から前記第１故障候補経路および前記第２故障候補経路を取り除く処理を、第３除去処理として実行して、前記第３除去処理により残された経路を、前記正常経路として算出する、
   ことを含む、
   故障診断方法。

Images