JP7269896B2 - 故障診断装置および故障診断方法 - Google Patents
故障診断装置および故障診断方法 Download PDFInfo
- Publication number
- JP7269896B2 JP7269896B2 JP2020024177A JP2020024177A JP7269896B2 JP 7269896 B2 JP7269896 B2 JP 7269896B2 JP 2020024177 A JP2020024177 A JP 2020024177A JP 2020024177 A JP2020024177 A JP 2020024177A JP 7269896 B2 JP7269896 B2 JP 7269896B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- information
- activation
- failure
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31704—Design for test; Design verification
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318502—Test of Combinational circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は、実施の形態1に係る故障診断システム100のハードウェア構成の一例を示すブロック図である。図1に示されるように、故障診断システム100は、故障診断装置110、LSI(Large Scale Integration)テスト装置120および入出力機器130を備える。故障診断装置110は、LSIテスト装置120および入出力機器130と接続される。
次に、実施の形態2について説明する。実施の形態2に係る故障診断装置は、経路情報および経路分類情報を出力するか否かを判定する出力判定部を備える点で、実施の形態1に係る故障診断装置とは異なる。
110、110a: 故障診断装置
111: CPU
112: メモリ
113: 入出力回路
114: バス
115: 入出力端子
120: LSIテスト装置
130: 入出力機器
201: 情報格納部
202: 経路算出部
203: 経路分類部
204: 経路絞込部
205、205a: 結果出力部
500: 出力判定部
501: 配線層
502: 拡散層
503: ポリシリコン層
504: コンタクト部
Claims (8)
- 集積回路に含まれる基本的論理動作を実現する基本回路であるセルの内部の故障箇所を診断する故障診断装置であって、
故障診断を行う対象のセル(診断対象セル)に含まれる構成要素の接続関係を示す回路接続情報および前記診断対象セルの動作を確認するための入出力信号のパターン情報である期待値情報に基づいて、前記診断対象セルへの入力パターン毎に、故障が仮定された場合に前記診断対象セルの出力値に影響を与える経路を活性化経路として算出する経路算出部と、
前記入力パターン毎にPassもしくはFailによって示された前記診断対象セルのテスト結果を含むPass/Fail情報に基づいて、前記活性化経路を、前記テスト結果がPassとなる前記活性化経路および前記テスト結果がFailとなる前記活性化経路に、それぞれPass活性化経路およびFail活性化経路として分類する経路分類部と、
前記診断対象セルの第1故障候補経路、第2故障候補経路および正常経路を算出する経路絞込部と、
前記第1故障候補経路、前記第2故障候補経路および前記正常経路の情報を出力する結果出力部と、を備え、
前記経路絞込部は、
前記入力パターンに関係なく、全ての前記Fail活性化経路を取り込んだ経路を、全Fail活性化経路として算出し、
前記入力パターンに関係なく、全ての前記Fail活性化経路に共通する経路を、共通Fail活性化経路として算出し、
前記入力パターンに関係なく、全ての前記Pass活性化経路を取り込んだ経路を、全Pass活性化経路として算出し、
前記共通Fail活性化経路から前記Pass活性化経路を取り除く処理を、第1除去処理として実行して、前記第1除去処理により残された経路を、前記第1故障候補経路として算出し、
前記全Fail活性化経路から前記第1故障候補経路を取り除く処理を、第2除去処理として実行して、前記第2除去処理により残された経路を、前記第2故障候補経路として算出し、
前記全Pass活性化経路から前記第1故障候補経路および前記第2故障候補経路を取り除く処理を、第3除去処理として実行して、前記第3除去処理により残された経路を、前記正常経路として算出する、
故障診断装置。 - 請求項1に記載の故障診断装置であって、
前記構成要素は、トランジスタ、端子、ビアおよびセグメントを含み、
前記セグメントは、前記トランジスタ、端子およびビア間を接続する要素であり、
前記経路算出部は、
前記入力パターン毎に、前記入力パターンが前記診断対象セルの出力値を決定する経路をTrON経路として算出し、
前記TrON経路に含まれるセグメントの故障を仮定した故障シミュレーションを実施して、故障が仮定された場合に前記診断対象セルの出力値に影響を与えるセグメントか否かの情報を算出し、
前記診断対象セルの出力値に影響を与えるセグメントか否かの情報に基づいて、前記活性化経路を算出する、
故障診断装置。 - 請求項2に記載の故障診断装置であって、
前記経路算出部は、
前記回路接続情報に基づいて、前記診断対象セルの前記構成要素の接続関係を解析して、前記セグメントと他の前記構成要素との接続関係の情報および前記トランジスタのノードと前記セグメントとの接続関係の情報を、それぞれセグメント接続情報およびトランジスタ接続情報として抽出し、
前記回路接続情報、前記期待値情報および前記トランジスタ接続情報に基づいて、前記診断対象セルに対する論理シミュレーションを実行し、
前記論理シミュレーションの結果に基づいて、前記入力パターン毎に、前記セグメントの状態値を算出して、各トランジスタの導通状態もしくは遮断状態を特定し、
前記特定したトランジスタの導通状態もしくは遮断状態を参照して、前記診断対象セルの出力状態を決定するトランジスタとして、導通状態のトラジスタを抽出し、
抽出された前記導通状態のトランジスタおよび前記トランジスタ接続情報に基づいて、前記TrON経路として算出する、
故障診断装置。 - 請求項1に記載の故障診断装置であって、
前記テスト結果は、テスト装置を用いて、前記集積回路のテストを実施して得られた結果である、
故障診断装置。 - 請求項1に記載の故障診断装置であって、
前記経路算出部は、前記診断対象セルを特定するための情報を含む診断対象セル情報を受け取る、
故障診断装置。 - 請求項1に記載の故障診断装置であって、
前記結果出力部は、
前記診断対象セルのレイアウト情報、前記診断対象セルの前記構成要素のセル内座標情報を含む回路座標情報を受け取り、
前記第1故障候補経路、前記第2故障候補経路および前記正常経路の情報の表示形式を選択するための情報に基づいて、前記第1故障候補経路、前記第2故障候補経路および前記正常経路の情報の表示形式を選択し、
選択された前記表示形式に基づいて、前記診断対象セルの前記レイアウト情報、および、前記第1故障候補経路、前記第2故障候補経路および前記正常経路に含まれる前記構成要素の前記セル内座標情報を出力する、
故障診断装置。 - 請求項1に記載の故障診断装置であって、さらに、第1出力制御信号および第2出力制御信号を前記結果出力部に出力する出力判定部を、備え、
前記出力判定部は、
前記活性化経路の情報を出力するか否かを判定するための第1判定情報を受け取り、
前記活性化経路の情報を出力することを示す前記第1判定情報を受け取った場合、前記活性化経路の情報の出力を指示するための前記第1出力制御信号を前記結果出力部へ出力し、
前記Pass活性化経路および前記Fail活性化経路の情報を出力するか否かを判定するための第2判定情報を受け取り、
前記Pass活性化経路および前記Fail活性化経路の情報を出力することを示す前記第2判定情報を受け取った場合、前記Pass活性化経路および前記Fail活性化経路の情報の出力を指示するための前記第2出力制御信号を前記結果出力部へ出力し、
前記結果出力部は、
前記第1出力制御信号に基づいて、前記活性化経路の情報を出力し、
前記第2出力制御信号に基づいて、前記Pass活性化経路および前記Fail活性化経路の情報を出力する、
故障診断装置。 - 集積回路に含まれる基本的論理動作を実現する基本回路であるセルの内部の故障箇所を診断する故障診断方法であって、
故障診断を行う対象のセル(診断対象セル)に含まれる構成要素の接続関係を示す回路接続情報、前記診断対象セルの動作を確認するための入出力信号のパターン情報である期待値情報、および、前記診断対象セルの入力パターン毎にPassもしくはFailによって示された前記診断対象セルのテスト結果を含むPass/Fail情報を、メモリから読み出し、
前記回路接続情報および前記期待値情報に基づいて、前記入力パターン毎に、故障が仮定された場合に前記診断対象セルの出力値に影響を与える経路を活性化経路として算出し、
前記Pass/Fail情報に基づいて、前記活性化経路を、前記テスト結果がPassとなる前記活性化経路および前記テスト結果がFailとなる前記活性化経路に、それぞれPass活性化経路およびFail活性化経路として分類し、
前記診断対象セルの第1故障候補経路、第2故障候補経路および正常経路を算出し、
前記第1故障候補経路、前記第2故障候補経路および前記正常経路の情報を出力し、
前記診断対象セルの第1故障候補経路、第2故障候補経路および正常経路を算出するステップは、
前記入力パターンに関係なく、全ての前記Fail活性化経路を取り込んだ経路を、全Fail活性化経路として算出し、
前記入力パターンに関係なく、全ての前記Fail活性化経路に共通する経路を、共通Fail活性化経路として算出し、
前記入力パターンに関係なく、全ての前記Pass活性化経路を取り込んだ経路を、全Pass活性化経路として算出し、
前記共通Fail活性化経路から前記Pass活性化経路を取り除く処理を、第1除去処理として実行して、前記第1除去処理により残された経路を、前記第1故障候補経路として算出し、
前記全Fail活性化経路から前記第1故障候補経路を取り除く処理を、第2除去処理として実行して、前記第2除去処理により残された経路を、前記第2故障候補経路として算出し、
前記全Pass活性化経路から前記第1故障候補経路および前記第2故障候補経路を取り除く処理を、第3除去処理として実行して、前記第3除去処理により残された経路を、前記正常経路として算出する、
ことを含む、
故障診断方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020024177A JP7269896B2 (ja) | 2020-02-17 | 2020-02-17 | 故障診断装置および故障診断方法 |
US17/121,211 US11193974B2 (en) | 2020-02-17 | 2020-12-14 | Failure diagnostic apparatus and failure diagnostic method |
EP21156548.6A EP3869212B1 (en) | 2020-02-17 | 2021-02-11 | Failure diagnostic apparatus and failure diagnostic method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020024177A JP7269896B2 (ja) | 2020-02-17 | 2020-02-17 | 故障診断装置および故障診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021128117A JP2021128117A (ja) | 2021-09-02 |
JP7269896B2 true JP7269896B2 (ja) | 2023-05-09 |
Family
ID=74595070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020024177A Active JP7269896B2 (ja) | 2020-02-17 | 2020-02-17 | 故障診断装置および故障診断方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11193974B2 (ja) |
EP (1) | EP3869212B1 (ja) |
JP (1) | JP7269896B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11537769B2 (en) * | 2020-05-12 | 2022-12-27 | Renesas Electronics Corporation | Simulator and simulation method |
US11740284B1 (en) * | 2021-07-02 | 2023-08-29 | Cadence Design Systems, Inc. | Diagnosing multicycle faults and/or defects with single cycle ATPG test patterns |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001134634A (ja) | 2000-09-21 | 2001-05-18 | Nec Corp | 故障シミュレーション方法 |
JP2016085152A (ja) | 2014-10-28 | 2016-05-19 | 富士通株式会社 | 診断装置、診断プログラム及び診断方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01244384A (ja) * | 1988-03-25 | 1989-09-28 | Nippon Telegr & Teleph Corp <Ntt> | 論理集積回路の故障診断装置 |
JPH0793391A (ja) * | 1993-07-26 | 1995-04-07 | Advantest Corp | Ic不良解析用表示装置 |
JP3168988B2 (ja) * | 1997-09-24 | 2001-05-21 | 日本電気株式会社 | 順序回路の故障箇所推定方法及び故障箇所推定における候補抽出並びにその重み付け方法更にはその装置 |
JP3851782B2 (ja) * | 2001-03-07 | 2006-11-29 | 株式会社東芝 | 半導体集積回路及びそのテスト方法 |
US7509550B2 (en) * | 2003-02-13 | 2009-03-24 | Janusz Rajski | Fault diagnosis of compressed test responses |
JP4805604B2 (ja) | 2005-05-09 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 故障診断方法、故障診断装置、及び故障診断プログラム |
US7631237B2 (en) * | 2005-05-23 | 2009-12-08 | Kabushiki Kaisha Toshiba | Multi-test method for using compare MISR |
JP2007024523A (ja) * | 2005-07-12 | 2007-02-01 | Toshiba Corp | 故障解析装置及び故障解析方法 |
US8103464B2 (en) * | 2007-03-22 | 2012-01-24 | Renesas Electronics Corporation | Test circuit, pattern generating apparatus, and pattern generating method |
US8615695B2 (en) * | 2007-04-04 | 2013-12-24 | Mentor Graphics Corporation | Fault dictionary-based scan chain failure diagnosis |
JP2009098152A (ja) * | 2008-11-17 | 2009-05-07 | Nec Electronics Corp | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム |
US8516316B2 (en) * | 2009-03-26 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for diagnosing an integrated circuit |
JP5353679B2 (ja) * | 2009-12-17 | 2013-11-27 | 富士通株式会社 | 故障診断支援プログラム、および故障診断支援装置 |
JP2011226858A (ja) * | 2010-04-16 | 2011-11-10 | Renesas Electronics Corp | 故障箇所絞込み装置、故障箇所絞込み方法及びプログラム |
KR20180019505A (ko) * | 2015-06-18 | 2018-02-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 진단 시험 방법 |
US9864004B1 (en) * | 2016-03-17 | 2018-01-09 | Cadence Design Systems, Inc. | System and method for diagnosing failure locations in electronic circuits |
US10024914B2 (en) * | 2016-06-29 | 2018-07-17 | Globalfoundries Inc. | Diagnosing failure locations of an integrated circuit with logic built-in self-test |
US10338137B1 (en) * | 2016-07-20 | 2019-07-02 | Cadence Design Systems, Inc. | Highly accurate defect identification and prioritization of fault locations |
US10605863B2 (en) * | 2017-03-16 | 2020-03-31 | Synopsys, Inc. | Mapping physical shift failures to scan cells for detecting physical faults in integrated circuits |
JP7173783B2 (ja) | 2018-08-08 | 2022-11-16 | キヤノン株式会社 | ゼロクロス判別装置および画像形成装置 |
-
2020
- 2020-02-17 JP JP2020024177A patent/JP7269896B2/ja active Active
- 2020-12-14 US US17/121,211 patent/US11193974B2/en active Active
-
2021
- 2021-02-11 EP EP21156548.6A patent/EP3869212B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001134634A (ja) | 2000-09-21 | 2001-05-18 | Nec Corp | 故障シミュレーション方法 |
JP2016085152A (ja) | 2014-10-28 | 2016-05-19 | 富士通株式会社 | 診断装置、診断プログラム及び診断方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3869212A1 (en) | 2021-08-25 |
US20210255242A1 (en) | 2021-08-19 |
US11193974B2 (en) | 2021-12-07 |
JP2021128117A (ja) | 2021-09-02 |
EP3869212B1 (en) | 2024-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6553329B2 (en) | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list | |
TWI423057B (zh) | 佈局對原理圖錯誤系統及方法 | |
US9430606B2 (en) | Failure analysis and inline defect characterization | |
US20070094622A1 (en) | Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages | |
Venkataraman et al. | A technique for logic fault diagnosis of interconnect open defects | |
JP7269896B2 (ja) | 故障診断装置および故障診断方法 | |
US10592625B1 (en) | Cell-aware root cause deconvolution for defect diagnosis and yield analysis | |
JP2008108091A (ja) | Esd解析装置、esd解析プログラム、半導体装置の設計方法、半導体装置の製造方法 | |
SG182892A1 (en) | Methods for analyzing cells of a cell library | |
US10268787B2 (en) | Hybrid timing analysis method and associated system and non-transitory computer readable medium | |
KR102389065B1 (ko) | 시스템적 물리적 고장 분석(pfa) 결함 위치 결정을 위한 시스템 및 방법 | |
US7219287B1 (en) | Automated fault diagnosis in a programmable device | |
JPH03127853A (ja) | 半導体集積回路装置 | |
JP4805604B2 (ja) | 故障診断方法、故障診断装置、及び故障診断プログラム | |
US20100077374A1 (en) | Automatic Alignment of Macro Cells | |
JP2003086689A (ja) | 半導体の不良解析用cadツール及び半導体の不良解析方法 | |
US10234502B1 (en) | Circuit defect diagnosis based on sink cell fault models | |
US7979817B2 (en) | Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing | |
US20150204939A1 (en) | Multiple defect diagnosis method and machine readable media | |
JP6051548B2 (ja) | 自動配置配線装置および自動配置配線方法 | |
Russell et al. | Design for testability—a review of advanced methods | |
JP3860030B2 (ja) | 故障解析方法、故障解析支援装置および故障解析支援プログラム | |
Pomeranz et al. | On diagnosis and diagnostic test generation for pattern-dependent transition faults | |
Lim et al. | Cell-Aware Scan Diagnosis Using Partially Synchronous Set and Reset | |
JP2015169588A (ja) | 故障解析プログラム、故障解析方法、および故障解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7269896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |